WO2015190278A1 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
WO2015190278A1
WO2015190278A1 PCT/JP2015/064953 JP2015064953W WO2015190278A1 WO 2015190278 A1 WO2015190278 A1 WO 2015190278A1 JP 2015064953 W JP2015064953 W JP 2015064953W WO 2015190278 A1 WO2015190278 A1 WO 2015190278A1
Authority
WO
WIPO (PCT)
Prior art keywords
porous metal
metal substrate
capacitor
layer
dielectric layer
Prior art date
Application number
PCT/JP2015/064953
Other languages
English (en)
French (fr)
Inventor
建夫 荒川
洋昌 佐伯
徳之 井上
直樹 岩地
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2015190278A1 publication Critical patent/WO2015190278A1/ja
Priority to US15/363,336 priority Critical patent/US10204744B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Definitions

  • the present invention relates to a capacitor and a manufacturing method thereof.
  • Patent Document 1 discloses a capacitor having a conformal and uniform dielectric layer on an etched metal foil and a conformal and uniform conductive layer on the dielectric layer. Yes.
  • Aluminum electrolytic capacitors are manufactured by forming a dielectric film that expresses a capacitance as a capacitor on a base material.
  • a porous metal substrate is used as a substrate to obtain a high capacitance, but on the surface of the porous metal substrate, there are various impurities derived from the production method of the porous metal substrate, It does not have a clean surface like a planar substrate such as a Si substrate.
  • clean the impurity since the surface of a porous metal base material is not smooth and the shape is very complicated, it is very difficult to remove an impurity sufficiently.
  • the inventors of the present invention need to cover the surface of the porous metal substrate with a dielectric layer in the production of the capacitor, but if impurities exist on the surface of the substrate, the influence causes a problem such as an increase in leakage current, It has been found that there is a possibility that the function as a capacitor cannot be fully exhibited.
  • An object of the present invention is to provide a highly reliable capacitor that is not easily affected by impurities on the surface of a porous metal substrate, has a small leakage current.
  • the present inventors treated the surface of the porous metal substrate with a phosphoric acid-based solution before forming the dielectric layer on the porous metal substrate, It has been found that by forming the body layer, the influence of impurities existing on the surface of the porous metal substrate can be reduced, and a capacitor having excellent characteristics can be provided.
  • a porous metal substrate A layer containing phosphorus atoms formed on the porous metal substrate; A dielectric layer formed on the layer containing phosphorus atoms; A capacitor is provided having an upper electrode formed on the dielectric layer.
  • a highly reliable capacitor that is less affected by impurities on the surface of the porous metal substrate, has a small leakage current, and is provided.
  • FIG. 1 is a schematic cross-sectional view of a capacitor in one embodiment of the present invention.
  • FIG. 2A is an enlarged view of a high porosity portion of the capacitor of FIG. 1
  • FIG. 2B is a diagram schematically showing a layer structure in the high porosity portion.
  • FIGS. 3A to 3D are diagrams showing manufacturing steps of the capacitor of FIG. FIGS. 3-2 (e) to (h) are continuations of FIG. 3-1, and are diagrams showing a manufacturing process of the capacitor of FIG. FIGS. 3-3 (i) to (k) are continuations of FIG. 3-2 and show the manufacturing process of the capacitor of FIG.
  • FIG. 4 is a diagram showing test results in the examples.
  • FIG. 1 A schematic cross-sectional view of the capacitor 1 of this embodiment is shown in FIG. 1 (however, for simplicity, the layer 7 containing phosphorus atoms, the dielectric layer 8 and the upper electrode 10 are not shown).
  • FIG. 2 (a) shows an enlarged view of the portion, and the layer structure of the high porosity portion (that is, porous metal substrate 6, layer containing phosphorus atoms (hereinafter also simply referred to as “phosphorus-containing layer”) 7, dielectric, The layer structure of the layer 8 and the upper electrode 10) is schematically shown in FIG.
  • the capacitor 1 of the present embodiment has a substantially rectangular parallelepiped shape.
  • a first terminal electrode 16 and a second terminal electrode 18 are provided on the side surface of the porous metal substrate 6 so as to face each other, and the first terminal electrode 16 is electrically connected to the porous metal substrate 6.
  • the second terminal electrode 18 is electrically connected to the upper electrode 10 through the wiring electrode 12.
  • the “porosity” of a porous metal substrate refers to the ratio of voids in the porous metal substrate.
  • the porosity can be measured as follows.
  • the porous metal substrate is processed into a thin piece having a thickness of 60 nm or less by focused ion beam (FIB) processing.
  • a predetermined region (5 ⁇ m ⁇ 5 ⁇ m) of the thin sample is photographed using a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • the area where the metal of the porous metal substrate exists is obtained.
  • the “high porosity portion” of the porous metal substrate means a region having a porosity of 25% or more.
  • the high porosity part of the porous metal substrate relates to the porosity of the porous metal substrate itself. That is, the voids of the porous metal substrate can be finally filled with the upper electrode or the polymer in the process of producing the capacitor.
  • the above “void ratio” also regards the voids thus filled as voids. To calculate. The same applies to the “low porosity portion” of the porous metal substrate.
  • the “low porosity portion” of the porous metal substrate is a portion having a lower porosity than the high porosity portion, specifically, a porosity of 70% or less of the high porosity portion. Means an area.
  • the “side surface” of the porous metal substrate means a surface substantially perpendicular to the mounting surface of the capacitor. 1 to 3, the lower surface is the mounting surface of the capacitor.
  • the metal constituting the porous metal substrate is not particularly limited as long as it is conductive, but examples thereof include aluminum, tantalum, nickel, copper, titanium, niobium and iron metals, and alloys such as stainless steel and duralumin. Of these, aluminum is preferred.
  • Preferred porous metal substrates are aluminum etching foil, tantalum powder sintered body, nickel powder sintered body, porous metal synthesized by dealloying method, etc., particularly preferably aluminum etching foil.
  • the porous metal substrate can be produced by methods well known in the art, such as etching, sintering, and dealloying methods.
  • a commercially available porous metal substrate may be used as the porous metal substrate.
  • the porous metal substrate may have a natural oxide film or natural hydroxide film of 10 nm or less.
  • the thickness of the porous metal substrate is not particularly limited and can be appropriately selected according to the purpose.
  • the thickness may be 10 to 1000 ⁇ m, preferably 30 to 300 ⁇ m.
  • the thickness of the porous metal substrate means the length in the direction perpendicular to the capacitor mounting surface.
  • the porous metal substrate 6 has a low porosity portion 4 on a pair of side surfaces facing each other, and a high porosity portion 2 therebetween.
  • the porosity of the high porosity portion of the porous metal substrate is preferably 30% or more, more preferably 35% or more, from the viewpoint of increasing the surface area and increasing the capacity of the capacitor. Moreover, from a viewpoint of ensuring mechanical strength, 80% or less is preferable and 65% or less is more preferable.
  • the high porosity portion of the porous metal substrate is not particularly limited, but preferably has a surface expansion ratio of 30 to 10,000 times, more preferably 50 to 5,000 times, for example 300 to 600 times.
  • the area expansion ratio is the ratio of the surface area to the projected area of the porous metal.
  • the low porosity portion of the porous metal substrate contributes to the enhancement of the mechanical strength of the capacitor.
  • the porosity of the low porosity portion is preferably 60% or less of the porosity of the high porosity portion, and the porosity of 50% or less of the porosity of the high porosity portion. More preferably, it is a rate.
  • the porosity of the low porosity portion is preferably 20% or less, and more preferably 10% or less. Further, the low porosity portion may have a porosity of 0%.
  • the width of the low porosity portion (the length from the side surface common to the side surface of the porous metal substrate to the surface facing the surface; in FIGS. 1 to 3, the length in the horizontal direction on the paper surface) is 3 ⁇ m to 1 mm, preferably 10 to 500 ⁇ m.
  • the width of the low porosity portion is 3 ⁇ m or more, preferably 10 ⁇ m or more, the mechanical strength of the capacitor can be increased.
  • the width of the low porosity portion to 1 mm or less, it becomes possible to secure a larger high porosity portion in a porous metal member having the same volume, and to obtain a high capacitance. .
  • the thickness of the low porosity portion (the length in the direction perpendicular to the mounting surface of the capacitor) is 50% or more of the thickness of the porous metal substrate, preferably a porous metal substrate, in order to increase the mechanical strength of the capacitor. (That is, the entire thickness of the porous metal substrate).
  • the method for forming the low porosity portion is not particularly limited as long as a desired porosity can be obtained, but it is preferably formed by, for example, pressing with a mold or the like.
  • the pressing may be performed so as to be sandwiched from the upper and lower surfaces of the porous metal substrate, or may be performed only from one surface.
  • a porous metal substrate previously porous is irradiated with a CO 2 laser, a YAG laser, an excimer laser, and an all solid-state pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser.
  • a CO 2 laser, a YAG laser, an excimer laser, and an all solid-state pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser.
  • All-solid pulse lasers such as femtosecond lasers, picosecond lasers, and nanosecond lasers are preferred because the shape and porosity of the low porosity part can be controlled more precisely.
  • the low porosity portion may be formed by filling the pores of the high porosity portion as described above, but can also be formed in the process of forming the pores in a non-porous metal substrate.
  • the porous metal foil is manufactured by etching
  • the portion where the low porosity portion is to be formed is masked and then etched, whereby the masking portion becomes a non-etched layer and the low porosity portion is formed.
  • the center when forming a low porosity portion in the center of the foil, by stopping the etching process before the pores are formed up to the center of the foil, the center becomes a non-etched layer, and the low porosity portion It is formed.
  • low porosity portions having various shapes can be formed.
  • condenser 1 of this embodiment has a low porosity part in a both-sides surface part, it is more preferable to install this low porosity part in order to raise intensity
  • the installation location and number are not specifically limited.
  • a layer 7 containing phosphorus atoms is formed on the porous metal substrate 6.
  • the method for forming the layer containing phosphorus atoms is not particularly limited.
  • the porous metal substrate is made of aluminum, it is preferably formed by treating the surface of the porous metal substrate with a phosphoric acid solution. be able to.
  • the phosphoric acid-based solution used above is not particularly limited as long as it can form a layer containing phosphorus atoms on the surface of the porous metal substrate.
  • the phosphoric acid based solution is a solution of phosphoric acid and / or phosphate, preferably an aqueous solution.
  • Protic polar solvents other than water, such as ethanol and isopropyl alcohol, may be used.
  • an organic solvent may be mixed with the protic polar solvent.
  • the phosphate is not particularly limited, and examples thereof include salts of phosphoric acid and ammonia, iron, zinc, manganese, calcium, sodium, nickel, cobalt, and the like.
  • the phosphate may be a normal salt or a hydrogen salt. These salts may be used independently and may use 2 or more types.
  • an aqueous solution of phosphoric acid and an aqueous solution of ammonia phosphate are preferable, and an aqueous solution of ammonium dihydrogen phosphate is particularly preferable.
  • These aqueous solutions are advantageous in that they are close to neutrality and low in erosion with respect to aluminum constituting the substrate. It is also advantageous in that it has a pH buffering action.
  • the pH is preferably 1 to 10, and more preferably 4 to 7 in which aluminum is not excessively dissolved.
  • the phosphoric acid solution may contain other components, for example, a surface modifier such as a pH adjuster or a surfactant, a viscosity modifier, a filler, and the like.
  • a surface modifier such as a pH adjuster or a surfactant
  • a viscosity modifier such as a filler, and the like.
  • the method for the phosphoric acid treatment is not particularly limited, and examples include dipping, spraying, and coating.
  • the method is performed by dipping a porous metal substrate in a phosphoric acid solution.
  • the treatment conditions can be appropriately selected depending on the material of the porous metal substrate, the type of the phosphoric acid solution to be used, and the like, and are not limited. For example, at a temperature of normal temperature (for example, 25 ° C.) to 98 ° C. The immersion may be performed for 1 minute to 1 hour.
  • post-treatment such as annealing may be performed if desired.
  • post-treatment such as annealing, the phosphorus-containing layer can be removed and crystallized to increase the density, and a uniform and strong phosphorus-containing layer can be formed.
  • the layer containing a phosphorus atom is derived from a reaction between the material of the porous metal substrate and a substance in the phosphate solution, for example, phosphate ions.
  • a substance in the phosphate solution for example, phosphate ions.
  • the layer containing phosphorus atoms is an aluminum phosphate (Al (PO x ) y (x, y are arbitrary values, preferably x is 4). , Preferably y is 1))). That is, the phosphoric acid treatment may be understood as surface modification of the porous metal substrate.
  • aluminum phosphate may partially contain a hydroxyl group even after annealing, and there is no problem even if a hydrate is formed.
  • the thickness of the layer containing phosphorus atoms is not particularly limited, but is preferably 20 nm or less, for example, and more preferably 0.5 to 10 nm. By setting the thickness of the layer containing phosphorus atoms to 0.5 nm or more, the influence of impurities on the surface of the porous metal substrate material can be further reduced. In addition, by setting the thickness of the layer containing phosphorus atoms to 10 nm or less, it is possible to reduce the influence of the decrease in the capacitance density of the capacitor due to the layer containing phosphorus atoms. Note that the thickness of the layer containing phosphorus atoms can be measured by observing a cross section using energy dispersive X-ray analysis.
  • a dielectric layer 8 is formed on the phosphorus-containing layer 7.
  • the material for forming the dielectric layer is not particularly limited as long as it is insulative, but preferably, AlO x (for example, Al 2 O 3 ), SiO x (for example, SiO 2 ), AlTiO x , SiTiO x , HfO.
  • the thickness of the dielectric layer is not particularly limited, but is preferably 5 to 100 nm, for example, and more preferably 10 to 50 nm. By setting the thickness of the dielectric layer to 5 nm or more, it is possible to improve the insulation and to reduce the leakage current. Further, by setting the thickness of the dielectric layer to 100 nm or less, it is possible to obtain a larger capacitance.
  • the dielectric layer is preferably formed by a vapor phase method such as a vacuum evaporation method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, a pulsed laser deposition method (PLD). : Pulsed Laser Deposition) etc.
  • a vapor phase method such as a vacuum evaporation method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, a pulsed laser deposition method (PLD). : Pulsed Laser Deposition) etc.
  • ALD method is more preferable because a more uniform and dense film can be formed in the fine pores of the porous metal member.
  • an upper electrode 10 is formed on the dielectric layer 8.
  • the material constituting the upper electrode is not particularly limited as long as it is conductive, but Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd , Ta and their alloy layers such as CuNi, AuNi, AuSn, and metal oxides such as TiN, TiAlN, TiON, TiAlON, TaN, metal oxynitrides, conductive polymers (eg, PEDOT (poly (3,4) -Ethylenedioxythiophene))), polypyrrole, polyaniline) and the like, and TiN and TiON are preferred.
  • PEDOT poly (3,4) -Ethylenedioxythiophene
  • the thickness of the upper electrode is not particularly limited, but is preferably 3 nm or more, for example, and more preferably 10 nm or more. By setting the thickness of the upper electrode to 3 nm or more, the resistance of the upper electrode itself can be reduced.
  • the upper electrode may be formed by the ALD method.
  • the capacitance of the capacitor can be increased.
  • a dielectric layer can be coated to substantially fill the pores of the porous metal substrate, chemical vapor deposition (CVD), plating, bias sputtering, Sol-Gel, high conductivity
  • the upper electrode may be formed by a method such as molecular filling.
  • a conductive film is formed on the dielectric layer by the ALD method, and the upper electrode is formed by filling the pores with a conductive material, preferably a material having a lower electrical resistance, by another method. May be. With such a configuration, a higher capacity density and a lower equivalent series resistance (ESR: Equivalent Series Resistance) can be obtained efficiently.
  • ESR Equivalent Series Resistance
  • the surface of the upper electrode is additionally added to the surface of the upper electrode by a method such as sputtering, vapor deposition, or plating.
  • a lead electrode layer made of, for example, may be formed.
  • a wiring electrode 12 is formed on the upper electrode 10.
  • the material which comprises a wiring electrode is not specifically limited, For example, metals and alloys, such as Al, Cu, Ni, Sn, Ag, Au, an intermetallic compound, etc. are mentioned.
  • a method for forming the wiring electrode is not particularly limited, and for example, CVD, plating, sputtering, baking of a conductive paste, or the like can be used.
  • the porous metal substrate on which the phosphorus-containing layer 7, the dielectric layer 8, the upper electrode 10 and the wiring electrode 12 are formed is protected by a protective layer 14.
  • the protective layer 14 is formed so as to cover the entire porous metal substrate except for the connection portion with the terminal electrode.
  • the protective layer can further increase the moisture resistance, insulation, and mechanical strength of the capacitor.
  • the material constituting the protective layer is not particularly limited as long as it is insulating.
  • the same material as that for forming the dielectric layer preferably SiN x , SiO x , AlTiO x , AlO x , more preferably SiO x , or a resin coat such as polyepoxy or polyimide, a glass coat, or the like can be used.
  • the thickness of the protective layer is not particularly limited as long as it has a desired function, for example, moisture resistance or insulation, but it is preferably 0.5 ⁇ m to 50 ⁇ m, preferably 1 ⁇ m to 20 ⁇ m.
  • the method for forming the protective layer is not particularly limited, and can be appropriately selected according to the material such as CVD, plating, sputtering, spraying, screen printing, dispenser, resin film lamination, and the like.
  • the capacitor 1 has a pair of opposing first terminal electrode 16 and second terminal electrode 18 on the side surface.
  • the first terminal electrode 16 is electrically connected to the porous metal substrate 6, the second terminal electrode 18 is electrically connected to the upper electrode 10, and the first terminal electrode and the second terminal electrode are in the capacitor. Installed to be electrically isolated.
  • terminal electrode The material constituting the first terminal electrode and the second terminal electrode (hereinafter collectively referred to as “terminal electrode”) is not particularly limited as long as it is conductive.
  • terminal electrode Cu, Ni, Sn, Au, Ag, Pb Etc., and their alloys can be used.
  • the thickness of the terminal electrode is not particularly limited, but may be 1 to 50 ⁇ m, preferably 1 to 20 ⁇ m.
  • the method for forming the terminal electrode is not particularly limited.
  • the terminal electrode may be formed by plating, or may be formed by applying and baking a conductive paste.
  • Such a capacitor has a layer containing phosphorus atoms between the porous metal substrate and the dielectric layer, diffusion of impurities on the porous metal substrate into the dielectric layer and the porous metal substrate and the dielectric Interdiffusion between layers can be prevented, and the thickness of the dead layer layer can be reduced.
  • the capacitor of the present invention can prevent the diffusion of impurities on the porous metal substrate, even if it is a porous metal substrate having a high impurity concentration that is not usually suitable for capacitor applications, Can be used.
  • the capacitor of the present invention can be variously modified.
  • a layer for improving the adhesion between phases or a buffer layer for preventing diffusion of components between the layers is provided between the layers. You may have.
  • the capacitor of the present invention includes a step of treating the surface of the porous metal substrate with a phosphoric acid solution to form a layer containing phosphorus atoms on the surface of the porous metal substrate; Forming a dielectric layer on the layer containing phosphorus atoms by a vapor phase method; Forming an upper electrode on the dielectric layer; It can manufacture by the method containing.
  • FIG. 3-1, FIG. 3-2 and FIG. 3-3 are collectively referred to as FIG.
  • a porous metal substrate 6 is prepared.
  • the porous metal substrate can be produced by methods well known in the art, such as etching, sintering, and dealloying methods.
  • a commercially available porous metal substrate may be used as the porous metal substrate.
  • the low porosity portion 4 is formed in the porous metal substrate 6.
  • a plurality of low porosity portions are formed on one porous metal substrate at intervals according to the size of a desired capacitor. That is, a plurality of elements are formed from this porous metal substrate.
  • the low porosity portion is formed, for example, on a press using a die or the like by a CO 2 laser, a YAG laser, an excimer laser, and an all solid-state pulse laser such as a femtosecond laser, a picosecond laser, and a nanosecond laser be able to.
  • the porous metal substrate is cut along the broken line 20 at the low porosity portion (preferably at the substantially central portion). However, at this time, the porous metal substrate is not completely cut into element units, and one side surface is maintained in a state of being connected to an adjacent element.
  • the method for cutting the porous metal substrate is not particularly limited, and can be cut by a single method or a combination of, for example, laser cutting, die cutting, dicer, carbide blade, slitter, and pinnacle blade.
  • the production of the capacitor of the present invention includes a step of cutting the porous metal substrate as described above.
  • the presence of a porous portion causes the occurrence of sagging such as burrs and / or stretching / deformation of the cut surface in the cutting direction during the cutting.
  • the cut portion is a low porosity portion, it is possible to suppress the occurrence of such burrs.
  • the surface of the porous metal substrate 6 is immersed in a phosphoric acid solution (in the illustrated example, over the entire exposed surface of the porous metal substrate) and subjected to phosphoric acid treatment. Then, the phosphorus-containing layer 7 is formed, and then the dielectric layer 8 is formed on the phosphorus-containing layer 7 by a vapor phase method, preferably an ALD method.
  • a vapor phase method preferably an ALD method.
  • the phosphoric acid-containing layer 7 and the dielectric layer 8 are shown as one layer for the sake of simplicity, but actually, the dielectric layer 8 is formed on the phosphoric acid-containing layer 7. It has a formed layer structure.
  • a mask 22 is formed on a part of the porous metal base material on which the dielectric layer 8 is formed, specifically, at a location where the first terminal electrode 16 is formed later. .
  • the material constituting the mask is not particularly limited, and examples thereof include an epoxy resin, a polyimide resin, and a silicone resin.
  • the method for forming the mask is not particularly limited, and examples thereof include screen printing, dispenser, dip, ink jet, and spray.
  • the upper electrode 10 is formed on the dielectric layer 8.
  • a conductive material layer serving as an upper electrode is formed so as to cover the entire element, and the upper electrode also serves as the wiring electrode 12.
  • the upper electrode can be formed by methods such as ALD, CVD, plating, bias sputtering, Sol-Gel, and conductive polymer filling. Moreover, these methods can be used in combination. For example, a conductive film may be formed on the dielectric layer by the ALD method, and the upper electrode may be formed by filling the pores by another method.
  • the porous metal substrate is cut at the low porosity portion (preferably at the substantially central portion) where the mask is formed, and divided into element units.
  • the same method as that in FIG. 3C can be used.
  • the mask is removed.
  • the removal of the mask can be performed by an appropriate method according to the material constituting the mask, for example, it can be removed by washing or heat treatment.
  • the protective layer 14 is formed so as to cover the entire element.
  • the protective layer can be formed by, for example, CVD, plating, sputtering, spraying, printing, or the like.
  • a part of the protective layer specifically, a portion where the terminal electrode is formed is etched, and the porous metal substrate 6 (left side in the figure) and the upper electrode 10 ( The right side in the figure is exposed.
  • the first terminal electrode 16 and the second terminal electrode 18 are formed.
  • the first terminal electrode 16 is formed so as to be electrically connected to the porous metal substrate 6 and electrically separated from the upper electrode 10.
  • the second terminal electrode 18 is formed so as to be electrically connected to the upper electrode 10 and electrically separated from the porous metal substrate 6.
  • the terminal electrode may be formed by plating, or may be formed by applying and baking or baking a conductive paste.
  • Example 1 A commercially available aluminum etching foil for aluminum electrolytic capacitors having a thickness of 110 ⁇ m and a surface expansion ratio of about 400 times was prepared as a porous metal substrate (FIG. 3A). This aluminum etching foil was pressed from above and below the foil to form a low porosity portion (FIG. 3B).
  • the porous metal substrate is immersed in a 1.4 g / L aqueous solution of ammonium dihydrogen phosphate at room temperature for 10 minutes, then washed with pure water, dried, and annealed at 300 ° C. for 30 minutes. A phosphorus-containing layer was formed (phosphoric acid treatment). Next, a dielectric layer of 30 nm AlO x (x is 1.2 or more) was formed at 250 ° C. by the ALD method (FIG. 3D).
  • a protective layer of SiO 2 was formed by CVD so that the entire surface of the chip was covered with an average thickness of 2 ⁇ m (FIG. 3I).
  • the protective layers at both ends of the element were etched with a fluorine-based gas (FIG. 3 (j)), a Ni terminal electrode having a thickness of 5 ⁇ m was formed thereon, and Sn was formed thereon with a thickness of 3 ⁇ m ( FIG. 3 (k)).
  • a film structure as shown in FIG. 2B that is, a chip-shaped structure in which a phosphorus-containing layer, a dielectric layer, and an upper electrode layer are sequentially formed on a porous metal substrate (aluminum etching foil).
  • Comparative Example 1 A capacitor of Comparative Example 1 was produced in the same manner as Example 1 except that the porous metal substrate was washed with water without immersing the porous metal substrate in an aqueous solution of ammonium dihydrogen phosphate. That is, the capacitor of Comparative Example 1 does not have a phosphorus-containing layer.
  • TDDB Time Dependent Dielectric Breakdown
  • Table 1 The results in Table 1 are plotted in a graph in which the horizontal axis is “electric field strength” and the vertical axis is “logarithm of failure time at which cumulative failure rate is 99.9%”.
  • the results are shown in FIG. From FIG. 4, it was confirmed that the capacitor of Example 1 which was immersed in an aqueous solution of ammonium dihydrogen phosphate and subjected to phosphoric acid treatment had higher reliability than the capacitor of Comparative Example 1 which was not subjected to phosphoric acid treatment. .
  • the linear regression equation was obtained from FIG. 4 and the failure time at an electric field strength of about 3.3 MV / cm assuming a DC 10 V application was Example 1: about 33 years and Comparative Example 1: 0.1 year. It was confirmed that long-term reliability was improved by applying acid treatment. This is presumably because the diffusion of impurities on the surface of the porous metal into the dielectric layer can be prevented by providing the phosphorus-containing layer.
  • the capacitor of the present invention is very stable and highly reliable, it can be suitably used for various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明は、多孔金属基材と、前記多孔金属基材上に形成されたリン原子を含む層と、前記リン原子を含む層上に形成された誘電体層と、前記誘電体層上に形成された上部電極とを有して成るコンデンサを提供する。本発明のコンデンサは、多孔金属基材の表面の不純物の影響を受けにくく、漏れ電流が小さく、信頼性が高い。

Description

コンデンサ
　本発明は、コンデンサおよびその製造方法に関する。
　近年、電子機器の高密度実装化に伴って、より高静電容量を有するコンデンサが求められている。このようなコンデンサとして、例えば、特許文献１に、エッチングされた金属箔の上にコンフォーマルで均一な誘電体層、当該誘電体層上にコンフォーマルで均一な導電層を有するコンデンサが開示されている。
特表２００８－５０７８４７号公報
　アルミ電解コンデンサは、基材の上にコンデンサとして静電容量を発現する誘電体膜を形成することにより製造される。高静電容量を得るために基材として多孔金属基材を用いる場合があるが、多孔金属基材の表面には、多孔金属基材の製造方法に由来する様々な不純物が存在しており、Ｓｉ基板などの平面基板のような清浄な表面を有していない。また、その不純物を洗浄しようとしても、多孔金属基材の表面は、平滑ではなく形状が非常に複雑に入り組んでいるため、十分に不純物を除去することは非常に困難である。
　本発明者らは、コンデンサの作製において多孔金属基材の表面を誘電体層で覆う必要があるが、基材の表面に不純物が存在すると、その影響により、リーク電流の増大といった不具合が生じ、コンデンサとしての機能を十分に発揮できない可能性があることを見出した。
　上記した特許文献１に記載のコンデンサのように、金属基材の表面を直接誘電体層により被覆する場合には、このような不純物の影響を受け、リーク電流の増加などコンデンサの性能・信頼性が低下する虞がある。特に、多孔金属基材を用いる場合、この影響は顕著になる。
　本発明の目的は、多孔金属基材の表面の不純物の影響を受けにくく、漏れ電流が小さく、信頼性の高いコンデンサを提供することにある。
　本発明者らは、上記問題を解消すべく鋭意検討した結果、多孔金属基材上に誘電体層を形成する前に、多孔金属基材の表面をリン酸系溶液で処理し、次いで、誘電体層を形成することにより、多孔金属基材の表面に存在する不純物の影響を低減することができ、優れた特性を有するコンデンサを提供することができることを見出した。
　本発明の第１の要旨によれば、
　多孔金属基材と、
　前記多孔金属基材上に形成されたリン原子を含む層と、
　前記リン原子を含む層上に形成された誘電体層と、
　前記誘電体層上に形成された上部電極と
を有して成るコンデンサが提供される。
　本発明の第２の要旨によれば、
　多孔金属基材の表面をリン酸系溶液で処理して、多孔金属基材の表面にリン原子を含む層を形成する工程と、
　前記リン原子を含む層上に、気相法により誘電体層を形成する工程と、
　前記誘電体層上に上部電極を形成する工程と、
を含むことを特徴とするコンデンサの製造方法が提供される。
　本発明によれば、多孔金属基材の表面をリン酸系溶液で処理することにより、多孔金属基材の表面の不純物の影響を受けにくく、漏れ電流が小さく、信頼性の高いコンデンサが提供される。
図１は、本発明の１つの実施形態におけるコンデンサの概略断面図である。 図２（ａ）は、図１のコンデンサの高空隙率部の拡大図であり、図２（ｂ）は、高空隙率部にける層構造を模式的に示す図である。 図３－１（ａ）～（ｄ）は、図１のコンデンサの製造工程を示す図である。 図３－２（ｅ）～（ｈ）は、図３－１の続きであり、図１のコンデンサの製造工程を示す図である。 図３－３（ｉ）～（ｋ）は、図３－２の続きであり、図１のコンデンサの製造工程を示す図である。 図４は、実施例における試験結果を示す図である。
　本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、本実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
　本実施形態のコンデンサ１の概略断面図を図１（ただし、簡単のために、リン原子を含む層７、誘電体層８および上部電極１０は図示していない）に、コンデンサ１の高空隙率部の拡大図を図２（ａ）に示し、高空隙率部の層構造（即ち、多孔金属基材６、リン原子を含む層（以下、単に「リン含有層」ともいう）７、誘電体層８、上部電極１０の層構造）を図２（ｂ）に模式的に示す。図１、図２（ａ）および図２（ｂ）に示されるように、本実施形態のコンデンサ１は、略直方体形状を有しており、概略的には、中央部に高空隙率部２を有し、側面部に低空隙率部４を有して成る多孔金属基材６と、この上に形成されたリン含有層７と、リン含有層７上に形成された誘電体層８と、誘電体層８上に形成された上部電極１０と、これらの上に、上部電極１０と電気的に接続するように形成された配線電極１２と、さらにこれらの上に形成された保護層１４とを有して成る。多孔金属基材６の側面には、対向するように第１端子電極１６および第２端子電極１８が設けられており、第１端子電極１６は多孔金属基材６に電気的に接続されており、第２端子電極１８は、配線電極１２を介して上部電極１０に電気的に接続されている。
　本明細書において、多孔金属基材の「空隙率」とは、多孔金属基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。
　まず、多孔金属基材を、収束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で６０ｎｍ以下の厚みの薄片に加工する。この薄片試料の所定の領域（５μｍ×５μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影する。得られた画像を画像解析することにより、多孔金属基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
　　　空隙率　＝　（測定面積－基材の金属が存在する面積）／測定面積
　本明細書において、多孔金属基材の「高空隙率部」とは、空隙率が２５％以上である領域を意味する。なお、多孔金属基材の高空隙率部とは、多孔金属基材そのものの空隙率に関するものである。即ち、多孔金属基材の空隙は、コンデンサを作製するプロセスにおいて、最終的に上部電極または高分子などで充填され得るが、上記「空隙率」は、このように充填された空隙も空隙とみなして算出する。多孔金属基材の「低空隙率部」についても同様である。
　本明細書において、多孔金属基材の「低空隙率部」とは、高空隙率部と比較して、空隙率が低い部位、具体的には、高空隙率部の７０％以下の空隙率である領域を意味する。
　本明細書において、多孔金属基材の「側面」とは、コンデンサの実装面に対して、略垂直な面を意味する。なお、図１～３においては、下面がコンデンサの実装面である。
　上記多孔金属基材を構成する金属としては、導電性であれば特に限定されないが、例えば、アルミニウム、タンタル、ニッケル、銅、チタン、ニオブおよび鉄の金属、ならびにステンレス、ジュラルミン等の合金等が挙げられるが、好ましくはアルミニウムである。
　好ましい多孔金属基材は、アルミニウムエッチング箔、タンタル粉焼結体、ニッケル粉焼結体、脱合金化法により合成される多孔金属等であり、特に好ましくは、アルミニウムエッチング箔である。
　上記多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。なお、多孔金属基材は、１０ｎｍ以下の自然酸化膜または自然水酸化膜を有していてもよい。
　多孔金属基材の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば１０～１０００μｍ、好ましくは３０～３００μｍであってもよい。なお、多孔金属基材の厚みとは、コンデンサの実装面に対して垂直な方向の長さを意味する。
　図１に示されるように、多孔金属基材６は、その対向する一対の側面部に低空隙率部４を有し、その間に高空隙率部２を有する。
　多孔金属基材の高空隙率部の空隙率は、表面積を大きくして、コンデンサの容量をより大きくする観点から、３０％以上が好ましく、３５％以上がより好ましい。また、機械的強度を確保する観点から、８０％以下が好ましく、６５％以下がより好ましい。
　多孔金属基材の高空隙率部は、特に限定されないが、好ましくは３０～１０，０００倍、より好ましくは５０～５，０００倍、例えば３００～６００倍の拡面率を有する。ここに、拡面率とは、多孔金属の投影面積に対する表面積の比率である。
　多孔金属基材の低空隙率部は、コンデンサの機械的強度の増強に寄与する。低空隙率部の空隙率は、機械的強度を高める観点から、高空隙率部の空隙率の６０％以下の空隙率であることが好ましく、高空隙率部の空隙率の５０％以下の空隙率であることがより好ましい。例えば、低空隙率部の空隙率は、２０％以下であることが好ましく、１０％以下であることがより好ましい。また、低空隙率部は、空隙率が０％であってもよい。
　低空隙率部の幅（多孔金属基材の側面と共通の側面から、その面に対向する面までの長さ；図１～３では紙面左右方向の長さ）は、３μｍ～１ｍｍ、好ましくは１０～５００μｍである。低空隙率部の幅を３μｍ以上、好ましくは１０μｍ以上とすることにより、コンデンサの機械的強度を高めることができる。また、低空隙率部の幅を１ｍｍ以下とすることにより、同体積の多孔金属部材において、より大きな高空隙率部を確保することが可能になり、高い静電容量を得ることが可能になる。低空隙率部の厚み（コンデンサの実装面に対して垂直な方向の長さ）は、コンデンサの機械的な強度を高めるため、多孔金属基材の厚みの５０％以上、好ましくは多孔金属基材と同じ（即ち、多孔金属基材の厚み全体）とするのが好ましい。
　低空隙率部の形成方法は、所望の空隙率を得ることができれば特に限定されないが、例えば金型等によるプレスにより形成することが好ましい。プレスは、多孔金属基材の上下面から挟むようにプレスしてもよく、一方の面のみからプレスしてもよい。
　また、別法として、予め多孔化した多孔金属基材に対して、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーを照射して孔を潰すことにより、低空隙率部を形成してもよい。より精細に低空隙率部の形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
　低空隙率部は、上記のように高空隙率部の細孔を埋めることにより形成してもよいが、多孔化されていない金属基材に細孔を形成する過程において形成することもできる。例えば、多孔金属箔をエッチングにより作製する場合、低空隙率部を形成すべき箇所にマスキングを行ってからエッチングすることにより、マスキング箇所が非エッチング層となり、低空隙率部が形成される。また、箔の中心部に低空隙率部を形成する場合、箔の中心部まで細孔が形成される前にエッチング処理を停止することにより、中心部が非エッチング層となり、低空隙率部が形成される。
　上記プレス、レーザー加工、非エッチング層の形成を組み合わせることにより、種々の形状の低空隙率部を形成することができる。
　なお、本実施形態のコンデンサ１は両側面部に低空隙率部を有しているが、この低空隙率部は強度を高めるために設置する方が好ましいが、必須の要素ではない。また、低空隙率部を設置する場合にも、その設置箇所および数は特に限定されない。
　コンデンサ１において、上記多孔金属基材６上には、リン原子を含む層７が形成されている。
　リン原子を含む層の形成方法は、特に限定されないが、例えば、多孔金属基材がアルミニウムから構成される場合、好ましくは多孔性金属基材の表面をリン酸系溶液で処理することにより形成することができる。
　上記で用いられるリン酸系溶液は、多孔金属基材の表面にリン原子を含む層を形成することができるものであれば特に限定されない。好ましくは、リン酸系溶液は、リン酸および／またはリン酸塩の溶液、好ましくは水溶液である。エタノール、イソプロピルアルコールなどの水以外のプロトン性極性溶媒を使用してもよい。また、プロトン性極性溶媒に有機溶媒を混合してもよい。
　上記リン酸塩としては、特に限定されないが、リン酸と、アンモニア、鉄、亜鉛、マンガン、カルシウム、ナトリウム、ニッケル、コバルト等との塩が挙げられる。リン酸塩は、正塩であってもよく、または水素塩であってもよい。これらの塩は、単独で用いてもよく、２種以上を用いてもよい。
　好ましいリン酸系溶液としては、リン酸水溶液、アンモニアリン酸塩の水溶液が好ましく、リン酸二水素アンモニウムの水溶液が特に好ましい。これらの水溶液は、中性に近く、基材を構成するアルミニウムに対して侵食性が低い点で有利である。またｐＨの緩衝作用がある点でも有利である。
　リン酸系溶液が水溶液である場合、そのｐＨは、１～１０が好ましく、アルミニウムが過度に溶解しない４～７がより好ましい。
　リン酸系溶液は、他の成分、例えばｐＨ調整剤、界面活性剤などの表面改質剤、粘度調整剤、フィラー等を含んでいてもよい。
　上記のリン酸処理の方法は、特に限定されないが、浸漬、噴霧、塗布が挙げられ、好ましくは、リン酸系溶液中に多孔金属基材を浸漬することにより行われる。
　処理条件は、多孔金属基材の材料、用いるリン酸系溶液の種類などによって適宜選択することができ、限定するものではないが、例えば、常温（例えば、２５℃）～９８℃の温度で、１分～１時間浸漬すればよい。
　上記の浸漬後、所望により、アニール処理等の後処理を行ってもよい。アニール処理等の後処理を行うことにより、リン含有層の水酸基除去および結晶化を進めて高密度化し、また、均一かつ強固なリン含有層を形成することができる。限定するものではないが、例えば１００～５５０℃の温度で、１分～２４時間アニールするのが好ましい。
　リン原子を含む層は、多孔金属基材の材料と、リン酸系溶液中の物質、例えばリン酸イオンとの反応に由来する。例えば、アルミニウムの多孔金属基材をリン酸水溶液で処理した場合、リン原子を含む層は、リン酸アルミニウム（Ａｌ（ＰＯｘ）ｙ（ｘ、ｙは任意の値であり、好ましくはｘは４、好ましくはｙは１である））から形成され得る。即ち、リン酸処理は、多孔金属基材の表面改質と理解してもよい。なお、リン酸アルミニウムは、アニール後においても一部水酸基を含有してもよく、また、水和物を形成しても問題ない。
　リン原子を含む層の厚みは、特に限定されないが、例えば２０ｎｍ以下が好ましく、０．５～１０ｎｍがより好ましい。リン原子を含む層の厚みを０．５ｎｍ以上とすることにより、より多孔金属基材材料表面の不純物の影響を小さくすることができる。また、リン原子を含む層の厚みを１０ｎｍ以下とすることにより、リン原子を含む層によるコンデンサの静電容量密度低下の影響を軽微にすることが可能になる。なお、リン原子を含む層の厚みは、エネルギー分散型Ｘ線分析を用いて、断面を観察することにより測定することができる。
　コンデンサ１において、上記リン含有層７上には、誘電体層８が形成されている。
　上記誘電体層を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。
　誘電体層の厚みは、特に限定されないが、例えば５～１００ｎｍが好ましく、１０～５０ｎｍがより好ましい。誘電体層の厚みを５ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。
　上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積法（ＰＬＤ：Pulsed Laser Deposition）等により形成される。多孔金属部材の細孔の細部にまでより均質で緻密な膜を形成できることから、ＡＬＤ法がより好ましい。
　コンデンサ１において、上記誘電体層８上には、上部電極１０が形成されている。
　上記上部電極を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金層、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属酸化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４－エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
　上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
　上部電極は、ＡＬＤ法により形成してもよい。ＡＬＤ法を用いることにより、コンデンサの容量をより大きくすることができる。別法として、誘電体層を被覆し、多孔金属基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性物質、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い容量密度および低い等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を得ることができる。
　なお、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
　コンデンサ１において、上部電極１０上には、配線電極１２が形成されている。
　配線電極を構成する材料は、特に限定されないが、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ａｕ等の金属および合金、金属間化合物などが挙げられる。配線電極の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ、導電性ペーストの焼き付け等を用いることができる。
　コンデンサ１において、これらリン含有層７、誘電体層８、上部電極１０および配線電極１２が形成された多孔金属基材は、保護層１４により保護されている。
　好ましくは、保護層１４は、端子電極との接続部分を除いて、上記多孔金属基材全体を覆うように形成される。保護層により、コンデンサの耐湿性、絶縁性、機械的強度をより高めることができる。
　保護層を構成する材料は、絶縁性であれば特に限定されず、例えば、上記誘電体層を形成する材料と同じもの、好ましくはＳｉＮｘ、ＳｉＯｘ、ＡｌＴｉＯｘ、ＡｌＯｘ、より好ましくはＳｉＯｘ、またはポリエポキシ、ポリイミドなどの樹脂コート、ガラスコートなどを用いることができる。
　保護層の厚みは、所望の機能、例えば耐湿性または絶縁性を発揮し得る厚みであれば特に限定されないが、例えば、０．５μｍ～５０μｍ、好ましくは１μｍ～２０μｍであることが好ましい。
　保護層の形成方法は、特に限定されず、例えばＣＶＤ法、めっき、スパッタ、スプレー、スクリーン印刷、ディスペンサ、樹脂フィルムのラミネート等、その材料に応じて適宜選択することができる。
　コンデンサ１は、側面に一対の対向する第１端子電極１６および第２端子電極１８を有する。
　第１端子電極１６は、多孔金属基材６に電気的に接続され、第２端子電極１８は、上部電極１０に電気的に接続され、第１端子電極と第２端子電極は、コンデンサ内において電気的に絶縁するように設置される。
　第１端子電極および第２端子電極（以下、まとめて「端子電極」ともいう）を構成する材料は、導電性であれば特に限定されず、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｕ、Ａｇ、Ｐｂ等の金属、およびそれらの合金を用いることができる。
　端子電極の厚みは、特に限定されないが、１～５０μｍであり、好ましくは１～２０μｍであってもよい。
　端子電極の形成方法は、特に限定されず、例えば、めっきにより形成してもよく、または、導電性ペーストを塗布して焼き付けて形成してもよい。
　このようなコンデンサは、多孔金属基材と誘電体層の間にリン原子を含有する層を有することから、多孔金属基材上の不純物の誘電体層への拡散および多孔金属基材と誘電体層間の相互拡散を防止することができ、デッドレイヤー層の厚みを低減することができる。上記のように本発明のコンデンサは、多孔金属基材上の不純物の拡散を防止することができることから、通常はコンデンサ用途に適さない不純物濃度の高い多孔金属基材であっても、コンデンサ用途として用いることが可能になる。
　尚、本発明のコンデンサは、種々の改変が可能であり、例えば、各層の間に、相間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。
　本発明のコンデンサは、多孔金属基材の表面をリン酸系溶液で処理して、多孔金属基材の表面にリン原子を含む層を形成する工程と、
　前記リン原子を含む層上に、気相法により誘電体層を形成する工程と、
　前記誘電体層上に上部電極を形成する工程と、
を含む方法により製造することができる。
　以下に、上記した本実施形態のコンデンサ１の製造プロセスを具体的に説明する。なお、下記において、図３－１、図３－２および図３－３は、まとめて図３という。
　図３（ａ）に示されるように、まず、多孔金属基材６を準備する。上記したように、多孔金属基材は、エッチング、焼結、脱合金化法など、当該分野でよく知られた方法により作製することができる。また、多孔金属基材は、市販の多孔金属基材を用いてもよい。
　次に、図３（ｂ）に示されるように、多孔金属基材６に低空隙率部４を形成する。低空隙率部は、１つの多孔金属基材に、所望のコンデンサの大きさに応じた間隔で複数形成される。即ち、この多孔金属基材からは、複数の素子が形成される。低空隙率部は、上記したように、例えば金型等によるプレスに、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、およびフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーにより形成することができる。
　次に、図３（ｃ）に示されるように、破線２０に沿って、多孔金属基材を低空隙率部において（好ましくは、略中央部にて）切断する。ただし、この時点では、多孔金属基材を素子単位に完全には切断せず、一方の側面が隣接する素子と結合した状態を維持する。
　多孔金属基材の切断方法は、特に限定されないが、例えばレーザーによる切断、金型による抜き加工、ダイサー、超硬刃、スリッター、ピナクル刃でのカットなどの単独および組み合わせにより切断することができる。
　本発明のコンデンサの製造においては、上記のように、多孔金属基材を切断する工程を含む。一般的に、多孔部位の存在は、この切断の際にバリおよび／または切断面の切断方向への延伸・変形など、ダレの発生の原因となる。しかしながら、本発明のコンデンサの製造方法では、切断部が低空隙率部であることから、このようなバリの発生を抑制することが可能になる。
　次に、図３（ｄ）に示されるように、多孔金属基材６の表面を（図示した例では、多孔金属基板の露出面全体に）リン酸系溶液に浸漬し、リン酸処理することによりリン含有層７を形成し、次いで、リン含有層７上に、気相法、好ましくはＡＬＤ法により誘電体層８を形成する。なお、図３では、簡単のためにリン酸含有層７と誘電体層８が１つの層であるように示しているが、実際には、リン酸含有層７の上に誘電体層８が形成された層構造を有している。
　次に、図３（ｅ）に示されるように、誘電体層８を形成した多孔金属基材の一部、具体的には後に第１端子電極１６を形成する箇所に、マスク２２を形成する。
　マスクを構成する材料は、特に限定されず、例えばエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂などが挙げられる。
　マスクの形成方法は、特に限定されず、例えばスクリーン印刷、ディスペンサ、ディップ、インクジェット、スプレーなどが挙げられる。
　次に、図３（ｆ）に示されるように、誘電体層８上に上部電極１０を形成する。図示した例では、図２（ｂ）に例示したように、素子全体を覆うように上部電極となる導電性物質層を形成しており、上部電極は配線電極１２を兼ねている。
　上部電極は、ＡＬＤ法、ＣＶＤ法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ、導電性高分子充填などの方法で形成することができる。また、これらの方法は、組み合わせて用いることができる。例えば、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の方法により細孔を充填して上部電極を形成してもよい。
　次に、図３（ｇ）に示されるように、多孔金属基材を、マスクを形成した低空隙率部において（好ましくは略中央部にて）切断し、各素子単位に分割する。切断方法は、上記図３（ｃ）における切断と同様の方法を用いることができる。
　次に、図３（ｈ）に示されるように、マスクを除去する。マスクの除去は、マスクを構成する材料等に応じて適切な方法で行うことができ、例えば洗浄または熱処理により除去することができる。
　次に、図３（ｉ）に示されるように、保護層１４を、素子全体を覆うように形成する。上記したように保護層は、例えばＣＶＤ法、めっき、スパッタ、スプレー、印刷などにより形成することができる。
　次に、図３（ｊ）に示されるように、保護層の一部、具体的には端子電極を形成する箇所をエッチングし、多孔金属基材６（図において左側面）および上部電極１０（図において右側面）を露出させる。
　最後に、図３（ｋ）に示されるように、第１端子電極１６および第２端子電極１８を形成する。第１端子電極１６は、多孔金属基材６と電気的に接続し、上部電極１０と電気的に離隔するように形成される。第２端子電極１８は、上部電極１０と電気的に接続し、多孔金属基材６と電気的に離隔するように形成される。端子電極は、上記したように、めっきにより形成してもよく、また、導電性ペーストを塗布して焼き付ける、または硬化させることにより形成してもよい。
　以上、本発明のコンデンサおよびその製造方法を、上記実施形態のコンデンサ１について説明したが、本発明はこれに限定されるものではなく、種々の改変が可能である。
　（実施例１）
　多孔金属基材として厚み１１０μｍ、拡面率約４００倍の市販のアルミ電解コンデンサ用アルミニウムエッチング箔を準備した（図３（ａ））。このアルミニウムエッチング箔を、箔の上下からプレスして、低空隙率部を形成した（図３（ｂ））。
　上記のように形成した低空隙率部の内、コンデンサの一方の側面となる部分をレーザーにより切断した（図３（ｃ））。
　切断後、多孔金属基材を、１．４ｇ／Ｌのリン酸二水素アンモニウム水溶液に、室温で１０分浸漬し、その後純水で洗浄した後、乾燥し、３００℃で３０分間アニール処理を行い、リン含有層を形成した（リン酸処理）。次いで、ＡＬＤ法により、２５０℃で３０ｎｍのＡｌＯｘ（ｘは１．２以上）の誘電体層を形成した（図３（ｄ））。
　次に、上記で切断しなかった低空隙率部の上部および下部にマスクを施し（図３（ｅ））、導電性高分子としてポリアニリンを塗布して、上部電極を形成した（図３（ｆ））。
　次に、マスクで被覆されている低空隙率部をカットした（図３（ｇ））。次いで、高温で熱処理し、マスクを除去した（図３（ｈ））。
　次に、ＣＶＤ法によりＳｉＯ２の保護層を、チップ全面が平均２μｍの厚みで覆われるように形成した（図３（ｉ））。次いで、素子の両端の保護層を、フッ素系ガスにてエッチングし（図３（ｊ））、そこに、厚み５μｍのＮｉの端子電極をめっき形成し、その上にＳｎを３μｍめっき形成した（図３（ｋ））。このようにして、図２（ｂ）に示すような膜構造、すなわち、多孔金属基材（アルミニウムエッチング箔）の上にリン含有層、誘電体層、上部電極層が順に形成されたチップ形状のコンデンサ（長さ（Ｌ）＝約１．６ｍｍ、幅（Ｗ）＝約０．８ｍｍ、厚さ（Ｔ）＝約０．１５ｍｍ）を作製した。
　（比較例１）
　リン酸二水素アンモニウム水溶液に多孔金属基材を浸漬せずに水洗したこと以外は、実施例１と同様にして、比較例１のコンデンサを作製した。即ち、比較例１のコンデンサは、リン含有層を有しない。
　（試験例）
　実施例１および比較例１のコンデンサについて、収束イオンビーム（ＦＩＢ：Focused Ion Beam）加工によって端面を削り、断面を露出させた。断面を透過型電子顕微鏡（ＴＥＭ：transmission electron microscope；株式会社日本電子製ＪＥＭ－２２００ＦＳ）で観察し、誘電体層であるアルミナ層の厚みを求めた。その結果、実施例１のコンデンサは３２ｎｍ、比較例１のコンデンサは３４ｎｍであった。
　また、透過型電子顕微鏡（株式会社日本電子製ＪＥＭ－２２００ＦＳ）で断面をエネルギー分散型Ｘ線分析（株式会社日本電子製ＥＤＳ（Energy Dispersive X-ray Spectroscopy） ＪＥＤ－２３００Ｔ ドライＳＤ６０ＧＶ検出器を使用）し、多孔金属基材とアルミナ層の界面の分析を行った。観察条件は加速電圧２００ｋＶ、ビーム径１．５ｎｍ、電流１ｎＡである。その結果、実施例１のコンデンサには、多孔金属基材とアルミナ層の間にリン（Ｐ）の濃度の高い層が観察された。多孔金属基材と誘電体の界面を垂直に横切るように０．２ｎｍきざみでＥＤＳライン測定を実施したところ、Ｐ濃度が概ね界面で最大値を有し、その半値幅は平均して３ｎｍ程度であった。一方、比較例１のコンデンサには、このようなリンを含有する層は観察されなかった。
　絶縁膜経時破壊（ＴＤＤＢ：Time Dependent Dielectric Breakdown）試験を行った。具体的には、実施例１および比較例１のコンデンサ試料各１５個について、温度を１０５℃に設定した試験槽の中で、多孔金属基材と上部電極の間に、それぞれ、５．０～５．６ＭＶ／ｃｍとなるように直流電圧を印加し、コンデンサに流れる電流をモニタし、コンデンサに流れる電流が１００μＡとなったときを故障と判断した。
　得られた結果をワイブル解析し、累積故障率が９９．９％となる故障時間を求めた。結果を表１に示した。
Figure JPOXMLDOC01-appb-T000001
　表１の結果を、横軸が「電界強度」であり、縦軸が「累積故障率が９９．９％となる故障時間の対数」であるグラフにプロットした。結果を図４に示す。図４から、リン酸二水素アンモニウム水溶液に浸漬してリン酸処理をした実施例１のコンデンサは、リン酸処理をしなかった比較例１のコンデンサよりも信頼性が高くなることが確認された。また、図４から直線回帰式を求め、ＤＣ１０Ｖ印加を想定した約３．３ＭＶ／ｃｍの電界強度での故障時間は、実施例１：約３３年、比較例１：０．１年となり、リン酸処理を施すことにより長期信頼性が向上することが確認された。これは、リン含有層を設置することにより、多孔金属表面の不純物の誘電体層への拡散を防止できた為と考えられる。
　本発明のコンデンサは、非常に安定で信頼性が高いので、種々の電子機器に好適に用いられる。
　　１…コンデンサ
　　２…高空隙率部
　　４…低空隙率部
　　６…多孔金属基材
　　７…リン含有層
　　８…誘電体層
　　１０…上部電極
　　１２…配線電極
　　１４…保護層
　　１６…第１端子電極
　　１８…第２端子電極
　　２０…切断箇所
　　２２…マスク

Claims (9)

  1. 　多孔金属基材と、
    　前記多孔金属基材上に形成されたリン原子を含む層と、
    　前記リン原子を含む層上に形成された誘電体層と、
    　前記誘電体層上に形成された上部電極と
    を有して成るコンデンサ。
  2. 　多孔金属基材が、アルミニウムから形成されていることを特徴とする、請求項１に記載のコンデンサ。
  3. 　リン原子を含む層が、多孔金属基材の表面をリン酸系溶液で処理することにより形成されていることを特徴とする、請求項１または２に記載のコンデンサ。
  4. 　リン原子を含む層の厚みが、２０ｎｍ以下であることを特徴とする、請求項１～３のいずれかに記載のコンデンサ。
  5. 　誘電体層が、気相法により形成されていることを特徴とする、請求項１～４のいずれかに記載のコンデンサ。
  6. 　気相法が、原子層堆積法であることを特徴とする、請求項５に記載のコンデンサ。
  7. 　多孔金属基材の表面をリン酸系溶液で処理して、多孔金属基材の表面にリン原子を含む層を形成する工程と、
    　前記リン原子を含む層上に、気相法により誘電体層を形成する工程と、
    　前記誘電体層上に上部電極を形成する工程と、
    を含むことを特徴とするコンデンサの製造方法。
  8. 　リン酸系溶液が、リン酸および／またはリン酸塩の水溶液であることを特徴とする、請求項７に記載の製造方法。
  9. 　気相法が、原子層堆積法であることを特徴とする、請求項７または８に記載の製造方法。
PCT/JP2015/064953 2014-06-11 2015-05-25 コンデンサ WO2015190278A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/363,336 US10204744B2 (en) 2014-06-11 2016-11-29 Capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-120482 2014-06-11
JP2014120482 2014-06-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/363,336 Continuation US10204744B2 (en) 2014-06-11 2016-11-29 Capacitor

Publications (1)

Publication Number Publication Date
WO2015190278A1 true WO2015190278A1 (ja) 2015-12-17

Family

ID=54833381

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064953 WO2015190278A1 (ja) 2014-06-11 2015-05-25 コンデンサ

Country Status (3)

Country Link
US (1) US10204744B2 (ja)
TW (1) TWI623004B (ja)
WO (1) WO2015190278A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145700A1 (ja) * 2016-02-23 2017-08-31 株式会社村田製作所 コンデンサ
EP3489975A4 (en) * 2016-09-16 2019-08-21 Japan Capacitor Industrial Co., Ltd. ELECTRODE ELEMENT FOR ELECTROLYTIC CONDENSER AND ELECTROLYTE CONDENSER
US11848163B2 (en) 2019-02-28 2023-12-19 Panasonic Intellectual Property Management Co., Ltd. Electrode foil for electrolytic capacitor, electrolytic capacitor, and method for manufacturing same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026295A1 (ja) * 2015-08-07 2017-02-16 株式会社村田製作所 コンデンサ
CN114566387A (zh) * 2018-12-26 2022-05-31 株式会社村田制作所 电解电容器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356360A (ja) * 2003-05-29 2004-12-16 Japan Carlit Co Ltd:The アルミ固体電解コンデンサ
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2305580A (en) * 1941-08-09 1942-12-15 Gen Electric Electric capacitor
JP4650833B2 (ja) * 2006-02-09 2011-03-16 三洋電機株式会社 陽極体とその製造方法、および固体電解コンデンサ
US9748043B2 (en) * 2010-05-26 2017-08-29 Kemet Electronics Corporation Method of improving electromechanical integrity of cathode coating to cathode termination interfaces in solid electrolytic capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356360A (ja) * 2003-05-29 2004-12-16 Japan Carlit Co Ltd:The アルミ固体電解コンデンサ
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017145700A1 (ja) * 2016-02-23 2017-08-31 株式会社村田製作所 コンデンサ
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
US11081278B2 (en) 2016-02-23 2021-08-03 Murata Manufacturing Co., Ltd. Capacitor
TWI746518B (zh) * 2016-02-23 2021-11-21 日商村田製作所股份有限公司 電容器
EP3489975A4 (en) * 2016-09-16 2019-08-21 Japan Capacitor Industrial Co., Ltd. ELECTRODE ELEMENT FOR ELECTROLYTIC CONDENSER AND ELECTROLYTE CONDENSER
US10923290B2 (en) 2016-09-16 2021-02-16 Japan Capacitor Industrial Co., Ltd. Electrolytic capacitor-specific electrode member and electrolytic capacitor
US11848163B2 (en) 2019-02-28 2023-12-19 Panasonic Intellectual Property Management Co., Ltd. Electrode foil for electrolytic capacitor, electrolytic capacitor, and method for manufacturing same

Also Published As

Publication number Publication date
TWI623004B (zh) 2018-05-01
US20170076872A1 (en) 2017-03-16
TW201611057A (zh) 2016-03-16
US10204744B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
JP6213579B2 (ja) コンデンサ
JP6398998B2 (ja) コンデンサ
US10204744B2 (en) Capacitor
WO2016181865A1 (ja) コンデンサおよびその製造方法
WO2017014020A1 (ja) コンデンサおよびその製造方法
TWI634573B (zh) 電容器及其製造方法
US20100195293A1 (en) Method for producing capacitor, capacitor, wiring board, electronic device, and ic card
US20180114640A1 (en) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
WO2018174132A1 (ja) コンデンサ
WO2020174836A1 (ja) コンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15806111

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15806111

Country of ref document: EP

Kind code of ref document: A1