TW201611057A - 電容器 - Google Patents

電容器 Download PDF

Info

Publication number
TW201611057A
TW201611057A TW104118651A TW104118651A TW201611057A TW 201611057 A TW201611057 A TW 201611057A TW 104118651 A TW104118651 A TW 104118651A TW 104118651 A TW104118651 A TW 104118651A TW 201611057 A TW201611057 A TW 201611057A
Authority
TW
Taiwan
Prior art keywords
porous metal
metal substrate
capacitor
layer
void ratio
Prior art date
Application number
TW104118651A
Other languages
English (en)
Other versions
TWI623004B (zh
Inventor
Takeo Arakawa
Hiromasa Saeki
Noriyuki Inoue
Naoki Iwaji
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201611057A publication Critical patent/TW201611057A/zh
Application granted granted Critical
Publication of TWI623004B publication Critical patent/TWI623004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0036—Formation of the solid electrolyte layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種不易受到多孔金屬基材之表面之雜質之影響、漏電流較小、可靠性較高之電容器。 本發明之電容器係具有如下部分而成：多孔金屬基材；包含磷原子之層，其形成於上述多孔金屬基材上；介電層，其形成於上述包含磷原子之層上；及上部電極，其形成於上述介電層上。

Description

電容器
本發明係關於一種電容器及其製造方法。
近年來，伴隨電子機器之高密度安裝化，而進一步要求具有高靜電電容之電容器。作為此種電容器，例如，專利文獻1中揭示有如下電容器，該電容器係於經蝕刻之金屬箔之上利用保形法(conformal)而具有均勻之介電層，於該介電層上利用保形法而具有均勻之導電層。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特表2008-507847號公報
鋁電解電容器係藉由於基材上形成作為電容器表現出靜電電容之介電膜而製造。存在為了獲得高靜電電容而使用多孔金屬基材作為基材之情況，但於多孔金屬基材之表面，存在源自多孔金屬基材之製造方法之各種雜質，而不會具有如Si基板等平面基板之潔淨之表面。又，即便欲將該雜質洗淨，由於多孔金屬基材之表面並不平滑，形狀非常錯綜複雜，故而充分將雜質去除非常困難。
本發明者等人發現：於電容器之製作中，需要用介電層覆蓋多孔金屬基材之表面，但若基材之表面上存在雜質，則有因該影響，產 生漏電流之增大等不良情況，而無法充分發揮作為電容器之功能之可能性。
於如上述之專利文獻1中記載之電容器般，直接利用介電層覆蓋金屬基材之表面之情形時，有受到此種雜質之影響，導致漏電流之增加等電容器之性能、可靠性降低之虞。尤其是於使用多孔金屬基材之情形時，該影響為顯著。
本發明之目的在於提供一種不易受到多孔金屬基材之表面之雜質之影響、漏電流較小、可靠性較高之電容器。
本發明者等人為了消除上述問題而努力進行研究，結果發現：於在多孔金屬基材上形成介電層之前，利用磷酸系溶液對多孔金屬基材之表面進行處理，繼而，形成介電層，藉此可降低多孔金屬基材之表面上存在之雜質之影響，而可提供一種具有優異之特性之電容器。
根據本發明之第1主旨，提供一種電容器，其係具有如下部分而成：多孔金屬基材；包含磷原子之層，其形成於上述多孔金屬基材上；介電層，其形成於上述包含磷原子之層上；及上部電極，其形成於上述介電層上。
根據本發明之第2主旨，提供一種電容器之製造方法，其特徵在於包含如下步驟：利用磷酸系溶液對多孔金屬基材之表面進行處理，而於多孔金屬基材之表面形成包含磷原子之層；於上述包含磷原子之層上，藉由氣相法形成介電層；及於上述介電層上形成上部電極。
根據本發明，提供一種藉由利用磷酸系溶液對多孔金屬基材之表面進行處理而不易受到多孔金屬基材之表面之雜質之影響、漏電流較小、可靠性較高之電容器。
1‧‧‧電容器
2‧‧‧高空隙比部
4‧‧‧低空隙比部
6‧‧‧多孔金屬基材
7‧‧‧含磷層
8‧‧‧介電層
10‧‧‧上部電極
12‧‧‧配線電極
14‧‧‧保護層
16‧‧‧第1端子電極
18‧‧‧第2端子電極
20‧‧‧切斷部位
22‧‧‧掩膜
圖1係本發明之1個實施形態中之電容器之概略剖視圖。
圖2(a)係圖1之電容器之高空隙比部之放大圖，圖2(b)係模式地表示高空隙比部中之層構造之圖。
圖3-1(a)~(d)係表示圖1之電容器之製造步驟之圖。
圖3-2(e)~(h)係圖3-1之繼續，係表示圖1之電容器之製造步驟之圖。
圖3-3(i)~(k)係圖3-2之繼續，係表示圖1之電容器之製造步驟之圖。
圖4係表示實施例中之試驗結果之圖。
以下，一面參照圖式一面對本發明之電容器詳細地進行說明。但，本實施形態之電容器及各構成要素之形狀及配置等並不限定於圖示之例。
將本實施形態之電容器1之概略剖視圖示於圖1(但，為了簡便，而並未圖示包含磷原子之層7、介電層8及上部電極10)中，將電容器1之高空隙比部之放大圖示於圖2(a)中，將高空隙比部之層構造(即，多孔金屬基材6、包含磷原子之層(以下，亦簡稱為「含磷層」)7、介電層8、上部電極10之層構造)模式地示於圖2(b)中。如圖1、圖2(a)及圖2(b)所示，本實施形態之電容器1具有大致長方體形狀，概略而言，係具有如下部分而成：多孔金屬基材6，其係於中央部具有高空隙比部2、於側面部具有低空隙比部4而成；含磷層7，其形成於多孔金屬基材6上；介電層8，其形成於含磷層7上；上部電極10，其形成於介 電層8上；配線電極12，其於該等之上，形成為與上部電極10電性連接；及保護層14，其進而形成於該等之上。於多孔金屬基材6之側面，以對向之方式設置有第1端子電極16及第2端子電極18，第1端子電極16電性連接於多孔金屬基材6，第2端子電極18經由配線電極12電性連接於上部電極10。
於本說明書中，所謂多孔金屬基材之「空隙比」，係指於多孔金屬基材中空隙所占之比率。該空隙比能以下述方式進行測定。
首先，利用聚焦離子束(FIB：Focused Ion Beam)加工而將多孔金屬基材加工為60nm以下之厚度之薄片。使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)對該薄片試樣之特定之區域(5μm×5μm)進行攝影。藉由對所獲得之圖像進行圖像分析，而求出多孔金屬基材之金屬所存在之面積。然後，可根據下述等式計算出空隙比。
空隙比=(測定面積-基材之金屬所存在之面積)/測定面積
於本說明書中，所謂多孔金屬基材之「高空隙比部」，意指空隙比為25%以上之區域。再者，所謂多孔金屬基材之高空隙比部，係與多孔金屬基材本身之空隙比有關者。即，多孔金屬基材之空隙可於製作電容器之製程中，最終用上部電極或高分子等進行填充，但上述「空隙比」係將如此般填充之空隙亦當作空隙而算出。關於多孔金屬基材之「低空隙比部」亦相同。
於本說明書中，所謂多孔金屬基材之「低空隙比部」，意指與高空隙比部進行比較，空隙比較低之部位，具體而言，為高空隙比部之70%以下之空隙比之區域。
於本說明書中，所謂多孔金屬基材之「側面」，意指與電容器之安裝面大致垂直之面。再者，於圖1~3中，下表面為電容器之安裝面。
作為構成上述多孔金屬基材之金屬，只要具有導電性，則並無特別限定，例如可列舉：鋁、鉭、鎳、銅、鈦、鈮及鐵之金屬、以及不鏽鋼、杜拉鋁等合金等；較佳為鋁。
較佳之多孔金屬基材為鋁蝕刻箔、鉭粉燒結體、鎳粉燒結體、藉由脫合金化法合成之多孔金屬等，尤佳為鋁蝕刻箔。
上述多孔金屬基材可藉由蝕刻、燒結、脫合金化法等、該領域中通曉之方法而製作。又，多孔金屬基材亦可使用市售之多孔金屬基材。再者，多孔金屬基材亦可具有10nm以下之自然氧化膜或自然氫氧化膜。
多孔金屬基材之厚度並無特別限定，可根據目的適當進行選擇，例如可為10~1000μm，較佳為30~300μm。再者，所謂多孔金屬基材之厚度，意指與電容器之安裝面垂直之方向之長度。
如圖1所示，多孔金屬基材6於其相對向之一對側面部具有低空隙比部4，於低空隙比部之間具有高空隙比部2。
就增大表面積，進一步增大電容器之電容之觀點而言，多孔金屬基材之高空隙比部之空隙比較佳為30%以上，更佳為35%以上。又，就確保機械強度之觀點而言，較佳為80%以下，更佳為65%以下。
多孔金屬基材之高空隙比部並無特別限定，具有較佳為30~10,000倍、更佳為50~5,000倍、例如300~600倍之擴面率。此處，所謂擴面率，係多孔金屬之表面積相對於投影面積之比率。
多孔金屬基材之低空隙比部有助於電容器之機械強度之增強。關於低空隙比部之空隙比，就提高機械強度之觀點而言，較佳為高空隙比部之空隙比之60%以下之空隙比，更佳為高空隙比部之空隙比之50%以下之空隙比。例如，低空隙比部之空隙比較佳為20%以下，更佳為10%以下。又，低空隙比部之空隙比亦可為0%。
低空隙比部之寬度(自與多孔金屬基材之側面共用之側面至與該面對向之面為止之長度；於圖1~3中，為紙面左右方向之長度)為3μm~1mm，較佳為10~500μm。藉由將低空隙比部之寬度設為3μm以上、較佳為10μm以上，而可提高電容器之機械強度。又，藉由將低空隙比部之寬度設為1mm以下，可於同體積之多孔金屬構件中，確保更大之高空隙比部，而可獲得較高之靜電電容。較佳為關於低空隙比部之厚度(與電容器之安裝面垂直之方向之長度)，為了提高電容器之機械強度，而為多孔金屬基材之厚度之50%以上，較佳為與多孔金屬基材相同(即，多孔金屬基材之整個厚度)。
關於低空隙比部之形成方法，只要可獲得所需之空隙比，則並無特別限定，較佳為藉由例如利用模具等進行之加壓而形成。加壓可為自多孔金屬基材之上下表面以夾持之方式進行加壓，亦可為僅自一面進行加壓。
又，作為其他方法，亦可藉由對預先進行過多孔化之多孔金屬基材，照射CO2雷射、YAG(yttrium aluminum garnet，釔鋁石榴石)雷射、準分子雷射、以及飛秒雷射、微微秒雷射及毫微秒雷射等全固體脈衝雷射，將孔填平，而形成低空隙比部。由於可更精細地控制低空隙比部之形狀及空隙比，故而飛秒雷射、微微秒雷射及毫微秒雷射等全固體脈衝雷射較佳。
低空隙比部可藉由如上述般將高空隙比部之微孔填埋而形成，亦可於在未經多孔化之金屬基材上形成微孔之過程中形成。例如，於藉由蝕刻製作多孔金屬箔之情形時，藉由於應形成低空隙比部之部位進行遮蔽後進行蝕刻，而遮蔽部位成為非蝕刻層，從而形成低空隙比部。又，於箔之中心部形成低空隙比部之情形時，在將微孔形成至箔之中心部為止之前停止蝕刻處理，藉此中心部成為非蝕刻層，而形成低空隙比部。
藉由將上述加壓、雷射加工、非蝕刻層之形成組合，可形成各種形狀之低空隙比部。
再者，本實施形態之電容器1於兩側面部具有低空隙比部，較佳為該低空隙比部係為了提高強度而設置，並非為必需之要素。又，於設置低空隙比部之情形時，其設置部位及數量亦並無特別限定。
於電容器1中，在上述多孔金屬基材6上，形成有包含磷原子之層7。
包含磷原子之層之形成方法並無特別限定，例如，於多孔金屬基材係由鋁構成之情形時，較佳為可藉由利用磷酸系溶液對多孔性金屬基材之表面進行處理而形成。
上述中使用之磷酸系溶液只要為可於多孔金屬基材之表面形成包含磷原子之層者，則並無特別限定。較佳為磷酸系溶液為磷酸及/或磷酸鹽之溶液，較佳為水溶液。亦可使用乙醇、異丙醇等水以外之質子性極性溶劑。又，亦可於質子性極性溶劑中混合有機溶劑。
作為上述磷酸鹽，並無特別限定，可列舉：磷酸、與氨、鐵、鋅、錳、鈣、鈉、鎳、鈷等之鹽。磷酸鹽可為正鹽，或亦可為氫鹽(hydrogen salt)。該等鹽既可單獨使用，亦可使用2種以上。
作為較佳之磷酸系溶液，較佳為磷酸水溶液、磷酸氨之水溶液，尤佳為磷酸二氫銨之水溶液。該等水溶液於接近中性、對構成基材之鋁侵蝕性較低之方面，為有利。又，於具有pH值之緩衝作用之方面，亦為有利。
於磷酸系溶液為水溶液之情形時，其pH值較佳為1~10，更佳為鋁不會過度溶解之4~7。
磷酸系溶液亦可包含其他成分、例如pH值調整劑、界面活性劑等表面改質劑、黏度調整劑、填料等。
上述之磷酸處理之方法並無特別限定，可列舉浸漬、噴霧、塗 佈，較佳為藉由將多孔金屬基材浸漬於磷酸系溶液中而進行。
處理條件可根據多孔金屬基材之材料、使用之磷酸系溶液之種類等適當進行選擇，並不進行限定，例如，只要於常溫(例如，25℃)~98℃之溫度下，浸漬1分鐘~1小時即可。
上述浸漬後，亦可根據需要，進行退火處理等後處理。藉由進行退火處理等後處理，可促進含磷層之羥基去除及結晶化而進行高密度化，且形成均勻且牢固之含磷層。並不進行限定，較佳為例如於100~550℃之溫度下，退火1分鐘~24小時。
包含磷原子之層係源自多孔金屬基材之材料、與磷酸系溶液中之物質、例如磷酸離子之反應。例如，於利用磷酸水溶液對鋁之多孔金屬基材進行處理之情形時，包含磷原子之層可由磷酸鋁(Al(POx)y(x、y為任意之值，較佳為x為4，較佳為y為1))形成。即，亦可將磷酸處理理解為多孔金屬基材之表面改質。再者，磷酸鋁亦可於退火後含有一部分羥基，又，即便形成水合物亦無問題。
包含磷原子之層之厚度並無特別限定，例如較佳為20nm以下，更佳為0.5~10nm。藉由將包含磷原子之層之厚度設為0.5nm以上，可進一步縮小多孔金屬基材材料表面之雜質之影響。又，藉由將包含磷原子之層之厚度設為10nm以下，可使由包含磷原子之層導致的電容器之靜電電容密度降低之影響為輕微。再者，包含磷原子之層之厚度可藉由使用能量分散型X射線分析，觀察剖面而測定。
於電容器1中，在上述含磷層7上，形成有介電層8。
形成上述介電層之材料只要具有絕緣性，則並無特別限定，較佳為可列舉：AlOx(例如，Al2O3)、SiOx(例如，SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金屬氧化物；AlNx、SiNx、AlScNx等金屬氮化物；或AlOxNy、SiOxNy、 HfSiOxNy、SiCxOyNz等金屬氮氧化物；且AlOx、SiOx、SiOxNy、HfSiOx較佳。再者，上述式係僅表現材料之構成者，並不限定組成。即，附於O及N之x、y及z可為任意之值，包含金屬元素之各元素之存在比率為任意。
介電層之厚度並無特別限定，例如較佳為5~100nm，更佳為10~50nm。藉由將介電層之厚度設為5nm以上，可提高絕緣性，而可減小漏電流。又，藉由將介電層之厚度設為100nm以下，可獲得更大之靜電電容。
上述介電層較佳為藉由氣相法、例如真空蒸鍍法、化學蒸鍍(CVD：Chemical Vapor Deposition，化學氣相沈積)法、濺鍍法、原子層沈積(ALD：Atomic Layer Deposition)法、脈衝雷射沈積法(PLD：Pulsed Laser Deposition)等而形成。由於可直至多孔金屬構件之微孔之細微部分為止形成更均質且緻密之膜，故而ALD法更佳。
於電容器1中，在上述介電層8上，形成上部電極10。
構成上述上部電極之材料只要具有導電性，則並無特別限定，可列舉：Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及該等之合金層、例如CuNi、AuNi、AuSn、以及TiN、TiAlN、TiON、TiAlON、TaN等金屬氧化物、金屬氮氧化物、導電性高分子(例如，PEDOT(polyethylene dioxythiophene，聚(3,4-乙二氧基噻吩))、聚吡咯、聚苯胺)等；且TiN、TiON較佳。
上部電極之厚度並無特別限定，例如較佳為3nm以上，更佳為10nm以上。藉由將上部電極之厚度設為3nm以上，可縮小上部電極自身之電阻。
上部電極亦可藉由ALD法而形成。藉由使用ALD法，可進一步增大電容器之電容。作為其他方法，亦可利用可覆蓋介電層、實質上填埋多孔金屬基材之微孔的化學蒸鍍(CVD：Chemical Vapor Deposition) 法、鍍敷、偏壓濺鍍、溶膠-凝膠、導電性高分子填充等方法，形成上部電極。較佳為亦可於介電層上利用ALD法形成導電性膜，自其上利用其他手法，用導電性物質、較佳為電阻更小之物質填充微孔而形成上部電極。藉由製成此種構成，可有效率地獲得更高之電容密度及更低之等效串聯電阻(ESR：Equivalent Series Resistance)。
再者，於形成上部電極後、上部電極不具有作為電容器電極之充分之導電性之情形時，亦可利用濺鍍、蒸鍍、鍍敷等方法，於上部電極之表面以追加之形式形成包含Al、Cu、Ni等之引出電極層。
於電容器1中，在上部電極10上，形成有配線電極12。
構成配線電極之材料並無特別限定，例如可列舉Al、Cu、Ni、Sn、Ag、Au等金屬及合金、金屬間化合物等。配線電極之形成方法並無特別限定，例如可使用CVD法、鍍敷、濺鍍、導電性膏之燒接等。
於電容器1中，形成有該等含磷層7、介電層8、上部電極10及配線電極12之多孔金屬基材被保護層14保護。
較佳為保護層14形成為除與端子電極之連接部分以外，覆蓋上述多孔金屬基材整體。藉由保護層，可進一步提高電容器之耐濕性、絕緣性、機械強度。
構成保護層之材料只要具有絕緣性，則並無特別限定，例如可使用與形成上述介電層之材料相同者，較佳為SiNx、SiOx、AlTiOx、AlOx，更佳為SiOx，或多聚環氧、聚醯亞胺等之樹脂塗層、玻璃塗層等。
保護層之厚度只要為可發揮所需之功能、例如耐濕性或絕緣性之厚度，則並無特別限定，較佳為例如為0.5μm~50μm，較佳為1μm~20μm。
保護層之形成方法並無特別限定，可根據其材料適當選擇例如 CVD法、鍍敷、濺鍍、噴霧、網版印刷、分注法、樹脂膜之層壓等。
電容器1於側面具有一對相對向之第1端子電極16及第2端子電極18。
第1端子電極16電性連接於多孔金屬基材6，第2端子電極18電性連接於上部電極10，第1端子電極與第2端子電極設置為於電容器內電性絕緣。
構成第1端子電極及第2端子電極(以下，亦總稱為「端子電極」)之材料只要具有導電性，則並無特別限定，例如可使用Cu、Ni、Sn、Au、Ag、Pb等金屬、及該等之合金。
端子電極之厚度並無特別限定，可為1~50μm，較佳為1~20μm。
端子電極之形成方法並無特別限定，例如可藉由鍍敷而形成，或亦可塗佈導電性膏進行燒接而形成。
此種電容器由於在多孔金屬基材與介電層之間具有含有磷原子之層，故而可防止多孔金屬基材上之雜質向介電層之擴散及多孔金屬基材與介電層之間之相互擴散，而可降低死層(Dead layer)之層之厚度。如上述般，本發明之電容器可防止多孔金屬基材上之雜質之擴散，故而即便為通常不適於電容器用途之雜質濃度較高之多孔金屬基材，亦可用作電容器用途。
再者，本發明之電容器可進行各種改變，例如亦可於各層之間具有用以提高相間之密接性之層、或用以防止各層間之成分之擴散之緩衝層等。
本發明之電容器可藉由包含如下步驟之方法而製造：利用磷酸系溶液對多孔金屬基材之表面進行處理，而於多孔金屬基材之表面形成包含磷原子之層；於上述包含磷原子之層上，藉由氣相法形成介電層；及 於上述介電層上形成上部電極。
以下，對上述之本實施形態之電容器1之製造製程具體地進行說明。再者，於下述中，將圖3-1、圖3-2及圖3-3總稱為圖3。
如圖3(a)所示，首先，準備多孔金屬基材6。如上所述，多孔金屬基材可藉由蝕刻、燒結、脫合金化法等、該領域中通曉之方法而製作。又，多孔金屬基材亦可使用市售之多孔金屬基材。
繼而，如圖3(b)所示，於多孔金屬基材6形成低空隙比部4。低空隙比部係於1個多孔金屬基材上，以與所需之電容器之大小相對應之間隔形成複數個。即，由該多孔金屬基材形成複數個元件。低空隙比部可如上所述，於例如利用模具等進行之加壓下，藉由CO2雷射、YAG雷射、準分子雷射、及飛秒雷射、微微秒雷射及毫微秒雷射等全固體脈衝雷射而形成。
繼而，如圖3(c)所示，沿虛線20，將多孔金屬基材於低空隙比部中(較佳為於大致中央部)切斷。但，於該時點，並非以元件為單位將多孔金屬基材完全地切斷，而維持一側面與鄰接之元件結合之狀態。
多孔金屬基材之切斷方法並無特別限定，例如可單獨藉由利用雷射進行之切斷、利用模具進行之模切加工、利用切片機、超硬刀、切條機、尖刀之切割等進行切斷，或藉由該等之組合進行切斷。
於本發明之電容器之製造中，如上述般，包含對多孔金屬基材進行切斷之步驟。一般而言，多孔部位之存在成為於該切斷時毛邊及/或向切斷面之切斷方向之延伸、變形等、塌陷之產生之原因。然而，於本發明之電容器之製造方法中，由於切斷部為低空隙比部，故可抑制此種毛邊之產生。
繼而，如圖3(d)所示，藉由將多孔金屬基材6之表面(於圖示之例中，為多孔金屬基板之整個露出面)浸漬於磷酸系溶液中，進行磷酸處理而形成含磷層7，繼而，於含磷層7上，藉由氣相法、較佳為ALD 法形成介電層8。再者，於圖3中，為了簡便而以含有磷酸之層7與介電層8為1層之方式進行表示，但實際上，具有在含有磷酸之層7之上形成有介電層8之層構造。
繼而，如圖3(e)所示，於已形成介電層8之多孔金屬基材之一部分、具體而言之後形成第1端子電極16之部位，形成掩膜22。
構成掩膜之材料並無特別限定，例如可列舉環氧樹脂、聚醯亞胺樹脂、聚矽氧樹脂等。
掩膜之形成方法並無特別限定，例如可列舉網版印刷、分注法、浸漬、噴墨、噴霧等。
繼而，如圖3(f)所示，於介電層8上形成上部電極10。於圖示之例中，如圖2(b)所例示般，以覆蓋整個元件之方式形成有成為上部電極之導電性物質層，上部電極兼為配線電極12。
上部電極可利用ALD法、CVD法、鍍敷、偏壓濺鍍、溶膠-凝膠、導電性高分子填充等方法而形成。又，該等方法可組合使用。例如，亦可於介電層上利用ALD法形成導電性膜，自其上利用其他方法填充微孔而形成上部電極。
繼而，如圖3(g)所示，將多孔金屬基材於已形成掩膜之低空隙比部中(較佳為於大致中央部)切斷，以各元件為單位進行分割。切斷方法可使用與上述圖3(c)中之切斷相同之方法。
繼而，如圖3(h)所示，去除掩膜。掩膜之去除可根據構成掩膜之材料等利用適當之方法進行，例如可藉由洗淨或熱處理進行去除。
繼而，如圖3(i)所示，以覆蓋整個元件之方式形成保護層14。如上所述，保護層例如可藉由CVD法、鍍敷、濺鍍、噴霧、印刷等而形成。
繼而，如圖3(j)所示，對保護層之一部分、具體而言形成端子電極之部位進行蝕刻，使多孔金屬基材6(於圖中為左側面)及上部電極 10(於圖中為右側面)露出。
最後，如圖3(k)所示，形成第1端子電極16及第2端子電極18。第1端子電極16形成為與多孔金屬基材6電性連接，與上部電極10電性隔離。第2端子電極18形成為與上部電極10電性連接，與多孔金屬基材6電性隔離。如上所述，端子電極可藉由鍍敷而形成，又，亦可藉由塗佈導電性膏進行燒接、或使其硬化而形成。
以上，關於本發明之電容器及其製造方法，對上述實施形態之電容器1進行了說明，但本發明並不限定於此，可進行各種改變。
[實施例] (實施例1)
作為多孔金屬基材，準備厚度110μm、擴面率約為400倍之市售之鋁電解電容器用鋁蝕刻箔(圖3(a))。自箔之上下對該鋁蝕刻箔進行加壓，形成低空隙比部(圖3(b))。
藉由雷射將如上述般形成之低空隙比部內、成為電容器之一側面之部分切斷(圖3(c))。
切斷後，將多孔金屬基材於室溫下浸漬於1.4g/L之磷酸二氫銨水溶液中10分鐘，之後利用純水洗淨後，進行乾燥，於300℃下進行30分鐘退火處理，形成含磷層(磷酸處理)。繼而，藉由ALD法，於250℃下形成30nm之AlOx(X為1.2以上)之介電層(圖3(d))。
繼而，對上述中並未切斷之低空隙比部之上部及下部施以掩膜(圖3(e))，作為導電性高分子，塗佈聚苯胺，而形成上部電極(圖3(f))。
繼而，對被掩膜覆蓋之低空隙比部進行切割(圖3(g))。繼而，於高溫下進行熱處理，去除掩膜(圖3(h))。
繼而，藉由CVD法以利用平均2μm之厚度覆蓋片體整面之方式形成SiO2之保護層(圖3(i))。繼而，利用氟系氣體對元件兩端之保護層 進行蝕刻(圖3(j))，於元件一端鍍敷形成厚度5μm之Ni之端子電極，於其上鍍敷形成3μm之Sn(圖3(k))。如此，製作如圖2(b)所示之膜構造，即在多孔金屬基材(鋁蝕刻箔)上依序形成有含磷層、介電層、上部電極層的片體形狀之電容器(長度(L)=約1.6mm，寬度(W)=約0.8mm，厚度(T)=約0.15mm)。
(比較例1)
除不將多孔金屬基材浸漬於磷酸二氫銨水溶液中進行水洗以外，與實施例1同樣地製作比較例1之電容器。即，比較例1之電容器不具有含磷層。
(試驗例)
於實施例1及比較例1之電容器中，藉由聚焦離子束(FIB：Focused Ion Beam)加工對端面進行研削，露出剖面。利用穿透式電子顯微鏡(TEM：transmission electron microscope；日本電子股份有限公司製造之JEM-2200FS)對剖面進行觀察，求出作為介電層之氧化鋁層之厚度。其結果為實施例1之電容器為32nm，比較例1之電容器為34nm。
又，利用穿透式電子顯微鏡(日本電子股份有限公司製造之JEM-2200FS)對剖面進行能量分散型X射線分析(使用日本電子股份有限公司製造之EDS(Energy Dispersive X-ray Spectroscopy，能量分散X射線光譜學)JED-2300T DRY SD60GV檢測器)，進行多孔金屬基材與氧化鋁層之界面之分析。觀察條件為加速電壓200kV、光束直徑1.5nm、電流1nA。其結果為於實施例1之電容器中，在多孔金屬基材與氧化鋁層之間觀察到磷(P)之濃度較高之層。以垂直地橫穿多孔金屬基材與介電體之界面之方式，以0.2nm為單位實施EDS線測定後，P濃度大致於界面上具有最大值，其半值寬平均為3nm左右。另一方面，於比較例1之電容器中，未觀察到此種含有磷之層。
進行絕緣膜經時破壞(TDDB：Time Dependent Dielectric Breakdown)試驗。具體而言，關於實施例1及比較例1之電容器試樣各15個，於將溫度設定為105℃之試驗槽中，向多孔金屬基材與上部電極之間，分別以成為5.0~5.6MV/cm之方式施加直流電壓，監測電容器中流通之電流，將電容器中流通之電流為100μA時判斷為故障。
對所獲得之結果進行威布爾分析，求出累積故障率為99.9%之故障時間。將結果示於表1中。
將表1之結果繪製成橫軸為「電場強度」、縱軸為「累積故障率為99.9%之故障時間之對數」之圖表。將結果示於圖4中。根據圖4，可確認浸漬於磷酸二氫銨水溶液中進行過磷酸處理之實施例1之電容器之可靠性高於未進行磷酸處理之比較例1之電容器。又，根據圖4求出直線回歸式，假設施加DC(direct current，直流)10V之約3.3MV/cm之電場強度下之故障時間於實施例1中約為33年，於比較例1中為0.1年，而可確認藉由實施磷酸處理，而長期可靠性提高。認為其原因在於藉由設置含磷層，可防止多孔金屬表面之雜質向介電層之擴散。
[產業上之可利用性]
本發明之電容器非常穩定且可靠性較高，故而適宜用於各種電子機器。
1‧‧‧電容器
2‧‧‧高空隙比部
4‧‧‧低空隙比部
6‧‧‧多孔金屬基材
12‧‧‧配線電極
14‧‧‧保護層
16‧‧‧第1端子電極
18‧‧‧第2端子電極

Claims (9)

  1. 一種電容器，其係具有如下部分而成：多孔金屬基材；包含磷原子之層，其形成於上述多孔金屬基材上；介電層，其形成於上述包含磷原子之層上；及上部電極，其形成於上述介電層上。
  2. 如請求項1之電容器，其中多孔金屬基材係由鋁形成。
  3. 如請求項1或2之電容器，其中包含磷原子之層係藉由利用磷酸系溶液對多孔金屬基材之表面進行處理而形成。
  4. 如請求項1或2之電容器，其中包含磷原子之層之厚度為20nm以下。
  5. 如請求項1或2之電容器，其中介電層係藉由氣相法而形成。
  6. 如請求項5之電容器，其中氣相法為原子層沈積法。
  7. 一種電容器之製造方法，其特徵在於包含如下步驟：利用磷酸系溶液對多孔金屬基材之表面進行處理，而於多孔金屬基材之表面形成包含磷原子之層；於上述包含磷原子之層上，藉由氣相法形成介電層；及於上述介電層上形成上部電極。
  8. 如請求項7之製造方法，其中磷酸系溶液為磷酸及/或磷酸鹽之水溶液。
  9. 如請求項7或8之製造方法，其中氣相法為原子層沈積法。
TW104118651A 2014-06-11 2015-06-09 Capacitor and capacitor manufacturing method TWI623004B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014120482 2014-06-11

Publications (2)

Publication Number Publication Date
TW201611057A true TW201611057A (zh) 2016-03-16
TWI623004B TWI623004B (zh) 2018-05-01

Family

ID=54833381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118651A TWI623004B (zh) 2014-06-11 2015-06-09 Capacitor and capacitor manufacturing method

Country Status (3)

Country Link
US (1) US10204744B2 (zh)
TW (1) TWI623004B (zh)
WO (1) WO2015190278A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625748B (zh) * 2015-08-07 2018-06-01 村田製作所股份有限公司 Capacitor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701544A (zh) * 2016-02-23 2018-10-23 株式会社村田制作所 电容器
US10923290B2 (en) 2016-09-16 2021-02-16 Japan Capacitor Industrial Co., Ltd. Electrolytic capacitor-specific electrode member and electrolytic capacitor
CN114566387A (zh) * 2018-12-26 2022-05-31 株式会社村田制作所 电解电容器及其制造方法
JP7445875B2 (ja) 2019-02-28 2024-03-08 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2305580A (en) * 1941-08-09 1942-12-15 Gen Electric Electric capacitor
JP2004356360A (ja) * 2003-05-29 2004-12-16 Japan Carlit Co Ltd:The アルミ固体電解コンデンサ
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ
JP4650833B2 (ja) * 2006-02-09 2011-03-16 三洋電機株式会社 陽極体とその製造方法、および固体電解コンデンサ
US9748043B2 (en) * 2010-05-26 2017-08-29 Kemet Electronics Corporation Method of improving electromechanical integrity of cathode coating to cathode termination interfaces in solid electrolytic capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625748B (zh) * 2015-08-07 2018-06-01 村田製作所股份有限公司 Capacitor

Also Published As

Publication number Publication date
TWI623004B (zh) 2018-05-01
US20170076872A1 (en) 2017-03-16
WO2015190278A1 (ja) 2015-12-17
US10204744B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
TWI552178B (zh) 電容器及其製造方法
TWI607463B (zh) Capacitor and capacitor manufacturing method
TWI623004B (zh) Capacitor and capacitor manufacturing method
TWI616912B (zh) Capacitor and method of manufacturing same
TWI597747B (zh) Capacitor and its manufacturing method
TWI634573B (zh) 電容器及其製造方法
TW201737498A (zh) 電容器
US20180114640A1 (en) Capacitor
US9865400B2 (en) Capacitor
TW201721685A (zh) 電容器、以及該電容器之製造方法
TWI612544B (zh) 電容器及電子零件
US20170040109A1 (en) Capacitor