TWI552178B - 電容器及其製造方法 - Google Patents

電容器及其製造方法 Download PDF

Info

Publication number
TWI552178B
TWI552178B TW104103067A TW104103067A TWI552178B TW I552178 B TWI552178 B TW I552178B TW 104103067 A TW104103067 A TW 104103067A TW 104103067 A TW104103067 A TW 104103067A TW I552178 B TWI552178 B TW I552178B
Authority
TW
Taiwan
Prior art keywords
porous metal
layer
capacitor
metal substrate
buffer layer
Prior art date
Application number
TW104103067A
Other languages
English (en)
Other versions
TW201541484A (zh
Inventor
Hiromasa Saeki
Noriyuki Inoue
Takeo Arakawa
Naoki Iwaji
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201541484A publication Critical patent/TW201541484A/zh
Application granted granted Critical
Publication of TWI552178B publication Critical patent/TWI552178B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

電容器及其製造方法
本發明係關於電容器及其製造方法。
近年來，隨著電子機器之高密度安裝化，追求具有更高靜電電容之電容器。作為此種電容器，例如，於專利文獻1，揭示有一種電容器，其係於經蝕刻之金屬箔上具有保形且均一之介電質層，且於該介電質層上具有保形且均一之導電層。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特表2008-507847號公報
鋁電解電容器係於基材上作為電容器形成發現靜電電容之介電質膜。為了獲得高靜電電容，有時使用多孔金屬基材作為基材，但於多孔金屬基材之表面，存在因多孔金屬基材之製造方法引起之各種雜質，不具有如Si基板等之平面基板之清淨表面。又，即使欲洗淨該雜質，亦由於多孔金屬基材之表面不平滑且形狀非常錯綜複雜，故而非常難以充分地去除雜質。
本發明者們發現：於電容器之製作中必須以介電質層覆蓋多孔金屬基材之表面，但當基材之表面存在雜質時，因其影響，有可能產生漏電流增大之不良，而無法發揮作為電容器之功能。
如上述之專利文獻1所記載之電容器般，於直接藉由介電質層被 覆金屬基材之表面之情形時，受到此種雜質之影響，有漏電流增加等、電容器之性能/可靠性降低之虞。尤其是於使用多孔金屬基材之情形時，該影響顯著。
本發明之目的在於提供一種電容器，其不易受到多孔金屬基材表面之雜質之影響，漏電流小，可靠性高。
本發明者們為了解決上述問題而積極研究，結果發現可提供一種電容器，其係於多孔金屬基材上藉由原子層沈積法(ALD法)形成緩衝層，接著，於該緩衝層上以ALD法形成介電質層，藉此可降低存在於多孔金屬基材表面之雜質之影響，而具有優良特性。
根據本發明之第1主旨，提供一種電容器，其具有：多孔金屬基材；第1緩衝層，其係藉由原子層沈積法形成於上述多孔金屬基材上；介電質層，其係藉由原子層沈積法形成於上述第1緩衝層上；及上部電極，其係形成於上述介電質層上。
根據本發明之第2主旨，提供一種電容器之製造方法，其特徵在於包含如下步驟：於多孔金屬基材上藉由原子層沈積法形成第1緩衝層；於上述第1緩衝層上藉由原子層沈積法形成介電質層；及於上述介電質層上形成上部電極。
根據本發明，提供一種電容器：其係於多孔金屬基材與介電質層之間設置緩衝層，並藉由ALD法形成該介電質層及緩衝層，藉此不易受到多孔金屬基材表面之雜質之影響，漏電流小，可靠性高。
1‧‧‧電容器
2‧‧‧高空隙率部
4‧‧‧低空隙率部
6‧‧‧多孔金屬基材
7‧‧‧第1緩衝層
8‧‧‧介電質層
9‧‧‧第2緩衝層
10‧‧‧上部電極
12‧‧‧配線電極
14‧‧‧保護層
16‧‧‧第1端子電極
18‧‧‧第2端子電極
20‧‧‧切斷部位
22‧‧‧遮罩
圖1係本發明之1個實施形態之電容器之概略剖面圖。
圖2(a)係圖1之電容器之高空隙率部之放大圖，圖2(b)係示意性顯示高空隙率部之層構造之圖，圖2(c)係示意性顯示另一態樣之層構造之圖。
圖3-1(a)~(d)係顯示圖1之電容器之製造步驟之圖。
圖3-2(e)~(h)係接著圖3-1，顯示圖1之電容器之製造步驟之圖。
圖3-3(i)~(k)係接著圖3-2，顯示圖1之電容器之製造步驟之圖。
對本發明之電容器，以下，參照圖式詳細地進行說明。但是，本實施形態之電容器及各構成要素之形狀及配置等係不限定於圖示之例。
於圖1顯示本實施形態之電容器1之概略剖面圖(其中，第1緩衝層7、介電質層8及上部電極10係不圖示)，於圖2(a)顯示電容器1之高空隙率部之放大圖，於圖2(b)示意性顯示高空隙率部之層構造(即，多孔金屬基材6、第1緩衝層7、介電質層8、上部電極10之層構造)。如圖1、圖2(a)及圖2(b)所示，本實施形態之電容器1具有大致長方體形狀，概略而言，具有：多孔金屬基材6，其係於中央部具有高空隙率部2，且於側面部具有低空隙率部4而形成；第1緩衝層7，其係形成於多孔金屬基材6之上；介電質層8，其係形成於第1緩衝層7上；上部電極10，其係形成於介電質層8上；配線電極12，其係以與上部電極10電性連接之方式形成於該等構件之上；及保護層14，其係進而形成於該等構件之上。於多孔金屬基材6之側面，以對向之方式設置有第1端子電極16及第2端子電極18，第1端子電極16係電性連接於多孔金屬基材6，第2端子電極18係經由配線電極12電性連接於上部電極10。
於本說明書中，所謂多孔金屬基材之「空隙率」係指多孔金屬基材中空隙所佔之比例。該空隙率係可如下述般測定。
首先，將多孔金屬基材以聚焦離子束(FIB：Focused Ion Beam)加工加工為60nm以下厚度之薄片。使用透過型電子顯微鏡(TEM：Transmission Electron Microscope)拍攝該薄片試料之特定區域(5μm×5μm)。藉由將所獲得之圖像進行圖像解析，求出多孔金屬基材之金屬存在之面積。接著，可自下述等式計算空隙率。
空隙率=(測定面積-基材之金屬存在之面積)/測定面積
於本說明書中，所謂多孔金屬基材之「高空隙率部」係指空隙率為25%以上之區域。
於本說明書中，所謂多孔金屬基材之「低空隙率部」係指與高空隙率部相比，空隙率較低之部位，具體而言，係高空隙率部之70%以下之空隙率之區域。
於本說明書中，所謂多孔金屬基材之「側面」係指相對於電容器之安裝面大致垂直之面。另，於圖1~3中，下表面為電容器之安裝面。
作為構成上述多孔金屬基材之金屬，若為導電性則無特別限定，例如例舉鋁、鉭、鎳、銅、鈦、鈮及鐵之金屬、以及不銹鋼、硬鋁等合金等。
較好之多孔金屬基材並非特別限定，例舉例如鋁蝕刻箔、鉭粉燒結體、鎳粉燒結體、藉由去合金化法合成之多孔金屬等。
上述多孔金屬基材係可藉由蝕刻、燒結、去合金化法等，該領域中熟知之方法製作。又，多孔金屬基材係亦可使用市場銷售之多孔金屬基材。另，多孔金屬基材係可具有10nm以下之自然氧化膜或自然氫氧化膜。
多孔金屬基材之厚度係未特別限定，可根據目的而適當選擇，可為例如10~1000μm，較好為30~300μm。另，所謂多孔金屬基材之厚度係指相對於電容器之安裝面垂直之方向之長度。
如圖1所示，多孔金屬基材6係於其之對向之一對側面部具有低空隙率部4，且於其間具有高空隙率部2。
多孔金屬基材之高空隙率部之空隙率係自增大表面積，進一步增大電容器電容之觀點而言，較好為30%以上，更佳為35%以上。又，自確保機械性強度之觀點而言，較好為80%以下，更佳為65%以下。
多孔金屬基材之高空隙率部係無特別限定，但較好為具有30~10,000倍，更佳為50~5,000倍，例如300~600倍之擴面率。所謂擴面率係多孔金屬之表面積相對於投影面積之比率。
多孔金屬基材之低空隙率部係有助於增強電容器之機械性強度。低空隙率部之空隙率係自提高機械性強度之觀點而言，較好為高空隙率部之空隙率之60%以下之空隙率，更佳為高空隙率部之空隙率之50%以下之空隙率。例如，低空隙率部之空隙率係較好為20%以下，更佳為10%以下。又，低空隙率部其空隙率亦可為0%。
低空隙率部之寬度(自與多孔金屬基材之側面共通之側面，直至對向於該面之面之長度；於圖1~3中係紙面左右方向之長度)係3μm~1mm，較好為10~500μm。藉由將低空隙率部之寬度設為3μm以上，較佳為設為10μm以上，可提高電容器之機械性強度。又，藉由將低空隙率部之寬度設為1mm以下，於同體積之多孔金屬構件中，能確保更大之高空隙率部，而可獲得高靜電電容。低空隙率部之厚度(相對於電容器之安裝面垂直之方向之長度)係為了提高電容器之機械性強度，故期望設為多孔金屬基材厚度之50%以上，較好為與多孔金屬基材相同(即，多孔金屬基材之構成整體)。
低空隙率部之形成方法係若可獲得所期望之空隙率則無特別限定，但較好為藉由利用例如模具等進行之壓製而形成。壓製係可以自多孔金屬基材之上下表面夾著之方式壓製，亦可僅自一面壓製。
又，作為不同方法，可對預先多孔化之多孔金屬基材，藉由照射CO2雷射、YAG雷射、準分子雷射、以及飛秒雷射、皮秒雷射及奈秒雷射等全固體脈衝雷射將孔堵塞，形成低空隙率部。自可更精細地控制低空隙率部之形狀及空隙率而言，較好為飛秒雷射、皮秒雷射及奈秒雷射等全固體脈衝雷射。
低空隙率部係可如上述般藉由填埋高空隙率部之細孔而形成，亦可在於未多孔化之金屬基材形成細孔之過程中形成。例如，於藉由蝕刻製作多孔金屬箔之情形時，藉由於應形成低空隙率部之部位進行遮蔽後蝕刻，遮蔽部位成為非蝕刻層，而形成低空隙率部。又，於箔之中心部形成低空隙率部之情形時，藉由於將細孔形成至箔之中心部之前停止蝕刻處理，中心部成為非蝕刻層，而形成低空隙率部。
藉由組合上述壓製、雷射加工、非蝕刻層之形成，可形成各種形狀之低空隙率部。
另，本實施形態之電容器1係於兩側面部具有低空隙率部，為了提高強度，期望設置該低空隙率部，但並非必須之要素。又，於設置低空隙率部之情形時，其設置部位亦無特別限定。
於電容器1中，於上述多孔金屬基材6上，形成有第1緩衝層7。
作為構成上述第1緩衝層之材料，若為導電性則無特別限定，例舉MOxNy(M=Ti、Al、Cr、Ga、W、Zr、Nb、Ta、Hf等，x≧0，y>0)所示之具有導電性之氮化物或氮氧化物；及Al、Ti、Cr、Cu、W、Ni、Zr、Ta等金屬。藉由使用如上述之材料，可抑制雜質經由陰離子電洞擴散至介電質膜，而可獲得良好之絕緣特性。又，可降低電容器之等價串聯電阻(ESR：Equivalent Series Resistance)。
於本發明之較好態樣中，構成第1緩衝層之材料係可為氮化物或氮氧化物。藉由使用氮化物或氮氧化物，可提高層間之密著性，亦可進而提高耐藥品性。
於本發明之其他較好態樣中，構成第1緩衝層之材料係可為金屬。藉由使用金屬，一般可將緩衝層之電阻縮小至比氮化物、氮氧化物更小，從而能降低電容器之ESR。藉由降低電容器之ESR，可提高過濾特性，減少發熱，進而，提高高頻特性。
第1緩衝層係可為1層亦可為2層以上。於存在2層以上之第1緩衝層之情形時，各層係可由相同之材料構成，亦可由不同之材料構成。
第1緩衝層之厚度(於存在2層以上之情形時，其合計)係無特別限定，但較好為例如0.5~20nm，更佳為1.0~10nm。藉由將第1緩衝層之厚度設為0.5nm以上，可更確實地防止多孔金屬表面之雜質擴散至介電質層。藉由將第1緩衝層之厚度設為20nm以下，可抑制因藉由第1緩衝層填埋電洞而引起之多孔金屬基材表面積之減少，又，可抑制ESR之增加。
於電容器1中，於上述第1緩衝層7上，形成有介電質層8。
形成上述介電質層之材料係若為絕緣性則無特別限定，可例舉AlOx(例如Al2O3)、SiOx(例如SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金屬氧化物；AlNx、SiNx、AlScNx等金屬氮化物；或AlOxNy、SiOxNy、HfSiOxNy、SiCxOyNz等金屬氮氧化物，較好為AlOx、SiOx、SiOxNy、HfSiOx。另，上述式係單純表現材料之構成者，並非限定組成者。即，標註於O及N之x、y及z係可為任意之值，包含金屬元素之各元素之存在比率係任意。
介電質層之厚度係無特別限定，但較好為例如5~100nm，更佳為10~50nm。藉由將介電質層之厚度設為5nm以上，可提高絕緣性，能減小漏電流。又，藉由將介電質層之厚度設為100nm以下，可獲得更大之靜電電容。
上述第1緩衝層及介電質層係藉由ALD法形成。由於AID法係藉 由包含原料原子之反應氣體使原子層逐層沈積而形成膜，故即使為多孔金屬基材之細孔深處之細微區域，亦可非常均質地形成細密之膜。藉由利用ALD法直至多孔金屬構件之細孔之細部形成均質細密之第1緩衝層，且於其上形成介電質層，可抑制多孔金屬基材上之雜質擴散至介電質層，進而可獲得密著性高，且非常薄之層。又，由於藉由ALD法形成之介電質層係非常薄且均質細密，故可設為漏電流小且高絕緣性之膜。因此，可獲得特性非常穩定、短路率低、高電容之電容器。另，由於藉由ALD法形成之膜係主要為非晶質，故其組成係不限定於化學計量比，可以各種組成比率構成。
於電容器1中，於上述介電質層8上，形成有上部電極10。
構成上述上部電極之材料係若為導電性則無特別限定，例舉Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等之合金層，例如CuNi、AuNi、AuSn以及TiN、TiAlN、TiON、TiAlON、TaN等金屬氧化物、金屬氮氧化物等，較好為TiN、TiON。
上部電極之厚度係無特別限定，但較好為例如3nm以上，更佳為10nm以上。藉由將上部電極之厚度設為3nm以上，可縮小上部電極自身之電阻。
上部電極係可藉由ALD法形成。藉由使用ALD法，可進一步增大電容器之電容。作為不同方法，可以能被覆介電質層且實質上填埋多孔金屬基材之細孔之化學蒸鍍(CVD：Chemical Vapor Deposition)法、金屬塗敷、偏置濺射、Sol-Gel、導電性高分子填充等方法形成上部電極。較好為於介電質層上以ALD法形成導電性膜，自其上藉由其他技術，以導電性物質、較好為電性電阻更小之物質填充細孔而形成上部電極。藉由設為此種構成，可有效地獲得更高電容密度及更低ESR。
另，形成上部電極後，於上部電極不具有作為電容器電極之充分之導電性之情形時，可以濺鍍法、蒸鍍、金屬塗敷等方法，於上部電極之表面追加形成包含Al、Cu、Ni等之引出電極層。
於本發明之較好態樣中，如圖2(c)所示，於介電質層8上，藉由ALD法形成第2緩衝層9，接著，可於其上形成上部電極10。藉由於介電質層與上部電極之間設置第2緩衝層，可獲得防止介電質層與上部電極間之相互擴散，減少無感層(介電質層中，作為介電質實質上不發揮功能之部分)之厚度，提高密著性及提高介電質層之耐濕性之效果。進而，於形成上部電極時可減輕介電質層受到之壓力。
作為構成上述第2緩衝層之材料，例舉與上述第1緩衝層相同之材料。另，構成第2緩衝層之材料係可與第1緩衝層相同亦可不同。
與上述第1緩衝層之情形相同，藉由使用氮化物或氮氧化物作為構成第2緩衝層之材料，可提高層間之密著性，進而亦可提高耐藥品性。又，藉由使用金屬，可縮小緩衝層之電阻，能降低作為電容器之ESR。
第2緩衝層係可為1層亦可為2層以上。於存在2層以上之第2緩衝層之情形時，各層係可由相同材料構成，亦可由不同材料構成。
第2緩衝層之厚度(存在2層以上之情形時，其合計)係無特別限定，但較好為例如0.5~20nm，更佳為1.0~10nm。藉由將第2緩衝層之厚度設為0.5nm以上，可更確實地防止介電質層與上部電極間之相互擴散。又，藉由將第2緩衝層之厚度設為20nm以下，可抑制因藉由第2緩衝層填埋電洞而引起之多孔金屬基材表面積之減少，又，可抑制ESR之增加。
於電容器1中，於上部電極10上，形成有配線電極12。
構成配線電極之材料係無特別限定，例如例舉Al、Cu、Ni、Sn、Ag、Au等金屬及合金、金屬間化合物等。配線電極之形成方法 係無特別限定，可使用例如CVD法、金屬塗敷、濺鍍、導電性漿料之烙印等。
於電容器1中，於存在該等第1緩衝層7、介電質層8、上部電極10、及配線電極12之情形時，形成有第2緩衝層9之多孔金屬基材係由保護層14保護。
較好為保護層14係以除了與端子電極之連接部分以外，覆蓋上述多孔金屬基材整體之方式形成。藉由保護層，可進一步提高電容器之耐濕性、絕緣性、機械性強度。
構成保護層之材料係若為絕緣性則無特別限定，例如可使用與形成上述介電質層之材料相同者，較好為SiNx、SiOx、AlTiOx、AlOx，更佳為SiOx、或聚環氧、聚醯亞胺等樹脂塗層、玻璃塗層等。
保護層之厚度係若為可發揮所期望之功能、例如耐濕性或絕緣性之厚度，則無特別限定，例如0.5μm~50μm，較好為1μm~20μm。
保護層之形成方法係無特別限定，可根據其材料適當選擇例如CVD法、金屬塗敷、濺鍍、壓製、網版印刷、塗佈機、樹脂薄膜之層壓等。
電容器1係於側面具有一對對向之第1端子電極16及第2端子電極18。
第1端子電極16係電性連接於多孔金屬基材6，第2端子電極18係電性連接於上部電極10，第1端子電極與第2端子電極係以於電容器內電性絕緣之方式設置。
構成第1端子電極及第2端子電極(以下，亦總稱為「端子電極」)之材料係若為導電性則無特別限定，例如可使用Cu、Ni、Sn、Au、Ag、Pb等金屬、及其等之合金。
端子電極之厚度係無特別限定，可為1~50μm，較好為1~20 μm。
端子電極之形成方法係無特別限定，例如可藉由金屬塗敷形成，或塗佈導電性漿料進行烙印而形成。
此種電容器係由於在多孔金屬基材與介電質層之間以ALD法形成第1緩衝層，故可防止多孔金屬基材上之雜質擴散至介電質層及多孔金屬基材與介電質層間之相互擴散，可降低無感層之厚度。此外，由於藉由ALD法使第1緩衝層非常均質，故自多孔金屬基板之表層附近直至細孔之深處，可完全被覆多孔金屬表面，而可有效地防止雜質及相互擴散。由於如上述般本發明之電容器係可防止多孔金屬基材上之雜質之擴散，故通常即使為不適合電容器用途之雜質濃度較高之多孔金屬基材，亦可作為電容器用途使用。又，於較好之態樣中，由於進而於介電質層與上部電極之間藉由ALD法形成有第2緩衝層，故可防止介電質層與上部電極間之相互擴散，可降低無感層之厚度，可提高層間之密著性。
本發明之電容器係可藉由包含以下步驟之方法製造：於多孔金屬基材上藉由原子層沈積法形成第1緩衝層；於上述第1緩衝層上藉由原子層沈積法形成介電質層；及於上述介電質層上形成上部電極。
以下，具體地說明上述本實施形態之電容器1之製造過程。另，於下述中，圖3-1、圖3-2及圖3-3係總稱為圖3。
如圖3(a)所示，首先，準備多孔金屬基材6。如上述般，多孔金屬基材係可藉由蝕刻、燒結、去合金化法等於該領域熟知之方法製作。又，多孔金屬基材係亦可使用市場銷售之多孔金屬基材。
接著，如圖3(b)所示，於多孔金屬基材6形成低空隙率部4。低空隙率部係於1個多孔金屬基材，以對應於所期望之電容器大小之間隔形成複數個。即，自該多孔金屬基材形成複數個元件。低空隙率部係 如上述般，可藉由利用例如模具等進行之壓製、CO2雷射、YAG雷射、準分子雷射、及飛秒雷射、皮秒雷射及奈秒雷射等全固體脈衝雷射形成。
接著，如圖3(c)所示，沿著虛線20，於低空隙率部(較好為大致中央部)切斷多孔金屬基材。然而，於該時點，不將多孔金屬基材完全切斷為元件單位，而維持一側面與鄰接之元件結合之狀態。
多孔金屬基材之切斷方法係無特別限定，可藉由例如利用雷射進行之切斷、利用模具進行之模切加工、以切割機、超硬刀片、切條機、品尼高刀片進行之截斷等之單獨及組合切斷。
於本發明之電容器之製造中，如上述般，包含切斷多孔金屬基材之步驟。一般，多孔部位之存在成為該切斷時產生毛刺及/或切斷面向切斷方向延伸/變形等壓陷之原因。然而，於本發明之電容器之製造方法中，由於切斷部為低空隙率部，故可抑制此種毛刺之產生。
接著，如圖3(d)所示，於多孔金屬基材6之表面上(於圖示之例中，於多孔金屬基板之露出面整體)，藉由ALD法形成第1緩衝層7，接著，於第1緩衝層7上，藉由ALD法形成介電質層8。另，於圖3中，為了簡單起見，以第1緩衝層7與介電質層8為1層之方式顯示，但實際上，具有於第1緩衝層7之上形成有介電質層8之層構造。
接著，如圖3(e)所示，於形成有介電質層8之多孔金屬基材之一部分，具體而言係於此後形成第1端子電極16之部位，形成遮罩22。
構成遮罩之材料係無特別限定，例如例舉環氧樹脂、聚醯亞胺、聚矽氧樹脂等。
遮罩之形成方法係無特別限定，例如例舉網版印刷、塗佈機、浸塗、噴墨、噴霧等。
接著，如圖3(f)所示，於介電質層8上形成上部電極10。於圖示之例中，如圖2(b)例示般，以覆蓋元件整體之方式形成成為上部電極 之導電性物質層，上部電極係兼作配線電極12。
上部電極係可以ALD法、CVD法、金屬塗敷、偏置濺射、Sol-Gel、導電性高分子填充等方法形成。又，該等方法係可組合使用。例如，可於介電質層上以ALD法形成導電性膜，自其上藉由其他方法填充細孔而形成上部電極。
於較好之態樣中，可於介電質層8上，藉由ALD法形成第2緩衝層，接著，於第2緩衝層上，形成上部電極10。
接著，如圖3(g)所示，於形成有遮罩之低空隙率部(較好為大致中央部)切斷多孔金屬基材，分割為各元件單位。切斷方法係可使用與上述圖3(c)之切斷相同之方法。
接著，如圖3(h)所示，去除遮罩。遮罩之去除係可根據構成遮罩之材料等以適當之方法進行，例如可藉由洗淨或熱處理去除。
接著，如圖3(i)所示，以覆蓋元件整體之方式形成保護層14。如上述般，保護層係可藉由例如CVD法、金屬塗敷、濺鍍、壓製、印刷等形成。
接著，如圖3(j)所示，蝕刻保護層之一部分、具體而言係形成端子電極之部位，使多孔金屬基材6(圖中左側面)及上部電極10(圖中右側面)露出。
最後，如圖3(k)所示，形成第1端子電極16及第2端子電極18。第1端子電極16係形成為與多孔金屬基材6電性連接，且與上部電極10電性隔開。第2端子電極18係形成為與上部電極10電性連接，且與多孔金屬基材6電性隔開。端子電極係如上述般，可藉由金屬塗敷形成，又，亦可藉由塗佈導電性漿料且進行烙印，或使其硬化而形成。
以上，將本發明之電容器及其製造方法，就上述實施形態之電容器1進行說明，但本發明並非限定於此，可有各種改變。
[實施例] (實施例1)
作為多孔金屬基材，準備厚度110μm、擴面率約400倍之市場銷售之鋁電解電容器用鋁蝕刻箔(圖3(a))。將該鋁蝕刻箔自箔之上下壓製，形成低空隙率部(圖3(b))。
於如上述般形成之低空隙率部之內，藉由雷射切斷成為電容器之一側面之部分(圖3(c))。切斷後，將箔截斷為特定之尺寸，藉由ALD法，形成由厚度3nm之TiON構成之第1緩衝層，其後，藉由ALD法，以300℃形成30nm之AlOx(x係1.2以上)之介電質層(圖3(d))。
接著，對上述中未切斷之低空隙率部之上部及下部施加遮罩(圖3(e)，於上述中形成之介電質層上，藉由ALD法形成成為上部電極之厚度30nm之TiN之膜，接著，以Ni填充細孔而形成配線電極(圖3(f))。
接著，截斷以遮罩被覆之低空隙率部(圖3(g))。接著，以高溫熱處理，去除遮罩(圖3(h))。
接著，以用平均2μm之厚度覆蓋晶片整面之方式藉由CVD法形成SiO2保護層(圖3(i))。接著，將元件兩端之保護層以氟系氣體蝕刻(圖3(j))，此處，金屬塗敷形成厚度5μm之Ni之端子電極，並於其上金屬塗敷形成3μm之Sn(圖3(k))。如此，製作如圖2(b)所示之膜構造，即，於多孔金屬基材(鋁蝕刻箔)上依序形成有第1緩衝層(TiON)、介電質層(AlOx)、上部電極層(TiN)之晶片形狀之電容器(長度(L)=約1.6mm，寬度(W)=約0.8mm，厚度(T)=約0.15mm)。該電容器之靜電電容係約1μF。
(實施例2)
除了將多孔金屬基板、第1緩衝層、介電質層及上部電極設為下述之構成以外，可與實施例1相同，製作圖2(b)所示之膜構造，即於多孔金屬基材(Ta多孔燒結體)之上依序形成有第1緩衝層(Ni)、介電質 層(SiNx)、上部電極(Ni)之晶片形狀之電容器(長度(L)=約3.2mm，寬度(W)=1.6mm，厚度(T)=約0.5mm)。
多孔金屬基板：擴面率約500倍之Ta多孔燒結基板
第1緩衝層：藉由ALD法形成之10nm之Ni膜
介電質層：以250℃藉由ALD法形成之10nm之SiNx(x係1.0以上)膜
上部電極：藉由ALD法形成之50nm之Ni層
(實施例3)
除了將多孔金屬基板、第1緩衝層、介電質層及上部電極設為下述之構成，進而於介電質層上藉由ALD法形成第2緩衝層，於其上形成上部電極以外，與實施例1相同，製作如圖2(c)所示之膜構造，即於多孔金屬基材(鋁蝕刻箔)上依序形成有第1緩衝層(TiON)、介電質層(AlOxNy)、第2緩衝層(TiON)、上部電極(Cu)之晶片形狀之電容器(長度(L)=1.6mm，寬度(W)=0.8mm，厚度(T)=0.2mm)。
多孔金屬基板：厚度120μm、擴面率約60倍之鋁電解電容器用鋁蝕刻箔
第1緩衝層：藉由ALD法形成之1nm之TiON膜
介電質層：以350℃藉由ALD法形成之150nm之AlOxNy(x係0.5以上，y係0.1以上)膜
第2緩衝層：藉由ALD法形成之3nm之TiON膜
上部電極：藉由無電解鍍敷法將Cu填充於細孔而形成之Cu層
(實施例4)
除了將多孔金屬基板、第1緩衝層、介電質層、第2緩衝層及上部電極設為下述之構成以外，與實施例3相同，製作如圖2(c)所示之膜構造，即於多孔金屬基材(鋁蝕刻箔)上依序形成有第1緩衝層(Ni)、介電質層(SiOx)、第2緩衝層(Ni)、及上部電極(Ni)之晶片形狀之電容器(長度(L)=1.0mm，寬度(W)=0.5mm，厚度(T)=0.15mm)。
多孔金屬基板：市場銷售之擴面率約150倍之Ta多孔燒結體
第1緩衝層：藉由ALD法形成之10nm之Ni膜
介電質層：以200℃藉由ALD法形成之50nm之SiOx(x係1.5以上)膜
第2緩衝層：藉由ALD法形成之30nm之Ni膜
上部電極：藉由無電解鍍敷法將Ni填充於細孔而形成之Ni層
(比較例1)
將鋁蝕刻箔陽極氧化，於鋁蝕刻箔上形成作為介電質層之陽極氧化膜，上部電極形成以後之步驟係與實施例1相同，製作比較例1之電容器。比較例1之電容器係於鋁蝕刻箔表面具有陽極氧化膜作為介電質層，於其上具有上部電極，不具有第1緩衝層。
(比較例2)
除了於鋁蝕刻箔上，不形成第1緩衝層，而直接藉由ALD法形成AlOx層(介電質層)以外，與實施例1相同，製作比較例2之電容器。
(比較例3)
除了代替第1緩衝層而將鋁蝕刻箔陽極氧化，於鋁蝕刻箔上形成陽極氧化膜，並於其上藉由ALD法形成AlOx層作為介電質層以外，與實施例1相同，製作比較例3之電容器。比較例3之電容器係於鋁蝕刻箔表面具有陽極氧化膜，於其上具有AlOx層(介電質層)，不具有第1緩衝層。
(比較例4)
除了藉由CVD法形成第1緩衝層以外，與實施例1相同，製作比較例4之電容器。
(比較例5)
除了藉由CVD法形成介電質層以外，與實施例1相同，製作比較例5之電容器。
(試驗例)
測定對實施例1~4及比較例1~5中製作之電容器於室溫以120秒施加5V之直流電壓時之漏電流。其結果，實施例1~4之電容器係全部為0.1mA以下之漏電流，相對於此，比較例1~5之電容器係全部為10mA以上之漏電流。
自以上之結果，可確認設置有第1緩衝層之實施例1及2、設置有第1緩衝層及第2緩衝層之實施例3、4與不具有第1緩衝層之比較例1~3、以CVD法形成有第1緩衝層之比較例4、及以CVD法形成有介電質層之比較例5相比，可以一位數以上之程度抑制漏電流。可認為其原因係藉由設置第1緩衝層，可防止多孔金屬表面之雜質擴散至介電質層。
[產業上之可利用性]
本發明之電容器係由於非常穩定且可靠性高，故可較好地使用於各種電子機器。
1‧‧‧電容器
2‧‧‧高空隙率部
4‧‧‧低空隙率部
6‧‧‧多孔金屬基材
12‧‧‧配線電極
14‧‧‧保護層
16‧‧‧第1端子電極
18‧‧‧第2端子電極

Claims (6)

  1. 一種電容器，其包含：多孔金屬基材；第1緩衝層，其係藉由原子層沈積法形成於上述多孔金屬基材上；介電質層，其係藉由原子層沈積法形成於上述第1緩衝層上；及上部電極，其係形成於上述介電質層上。
  2. 如請求項1之電容器，其中進而包含第2緩衝層，其係藉由原子層沈積法形成於介電質層與上部電極之間。
  3. 如請求項1或2之電容器，其中第1緩衝層及/或第2緩衝層係由金屬氮化物或氮氧化物構成。
  4. 如請求項1或2之電容器，其中第1緩衝層及/或第2緩衝層係由金屬構成。
  5. 一種電容器之製造方法，其特徵在於包含如下步驟：於多孔金屬基材上藉由原子層沈積法形成第1緩衝層；於上述第1緩衝層上藉由原子層沈積法形成介電質層；及於上述介電質層上形成上部電極。
  6. 一種電容器之製造方法，其特徵在於包含如下步驟：於多孔金屬基材上藉由原子層沈積法形成第1緩衝層；於上述第1緩衝層上藉由原子層沈積法形成介電質層；於上述介電質層上藉由原子層沈積法形成第2緩衝層；及於上述第2緩衝層上形成上部電極。
TW104103067A 2014-02-07 2015-01-29 電容器及其製造方法 TWI552178B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014022624 2014-02-07
PCT/JP2015/050526 WO2015118902A1 (ja) 2014-02-07 2015-01-09 コンデンサ

Publications (2)

Publication Number Publication Date
TW201541484A TW201541484A (zh) 2015-11-01
TWI552178B true TWI552178B (zh) 2016-10-01

Family

ID=53777710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103067A TWI552178B (zh) 2014-02-07 2015-01-29 電容器及其製造方法

Country Status (7)

Country Link
US (1) US10256045B2 (zh)
EP (1) EP3104381B1 (zh)
JP (1) JP6213579B2 (zh)
KR (1) KR101906693B1 (zh)
CN (1) CN105960691A (zh)
TW (1) TWI552178B (zh)
WO (1) WO2015118902A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109634B1 (ko) * 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
JPWO2017145700A1 (ja) * 2016-02-23 2018-11-22 株式会社村田製作所 コンデンサ
WO2017154461A1 (ja) 2016-03-10 2017-09-14 パナソニックＩｐマネジメント株式会社 電極箔の製造方法および電解コンデンサの製造方法
WO2017212900A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 電圧変換器、電圧変換器の製造方法および半導体装置
TWI698892B (zh) * 2017-03-24 2020-07-11 日商村田製作所股份有限公司 電容器
JP6907876B2 (ja) * 2017-10-19 2021-07-21 株式会社村田製作所 成膜方法
US11049664B2 (en) 2018-04-13 2021-06-29 Avx Corporation Solid electrolytic capacitor containing a vapor-deposited barrier film
KR102412561B1 (ko) 2018-04-13 2022-06-23 교세라 에이브이엑스 컴포넌츠 코포레이션 순차적으로 증착된 내부 전도성 폴리머 필름을 포함하는 고체 전해 커패시터
US11056285B2 (en) 2018-04-13 2021-07-06 Avx Corporation Solid electrolytic capacitor containing an adhesive film
JP7192399B2 (ja) * 2018-10-31 2022-12-20 Tdk株式会社 薄膜キャパシタ
WO2020112954A1 (en) 2018-11-29 2020-06-04 Avx Corporation Solid electrolytic capacitor containing a sequential vapor-deposited dielectric film
WO2020174836A1 (ja) * 2019-02-25 2020-09-03 株式会社村田製作所 コンデンサ
CN112018241A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JPWO2021107063A1 (zh) * 2019-11-29 2021-06-03
US20230360864A1 (en) * 2020-09-30 2023-11-09 Panasonic Intellectual Property Management Co., Ltd. Film forming device, manufacturing method of electrode foil for electrolytic capacitor, and manufacturing method for electrolytic capacitor
WO2023021881A1 (ja) * 2021-08-18 2023-02-23 株式会社村田製作所 コンデンサ素子
US12002631B2 (en) 2021-10-20 2024-06-04 KYOCERA AVX Components Corporation Electrodeposited dielectric for a solid electrolytic capacitor
US20230223200A1 (en) * 2022-01-11 2023-07-13 Imagine Tf, Llc Pcb with internal capacitors and a multilayer capacitance plane

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249488A (ja) * 2010-05-26 2011-12-08 Panasonic Corp 電極箔とこの電極箔を用いたコンデンサおよび電極箔の製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
WO2012157241A1 (ja) * 2011-05-16 2012-11-22 パナソニック株式会社 電極箔とその製造方法、およびコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01113328U (zh) 1988-01-26 1989-07-31
JP2002222735A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 固体電解質コンデンサの製造方法
KR100455287B1 (ko) 2002-02-28 2004-11-06 삼성전자주식회사 반도체 장치의 커패시터, 그 제조방법 및 상기 커패시터를채용하고 있는 전자 소자
WO2006014753A1 (en) 2004-07-23 2006-02-09 Sundew Technologies, Llp Capacitors with high energy storage density and low esr
DE112005002160T5 (de) * 2004-09-09 2009-03-12 Tokyo Electron Ltd. Dünnfilmkondensator und Verfahren zum Bilden desselben sowie computerlesbares Speichermedium
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
KR100883139B1 (ko) * 2007-06-28 2009-02-10 주식회사 하이닉스반도체 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법
US20090122460A1 (en) * 2007-11-12 2009-05-14 Alexander Gschwandtner Semiconductor Device and Method for Producing the Same
US20100123993A1 (en) 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
KR101046729B1 (ko) * 2008-04-30 2011-07-05 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
JPWO2010058534A1 (ja) * 2008-11-19 2012-04-19 三洋電機株式会社 コンデンサ用電極体、コンデンサ、コンデンサ用電極体の製造方法、およびコンデンサの製造方法
JP5294900B2 (ja) * 2009-01-23 2013-09-18 三洋電機株式会社 固体電解コンデンサ
FR2948821B1 (fr) * 2009-08-03 2011-12-09 Commissariat Energie Atomique Cellule electrochimique a metal support et son procede de fabrication
KR101094386B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 전극 및 캐패시터 제조 방법
US9001497B2 (en) 2010-03-16 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Electrode foil and capacitor using same
JP2013120832A (ja) * 2011-12-07 2013-06-17 Taiyo Yuden Co Ltd 電気化学デバイス用セパレータと電気化学デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
JP2011249488A (ja) * 2010-05-26 2011-12-08 Panasonic Corp 電極箔とこの電極箔を用いたコンデンサおよび電極箔の製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
WO2012157241A1 (ja) * 2011-05-16 2012-11-22 パナソニック株式会社 電極箔とその製造方法、およびコンデンサ

Also Published As

Publication number Publication date
JP6213579B2 (ja) 2017-10-18
EP3104381A4 (en) 2017-10-25
KR101906693B1 (ko) 2018-10-10
US20160322171A1 (en) 2016-11-03
JPWO2015118902A1 (ja) 2017-03-23
KR20160103103A (ko) 2016-08-31
EP3104381B1 (en) 2020-03-04
US10256045B2 (en) 2019-04-09
CN105960691A (zh) 2016-09-21
TW201541484A (zh) 2015-11-01
WO2015118902A1 (ja) 2015-08-13
EP3104381A1 (en) 2016-12-14

Similar Documents

Publication Publication Date Title
TWI552178B (zh) 電容器及其製造方法
TWI607463B (zh) Capacitor and capacitor manufacturing method
TWI616912B (zh) Capacitor and method of manufacturing same
US10204744B2 (en) Capacitor
TWI634573B (zh) 電容器及其製造方法
TWI597747B (zh) Capacitor and its manufacturing method
TWI625748B (zh) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US20170047165A1 (en) Capacitor
TW201841178A (zh) 電容器
US20170040114A1 (en) Capacitor and manufacturing method therefor