JP7192399B2 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP7192399B2
JP7192399B2 JP2018205685A JP2018205685A JP7192399B2 JP 7192399 B2 JP7192399 B2 JP 7192399B2 JP 2018205685 A JP2018205685 A JP 2018205685A JP 2018205685 A JP2018205685 A JP 2018205685A JP 7192399 B2 JP7192399 B2 JP 7192399B2
Authority
JP
Japan
Prior art keywords
thin film
lower electrode
film capacitor
metal particles
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018205685A
Other languages
English (en)
Other versions
JP2020072192A (ja
Inventor
仁 齊田
祐基 油川
聖啓 平岡
和弘 吉川
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2018205685A priority Critical patent/JP7192399B2/ja
Publication of JP2020072192A publication Critical patent/JP2020072192A/ja
Application granted granted Critical
Publication of JP7192399B2 publication Critical patent/JP7192399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜キャパシタに関し、薄化された電極を用いて構成された薄膜キャパシタに関するものである。
電子部品の薄型化が急速に進んでおり、例えばキャパシタにおいては、金属箔からなる下部電極上に誘電体薄膜及び上部電極を順に形成した薄膜キャパシタに対するニーズが高まっている。
薄膜キャパシタに関し、例えば特許文献1には、第1電極層と、第2電極層と、第1及び第2電極層間に設けられた誘電体層とを備え、第1電極層の誘電体層と反対側の面の表面積の第1電極層の厚さ方向の投影面積に対する比(S/S0)が1.01~5.00である薄膜キャパシタが記載されている。この薄膜キャパシタによれば、半導体素子からの発熱を効率的に放熱することが可能である。
また特許文献2には、金属箔を800℃以上の温度で焼鈍する工程と、焼鈍された金属箔の結晶粒径の誘電体薄膜の膜厚に対する比が104~560となるように金属箔上に誘電体薄膜を形成する工程と、金属箔及び誘電体薄膜を加熱して誘電体薄膜を焼結させる工程と、焼結された誘電体薄膜上に上部電極を形成する工程とを備えた薄膜コンデンサの製造方法が記載されている。
特開2017-028096号公報 特開2010-171397号公報
近年、薄膜コンデンサはLSI実装基板等に埋め込まれて使用されることが多い。しかし、薄膜コンデンサをLSI実装基板等の樹脂基板内に埋め込む場合、埋め込み時に発生するガスの影響により、薄膜キャパシタの絶縁抵抗等の電気的特性が劣化するという問題がある。また薄膜コンデンサを樹脂基板内に埋め込む場合には、樹脂との密着性の向上が求められている。さらに、薄膜コンデンサをLSI実装基板内に埋め込む場合には、LSIからの熱が薄膜キャパシタを介して効率よく放熱されることが望ましく、薄膜コンデンサの放熱性の向上も求められている。
したがって、本発明の目的は、LSI実装基板等の樹脂基板内に埋め込んだ場合でも絶縁抵抗等の電気的特性が劣化しにくい薄膜コンデンサを提供することにある。
上記課題を解決するため、本発明による薄膜キャパシタは、下部電極と、前記下部電極の上面に形成された誘電体薄膜と、前記誘電体薄膜の上面に形成された上部電極と、前記下部電極の下面の全面を覆う下部樹脂層と、前記誘電体薄膜及び前記上部電極が積層された前記下部電極の前記上面を覆う上部樹脂層とを備えることを特徴とする。
本発明によれば、LSI実装基板等の樹脂基板内への埋め込み時に発生するガスの影響による絶縁抵抗等の電気的特性の劣化を抑制することができる。
本発明において、前記上部電極の側面は、前記下部樹脂層又は前記上部樹脂層に覆われていることが好ましい。これによれば、樹脂基板内への埋め込み時に発生するガスの影響による絶縁抵抗等の電気的特性の劣化をさらに抑制することができる。
本発明による薄膜キャパシタは、前記誘電体薄膜を貫通して前記下部電極の上面と接続されたコンタクトプラグと、前記上部樹脂層を貫通して前記コンタクトプラグの上面を露出させる第1のコンタクトホールと、前記上部樹脂層を貫通して前記上部電極の上面を露出させる第2のコンタクトホールとをさらに備えることが好ましい。この構成によれば、電極パッド部分以外の全体が樹脂で覆われているので、樹脂基板内への埋め込み時に発生するガスの影響による絶縁抵抗等の電気的特性の劣化を抑制することができる。
本発明において、前記下部電極は多数の金属粒子を含む金属箔からなり、前記下部電極の前記下面は前記金属粒子の断面が表れたエッチング面であり、前記エッチング面において隣り合う前記金属粒子の高低差は1μm以上8μm以下であることが好ましい。これによれば、エッチングにより薄化された下部電極を用いて薄膜キャパシタを構成することができ、薄膜キャパシタの薄型化を図ることができる。また下部電極の下面に適度な凹凸が形成されており、金属粒子の劈開断面が露出しているので、薄膜コンデンサの放熱性を高めることができる。また下部電極の下面に適度な凹凸が形成されているので、下部電極の下面を樹脂層で覆う場合に下部電極と樹脂層との密着性を高めることができる。
本発明において、前記下部電極の側面は前記下面と共に前記金属粒子の断面が表れた前記エッチング面であることが好ましい。これによれば、薄膜コンデンサの放熱性及び樹脂との密着性をさらに高めることができる。
本発明において、前記エッチング面に表れている断面の結晶方位が(111)面±20°である金属粒子の数をN111、前記エッチング面に表れている断面の結晶方位が(100)面±20°である金属粒子の数をN100、前記エッチング面に表れている断面の結晶方位が(110)面±20°である金属粒子の数をN110とするとき、N111>N100>N110の関係を有することが好ましい。金属結晶の(111)面は原子密度が高いので、酸素との結びつきが強い。そのため、エッチング面から金属粒の(111)面が優先的に表れることで、金属粒の(111)面が樹脂中の酸素と結合し、樹脂との密着性を向上させることができる。
本発明において、前記金属粒子の平均粒径は10μm以上25μm以下であることが好ましい。下部電極を構成する金属箔を予め焼鈍処理した場合には、金属箔を構成する金属粒子の粒成長が進み、結晶粒径が大きくなる。その後、金属粒子は誘電体薄膜の前駆体層の焼結するための熱処理によっても粒成長し、金属粒子の平均粒径は上記のように10~25μmとなる。このように金属箔が比較的大きな結晶粒で構成されている場合、エッチング面から金属粒子の断面を露出させると共に金属粒子の断面の高低差を8μm以下とすることにより、薄膜キャパシタの放熱性を高めることができる。また薄膜キャパシタを基板中に埋め込む場合に下部電極と樹脂との密着性を高めることができる。
本発明において、前記金属箔はNi箔であり、前記金属粒子はNi粒子であることが好ましい。Ni箔は安価で加工も容易であり、薄膜キャパシタの下部電極材料として好適である。またNi箔では焼鈍工程や誘電体薄膜の前駆体層の焼結工程を経た後の結晶粒の粗大化が顕著であるため、本発明の効果も顕著である。
本発明によれば、LSI実装基板等の樹脂基板内に埋め込んだ場合でも絶縁抵抗等の電気的特性が劣化しにくい薄膜コンデンサを提供することができる。
図1は、本発明の第1の実施の形態による薄膜キャパシタの構造を示す略断面図である。 図2は、薄膜キャパシタの製造方法を説明するためのフローチャートである。 図3(a)及び(b)は、金属箔中の結晶粒子の粒成長について説明するための模式図である。 図4(a)~(c)は、下部電極の構造を説明するための略断面図であって、(a)はエッチング前の状態、(b)は従来のエッチング方法でエッチングした後の状態、(c)は本発明のエッチング方法でエッチングした後の状態をそれぞれ示している。 図5は、本発明の第2の実施の形態による薄膜キャパシタの構造を示す図であって、(a)は略側面断面図、(b)は略上面図である。 図6は、図5の薄膜キャパシタの平面断面図であって、特に(a)は上部電極13、(b)は誘電体薄膜12、(c)は下部電極11をそれぞれ示している。 図7(a)~(d)は、第2の実施の形態による薄膜キャパシタの製造方法を説明するための工程図である。 図8(a)~(d)は、図7(a)~(d)と共に第2の実施の形態による薄膜キャパシタの製造方法を説明するための工程図である。 図9は、比較例の薄膜キャパシタにおける下部電極(Ni箔)のエッチング面の評価結果を示す図であって、(a)はSEM画像、(b)はエッチング面の高さの変化を示すグラフである。 図10は、実施例1における下部電極(Ni箔)のエッチング面の評価結果を示す図であって、(a)はSEM画像、(b)はエッチング面の高さの変化を示すグラフである。 図11は、実施例2における下部電極(Ni箔)のエッチング面の評価結果を示す図であって、(a)はSEM画像、(b)はエッチング面の高さの変化を示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の第1の実施の形態による薄膜キャパシタの構造を示す略断面図である。
図1に示すように、薄膜キャパシタ1は、下部電極11と、下部電極11の上面11aに形成された誘電体薄膜12と、誘電体薄膜12の上面12aに形成された上部電極13とを備えており、誘電体薄膜12は下部電極11と上部電極13との間に設けられている。
下部電極11は、Ni、Cu、Al、およびPt等の貴金属又はこれらの合金を主成分とする金属箔が好ましく、Ni箔が特に好ましい。金属箔は下部電極としての機能と、誘電体薄膜が形成される下地面としての機能と、誘電体薄膜を支持する機能とを兼ね備えている。金属箔の厚さは5~50μmであり、10~30μmが好ましく、10~15μmが特に好ましい。このように下部電極11を薄くすることで薄膜キャパシタ1を薄型化することができる。
誘電体薄膜12は、チタン酸バリウム(BaTiO)、チタン酸バリウムストロンチウム((BaSr)TiO)、チタン酸ストロンチウム(SrTiO)、チタン酸バリウムジルコニウムストロンチウム((BaSr)(TiZr)O)、チタン酸バリウムジルコニウム(BaTiZrO)などのペロブスカイト型酸化物が好適に用いられる。誘電体薄膜12は、これらの酸化物のうち一つ以上を含んでいてもよい。誘電体薄膜12の膜厚は、30nm~5μm程度が好ましく、下部電極11を構成する金属箔の結晶粒径に基づいて好適な範囲を適宜調整することが好ましい。
誘電体薄膜12の平面サイズは下部電極11よりも小さいことが好ましい。下部電極11を構成する金属箔と一緒に誘電体薄膜12を切断加工すると誘電体薄膜12にクラックが発生するおそれがあるからである。
上部電極13は、低コスト化のため、安価な卑金属材料を主成分として構成されるのが好ましく、特にCuを主成分として構成されるのが好ましい。なお、上部電極13は、例えば、Ni、Pt、Pd、Ir、Ru、Rh、Re、Os、Au、Ag、Cu、IrO、RuO、SrRuO、およびLaNiOの少なくともいずれか1つを含むように構成してもよい。
本実施形態において、下部電極11はその下面11bがエッチングされることにより薄化され、これにより金属粒子の断面がより多く表れており、金属粒子ごとに断面の高さが僅かに異なっている。隣り合う金属粒子の断面の高低差の平均は1μm以上8μm以下であることが好ましい。このような金属粒子の断面の高低差は、結晶方位に対するエッチングレートの差によって発生するものと考えられる。
下部電極11の表面に粒界が多く表れている場合、放熱性は低下する。粒界成分は金属箔中の不純物が析出した純度の低い成分であり、熱伝導率が低いからである。しかし、下部電極11の表面に金属粒子の断面が表れている場合には、放熱性を高めることができる。下部電極11のエッチング面全体に対する金属粒子の断面の露出比率は60%以上であることが好ましく、80%以上であることが特に好ましい。
下部電極11は、その下面11bのみならず側面11cがエッチングされていてもよい。この場合、下部電極11の下面11bと側面11cの両方から金属粒子の断面が表れた状態となるので、放熱性をさらに高めることができる。
下部電極11を構成する金属粒子の平均粒径は10μm以上25μm以下であることが好ましい。詳細は後述するが、下部電極11上に誘電体薄膜12を形成するためには、下部電極11の上面11aに形成した誘電体材料を焼結させる必要があり、さらに誘電体薄膜12にクラックが発生しないように誘電体薄膜12を形成する前に金属箔を焼鈍することが望ましい。金属箔に対してこのような熱処理を行った場合、金属箔を構成する金属粒子が大きく成長し、その平均粒径の範囲は上記のようになる。
下部電極11の下面11bにおいて、(111)面±20°の断面が表れている金属粒子の数N111は、(100)面±20°の断面が表れている金属粒子の数N100よりも多く、(100)面±20°の断面が表れている金属粒子の数N100は、(110)面±20°の断面が表れている金属粒子の数N110よりも多いことが好ましい。すなわち、N111>N100>N110の関係を有することが好ましい。
樹脂にはある程度の酸素が含まれており、金属は樹脂中の酸素と結合することで樹脂に密着する。したがって、下部電極11の表面に原子数密度が高い(111)面が優先的に表れている場合には、薄膜キャパシタ1の放熱性を高めることができるだけでなく、薄膜キャパシタ1を樹脂内に埋め込んだときに下部電極11と樹脂との密着性を高めることができる。
下部電極11の表面に露出する結晶粒の面方位は、EBSD(Electron Back Scatter Diffraction:後方散乱電子回折)により評価することができる。EBSDは、SEM(Scanning Electron Microscope:走査型電子顕微鏡)によるサブミクロン領域の結晶解析手法の一つである。約60~70°傾斜した試料に電子線を照射すると、試料の表面から約50nmまでの浅い領域の各結晶面で電子線が散乱するが、結晶性試料の場合、電子線は回折し、結晶方位に応じたパターン(EBSDパターン)が現れる。このEBSDパターンをEBSD検出器(CCDカメラ)で撮影して解析することで試料の結晶方位に関する情報を得ることができ、結晶粒の方位マッピング、集合組織や結晶相分布を解析することができる。EBSDでは電子線を分析したい結晶粒上に止めるだけでよいので、電子光学系に特別の装置を付加する必要がなく、SEMにEBSD検出器を付加するだけの簡単な構成で実現することができる。
図2は、薄膜キャパシタの製造方法を説明するためのフローチャートである。
図2に示すように、薄膜キャパシタ1の製造では、まず下部電極11を構成する金属箔を用意する(S1:金属箔準備工程)。上記のように金属箔としてはNi箔が好ましく、その厚さは5~50μmであることが好ましい。金属箔の製造方法としては、電解法(めっき法、スパッタ法、蒸着法、CVD法など)及び圧延法などがあるが、製造工程において加工歪みが含まれない電解法によって作成した金属箔がより好適であり、特にめっき法によって作成した金属箔は、不純物の混入が少なく高純度であるため特に好適である。
次に、金属箔の箔内歪を緩和するための、還元雰囲気又は真空雰囲気で金属箔の焼鈍処理を実施する(S2:焼鈍工程)。焼鈍温度は、金属箔内の結晶の粒成長が生じる程度に高温であり、300℃以上であればよく、300℃~1300℃がより好ましく、300℃~1000℃がさらに好ましい。また、焼鈍時間は1分~4時間が好ましい。昇温速度は5℃/min以上であればよく、500℃/min以上であることが好ましい。金属箔の箔内歪は、焼鈍温度と焼鈍時間によって制御することができ、高温焼鈍ほど短時間で結晶内の歪を緩和することができる。金属箔の箔内歪を緩和した状態とは、具体的には金属箔のビッカース硬度が100HV程度より小さいことが好ましい。焼鈍温度と焼鈍時間との関係は、焼鈍温度が高温になるほど、焼鈍時間は短時間とすることができる。
本実施形態における「真空雰囲気」とは、圧力が1×10Pa以下となる減圧雰囲気のことであり、一般的には、1×10-5~1×10Paであることが好ましく、1×10-3~10Paであることがより好ましい。特に金属箔が主としてNiからなる場合には、上記圧力が2×10-3~8×10-1Paであることが好ましい。また、「還元雰囲気」とは、窒素と水素および水蒸気の混合ガスからなる雰囲気であったり、アンモニアから形成された水素含有雰囲気であったり、COおよびCO含有のガスで雰囲気中の酸素分圧濃度が1vol%以下に制御された雰囲気のことある。このような条件化で熱処理することにより、Ni箔などの金属箔の酸化が抑制される。
ここで、図3(a)及び(b)を参照しながら「粒成長」について説明する。本実施形態では、「粒成長」とは、当初は微細な多結晶構造をしている金属箔を熱処理することにより、各微細結晶の粒界が移動し、隣接する結晶粒を侵食しながら大きくなる過程をいう。
例えば、図3(a)に示すように、金属箔11Fは、当初、概ね20nm~60nm程度の粒径をもつ、様々な大きさの微細な結晶粒子11Gを含む構造となっている。そして粒成長が進むと、図3(b)に示すように個々の結晶粒子11Gが大きくなる。粒成長がさらに進み、結晶粒径がある程度まで大きくなると、粒成長が飽和して粒径がそれ以上大きくならなくなる場合もある。このときの粒径を「飽和粒径」という。なお、「結晶粒径」とは、結晶粒の大きさを示すものであり、具体的には後述する「コード法」により算出される平均粒子径である。結晶粒径の大きさは、金属箔内部の不純物、焼鈍温度、焼鈍時間によって制御することができる。
次に、焼鈍処理が施された金属箔上にチタン酸バリウムなどの誘電体薄膜の前駆体層を形成する(S3:誘電体薄膜の前駆体層形成工程)。前駆体層の形成には、例えばスパッタ法、CSD法(化学溶液法)、CVD法、などが用いられる。この前駆体層は、十分に結晶化に至っていない場合が多い。結晶化を進める場合には、後述する焼結工程が必要になる。
次に、金属箔上に形成された前駆体層を真空雰囲気又は還元雰囲気の下で加熱して焼結させる(S4:焼結工程)。この焼結工程により十分に結晶化に至っていない誘電体が結晶化し、高い誘電率を有する誘電体薄膜12が得られる。焼結処理のための加熱温度は300~1000℃程度が好ましい。また加熱時間は10~90分が好ましい。この焼結処理により高誘電率の誘電体が得られる。前駆体層の焼結工程S4でも金属箔中の金属粒が再成長するため、結晶粒径はさらに大きくなる。
次に、誘電体薄膜12上に上部電極13を形成する(S5:上部電極形成工程)。上部電極13の材料は、例えばCuであり、スパッタ法により形成することができる。あるいは、電解めっきや、無電解めっき、蒸着等で形成することができる。
次に、金属箔の下面をエッチングして下部電極11を薄化する(S6:下部電極薄化工程)。下部電極11の薄化工程S6では、NaSO・HSOを主成分とするエッチング液を用いて下部電極11の下面をハーフエッチングする。この場合、エッチング液は、電解めっき工程でレベリング剤として使用される添加剤を含むことが好ましい。こうした添加材を含むエッチング液を用いた場合には、エッチング面の平坦性を高めることができる。こうして、下部電極11は例えば10μm程度の厚さまで薄化される。以上により、本実施形態による薄膜キャパシタの基本構造が完成する。
上記のようにハーフエッチングされた下部電極11の下面11bには、結晶粒の劈開された断面が表れており、金属粒子ごとに断面の高さが僅かに異なっている。エッチング面内の隣り合う金属粒子の断面の高低差の平均は1μm以上8μm以下であることが好ましい。このような高低差は、下部電極11の下面11bのみならず側面11cもハーフエッチングした場合には、下部電極11の下面11bと同様に側面11cにも結晶粒の断面が表れている。
図4(a)~(c)は、下部電極の構造を説明するための略断面図であって、(a)はエッチング前の状態、(b)は従来のエッチング方法でエッチングした後の状態、(c)は本発明のエッチング方法でエッチングした後の状態をそれぞれ示している。
図4(a)に示すように、下部電極11を構成する金属箔は多数の金属粒子を含み、個々の金属粒子は金属箔の焼鈍工程及び誘電体薄膜12の前駆体層の焼結工程での熱処理によって粒成長し、熱処理前と比べて非常に大きな結晶粒径を有している。また金属粒子が再成長することにより粒界がはっきりと表れた構造となっている。
このような金属箔をハーフエッチングするため、例えばNi箔に対して塩化鉄(FeCl)や過酸化水素系の硝酸(HNO・H)等の周知のエッチング液を用いた場合には、図4(b)に示すように結晶粒内のエッチングが進まない一方で、粒界のエッチングが過度に進行することにより、金属粒子が残留して凹凸の大きなエッチング面となる。
一方、図4(c)に示すように、硫酸ナトリウム系(NaSO・HSO)のエッチング液を用いた場合には、粒界のみならず結晶粒内のエッチングも進むため、エッチング面の平坦性を高めることができる。また、結晶粒内の純度は不純物が析出している粒界の純度よりも高く、熱伝導率が高いので、金属箔の表面に結晶粒の劈開面を露出させることで放熱性を高めることができる。したがって、例えば薄膜キャパシタ1がLSI実装基板内に埋め込まれてデカップリングコンデンサとして使用される場合には、LSIから発生する熱を放熱させることができる。さらに、エッチング面は適度な表面粗さを有するので、実装基板に埋め込む場合に樹脂との密着性を高めることができる。
次に、薄膜キャパシタの実用的な構造について詳細に説明する。
図5は、本発明の第2の実施の形態による薄膜キャパシタの構造を示す図であって、(a)は略側面断面図、(b)は略上面図である。また図6は、図5の薄膜キャパシタの平面断面図であって、特に(a)は上部電極13、(b)は誘電体薄膜12、(c)は下部電極11をそれぞれ示している。
図5及び図6に示すように、本実施形態による薄膜キャパシタ2は、下部電極11、誘電体薄膜12及び上部電極13の積層体からなるキャパシタ素子が樹脂層14内に埋め込まれた構造を有している。樹脂層14は、誘電体薄膜12及び上部電極13が積層された下部電極11の上面側を覆う上部樹脂層14aと、下部電極11の下面側を覆う下部樹脂層14bとで構成されている。下部樹脂層14bは下部電極11の下面のみならず側面も覆っている。また樹脂層14の下面にはDAF(Die Attach Film)15が貼り付けられている。
上部樹脂層14aの上面には、下部電極11に接続されたコンタクトプラグ16の上面を露出させるコンタクトホール14hと、上部電極13の上面を露出させるコンタクトホール14hが形成されている。下部電極11との電気的な接続は、コンタクトホール14hから露出するコンタクトプラグ16を介して行うことができる。また、上部電極13との電気的な接続は、コンタクトホール14hから行うことができる。なおコンタクトホール14hと14hは、キャパシタの検査時にも使用される穴である。
図6(a)~(c)は、図5に示した下部電極、誘電体薄膜、上部電極の各層のパターンを示している。図6(c)に示す下部電極11の上面には図6(b)に示す誘電体薄膜12が形成されており、誘電体薄膜12の上面には図6(a)に示す上部電極13が形成されている。誘電体薄膜12には下部電極11の上面を露出させる開口12hが設けられており、上部電極13には環状の分離溝13hが設けられている。分離溝13hは上部電極13から絶縁分離されたコンタクトプラグ16を形成するために設けられており、コンタクトプラグ16の一部は誘電体薄膜12に設けられた開口12h内に埋め込まれて下部電極11の上面に接続されている。
薄膜キャパシタ2がLSI実装基板内に埋め込まれてデカップリングコンデンサとして使用される場合、基板内への埋め込み時に発生する水素ラジカルやHOなどの影響によって薄膜キャパシタの絶縁抵抗が劣化することがある。LSI実装基板内で発生したガスは基板の外側に抜けにくく、基板内に溜まり込んだガスは薄膜キャパシタの品質を徐々に劣化させる。しかし、キャパシタ素子が予め硬化樹脂で覆われた状態であればそのような基板内の残留ガスの影響を受けないので、絶縁抵抗の劣化を防止することができる。本実施形態のようにキャパシタ素子を樹脂層14中に埋め込む場合、樹脂が硬化するときにガスが発生する場合がある。しかし、薄膜キャパシタ単体を樹脂で覆う程度の単純な構造であれば、ガスは外方に拡散することができ、樹脂層14内に溜まり込まないので、コンデンサの絶縁抵抗が劣化することはない。
本実施形態による薄膜キャパシタ2は、第1の実施の形態と同様に、下部電極11の下面11bがエッチングされて下部電極11が薄化されているので、非常に薄型の薄膜キャパシタを提供することができる。また下部電極11の下面11b及び側面11cがエッチングされて金属粒子の断面が表れているので、適度な表面粗さを確保しながらエッチング面の平坦性を高めることができ、また放熱性を高めることができる。また、下部電極11のエッチング面が適度な表面粗さを有し、下部電極11の露出面全体が樹脂でおおわれているので、下部電極11と樹脂との密着性を高めることができ、薄膜キャパシタ2の全体を保護することができる。
図7及び図8は、第2の実施の形態による薄膜キャパシタの製造方法を説明するための工程図である。
図7及び図8に示すように、薄膜キャパシタ2の製造では、まず下部電極11を構成する金属箔11Fを用意し、金属箔11Fを予め焼鈍処理した後、金属箔11F上に誘電体薄膜12を形成する(図7(a))。金属箔11Fの焼鈍工程及び誘電体薄膜12の前駆体の焼結工程により金属箔11F中の金属粒子が粒成長し、結晶粒径は10~25μm程度となる。
次に、誘電体薄膜12をパターニングする(図7(b))。これにより、誘電体薄膜12は個々のキャパシタ素子に対応した形状に加工される。
次に、誘電体薄膜12が形成された金属箔11Fの上面全体に電解銅めっき用のシード層13aを例えばスパッタ法により形成した後、銅めっき層13bを電解めっきにより成長させて上部電極層13Lを形成する(図7(c))。
次に、上部電極層13Lをパターニングする(図7(d))。これにより、上部電極層13Lは個々のキャパシタ素子に対応した電極形状に加工され、上部電極13及びコンタクトプラグ16が形成される。
次に、金属箔11Fの上面を覆う上部樹脂層14aを形成した後、上部電極13及びコンタクトプラグ16の上面を露出させるコンタクトホール14h,14hを形成する(図8(a))。上部樹脂層14aは、樹脂フィルムをラミネートすることにより形成することができる。
次に、金属箔11Fの下面をハーフエッチングして金属箔11Fを薄化すると共に、個々のキャパシタ素子に対応した平面形状となるようにパターニングする(図8(b))。このとき、金属箔11Fの上面側が上部樹脂層14aで覆われているので、誘電体薄膜12や上部電極13が金属箔11Fのエッチング工程中にダメージを受けることはない。また、金属箔11Fのパターニングを薄化工程と同様にエッチングで行った場合、金属箔11Fの下面のみならず側面にも金属粒子の断面が表れるので、放熱性や樹脂との密着性をさらに高めることできる。
次に、金属箔11Fの下面を覆う下部樹脂層14bを形成し、下部樹脂層14bの下面を覆うDAF15をさらに形成する(図8(c))。下部樹脂層14bも樹脂フィルムのラミネートにより形成することができる。DAF15もラミネートにより形成することができる。以上により、金属箔11Fはその下面のみならず側面も樹脂に覆われた状態となる。以上により、薄膜キャパシタ2の集合体が完成する。
最後に、薄膜キャパシタ2の集合体をダイシングして個片化する(図8(d))。このときダイシングライン上には樹脂のみが存在しており、上部電極13、誘電体薄膜12及び金属箔11Fは存在しない。誘電体薄膜12をダイシングした場合には誘電体薄膜12にクラックが発生するおそれがあり、また上部電極13や下部電極11を構成する金属箔11Fをダイシングした場合には金属の切断面にダレが生じるおそれがある。しかし、ダイシングライン上から誘電体や金属を予め排除した場合には上記問題が生じることがなく、多数のキャパシタ素子を容易に分割することができる。以上により、本実施形態による薄膜キャパシタ2が完成する。
以上説明したように、本実施形態による薄膜キャパシタ2は、第1の実施の形態と同様に、下部電極11の下面11bがエッチングされて下部電極11が薄化されているので、非常に薄型の薄膜キャパシタを提供することができる。また、下部電極11のエッチング面の平坦性が高く、金属粒の断面が適度な高低差を有しているので、放熱性と密着性を高めることができる。さらに、下部電極11、誘電体薄膜12及び上部電極13からなるキャパシタ素子の露出面全体が樹脂に覆われているので、薄膜キャパシタの基板内への埋め込み時に発生する水素ラジカルやHOなどの影響による絶縁抵抗等の電気的特性の劣化を防止することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記第2の実施の形態においては、誘電体薄膜12に覆われていない下部電極11の露出面全体を樹脂で覆っているが、下部電極11の上面11a及び下面11bのみを樹脂で覆い、下部電極11の側面11cが露出した構造とすることも可能である。
<比較例>
厚さが28μmの圧延Ni箔を予め焼鈍処理した後、Ni箔上にチタン酸バリウムをスパッタ法により成膜した。その後、800℃で60分間加熱してチタン酸バリウムを焼結させた。焼鈍処理では、焼鈍温度を900℃、焼鈍時間を2時間、昇温速度を100℃とした。次いで厚さ5μmのCu膜を電解めっきにより形成した。その後、Ni箔の裏面をハーフエッチングして10μmまで薄化した。ハーフエッチングではエッチング液としてHNO・Hを用いた。
その後、Ni箔のエッチング面をSEMで観察し、表面粗さ(高低差)を評価した。その結果を図9に示す。
図9(a)のSEM画像から分かるように、Ni箔のエッチング面にはNi粒子間に存在する粒界がはっきりと現れており、非常に立体感のある画像となった。また図9(b)に示すように、エッチング面内の高低差は15μm以上となり、エッチング面の表面粗さRaは2.2であり、エッチング面の平坦性は悪かった。さらにEBSD測定結果から、結晶粒の面方位のばらつきが大きいことが分かった。特に、(111)面±20°が表れている金属粒子の数:N111、(100)面±20°が表れている金属粒子の数:N100、(110)面±20°が表れている金属粒子の数:N110の関係は、N100>N110>N111であった。
<実施例1>
厚さが28μmの電解Ni箔を予め焼鈍処理した後、Ni箔上にチタン酸バリウムをスパッタ法により成膜した。その後、800℃で60分間加熱してチタン酸バリウムを焼結させた。焼鈍処理では、焼鈍温度を900℃、焼鈍時間を2時間、昇温速度を100℃とした。次いで厚さ5μmのCu膜を電解めっきにより形成した。さらに、Ni箔の裏面をハーフエッチングして薄化する際に、エッチング液としてNaSO・HSOを用いた点以外は比較例と同じ条件下で薄膜キャパシタのサンプルを作成した後、エッチング面を評価した。その結果を図10に示す。
図10(a)のSEM画像から分かるように、エッチング面にはNi粒子の断面が表れており、粒界は少なく、エッチング面の平坦性は高かった。また図10(b)に示すように、エッチング面内の高低差は7μm程度であり、エッチング面の表面粗さRaは1.1であり、比較例よりも平坦性が向上した。さらにEBSD測定結果から、エッチング面内の結晶粒の面方位は(111)面が最も多く、面方位のばらつきが小さいことが分かった。特に、(111)面±20°が表れている金属粒子の数:N111、(100)面±20°が表れている金属粒子の数:N100、(110)面±20°が表れている金属粒子の数:N110の関係は、N111>N100>N110であった。
<実施例2>
NaSO・HSOのエッチング液に、電解めっき工程で使用されるレベリング剤を添加した点以外は実施例1と同じ条件下で薄膜キャパシタのサンプルを作成した後、エッチング面を評価した。その結果を図11に示す。
図11(a)のSEM画像から分かるように、エッチング面にはNi粒子の断面が表れており、粒界は少なく、エッチング面の平坦性は高かった。また図11(b)に示すように、エッチング面内の高低差は6μm程度であり、エッチング面の表面粗さRaは0.5であり、実施例1よりも平坦性がさらに向上した。さらにEBSD測定結果から、エッチング面内の結晶粒の面方位は(111)面が最も多く、面方位のばらつきが小さいことが分かった。また実施例1と同様に、(111)面±20°が表れている金属粒子の数:N111、(100)面±20°が表れている金属粒子の数:N100、(110)面±20°が表れている金属粒子の数:N110の関係は、N111>N100>N110であった。
1,2 薄膜キャパシタ
11 下部電極
11a 下部電極の上面
11b 下部電極の下面
11c 下部電極の側面
11F 金属箔
11G 結晶粒子(金属粒子)
12 誘電体薄膜
12a 誘電体薄膜の上面
12h 誘電体薄膜の開口
13 上部電極
13L 上部電極層
13a シード層
13b 銅めっき層
13h 上部電極の分離溝
14 樹脂層
14a 上部樹脂層
14b 下部樹脂層
14h 樹脂層のコンタクトホール
14h 樹脂層のコンタクトホール
16 コンタクトプラグ

Claims (7)

  1. 下部電極と、
    前記下部電極の上面に形成された誘電体薄膜と、
    前記誘電体薄膜の上面に形成された上部電極と、
    前記下部電極の下面の全面を覆う下部樹脂層と、
    前記誘電体薄膜及び前記上部電極が積層された前記下部電極の前記上面を覆う上部樹脂層とを備え
    前記下部電極は多数の金属粒子を含む金属箔からなり、
    前記下部電極の前記下面は前記金属粒子の断面が表れたエッチング面であり、
    前記エッチング面において隣り合う前記金属粒子の高低差は1μm以上8μm以下であることを特徴とする薄膜キャパシタ。
  2. 前記上部電極の側面は、前記下部樹脂層又は前記上部樹脂層に覆われている、請求項1に記載の薄膜キャパシタ。
  3. 前記誘電体薄膜を貫通して前記下部電極の上面と接続されたコンタクトプラグと、
    前記上部樹脂層を貫通して前記コンタクトプラグの上面を露出させる第1のコンタクトホールと、
    前記上部樹脂層を貫通して前記上部電極の上面を露出させる第2のコンタクトホールとをさらに備える、請求項1又は2に記載の薄膜キャパシタ。
  4. 前記下部電極の側面は前記下面と共に前記金属粒子の断面が表れた前記エッチング面である、請求項1乃至3のいずれか一項に記載の薄膜キャパシタ。
  5. 前記エッチング面に表れている断面の結晶方位が(111)面±20°である金属粒子の数をN111、前記エッチング面に表れている断面の結晶方位が(100)面±20°である金属粒子の数をN100、前記エッチング面に表れている断面の結晶方位が(110)面±20°である金属粒子の数をN110とするとき、
    111>N100>N110
    の関係を有する、請求項1乃至4のいずれか一項に記載の薄膜キャパシタ。
  6. 前記金属粒子の平均粒径が10μm以上25μm以下である、請求項1乃至5のいずれか一項に記載の薄膜キャパシタ。
  7. 前記金属箔はNi箔であり、前記金属粒子はNi粒子である、請求項1乃至6のいずれか一項に記載の薄膜キャパシタ。
JP2018205685A 2018-10-31 2018-10-31 薄膜キャパシタ Active JP7192399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018205685A JP7192399B2 (ja) 2018-10-31 2018-10-31 薄膜キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018205685A JP7192399B2 (ja) 2018-10-31 2018-10-31 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JP2020072192A JP2020072192A (ja) 2020-05-07
JP7192399B2 true JP7192399B2 (ja) 2022-12-20

Family

ID=70548046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018205685A Active JP7192399B2 (ja) 2018-10-31 2018-10-31 薄膜キャパシタ

Country Status (1)

Country Link
JP (1) JP7192399B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398354B2 (en) * 2018-10-31 2022-07-26 Tdk Corporation Thin film capacitor, manufacturing method therefor, and substrate with built-in electronic component
AU2021257176A1 (en) 2020-04-14 2022-11-10 Nippon Chemiphar Co., Ltd. Sleep quality improver
US20230260713A1 (en) * 2020-06-29 2023-08-17 Tdk Corporation Thin film capacitor and electronic circuit substrate having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118902A1 (ja) 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ
WO2017026233A1 (ja) 2015-08-10 2017-02-16 株式会社村田製作所 コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015118902A1 (ja) 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ
WO2017026233A1 (ja) 2015-08-10 2017-02-16 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
JP2020072192A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
US11398354B2 (en) Thin film capacitor, manufacturing method therefor, and substrate with built-in electronic component
JP7192399B2 (ja) 薄膜キャパシタ
KR100187601B1 (ko) 반도체장치 및 그 제조방법
US20220277899A1 (en) Multi-layer ceramic electronic component
JP2782176B2 (ja) シリコンウエハー上に白金薄膜を形成する方法、その方法により製造されたシリコン基板及びその基板を利用した半導体素子の製造方法
US10475579B2 (en) Multi-layer ceramic capacitor and method of producing the same
US8218287B2 (en) Thin-film device
JP5487182B2 (ja) スパッタターゲット
JP2001284360A (ja) 半導体装置
WO2011114989A1 (ja) 薄膜の形成方法
JP7351176B2 (ja) 薄膜キャパシタ及びその製造方法並びに電子部品内蔵基板
EP2063441B1 (en) Capacitor and high frequency component
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP2664744B2 (ja) 窒化アルミニウム薄膜回路基板
JP5375582B2 (ja) 薄膜コンデンサの製造方法
US8149584B2 (en) Electronic component and electronic component module
JP6547435B2 (ja) 誘電体膜および誘電体素子
JP2008277425A (ja) コンデンサ
JPH03142883A (ja) 半導体装置及びその製造方法
JP5500784B2 (ja) 多層シリコン半導体ウェーハ及びその作製方法
JP3194118B2 (ja) 半導体装置及びその半導体装置に用いられる半導体部品の製造方法
WO2015190739A1 (ko) 수소 원자 또는 수소 이온을 함유하는 단결정 금속막 및 그 제조방법
JP2703276B2 (ja) 窒化アルミニウム薄膜回路基板
JP2007266434A (ja) 誘電体素子の製造方法
JP2012169480A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R150 Certificate of patent or registration of utility model

Ref document number: 7192399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150