JP5487182B2 - スパッタターゲット - Google Patents

スパッタターゲット Download PDF

Info

Publication number
JP5487182B2
JP5487182B2 JP2011227676A JP2011227676A JP5487182B2 JP 5487182 B2 JP5487182 B2 JP 5487182B2 JP 2011227676 A JP2011227676 A JP 2011227676A JP 2011227676 A JP2011227676 A JP 2011227676A JP 5487182 B2 JP5487182 B2 JP 5487182B2
Authority
JP
Japan
Prior art keywords
target
film
alloy
variation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011227676A
Other languages
English (en)
Other versions
JP2012072496A (ja
Inventor
幸伸 鈴木
隆 石上
泰郎 高阪
直美 藤岡
高志 渡辺
光一 渡邊
賢也 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011227676A priority Critical patent/JP5487182B2/ja
Publication of JP2012072496A publication Critical patent/JP2012072496A/ja
Application granted granted Critical
Publication of JP5487182B2 publication Critical patent/JP5487182B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体基板などに対するバリア材の形成に好適なスパッタターゲットに関する。
最近、記憶媒体として強誘電体薄膜を用いた記憶装置、いわゆる強誘電体メモリ（ＦＲＡＭ）の開発が盛んに行われている。強誘電体メモリは不揮発性であり、電源を落とした後も記憶容量が失われないという特徴を有する。さらに、強誘電体薄膜の膜厚が十分に薄い場合には、自発分極の反転が速く、ＤＲＡＭ並みの高速の書き込みおよび読み出しが可能である。1ビットのメモリセルを1つのトランジスタと1つの強誘電体キャパシタで作製することができることから、強誘電体メモリは大容量化にも適している。
強誘電体材料としては、主としてペロブスカイト型構造を有するジルコン酸チタン酸鉛（ＰｂＺｒＯ3とＰｂＴｉＯ3の固溶体（ＰＺＴ））が用いられている。しかし、ＰＺＴはキュリー温度が高い（300℃程度）、自発分極が大きいなどの特徴を有する反面、主成分であるＰｂの拡散および蒸発が比較的低い温度（500℃程度）で起こりやすいという問題を有しており、微細化には対応しにくいと言われている。ＰＺＴ以外ではチタン酸バリウム（ＢａＴｉＯ3（ＢＴＯ））が代表的な強誘電体として知られている。しかし、ＢＴＯはＰＺＴと比べて残留分極が小さく、しかもキュリー温度が低い（120℃程度）ために、残留分極の温度依存性が大きいなどの難点を有している。
これに対して、Ｐｔ／ＭｇＯ(100)基板上にＢＴＯをエピタキシャル成長させることによって、例えば膜厚60nmのＢＴＯ膜が200℃以上のキュリー温度を示すことが見出されている。さらに、Ｐｔやルテニウム酸ストロンチウム（ＳｒＲｕＯ3（ＳＲＯ））からなる下部電極上に、チタン酸バリウムストロンチウム（ＢａaＳｒ1-aＴｉＯ3（ＢＳＴＯ））をエピタキシャル成長させると、本来強誘電性を示さないはずの組成領域（a≦0.7）で強誘電性が発現することが確認されている。これはＢＳＴＯ結晶のｃ軸方向の格子が伸長することに由来する。
このようなＢａリッチのＢＳＴＯ膜は、強誘電キュリー温度が高温側にシフトするため、室温領域で大きな残留分極が得られ、かつ85℃程度まで温度を上げても十分大きな残留分極を保持することができる。従って、ＦＲＡＭの記憶媒体に好適な強誘電体膜を実現することが可能となる。一方、ＳｒリッチのＢＳＴＯを用いた場合には、多結晶膜でキャパシタを作製したときの誘電率の数倍（例えば800以上）に達する誘電率を有する薄膜キャパシタを得ることができる。このような誘電特性はＤＲＡＭに好適である。
上述したように、エピタキシャル成長させたＢＴＯ膜やＢＳＴＯ膜などを有する薄膜キャパシタを用いて、ＦＲＡＭやＤＲＡＭなどの半導体メモリを実用化することが期待されている。これらを実用化するにあたっては、スイッチ用トランジスタを形成した半導体基板とペロブスカイト型酸化物膜を用いたメモリセル（薄膜キャパシタ）とを組合せる必要がある。この際、薄膜キャパシタの下部電極や誘電体薄膜を構成するＰｔ、Ｒｕ、Ｓｒ、Ｂａなどの元素がトランジスタ中に拡散すると、スイッチング動作に悪影響を及ぼすという問題がある。
このようなことから、半導体基板との間には相互拡散を防ぐバリア膜を形成する必要がある。さらに、上述したようなエピタキシャル効果を得るためには、バリア膜自体を半導体基板上にエピタキシャル成長させる必要がある。このようなバリア膜としては、窒化チタン（ＴｉＮ）膜やＴｉＮと窒化アルミニウム（ＡｌＮ）との固溶体であるＴｉl-xＡｌxＮ（Ｔｉ−Ａｌ−Ｎ）膜を用いることが検討されている。
ＴｉＮはＡｌなどに対するバリア性が高く、通常のＳｉデバイスにおいてもバリアメタルとして利用されている。さらに、高融点の化合物（3000℃以上）であるために熱的安定性も高く、また比抵抗が多結晶膜で50μΩ・cm程度、エピタキシャル膜で18μΩ・cm程度と非常に低いことから、膜厚方向の電気特性を利用する場合にコンタクト抵抗が下げられるという利点がある。
しかしながら、薄膜キャパシタのバリア膜としてＴｉＮを用いた場合、素子製造工程中に例えば強誘電体膜の結晶制御のために実施される高温下（例えば600℃以上）でのアニールによって、ＴｉＮ膜上に酸素が拡散してＴｉＮ中の窒素（Ｎ）と酸素（Ｏ）が置換して酸化膜、つまりＴｉＯ2が形成されてしまう。ＰｔやＳＲＯなどからなる下部電極は、ＴｉＮ膜表面に生成するＴｉＯ2に基づいて体積が膨張したり、またＮ2ガスが発生することなどに起因して付着力が低下してしまう。その結果として、下部電極に剥がれが生じてしまうという問題がある。
一方、ＴｉＮにＡｌを添加してＴｉl-xＡｌxＮ（Ｔｉ−Ａｌ−Ｎ）膜とすることで耐酸化性を高めることができる。Ｔｉ−Ａｌ−Ｎ膜は、Ｔｉ1-xＡｌx合金（Ｔｉ−Ａｌ合金）ターゲットを用いて、アルゴン（Ａｒ）および窒素（Ｎ）雰囲気中で化相スパッタすることにより形成される。Ｔｉ−Ａｌ合金ターゲットに関して、例えば特開平6-322530号公報には高純度Ｔｉと高純度Ａｌとの拡散反応層のみで構成されたＴｉ−Ａｌ合金ターゲットが記載されている。
また、特開平8-134635号公報には、切削工具や摺動部品などの耐摩耗性や耐酸化性の向上を目的として、相対密度が99.0〜100％であり、かつ表面から底面まで連続した欠陥が無いＴｉ−Ａｌ合金ターゲット材が記載されている。特開2000-100755号公報には、Ｏを15〜900ppmの範囲で含有する半導体装置のバリア膜形成用Ｔｉ−Ａｌ合金ターゲットが記載されている。
さらに、特開2000-273623号公報にはＡｌを5〜65wt％含有し、Ｕ、Ｔｈなどの放射性元素が0.001ppm以下、Ｎａ、Ｋなどのアルカリ金属が0.1ppm以下、遷移金属であるＦeが10.0ppm以下、Ｎｉが5.0ppm以下、Ｃｏが2.0ppm以下、Ｃｒが2.Oppm以下であり、その不純物を含めて99.995％以上の純度を有するＴｉ−Ａｌ合金ターゲットが、特開2000-328242号公報にはＡｌを15〜40原子％、あるいはＡｌを55〜70原子％含有し、Ｔｉ3Ａｌ金属間化合物の面積率が30％以上である金属組織を有し、かつ径が0.1mm以上の欠陥が10個／100cm2以下であるＴｉ−Ａｌ合金ターゲットが記載されている。このように、各種のＴｉ−Ａｌ合金ターゲットが開発されている。
しかしながら、従来のＴｉ−Ａｌ合金ターゲットを化相スパッタすることにより得られたＴｉ−Ａｌ−Ｎ膜は、Ｓｉ基板に対するエピタキシャル成長性が低く、その結果としてＢＴＯ膜やＢＳＴＯ膜のエピタキシャル成長が阻害されるという問題がある。このようなＢＴＯ膜やＢＳＴＯ膜を使用したＦＲＡＭでは、残留分極などの強誘電特性を十分に得ることができず、ＦＲＡＭの特性や製造歩留りを低下させることになる。ＤＲＡＭに適用した場合においても、同様に特性や製造歩留りの低下を招くことになる。
さらに、従来のＴｉ−Ａｌ合金ターゲットを用いて、化相スパッタでＴｉ−Ａｌ−Ｎ膜を成膜した場合、スパッタ成膜中に突発的に巨大なダストが発生しやすく、その結果としてＦＲＡＭやＤＲＡＭの製造歩留りを低下させるという問題がある。このような問題は薄膜キャパシタのバリア膜としてＴｉ−Ａｌ−Ｎ膜を利用する場合に限らず、通常の半導体素子のバリア膜としてＴｉ−Ａｌ−Ｎ膜を使用した場合にも同様に問題となる。
上述したように、Ｔｉ−Ａｌ−Ｎ膜は本質的には耐酸化性に優れるという特性を有しているものの、その形成に使用するＴｉ1-xＡｌx合金ターゲットの組成や性状などについては必ずしも十分に検討されているとは言えない。このため、Ｓｉ基板に対するＴｉ−Ａｌ−Ｎ膜のエピタキシャル成長性が低下したり、さらには巨大ダストが突発的に発生するというような問題などを招いている。
本発明の目的は、バリア膜としての特性や品質に優れるＴｉ−Ａｌ−Ｎ膜を再現性よく形成することを可能にしたスパッタターゲットを提供することにある。より具体的には、Ｔｉ−Ａｌ−Ｎ膜を再現性よくエピタキシャル成長させることを可能にしたスパッタターゲット、またダストの発生を抑制することを可能にしたスパッタターゲットを提供することを目的としている。
本発明者等は上記した課題を解決するために、Ｔｉ−Ａｌ合金ターゲット中のＡｌ組成や結晶粒径などがＴｉ−Ａｌ−Ｎ膜に及ぼす影響について検討した結果、まずＴｉ−Ａｌ合金中のＡｌをＴｉ中に固溶させるか、あるいはＴｉとの金属間化合物として存在させて、均一な合金組織（ターゲット組織）を得ることによって、Ｔｉ−Ａｌ−Ｎ膜のエピタキシャル成長性を高めることができると共に、ダストの発生も抑制することが可能であることを見出した。
特に、Ｔｉ−Ａｌ−Ｎ膜のエピタキシャル成長性については、ターゲット全体としてのＡｌ含有量のバラツキを低減することによって、エピタキシャル成長性が大幅に向上することを見出した。言い換えると、Ａｌの偏析を低減することによって、Ｔｉ−Ａｌ−Ｎ膜のエピタキシャル成長性が向上する。一方、ダストの発生については、ターゲット全体としての結晶粒径のバラツキを低減することによって、ダストの発生が大幅に減少することを見出した。
本発明はこのような知見に基づいてなされたものである。
本発明の第２のスパッタターゲットは、Ａｌを１〜３０原子％の範囲で含有するＴｉ−Ａｌ合金により構成されたスパッタターゲットであって、前記Ｔｉ−Ａｌ合金中のＡｌは、Ｔｉ中に固溶した状態、およびＴｉと金属間化合物を形成した状態の少なくとも一方の状態で存在しており、かつ前記Ｔｉ−Ａｌ合金の平均結晶粒径が５００μｍ以下であると共に、ターゲット全体としての結晶粒径のバラツキが３０％以内、前記Ｔｉ−Ａｌ合金の平均酸素含有量が１０７０ｐｐｍｗ以下であることを特徴としている。ここで、ターゲット全体としての結晶粒径のバラツキは、ターゲットの中心部と、前記中心部を通り円周を均等に分割した２本の直線上の各外周近傍位置およびその１／２の距離の各位置との合計９箇所から試験片を採取し、各試験片について平均結晶粒径を１０回測定し、この１０回の測定値の平均値を各試験片の結晶粒径としたとき、これらの結晶粒径の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×１００の式に基づいて求められる。
本発明によれば、バリア膜としての特性や品質に優れるＴｉ−Ａｌ−Ｎ膜を再現性よく形成することを可能にしたスパッタターゲットを提供することができる。
本発明の一実施形態による電子部品の概略構造を示す断面図である。
以下、本発明を実施するための形態について説明する。
本発明のスパッタターゲットはＴｉ−Ａｌ合金からなり、例えばＴｉ−Ａｌ−Ｎ膜の形成に用いられるものである。Ｔｉ−Ａｌ合金中のＡｌは、Ｔｉ中に固溶させるか、あるいはＴｉとの金属間化合物として存在させたものである。ＴｉとＡｌとの金属間化合物としては、ＴｉＡｌ、ＴｉＡｌ3、ＴｉＡｌ2、Ｔｉ3Ａｌなどが挙げられる。
このように、Ａｌを固溶相や金属間化合物相として存在させることによって、均一な合金組織を得ることができる。すなわち、スパッタターゲットの組織を、均一なＴｉとＡｌの固溶体組織、均一なＴｉとＡｌの金属間化合物組織、あるいは均一な固溶体と金属間化合物との混合組織とすることができる。これらの均一なターゲット組織を得ることによって、Ｔｉ−Ａｌ−Ｎ膜のエピタキシャル成長性が向上する。
これに対して、Ｔｉ−Ａｌ合金（スパッタターゲット）中にＡｌが単相として析出したり、またＡｌの偏析が生じていたりすると、エピタキシャル成長を妨げることになる。Ａｌは固溶限まではＴｉ中に固溶し、それを超えた分はＴｉとの金属間化合物として存在するが、Ａｌ組成や製造方法によってはＡｌの偏析が生じるおそれが大きい。本発明ではＡｌの析出や偏析を防止している。
ここで、Ｔｉ−Ａｌ合金ターゲット中のＡｌが固溶相または金属間化合物相として存在することは、Ｘ線回折により確認することができる。すなわち、Ｔｉ−Ａｌ合金ターゲットの任意の位置から試験片を採取した後、表面を＃1000まで研磨し、さらにバフ研磨する。このような試験片のＸ線回折パターンにおいて、実質的にＴｉのピークとＴｉ−Ａｌ金属間化合物（ＴｉＡｌ、ＴｉＡｌ3、ＴｉＡｌ2など）のピークのみであればよい。言い換えると、Ａｌのピークが実質的に現れなければ、Ａｌは固溶相および金属間化合物相の少なくとも一方として存在していることが確認される。
なお、Ｘ線回折パターンにおける有効ピークは最大強度ピークの1/20以上の強度比を有するものとする。Ｘ線回折の測定条件は、Ｘ線：Ｃｕ，Ｋ−α1、電圧：50kV、電流：100mA、縦型ゴニオメータ、発散スリット：1deg、散乱スリット：1deg、受光スリット：0.15mm、走査モード：連続、スキャンスピード：5°/min、スキャンステップ：0.05°である。
本発明のスパッタターゲットを構成するＴｉ−Ａｌ合金は、Ａｌを1〜30原子％の範囲で含有することが好ましい。Ｔｉ−Ａｌ合金ターゲット中のＡｌ量が30原子％を超えると、本来Ｔｉ中に固溶する、もしくはＴｉと金属間化合物を形成するはずのＡｌが単相として析出するおそれが大きくなる。すなわち、Ａｌの偏析が生じやすくなる。Ａｌが単相として析出すると、Ｔｉ−Ａｌ合金ターゲットを用いてＴｉ−Ａｌ−Ｎ膜などをスパッタ成膜した際に、そのエピタキシャル成長性が低下する。さらに、Ｔｉ−Ａｌ−Ｎ膜の抵抗率なども増加し、バリア膜としての特性低下を招くことになる。
Ｔｉ−Ａｌ合金ターゲット中のＡｌ量を30原子％以下とすることで、ターゲット組織を均一なＴｉとＡｌとの固溶体組織、均一なＴｉとＡｌとの金属間化合物組織、あるいは均一な固溶体と金属間化合物との混合組織とするができる。このような均一なターゲット組織とすることによって、得られるＴｉ−Ａｌ−Ｎ膜の膜組織についても、均一なＴｉＮとＡｌとの固溶体組織、もしくはＴｉＮとＡｌＮとの固溶体組織とするができる。
一方、Ｔｉ−Ａｌ合金ターゲット中のＡｌ量が1原子％未満であると、本来の耐酸化性の向上効果を十分に得ることができない。例えば、Ａｌ組成が1原子％未満のＴｉ−Ａｌ合金ターゲットを用いて形成したＴｉ−Ａｌ−Ｎ膜は酸化が進行しやすく、その上に形成した膜との付着力が低下して剥がれなどが生じやすくなる。例えば、Ｔｉ−Ａｌ−Ｎ膜と薄膜キャパシタの下部電極との付着力が低下する。
さらに、Ｔｉ−Ａｌ−Ｎ膜中のＡｌは膜自体の耐酸化性を高めるだけでなく、酸素のトラップ材としても機能する。例えば、Ｔｉ−Ａｌ−Ｎ膜上にＳＲＯなどの導電性酸化物からなる電極膜を形成した場合、この導電性酸化物中の酸素が半導体基板などの成膜基板中に拡散することが抑制される。このような点からも、Ｔｉ−Ａｌ合金ターゲット中のＡｌ量は1原子％以上とすることが好ましい。
本発明のスパッタターゲットを構成するＴｉ−Ａｌ合金のＡｌ含有量（Ａｌ組成）は、バリア膜自体の酸化をより良好に抑制し、かつ得られる膜のエピタキシャル成長性を一層高める上で、1〜20原子％の範囲とすることがより好ましい。さらに、Ａｌ組成は5〜15原子％の範囲とすることが望ましい。
さらに、本発明のスパッタターゲットにおいては、Ｔｉ中に固溶させるか、あるいはＴｉとの金属間化合物とした存在させたＡｌ含有量のターゲット全体としてのバラツキを10％以内としている。ターゲット全体のＡｌ含有量のバラツキを低く抑えることによって、平滑なエピタキシャル成長膜を再現性よく得ることが可能となる。Ａｌ含有量のバラツキが10％を超えると、得られる膜のＡｌ組成が部分的に異なることから、例えばＴｉ−Ａｌ−Ｎの結晶成長性に差が生じ、膜全体としてのエピタキシャル成長性が低下することになる。ターゲット全体のＡｌ含有量のバラツキは5％以内とすることがより好ましく、さらに好ましくは1％以内である。
ここで、ターゲット全体としてのＡｌ含有量のバラツキは、以下のようにして求めた値を指すものとする。すなわち、ターゲットが円盤状の場合、ターゲットの中心部と、中心部を通り円周を均等に分割した2本の直線上の外周から10％の各位置（中心部を入れて合計5箇所）からそれぞれ試験片を採取し、これら5点の試験片のＡｌ含有量をそれぞれ10回測定し、この10回の測定値の平均値を各試験片のＡｌ含有量とする。そして、これらの測定値の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて、本発明で規定するバラツキ［％］を求めるものとする。Ａｌ含有量は通常使用されている誘電結合プラズマ発光分光法により測定した値とする。
本発明のスパッタターゲットは、高純度のＴｉ−Ａｌ合金で構成することが好ましい。Ｔｉ−Ａｌ合金に含まれる不純物のうち、特に酸素は得られるＴｉ−Ａｌ−Ｎ膜のエピタキシャル成長性を低下させるため、Ｔｉ−Ａｌ合金の平均酸素含有量は900ppm以下とすることが好ましい。さらに、酸素は得られるＴｉ−Ａｌ−Ｎ膜の酸化を促進し、その上に形成される膜（例えば薄膜キャパシタの下部電極）の付着力を低下させる。このような点からもＴｉ−Ａｌ合金の平均酸素含有量は900ppm以下とすることが好ましい。
ただし、Ｔｉ−Ａｌ合金ターゲットから完全に酸素を除去してしまうと、得られるＴｉ−Ａｌ−Ｎ膜のバリア性が低下するおそれがあることから、微量の酸素を含んでいることが好ましい。具体的には、Ｔｉ−Ａｌ合金ターゲットは10〜500ppmの範囲の酸素を含むことが好ましい。より好ましい酸素含有量は50〜400ppmの範囲である。このような量の酸素はＴｉ−Ａｌ−Ｎ膜のバリア性に対して有効に機能する。
Ｔｉ−Ａｌ合金ターゲット中の酸素含有量のバラツキは、ターゲット全体として30％以内とすることが好ましい。ターゲット全体の酸素含有量のバラツキを低く抑えることによって、それを用いて形成したＴｉ−Ａｌ−Ｎ膜のエピタキシャル成長性や耐酸化性などを全体的に再現性よく向上させることができる。さらに、得られるＴｉ−Ａｌ−Ｎ膜のバリア性を均質化することができる。ターゲット全体の酸素含有量のバラツキは、前述したＡｌ含有量のバラツキと同様にして求めるものとする。酸素含有量は通常使用されている不活性ガス融解赤外線吸収法により測定した値とする。
なお、本発明のスパッタターゲット（Ｔｉ−Ａｌ合金ターゲット）中の酸素以外の不純物元素については、一般的な高純度金属材のレベル程度であれは多少含んでいてもよい。ただし、酸素と同様にエピタキシャル成長性の向上などを図る上で、他の不純物元素量についても低減することが好ましい。
本発明のスパッタターゲットにおいて、Ｔｉ−Ａｌ合金を構成している結晶粒の平均粒径（平均結晶粒径）は500μm以下であることが好ましい。さらに、ターゲット全体としての結晶粒径のバラツキは30％以内であることが好ましい。Ｔｉ−Ａｌ合金ターゲットを構成する結晶粒を比較的微細化し、かつターゲット全体としての結晶粒径のバラツキを低減することによって、ダストの発生を抑制することができる。
ターゲットの結晶粒径とダストとの関係は数多く報告されている。通常、ダストと呼ばれているものは、スパッタリングにより飛散した粒子がスパッタ装置内に配置された防着板やターゲットの非エロージョン領域に付着し、これらが剥離して生じるフレーク状ものや、結晶粒間のギャップに生じた電位差により異常放電が発生し、これに基づいて生じるスプラッシュと呼ばれる溶融粒子などである。いずれにしても、通常は大きさが0.2〜0.3μm程度のものを指している。
しかし、従来のＴｉ−Ａｌ合金ターゲットから突発的に発生するダストは、大きさが1μm以上とこれまでのダストと比較して大きい。また、形状も岩石のような塊状である。この塊状のダストは、結晶粒の一部もしくは結晶粒自体がスパッタリングにより抽出されたようなモードになっている。そして、ターゲット全体としての結晶粒径にバラツキが生じていると、このような巨大なダストの発生率が増大する。
これに対して、Ｔｉ−Ａｌ合金ターゲットの平均結晶粒径を500μm以下とすると共に、ターゲット全体としての結晶粒径のバラツキを30％以内とすることによって、熱応力などの影響による結晶粒の一部もしくは結晶粒自体の飛散を抑えることが可能となる。その結果として、巨大ダストの発生が抑制され、Ｔｉ−Ａｌ−Ｎ膜の歩留りを大幅に向上させることができる。
Ｔｉ−Ａｌ合金ターゲットの結晶粒径は300μm以下がより好ましく、さらに好ましくは200μm以下である。また、ターゲット全体としての結晶粒径のバラツキは15％以内とすることがより好ましく、さらに好ましくは10％以内である。なお、前述したように、ＡｌをＴｉ中に固溶させた均一な固溶体組織やＴｉとＡｌの均一な金属間化合物組織も、巨大ダストの抑制に効果を及ぼしている。
ここで、Ｔｉ−Ａｌ合金ターゲットの平均結晶粒径は、以下のようにして求めた値とする。まず、スパッタターゲットの表面から試験片を採取し、試験片の表面をＨＦ：ＨＮＯ3：Ｈ2Ｏ＝2:2:1のエッチング液でエッチングした後、光学顕微鏡で組織観察を行う。光学顕微鏡の測定視野または写真上に面積が既知の円（直径79.8mm）を描き、円内に完全に含まれる結晶粒の個数（個数Ａ）と、円周により切断される結晶粒の個数（個数Ｂ）とを数える。測定倍率は円の中に完全に含まれる結晶粒の個数が30個以上となるように設定する。結晶粒の個数Ｂは1/2に換算して、円内の結晶粒の総数ｎは個数Ａ＋個数Ｂ/2とする。この円内の結晶粒の総数ｎと測定倍率Ｍと円の面積Ａ（mm2）とから、
ｄ＝（Ａ／ｎ）1/2／Ｍ
の式に基づいて、平均結晶粒径ｄ（mm）を算出する。
ターゲット全体としての結晶粒径のバラツキは、ターゲットの中心部と、中心部を通り円周を均等に分割した2本の直線上の各外周近傍位置およびその1/2の距離の各位置（中心部を入れて合計9箇所）からそれぞれ試験片を採取し、これら9点の試験片それぞれの平均結晶粒径を上記した方法で10回測定し、この10回の測定値の平均値を各試験片の結晶粒径とする。そして、これらの測定値の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて、本発明で規定する結晶粒径のバラツキ［％］を求めるものとする。なお、試験片の形状は長さ10mm、幅10mmとする。
本発明のスパッタターゲットの製造方法は、特に限定されるものではないが、以下に示すような溶解法を適用して作製することが好ましく、さらには各溶解法の種々の条件を制御してＡｌ含有量のバラツキを低減させることが好ましい。
まず、4N程度の高純度のＴｉおよびＡｌを用意し、これらをアーク溶解法、電子ビーム（ＥＢ）溶解法、コールドウォール溶解法などの方法で溶解して、Ｔｉ−Ａｌ合金インゴットを作製する。これら溶解法のうち、特にコールドウォール溶解法を適用することが好ましい。コールドウォール溶解法によれば、その溶解条件を制御することによって、Ａｌの偏析を抑えて均一な合金組織を再現性よく得ることができる。コールドウォール溶解法は、不純物元素の減少およびそのバラツキの低減に対しても効果を発揮する。
コールドウォール溶解法を適用する際の具体的な条件としては、まず溶解開始前の圧力を1×10-6Pa程度（1×10-4〜1×10-7Pa）とし、溶解前に脱ガス処理（ベーキング）を2回程度実施する。溶解開始時には圧力を1×10-5Pa程度（1×10-4〜1×10-6Pa）とし、溶解中の圧力は1×10-4Pa程度（1×10-3〜1×10-5Pa）とする。溶解開始時の電力は5kW程度とし、溶解時の最大圧力は230kW程度に設定する。溶解時間は40分程度とすることが好ましい。
さらに、コールドウォール溶解を実施した後に、Ａｌ含有量のバラツキを低減するために、Ｔｉ−Ａｌ合金の融点の80〜90％の範囲の温度で溶体化処理を行うことが好ましい。溶体化処理は1×10-1Pa以下の真空中またはＡｒ雰囲気中で24時間以上実施することが好ましい。このような溶体化処理はＡｌ含有量のバラツキの抑制に限らず、酸素含有量のバラツキの低減、結晶粒径の微細化や平均化に対しても効果を示すものである。
ここで、溶体化処理温度があまり高すぎると、結晶粒の成長が急激に起こるために割れが生じやすくなる。一方、溶体化処理温度があまり低すぎると、Ａｌの分散効果を十分に得ることができない。このようなことから、溶体化処理温度はＴｉ−Ａｌ合金の融点の80〜90％の範囲の温度とすることが好ましい。より好ましい温度は融点の85〜90％の範囲である。また、溶体化処理時の真空度が不十分であるとＴｉ−Ａｌ合金が酸化しやすくなるため、その際の圧力は1×10-1Pa以下とする。さらに、溶体化処理の時間があまり短いとＡｌの分散効果が不十分となるため、その時間は24時間以上とすることが好ましい。
なお、アーク溶解法やＥＢ溶解法では、Ａｌの偏析が発生するおそれが大きいため、複数回（例えば2〜3回）溶解を実施することが好ましい。このように、アーク溶解やＥＢ溶解を複数回実施することによって、Ａｌの偏析を減少させることができる。
次に、得られたインゴットに対して、必要に応じて鍛造や圧延などの塑性加工を施す。この際の加工率は例えば60〜95％とする。このような塑性加工によれば、インゴットに適当量の熱エネルギーを与えることができ、そのエネルギーによってＡｌや酸素の均質化を図ることができる。加工率があまり高いと、加工時に割れが発生しやすくなる。逆に、加工率があまり低いと、後工程での再結晶化が不十分となる。このようなことから、塑性加工時の加工率は60〜95％の範囲とすることが好ましい。より好ましい加工率は70〜90％の範囲であり、さらに好ましくは80〜90％の範囲である。
この後、Ｔｉ−Ａｌ合金素材を900〜1200℃の温度でアニールして再結晶化させる。再結晶化の条件を調整することによって、平均結晶粒径やそのバラツキを本発明の範囲内に制御することができる。アニール温度があまり高いと、再結晶粒の粒径が大きくなりすぎる。逆に、アニール温度があまり低いと、再結晶化が不十分となる。従って、アニール温度は900〜1200℃の範囲とすることが好ましい。より好ましいアニール温度は950〜1150℃の範囲であり、さらに好ましくは1000〜1100℃の範囲である。
上述した溶解法により得られるＴｉ−Ａｌ合金からなるターゲット素材を所望のターゲット形状に機械加工し、例えばＡｌやＣｕからなるバッキングプレートと接合することによって、目的とするスパッタターゲットが得られる。バッキングプレートとの接合には拡散接合、あるいはＩｎ、ＺｎおよびＳｎの少なくとも1種、あるいはそれらを含むろう材を用いたろう付け接合などを採用することができる。また、別個のバッキングプレートを使用するのではなく、スパッタターゲットの作製時にバッキングプレート形状を同時に形成した一体型のスパッタターゲットであってもよい。
本発明のバリア膜は、上述した本発明のスパッタターゲット（Ｔｉ−Ａｌ合金ターゲット）を用いて、例えばＡｒとＮ2の混合ガスによる化相スパッタにより成膜したＴｉ−Ａｌ−Ｎ膜（Ｔｉ1-xＡｌxＮ膜(0.01≦ｘ≦0.3)）を具備するものである。このようにして得られるＴｉ−Ａｌ−Ｎ膜は、Ｓｉ基板などの半導体基板に対するエピタキシャル成長性に優れ、バリア膜として良好な特性を有すると共に、ダストの発生数も大幅に低減されたものである。本発明のＴｉ−Ａｌ合金ターゲットを用いることによって、特性および品質に優れるバリア膜（Ｔｉ−Ａｌ−Ｎ膜）を歩留りよく得ることができる。
本発明のＴｉ−Ａｌ−Ｎ膜は、例えばＳｒやＢａなどをはじめとする各種元素に対するバリア性に優れ、かつ抵抗率が200μΩ・cm以下というような低抵抗を有する。従って、このようなＴｉ−Ａｌ−Ｎ膜を半導体基板と各種素子とのバリア膜として用いることによって、半導体基板と素子構成層との間の相互拡散を良好に抑制することができる。さらに、高温アニール（例えば600℃以上）によるＴｉ−Ａｌ−Ｎ膜の酸化を防ぐことができるため、Ｔｉ−Ａｌ−Ｎ膜と素子構成層との界面での付着力の低下を抑制することが可能となる。すなわち、Ｔｉ−Ａｌ−Ｎ膜上の素子構成層の剥がれなどを抑制することができる。さらに、素子構成層のエピタキシャル成長を阻害することがないため、素子構成層の特性向上を図ることができる。
上述したＴｉ−Ａｌ−Ｎ膜は、半導体基板に対するバリア材として好適である。このような本発明のバリア膜は、各種の電子部品に使用することができる。具体的には、スイッチ用トランジスタを形成した半導体基板と、ペロブスカイト型酸化物からなる誘電体薄膜を用いた薄膜キャパシタ（メモリセル）とを組合せた、ＦＲＡＭやＤＲＡＭなどの半導体メモリに対して、本発明のバリア膜は効果的に使用される。
図１は本発明の電子部品の一実施形態としての半導体メモリのキャパシタ部分を模式的に示す断面図である。同図において、１は図示を省略したスイッチ用トランジスタが形成された半導体基板（Ｓｉ基板）である。この半導体基板１上にはバリア膜２として、上述した本発明のＴｉ−Ａｌ−Ｎ膜（Ｔｉ1-xＡｌxＮ膜(0.01≦ｘ＜0.3)）が形成されており、さらにその上に薄膜キャパシタ３が形成されている。
薄膜キャパシタ３は、バリア膜２上に順に形成された、下部電極４、誘電体薄膜５および上部電極６を有している。下部電極４には、Ｐｔ、Ａｕ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｅ、Ｒｕなどの貴金属、およびそれらの合金（Ｐｔ−ＲｈやＰｔ−Ｒｕなど）、あるいはＳｒＲｕＯ3、ＣａＲｕＯ3、ＢａＲｕＯ3およびこれらの固溶系（例えば（Ｂａ，Ｓｒ）ＲｕＯ3や（Ｓｒ，Ｃａ）ＲｕＯ3）などの導電性ペロブスカイト型酸化物などが使用される。上部電極６の構成材料は特に限定されるものではないが、下部電極４と同様な貴金属（合金を含む）や導電性ペロブスカイト型酸化物などを使用することが好ましい。
誘電体薄膜５としては、ペロブスカイト型結晶構造を有する誘電体材料が好適である。このような誘電体材料としては、ＡＢＯ3で表されるペロブスカイト型酸化物が挙げられる。特に、チタン酸バリウム（ＢａＴｉＯ3（ＢＴＯ））を主成分とし、そのＡサイト元素（Ｂａ）の一部をＳｒやＣａなどの元素で置換したり、またＢサイト元素（Ｔｉ）の一部をＺｒ、Ｈｆ、Ｓｎなどの元素で置換したペロブスカイト型酸化物（ＢＳＴＯなど）が好ましく用いられる。
ＢＴＯを主成分とするペロブスカイト型酸化物は、Ｂサイト元素やＡサイト元素の置換量、さらには格子歪に基づく歪量によって、強誘電体もしくは常誘電体となる。従って、ペロブスカイト型酸化物の組成や歪量を適宜設定することによって、薄膜キャパシタ３の使用目的に応じた誘電体薄膜５を得ることができる。例えば、ＢａaＳｒ1-aＴｉＯ3（ＢＳＴＯ）の場合、Ｂａのモル分率ａが0.3〜1の範囲であると強誘電性を示す。一方、Ｂａのモル分率ａが0〜0.3の範囲であると常誘電性を示す。これらはＢサイト元素の置換量によっても変化する。
なお、誘電体薄膜５にはＢＴＯやＢＳＴＯ以外のペロブスカイト型酸化物、例えばＳｒＴｉＯ3、ＣａＴｉＯ3、ＢａＳｎＯ3、ＢａＺｒＯ3などの単純ペロブスカイト型酸化物、Ｂａ（Ｍｇ1/3Ｎｂ2/3）Ｏ3、Ｂａ（Ｍｇ1/3Ｔａ2/3）Ｏ3などの複合ペロブスカイト型酸化物、およびこれらの固溶系などを適用することも可能である。ペロブスカイト型酸化物の組成については、化学量論比からの多少のずれは許容されることは言うまでもない。
このような半導体メモリにおいては、バリア特性および耐酸化性に優れるＴｉ−Ａｌ−Ｎ膜からなるバリア膜２によって、半導体基板１上にその特性を低下させることなく薄膜キャパシタ３を良好に形成することが可能となる。特に、薄膜キャパシタ３の下部電極４とバリア膜２との間の剥離などを良好に抑制することができる。バリア層２の膜厚は、拡散防止効果が得られる範囲内で薄い方がよく、具体的には10〜50nmの範囲とすることが好ましい。
さらに、バリア膜２としてのＴｉ−Ａｌ−Ｎ膜はエピタキシャル成長膜であり、その上の下部電極４および誘電体薄膜５のエピタキシャル成長を促進するため、例えばエピタキシャル成長時に導入される歪により誘起された強誘電特性や高誘電特性を利用した薄膜キャパシタを、半導体基板１上に良好な膜質で作製することが可能となる。従って、このような薄膜キャパシタとトランジスタとを半導体基板上に高度に集積することによって、実用性が高くかつ信頼性の高いＦＲＡＭやＤＲＡＭなどの半導体メモリを高歩留りで作製することができる。
次に、本発明の具体的な実施例について説明する。
実施例１
高純度のＴｉ片とＡｌ片をコールドウォール溶解法で溶解して、表１に示すＡｌ含有量を有する各合金インゴット（直径105mm）をそれぞれ作製した。コールドウォール溶解工程は、まず溶解開始前の圧力を1×10-6Paとし、溶解前に脱ガス処理（ベーキング）を2回実施した。溶解開始時に圧力を1×10-5Paに調整し、溶解中の圧力は1×10-4Paとした。溶解開始時の電力は5kWとし、溶解時の最大圧力は230kWとした。溶解時間は40分に設定した。このようなコールドウォール溶解により得られた各合金インゴットに、表１に示す温度と時間で溶体化処理を施した。
次に、上記した各合金インゴットに対して、表１に示す加工率で1000℃にて熱間圧延を施した後、900℃で1時間アニールして再結晶化させた。再結晶化後の各合金素材を研削、研磨した後、Ａｌ製バッキングプレートとホットプレスにより拡散接合し、さらに機械加工を施すことによって、直径320mm×厚さ10mmのＴｉ−Ａｌ合金ターゲットをそれぞれ作製した。
このようにして得た各Ｔｉ−Ａｌ合金ターゲットのＸ線回折を実施したところ、いずれのＸ線回折パターンにもＴｉピークとＴｉ−Ａｌ金属間化合物のピークしか出現していないことを確認した。すなわち、各Ｔｉ−Ａｌ合金ターゲットは、Ｔｉ−Ａｌ固溶体とＴｉ−Ａｌ金属間化合物組織とからなる均一な組織を有していた。さらに、これら各Ｔｉ−Ａｌ合金ターゲットのＡｌ含有量のバラツキ、平均酸素含有量、酸素含有量のバラツキを、前述した方法にしたがってそれぞれ測定した。これらの測定結果を表１に示す。
Figure 0005487182
実施例２
高純度のＴｉとＡｌ片をアーク溶解法で溶解して、表２に示すＡｌ含有量を有する各合金インゴット（直径105mm）をそれぞれ作製した。アーク溶解は、まず6.65×10-3Paまで真空引きし、Ａｒを1.9×104Paまで導入した後、出力150kWで実施した。アーク溶解の回数はそれぞれ表２に示した通りである。次いで、アーク溶解により得られた各合金インゴットに対して、表２に示す温度で30時間の溶体化処理を施した。これらの合金素材に1000℃で熱間圧延を施した後、実施例１と同様にして、直径320mm×厚さ10mmのＴｉ−Ａｌ合金ターゲットをそれぞれ作製した。
このようにして得た各Ｔｉ−Ａｌ合金ターゲットのＸ線回折を実施したところ、いずれのＸ線回折パターンにもＴｉピークとＴｉ−Ａｌ金属間化合物のピークしか出現していないことを確認した。すなわち、各Ｔｉ−Ａｌ合金ターゲットは、Ｔｉ−Ａｌ固溶体とＴｉ−Ａｌ金属間化合物組織とからなる均一な組織を有していた。さらに、これら各Ｔｉ−Ａｌ合金ターゲットのＡｌ含有量のバラツキ、平均酸素含有量、酸素含有量のバラツキを、前述した方法にしたがってそれぞれ測定した。これらの測定結果を表２に示す。
Figure 0005487182
実施例３
高純度のＴｉとＡｌ片をＥＢ溶解法で溶解（真空度1.33×103Pa、出力80kW）して、表３に示すＡｌ含有量を有する各合金インゴット（直径105mm）をそれぞれ作製した。ＥＢ溶解の回数は表３に示す通りである。次いで、ＥＢ溶解により得られた各合金インゴットに、表３に示す温度で30時間の溶体化処理を施した。これら各合金素材に対して1000℃で熱間圧延を施した後、実施例１と同様にして、直径320mm×厚さ10mmのＴｉ−Ａｌ合金ターゲットをそれぞれ作製した。
このようにして得た各Ｔｉ−Ａｌ合金ターゲットのＸ線回折を実施したところ、いずれのＸ線回折パターンにもＴｉピークとＴｉ−Ａｌ金属間化合物のピークしか出現していないことを確認した。すなわち、各Ｔｉ−Ａｌ合金ターゲットは、Ｔｉ−Ａｌ固溶体とＴｉ−Ａｌ金属間化合物組織とからなる均一な組織を有していた。さらに、これら各Ｔｉ−Ａｌ合金ターゲットのＡｌ含有量のバラツキ、平均酸素含有量、酸素含有量のバラツキを、前述した方法にしたがってそれぞれ測定した。これらの測定結果を表３に示す。
Figure 0005487182
比較例１〜４
本発明との比較例１として、緻密化焼結したＴｉ−Ａｌ合金素材（焼結体）を用いる以外は、実施例１と同様にしてＴｉ−Ａｌ合金ターゲット作製した。比較例２および比較例３として、アーク溶解またはＥＢ溶解の回数をそれぞれ1回とする以外は、実施例２の試料No.13および実施例３の試料No.3と同様にして、Ｔｉ−Ａｌ合金ターゲットをそれぞれ作製した。
さらに比較例４として、コールドウォール法で溶体化処理を行わない以外は、実施例１の試料No.9と同様にしてＴｉ−Ａｌ合金ターゲットを作製した。これら比較例１〜４による各Ｔｉ−Ａｌ合金ターゲットのＡｌ含有量のバラツキ、平均酸素量、酸素量のバラツキを、前述した方法にしたがってそれぞれ測定した。これらの測定結果を表４に示す。
Figure 0005487182
次に、上述した実施例１〜３および比較例１〜３の各Ｔｉ−Ａｌ合金ターゲットを用いて、Ｓｉ(100)基板上に化相スパッタによりＴｉ−Ａｌ−Ｎ膜を10〜100nm程度の厚さで成膜した。スパッタガスにはＮ2とＡｒの混合ガス（Ｎ2＝3sccm，Ａｒ＝30sccm）を用い、基板温度は600℃とした。Ｓｉ(100)基板には、1％ＨＦ溶液で3分間表面エッチングを行い、超純水にて30分リンスオフしたものを用いた。Ｔｉ−Ａｌ−Ｎ膜を成膜したＳｉ基板の枚数はそれぞれ500枚とした。
このようにして成膜した各Ｔｉ−Ａｌ−Ｎ膜の結晶性を真空チャンバ内に装備したＲＨＥＥＤ（Reflection High Energy Electron Diffrection：反射高速電子回折）により確認した。すなわち、ＲＨＥＥＤの回折パターンからエピタキシャル膜かそうでないかを判定した。各例でそれぞれ成膜した500枚のＳｉ基板について、各Ｔｉ−Ａｌ−Ｎ膜がエピタキシャルしているかどうかを観察した。その結果を表５にまとめて示す。表５の値は500枚中のエピタキシャル成長した枚数をパーセント（％）で表したものである。
次に、上述した各Ｔｉ−Ａｌ−Ｎ膜をバリア膜として、その上にそれぞれＰｔ膜をＲＦマグネトロンスパッタ（基板温度500℃）により形成して下部電極とした。Ｐｔ膜の厚さは約100nmとした。さらに、その上に誘電体膜としてＢａＴｉＯ3膜（膜厚約200nm）をＲＦマグネトロンスパッタにより形成した。この際、基板温度は600℃、スパッタガスはＯ2 100％で行った。
各ＢａＴｉＯ3膜がエピタキシャルしているかどうかを、Ｔｉ−Ａｌ−Ｎ膜と同様にして観察した。その結果を表５に併せて示す。表５の値は500枚中のエピタキシャル成長した枚数をパーセント（％）で表したものである。さらに、リフトオフを用いたＲＦマグネトロンスパッタにより、室温にて上部電極としてＰｔ膜を形成することによって、ＦＲＡＭ用の薄膜キャパシタを作製した。

Figure 0005487182
表５から明らかのように、実施例１〜３による各スパッタターゲットを用いて成膜したＴｉ−Ａｌ−Ｎ膜は、いずれもエピタキシャル成長性に優れ、それに基づいてＢａＴｉＯ3膜についても良好にエピタキシャル成長させることが可能であることが分かる。さらに、実施例１〜３による各ＢａＴｉＯ3膜はいずれも良好な残留分極を有していることが確認された。
実施例４
高純度のＴｉとＡｌ片をコールドウォール溶解法で溶解して、Ａｌ含有量が9原子％の合金インゴット（直径75〜105mm）を複数作製した。次に、これら合金インゴットに対して1000℃で熱間圧延（加工率80％）を施した後、表２に示す温度でそれぞれ1時間のアニール処理を施して再結晶化させた。
これら各合金インゴットを研削、研磨した後、それぞれＡｌ製バッキングプレートとホットプレスにより拡散接合し、さらに機械加工を施すことによって、直径320mm×厚さ10mmのＴｉ−Ａｌ合金ターゲットをそれぞれ作製した。
このようにして得た各Ｔｉ−Ａｌ合金ターゲットの平均結晶粒径およびそのバラツキを、前述した方法にしたがって測定した。これらの測定結果を表６に示す。なお、各Ｔｉ−Ａｌ合金ターゲットは、実施例１と同様に、Ｔｉ−Ａｌ固溶体とＴｉ−Ａｌ金属間化合物組織とからなる均一な組織を有していた。さらに、Ａｌ含有量のバラツキについても、実施例１と同様であった。
上述した各Ｔｉ−Ａｌ合金ターゲットをそれぞれ用いて、Ｓｉ(100)基板上に化相スパッタによりＴｉ−Ａｌ−Ｎ膜を10〜100nm程度の厚さで成膜した。Ｔｉ−Ａｌ−Ｎ膜の成膜条件は上述した通りである。Ｓｉ基板の枚数はそれぞれ500枚とした。
このようにして得た各Ｔｉ−Ａｌ−Ｎ膜中に存在する、大きさ1μm以上のダスト数をパーティクルカウンタで測定した。その結果を表６に併せて示す。表６のダスト数は500枚の平均値である。なお、各膜の結晶性を真空チャンバ内に装備したＲＨＥＥＤにより確認したところ、エピタキシャル膜の回折パターンであり、かつストリークが観察され、平滑なエピタキシャル膜が形成されていることを確認した。
Figure 0005487182
表６から明らかなように、実施例４による各スパッタターゲットを用いて成膜したＴｉ−Ａｌ−Ｎ膜は、いずれもダスト数が少ないことが分かる。従って、このようなＴｉ−Ａｌ−Ｎ膜をバリア膜として使用することによって、各種デバイスの製造歩留りを向上させることができる。
以上の実施形態からも明らかなように、本発明のスパッタターゲットによれば、バリア膜としての特性や品質に優れるＴｉ−Ａｌ−Ｎ膜などを再現性よく形成することが可能となる。従って、このようなＴｉ−Ａｌ−Ｎ膜からなるバリア膜を使用することによって、各種電子部品の特性や歩留りの向上を図ることが可能となる。本発明のバリア膜は、特に誘電体膜としてペロブスカイト型酸化物膜を用いたＦＲＡＭやＤＲＡＭに好適である。

Claims (4)

  1. Ａｌを１〜３０原子％の範囲で含有するＴｉ−Ａｌ合金により構成されたスパッタターゲットであって、
    前記Ｔｉ−Ａｌ合金中のＡｌは、Ｔｉ中に固溶した状態、およびＴｉと金属間化合物を形成した状態の少なくとも一方の状態で存在しており、かつ前記Ｔｉ−Ａｌ合金の平均結晶粒径が５００μｍ以下であると共に、ターゲット全体としての結晶粒径のバラツキが３０％以内、前記Ｔｉ−Ａｌ合金の平均酸素含有量が１０７０ｐｐｍｗ以下であり、
    前記ターゲット全体としての結晶粒径のバラツキは、ターゲットの中心部と、前記中心部を通り円周を均等に分割した２本の直線上の各外周近傍位置およびその１／２の距離の各位置との合計９箇所から試験片を採取し、各試験片について平均結晶粒径を１０回測定し、この１０回の測定値の平均値を各試験片の結晶粒径としたとき、これらの結晶粒径の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×１００の式に基づいて求められることを特徴とするスパッタターゲット。
  2. 請求項１記載のスパッタターゲットにおいて、
    ターゲット全体としての酸素含有量のバラツキが３０％以内であり、
    前記ターゲット全体としての酸素含有量のバラツキは、前記ターゲットの中心部と、前記中心部を通り円周を均等に分割した２本の直線上の外周から１０％の各位置との合計５箇所から試験片を採取し、各試験片について酸素含有量を１０回測定し、この１０回の測定値の平均値を各試験片の酸素含有量としたとき、これらの酸素含有量の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×１００の式に基づいて求められることを特徴とするスパッタターゲット。
  3. 請求項１または２記載のスパッタターゲットにおいて、
    ターゲット全体としてのＡｌ含有量のバラツキが１０％以内であり、
    前記ターゲット全体としてのＡｌ含有量のバラツキは、前記ターゲットの中心部と、前記中心部を通り円周を均等に分割した２本の直線上の外周から１０％の各位置との合計５箇所から試験片を採取し、各試験片についてＡｌ含有量を１０回測定し、この１０回の測定値の平均値を各試験片のＡｌ含有量としたとき、これらのＡｌ含有量の最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×１００の式に基づいて求められることを特徴とするスパッタターゲット。
  4. 請求項１乃至３のいずれか１項記載のスパッタターゲットにおいて、
    前記スパッタターゲットはバッキングプレートと接合されていることを特徴とするスパッタターゲット。
JP2011227676A 2000-04-20 2011-10-17 スパッタターゲット Expired - Lifetime JP5487182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011227676A JP5487182B2 (ja) 2000-04-20 2011-10-17 スパッタターゲット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000119539 2000-04-20
JP2000119539 2000-04-20
JP2011227676A JP5487182B2 (ja) 2000-04-20 2011-10-17 スパッタターゲット

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001578717A Division JP5065565B2 (ja) 2000-04-20 2001-04-20 スパッタターゲット

Publications (2)

Publication Number Publication Date
JP2012072496A JP2012072496A (ja) 2012-04-12
JP5487182B2 true JP5487182B2 (ja) 2014-05-07

Family

ID=18630502

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001578717A Expired - Lifetime JP5065565B2 (ja) 2000-04-20 2001-04-20 スパッタターゲット
JP2011227676A Expired - Lifetime JP5487182B2 (ja) 2000-04-20 2011-10-17 スパッタターゲット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001578717A Expired - Lifetime JP5065565B2 (ja) 2000-04-20 2001-04-20 スパッタターゲット

Country Status (5)

Country Link
US (1) US6750542B2 (ja)
JP (2) JP5065565B2 (ja)
KR (1) KR100504062B1 (ja)
TW (1) TWI256420B (ja)
WO (1) WO2001081650A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10287672B2 (en) 2014-06-02 2019-05-14 Mitsubishi Hitachi Tool Engineering, Ltd. Hard coating, hard-coated member, their production methods, and target used for producing hard coating

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427538B2 (en) * 2002-08-16 2008-09-23 Intel Corporation Semiconductor on insulator apparatus and method
JP3873935B2 (ja) * 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
KR100633330B1 (ko) * 2004-07-30 2006-10-12 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
JP4802780B2 (ja) * 2006-03-14 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4613857B2 (ja) * 2006-03-14 2011-01-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
KR100842897B1 (ko) * 2007-01-29 2008-07-03 삼성전자주식회사 강유전체 하드디스크드라이브용 강유전체 미디어 구조 및그 제조 방법
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP5886473B2 (ja) * 2013-03-19 2016-03-16 Ｊｘ金属株式会社 Ｔｉ−Ａｌ合金スパッタリングターゲット
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
SG11201808205QA (en) * 2016-03-25 2018-10-30 Jx Nippon Mining & Metals Corp Ti-Nb ALLOY SPUTTERING TARGET AND PRODUCTION METHOD THEREOF

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06280009A (ja) * 1993-03-30 1994-10-04 Mitsubishi Materials Corp スパッタリング用ターゲット及びその製造方法
JP2857015B2 (ja) * 1993-04-08 1999-02-10 株式会社ジャパンエナジー 高純度アルミニウムまたはその合金からなるスパッタリングターゲット
JPH06322530A (ja) * 1993-05-10 1994-11-22 Vacuum Metallurgical Co Ltd スパッタリング用ターゲット
JP2901049B2 (ja) * 1994-11-15 1999-06-02 株式会社神戸製鋼所 アークイオンプレーティング用Ａｌ−Ｔｉ合金ターゲット材
JPH116056A (ja) * 1997-06-12 1999-01-12 Toshiba Tungaloy Co Ltd 金属間化合物含有ターゲット、およびこれを用いた硬質被覆部材の製造方法
JP3367600B2 (ja) * 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
JP2000100755A (ja) * 1998-09-25 2000-04-07 Mitsubishi Materials Corp 半導体装置のバリア膜形成用Ｔｉ−Ａｌ合金スパッタリングターゲット
JP2000273623A (ja) 1999-03-29 2000-10-03 Japan Energy Corp Ｔｉ−Ａｌ合金スパッタリングターゲット
JP4203180B2 (ja) * 1999-05-25 2008-12-24 株式会社神戸製鋼所 Ｔｉ−Ａｌ合金スパッタリングターゲット及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10287672B2 (en) 2014-06-02 2019-05-14 Mitsubishi Hitachi Tool Engineering, Ltd. Hard coating, hard-coated member, their production methods, and target used for producing hard coating

Also Published As

Publication number Publication date
US6750542B2 (en) 2004-06-15
JP5065565B2 (ja) 2012-11-07
US20030116849A1 (en) 2003-06-26
TWI256420B (en) 2006-06-11
KR20030032937A (ko) 2003-04-26
WO2001081650A1 (fr) 2001-11-01
JP2012072496A (ja) 2012-04-12
KR100504062B1 (ko) 2005-07-27

Similar Documents

Publication Publication Date Title
JP5487182B2 (ja) スパッタターゲット
US6897513B2 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
JP3445276B2 (ja) 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
JPH10312977A (ja) 酸化防止作用を有する白金膜を基板上に蒸着する方法と、その方法により製造された装置
JP2877618B2 (ja) 強誘電体膜の形成方法
KR101767242B1 (ko) 수소 원자 또는 수소 이온을 함유하는 단결정 금속막 및 그 제조방법
JP4342639B2 (ja) スパッタリングターゲット、および電極膜の製造方法
JP5526072B2 (ja) スパッタリングターゲットとそれを用いたＴｉ−Ａｌ−Ｎ膜および電子部品の製造方法
JP2000355760A (ja) スパッタターゲット、バリア膜および電子部品
JP5622914B2 (ja) スパッタリングターゲットの製造方法、Ｔｉ−Ａｌ−Ｎ膜の製造方法、および電子部品の製造方法
JP4820507B2 (ja) スパッタリングターゲットとその製造方法、およびそれを用いたＴｉ−Ａｌ−Ｎ膜と電子部品の製造方法
JP5389093B2 (ja) スパッタリングターゲットとそれを用いたＴｉ−Ａｌ−Ｎ膜および電子部品の製造方法
JP3022328B2 (ja) 薄膜形成方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
US6998661B2 (en) Integrated circuit structure including electrodes with PGO ferroelectric thin film thereon
JP2001332514A (ja) 配向性金属薄膜の成膜方法及び配向性金属薄膜を有する機能素子
JPH09331034A (ja) 酸化物電極膜の形成方法
Lee et al. Microstructures and electrical resistivities of the RuO2 electrode on SiO2/Si annealed in the oxygen ambient
JP2003318369A (ja) 半導体装置及びその製造方法
JP2005340418A (ja) ヒロック発生のない白金合金膜およびその白金合金膜を形成するためのスパッタリングターゲット
JP2007266434A (ja) 誘電体素子の製造方法
JPH07145479A (ja) スパッタリングターゲット
Wang et al. Preparation and characterization of (Ba1− xSrx)(Ti0. 9Sn0. 1) O3 thin films deposited on Pt/Ti/SiO2/Si substrate by RF magnetron sputtering
JP2003282835A (ja) 強誘電体メモリ用下部電極、これを用いた強誘電体キャパシタ、並びに下部電極の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R151 Written notification of patent or utility model registration

Ref document number: 5487182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

EXPY Cancellation because of completion of term