JP2974006B2 - 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 - Google Patents

酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子

Info

Publication number
JP2974006B2
JP2974006B2 JP10137412A JP13741298A JP2974006B2 JP 2974006 B2 JP2974006 B2 JP 2974006B2 JP 10137412 A JP10137412 A JP 10137412A JP 13741298 A JP13741298 A JP 13741298A JP 2974006 B2 JP2974006 B2 JP 2974006B2
Authority
JP
Japan
Prior art keywords
thin film
platinum thin
platinum
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10137412A
Other languages
English (en)
Other versions
JPH10326755A (ja
Inventor
朴東衍
李東洙
禹賢廷
全東一
尹義▲俊▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOYO SEMENTO KK
Original Assignee
TOYO SEMENTO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970017211A external-priority patent/KR19980069763A/ko
Application filed by TOYO SEMENTO KK filed Critical TOYO SEMENTO KK
Publication of JPH10326755A publication Critical patent/JPH10326755A/ja
Application granted granted Critical
Publication of JP2974006B2 publication Critical patent/JP2974006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体セルやセン
サの下部電極として使用される白金薄膜の蒸着技術に関
し、より詳しくは、酸素成分(以下、O2,O3,N2
2,N2Oまたはこれらの混合ガスをいう)と不活性ガ
ス(Ar,Ne,KrまたはXe)が混合された雰囲気
で下部電極膜、特に白金薄膜を蒸着することにより、薄
膜の配向性と微細構造を調節することができる薄膜製造
方法と、そのような白金薄膜を電極の一つとして備える
電子素子およびその製造方法に関する。
【0002】また、本発明は、下部電極として使用され
る白金薄膜の製造時に白金薄膜の優先配向性が所定の方
向に向かうように調節し、ヒロック(hillock)、ピン
ホール(pinhole)あるいは気孔(pore)のような欠陥
の無い微細構造を有するように調節することにより、白
金薄膜の特性を改善して白金薄膜を高集積メモリセルや
強誘電体センサ素子の電極に好適に使用可能な技術に関
する。
【0003】
【従来の技術】電子素子に使用される半導体材料、誘電
体材料、強誘電体材料、超伝導体材料、磁気セラミック
材料等は、電子セラミック部品や電子素子の機能向上、
高集積化、小型化に伴い、より薄化されている。従っ
て、業界では薄膜形態のセラミック部品を多く使用して
いる。
【0004】薄膜形態のセラミックのために使用される
基板は、 通常シリコンウエハーと呼ばれる単結晶シ
リコン基板、 MgO、SrTiO3、Al23のよう
なその他の単結晶基板、 アルミナまたはダイヤモン
ドのような多結晶材料から成る基板のように主に3種類
に分けられており、この中でも、メモリ素子やセンサ素
子のような種々の電子素子を作る従来の製造工程ではシ
リコンウエハーを主に使用している。
【0005】従来、メモリセルでは、下部電極としてポ
リシリコンを多く使用していたが、これは致命的な問題
点はないと見られていた。しかし、1GB以上のDRA
M(Dynamic Random Access Memory)、又は、新たな非
揮発性メモリの一種であるFRAM(Ferroelectric Ra
ndom Access Memory)素子を製造するには下部電極とし
てポリシリコンを使用することはできないという認識が
広がっている。
【0006】その理由は、ペロブスカイト(perovskit
e)構造の酸化膜、ビスマス層状(bismuth-layered)ペ
ロブスカイト構造の酸化膜、タングステン−ブロンズ型
(tungsten-bronze type)構造の酸化膜、ReMnO3
(Reは稀土類元素)、BaMF4(MはMn、Co、
Ni、Mg又はZn)のような高誘電性/強誘電性酸化
物薄膜が、FRAM素子、1GB以上の高集積DRAM
素子、酸化物薄膜センサやアクチュエータの核心的部分
等に使用されるためである。言い替えると、このような
高誘電性酸化膜を形成するためには酸化雰囲気と高温
(500℃以上)が要求されるが、これはポリシリコン
と関連した種々の問題を起こす。例えば、高誘電物質を
キャパシタとして使用したDRAMセルにおいて下部電
極としてポリシリコンを使用する場合は、高誘電性酸化
物薄膜を形成する間の高温(500℃以上)と酸化雰囲
気によるポリシリコンの酸化により深刻な問題が発生す
る。このような理由で、高誘電性/強誘電性酸化膜を使
用するメモリセルでは、ポリシリコンの代わりに白金を
電極として使用する方法が研究されている。
【0007】しかし、従来の方法による白金薄膜の蒸着
には種々の問題があると知られている。先ず、絶縁酸化
層と白金層との境界では化学的結合が許容されていない
ため、白金薄膜と基板との間の接着力が劣る。このよう
な問題を解決するため、白金層と絶縁酸化層との間に接
着層を設ける方法がある。白金薄膜を形成する前に、T
a,Ti,TiN、Wのうちのいずれか一つまたは二つ
で構成された薄膜を絶縁酸化層上に形成することによ
り、前記Ta,Ti,TiN,Wのうちのいずれか一つ
または二つで構成された薄膜が絶縁酸化層と白金薄膜と
の間で接着層として機能する。
【0008】しかし、上記のような方法では、下部電極
の形成工程が複雑になるだけでなく、他の問題も招くと
知られている。特に、後熱処理工程、即ち、高誘電性/
強誘電性酸化膜の蒸着工程時に流入された酸素ガスは白
金薄膜内の入界(Grain boundary)間に形成された空隙
を通じて拡散することがある。従来の工程により蒸着さ
れた白金薄膜の結晶粒は柱状構造を有し、その柱状間に
は空隙が存在するため、上述した工程で流入された酸素
は白金薄膜を経て接着層へ拡散され易い。このような白
金薄膜を介して拡散された酸素ガスは接着層を酸化さ
せ、基板と白金薄膜との間にTiO2,Ta25のよう
な酸化絶縁層を形成し、その結果、白金薄膜の電極機能
が低下したり、電極として機能できなくなる。特に、接
着層をTiNで形成する場合には、TiN層の表面にT
iO2酸化層が形成される間にN2ガスが発生し、このN
2ガスにより白金薄膜が基板から膨らみあがって、所謂
「バックリング」(Buckling)と呼ばれる現象が生じる
こともある。
【0009】従来の白金薄膜の蒸着方法では、熱処理後
に又は酸化膜の蒸着後に白金薄膜にヒロック、ピンホー
ル又は気孔が形成される。このようなヒロック、ピンホ
ール、気孔は、回路素子の電気的ショートを起したり、
高誘電性/強誘電性酸化層の不均質性(heterogeneit
y)を誘発する。
【0010】このような問題点を回避するためにIrO
2、RuO2、LSCO、YBCO等のような酸化物伝導
体や、IrO2/Pt、RuO2/Pt、LSCO/P
t、YBCO/Pt等のような白金−酸化物複合構造を
下部電極として使用する技術が提案されている。しか
し、前記酸化物伝導体を下部電極として使用する場合
は、表面が十分に平坦化せず、漏れ電流が増加するよう
になる。さらに、後者、即ち、白金−酸化物複合構造を
下部電極として使用する場合には、製造工程が複雑化さ
れる。
【0011】このような問題点の解決案が、本出願人に
よる大韓民国特許出願第94−31618号(1994
年11月26日付出願)と、同第95−40450号
(1995年11月8日付出願)に開示されている。絶
縁薄膜を基板上に形成するときに蒸着雰囲気に酸素を含
めることができるのは既に公知の事実である。上記両発
明に言及されている作用効果は新しい技術を開示してい
る。上記両発明によれば、シリコンウエハーの絶縁酸化
層上に二つの段階で白金薄膜を蒸着することができる。
すなわち第1段階では、酸素含有ガス雰囲気で純粋白金
でない酸素含有白金薄膜を形成し、第2段階では、第1
段階で形成された白金薄膜上に不活性ガス雰囲気で白金
層を形成する。第1段階の進行中に白金薄膜に混入され
たガスは、この白金薄膜を白金酸化物の分解温度より高
い温度(PtO2の場合には450℃以上、PtOの場
合には550℃以上)で熱処理することにより除去され
る。蒸着中に白金薄膜に含まれていた酸素を上記のよう
な熱処理により除去され、最終の白金薄膜は安定した薄
膜となる。従って、接着層が不要となって接着層と関連
した従来の問題が解決される。
【0012】上記発明によれば、「酸素含有ガス雰囲
気」とは、不活性ガス(Ar,Kr,Xe又はNe)、
酸素、オゾンガス、又は酸素含有ガスの混合ガスを意味
する。また、「酸素含有白金薄膜」は、白金層に酸素が
含まれ、部分的に白金酸化物を形成し、一部は非晶質の
形態で存在することを意味する。
【0013】なお、白金薄膜の結晶方向、即ち、配向性
を調節することができないという問題がある。周知のよ
うに、異方性結晶の性質はその結晶の配向性により定め
られる。下部電極上に形成される酸化膜の結晶方向は下
部電極の結晶方向に依存する。従って、下部電極の優先
配向性の調節は酸化膜の優先配向性を調節して酸化膜に
必要な物理的性質を持たせることに極めて重要である。
【0014】当該技術分野では、下部電極として使用さ
れる白金薄膜が(200)優先配向性を有するように蒸
着される場合、白金薄膜上に形成される強誘電性酸化物
薄膜は一方向(例えば、c軸方向)に配向されようとす
る傾向があると知られている。このように配向性が調節
可能となれば、電子素子の電気的特性が顕著に改善さ
れ、素子の疲労効果(Fatigue effect)も減少するよう
になる。
【0015】従来の方法により絶縁酸化層上に蒸着され
た白金薄膜は、通常、(111)優先配向性を有する。
これは面心立方(FCC:Face Centered Cubic)構造を有
する金属系で表現エネルギーが最小の面は(111)な
ので、薄膜蒸着時に表面エネルギーのみ考慮すれば、薄
膜は(111)に配向された時が最も安定するためであ
る。
【0016】しかしながら、優先配向性の調節された白
金薄膜を形成する従来の方法には、いくつかの制限があ
った。白金薄膜の優先配向性を変更するための従来の方
法には、MgO,NaCl,KBr,SrTiO3,A
23,LaAlO3のような物質の単結晶基板上に白
金薄膜を形成する方法がある。しかし、この方法は、工
程を複雑化し、単結晶基板それ自体の単価が高くて、現
在としてはシリコン集積回路製造技術に適用し難いとい
う不都合がある。
【0017】また、優先配向性の調節された白金薄膜を
形成するまた他の方法としては、シリコン基板の代わり
にガラス基板上に白金を蒸着して優先配向性が調節され
た白金薄膜を形成するか、シリコン基板に白金薄膜を蒸
着するための補助電極を備える特殊設計されたスパッタ
リング装置を用いて優先配向性が調節された白金薄膜を
形成する方法がある。しかし、ガラス基板上に白金薄膜
を蒸着する場合には10日間熱処理を施したにもかかわ
らず、蒸着中に混入された酸素が白金薄膜に残留して白
金薄膜の抵抗が非常に高く(18〜30μΩ−cm)示さ
れた。従って、この方法は熱処理条件を考慮すると、実
際の製造工程には適用し難い。
【0018】前述からわかるように、優先配向性の調節
された白金薄膜を他の基板だけでなくシリコンウエハー
上にも形成することができる別途の改善された方法が必
要となる。このような方法は、幾つかの適用分野におい
ては既存のシリコン集積回路技術と互換されなければな
らない。また、優先配向性の調節された白金薄膜は電子
素子の性能を向上させるために抵抗は低く、ヒロック、
ピンホール、気孔等は最小となることが望ましい。前述
した問題点等は、本出願人が1996年3月21日付で
出願した大韓民国特許出願第96−7663号に開示さ
れた発明、即ち、酸素含有雰囲気で(200)優先配向
性を有する白金薄膜をシリコンウエハー上に蒸着する技
術により解決された。この発明によれば、絶縁酸化層の
あるシリコンウエハー上に蒸着された白金薄膜は接着力
が優れ、(200)優先配向性を有する。
【0019】
【発明が解決しようとする課題】しかしながら、白金薄
膜をシリコン基板に蒸着する時、白金薄膜の微細構造が
調節でき、優先配向性が(111)、(200)または
(220)に調節でき、さらにDRAM、FRAMまた
はセンサ素子に必要な優れた伝導性をもつように蒸着す
る方法に関する研究結果はいまだに報告されていないの
が実情である。
【0020】本発明の目的は、白金薄膜の優先配向性と
微細構造が接着層の使用とは関係無しに調節できる白金
薄膜形成方法を提供することにある。
【0021】本発明の他の目的は、優先配向性の調節さ
れた白金薄膜を有する電子素子を提供することにある。
【0022】
【課題を解決するための手段】上記のような目的を達成
するための本発明は、基板上に白金薄膜を形成する方法
であって、基板を提供するステップと、酸素成分
(O2,O3,N2+O2、N2O及びこれらの混合ガス)
を含有する不活性ガス雰囲気で前記基板の上部面に白金
を蒸着して酸素含有白金薄膜を蒸着するステップと、前
記酸素含有白金薄膜を白金酸化物の分解温度より高い4
50〜1000℃で熱処理して前記蒸着ステップで白金
酸化物に混入されたガスを除去するステップとを含む。
このような白金薄膜の配向性は次の条件パラメータのう
ちの少なくとも一つを変更することにより調節できる。
その条件パラメータとしては、不活性ガスと酸素成分を
含有する全体雰囲気に対する酸素成分の分圧比、蒸着中
の基板温度、熱処理条件等がある。白金薄膜は実施例に
より二つのステップまたは、それ以上のステップを経て
形成される。
【0023】本発明によれば、白金薄膜は、DC/RF
マグネトロンスパッタリング法、DC/RFスパッタリ
ング法、有機金属化学気相蒸着法、部分イオン化蒸着
法、真空蒸着法、レーザー蒸着法、電気メッキ法のうち
のいずれか一つの方法により蒸着される。
【0024】本発明によれば、高誘電性/強誘電性酸化
膜を白金薄膜上に形成することにより、前述した白金薄
膜製造方法を電子素子の製造工程に適用できる。この場
合には、例えば、白金薄膜は下部電極として機能する。
白金薄膜が適用される電子素子によっては機能性中間膜
(例えば、絶縁層、伝導性プラグ層、接着層または拡散
バリヤ層)を白金薄膜と基板との間に形成することもで
きる。本発明によれば、電子素子にメモリセルやセンサ
素子に必要な特性を持たせることができる。
【0025】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態についてより詳細に説明する。
【0026】本実施の形態によれば、優先配向性が調節
された白金薄膜の製造方法とその方法により製造された
白金薄膜が提供される。他の実施の形態によれば、優先
配向性が調節された白金薄膜を有する電子素子を製造す
る方法とその方法により製造された電子素子が提供され
る。これら実施の形態においては、酸素含有雰囲気で白
金薄膜を蒸着し熱処理して白金薄膜の配向性が(11
1)、(200)および/または(220)となるよう
にして、白金薄膜の優先配向性を自在に調節できる方法
が提供される。
【0027】特に、図1(a)〜図1(c)、図2、図
3(a)〜図3(d)、図4を参照しながら本発明の実
施の形態について説明する。優先配向性の調節された白
金薄膜が基板上に形成される。酸素成分と不活性ガスが
混合された雰囲気で白金を蒸着して酸素含有白金薄膜を
基板上に蒸着し、この酸素含有白金薄膜を熱処理して白
金薄膜に含有された酸素成分を除去する。ここで、白金
薄膜の優先配向性は、不活性ガスと酸素成分が含まれた
全体ガスに対する酸素成分の分圧比、蒸着中の基板温
度、熱処理条件のような条件パラメータのうちいずれか
一つを変更することにより調節することができる。不活
性ガスは、Ar,Ne,Kr又はXeのいずれか一つで
ある。また、本発明は、電子素子の製造工程にも適用で
きる。幾つかの実施例の場合、白金薄膜上に強誘電性薄
膜が形成され、その白金薄膜が、例えば、下部電極とし
て機能することができる。幾つかの実施例では、白金薄
膜が適用される電子素子の形態により白金薄膜と基板と
の間に機能性中間膜(例えば、絶縁層、導電性プラグ
層、接着層又は拡散バリヤ層)が設けられる。機能性薄
膜として利用できる材料については後述するが、その材
料は後述する実施例に一般的に適用できる。
【0028】基板材料は、シリコン(Si)、ゲルマニ
ウム(Ge)、ダイヤモンド(C)のような単一成分半
導体材料;GaAs,InP,SiGe、SiCのよう
な化合物半導体材料;SrTiO3,LaAlO3,Al
23,KBr,NaCl,ZrO2,Si34,Ti
2,Ta25、AlN等のようなセラミック単結晶又
は多結晶;Au,Ag,Al,Ir,Pt,Cu,P
d,Ru、W等のような金属;BSG,PSG,BPS
G、Si等のような非晶質/硝子質材料等の群から選択
できる。
【0029】絶縁層として機能する機能性中間膜として
使用される材料は、SiO2,Si34,BPSG,M
gO,CaO,CaF2,Al23,ZrO3,Ti
2,B23が挙げられる。
【0030】本発明によれば、白金薄膜はDC/RFマ
グネトロンスパッタリング法、DC/RFスパッタリン
グ法、有機金属化学気相蒸着法、真空蒸着法、レーザー
蒸着法、部分イオン化ビーム蒸着法、電気メッキ法等の
群から選択された方法により蒸着できる。
【0031】本発明に係る白金薄膜を有する電子素子の
製造方法は、白金薄膜を蒸着した後、白金薄膜の上部面
に高誘電性/強誘電性膜を形成するステップを含む。高
誘電性/強誘電性酸化膜は、例えば、{BT(BaTi
3)、BST(Ba1-xSrxTiO3)、ST(SrT
iO3)、PT(PbTiO3)、PZT(Pb(Zr、
Ti)O3)、PLT(Pb1-xLaxTiO3)、PLZ
T(x/y/zPb1-xLax)(ZryTiz
1-x/43)、PMN(PbMg1/3Nb2/33)、Li
NbO3、LiTaO3、KNbO3、K(Ta、Nb)
3、CaTiO3、SrSnO3、NaNbO3、LaA
lO3、YAlO3}のようなペロブスカイト構造の酸化
膜;{SrBi2Nb29、SrBi2Ti29、SrB
2Ta29、SrBi2(TaxNb1-x29、Bi4
Ti312}のようなビスマス層状ペロブスカイト構造
の酸化膜;{Sr1-xBaxNb26、(Sr、Ba)
0.8xNa0. 4Nb26(R;Cr、Zn、Y)、(P
b、Ba)Nb26、(K、Sr)Nb26、(Pb、
K)Nb26、Pb2KNb515、K3Li2Nb
515、(K、Na)3Li2Nb515、K2LiNb5
15}のようなタングステン−ブロンズ型構造の酸化膜;
ReMnO3(Reは稀土類元素);BaMF4(MはM
n、Co、Ni、Mg又はZn);及びKMgF3等の
群から選択できる。
【0032】図1(a)〜図1(c)は、本発明により
蒸着された白金薄膜を具備する電子素子の製造方法を説
明するための断面図である。
【0033】先ず、図1(a)に示したように、白金薄
膜104が基板100上に蒸着される。蒸着雰囲気は不
活性ガス(Ar,Ne,Xe又はKr)と酸素成分を含
み、温度範囲は15〜500℃である。従って、酸素成
分が白金薄膜104に混入される。図1(b)からわか
るように、基板100上に形成された白金薄膜104を
温度範囲450〜1000℃で熱処理して白金薄膜10
4から酸素成分を除去する。このような工程では、白金
薄膜104を変化させて、ほとんど酸素成分を含まない
白金薄膜108となるようにする。白金薄膜108上に
は図1(c)に示したように、高誘電性/強誘電性酸化
膜112が存在するため、白金薄膜はDRAMセル、高
誘電性/強誘電性メモリセル又はセンサ素子の下部電極
として使用できる。図示しないが、キャパシタのような
部品は下部電極と同一の材料、即ち、白金又はその他の
伝導性材料を備える上部電極を形成することにより製造
できる。
【0034】図1(a)〜図1(c)に係る実施例にお
いて、上述した方法により形成された白金薄膜の優先配
向性は、不活性ガスと酸素成分を含有する全体ガスに対
する酸素成分の分圧比、蒸着中の基板温度、熱処理条件
のような条件パラメータのうちの一つを変更することに
より調節できる。
【0035】図2は、図1(a)〜図1(c)の実施例
の変形実施例を説明するための断面図である。図2から
わかるように、SiO2,Si34のような絶縁層11
6は基板100と、この基板の最上部面に形成される白
金薄膜108との間に形成される。絶縁層116上に形
成された白金薄膜108は酸素成分と不活性ガスを含有
する雰囲気で蒸着され、図1(b)に示したように熱処
理される。この実施例において白金薄膜の配向性は、不
活性ガスと酸素成分を含有する全体ガスに対する酸素成
分の分圧比、蒸着中の基板温度、熱処理条件のような条
件パラメータのうちの一つを変更することにより調節で
きる。
【0036】上記とは異なり、白金薄膜を図3(a)〜
図3(d)に示したように、2つ以上のステップを経て
も蒸着することができる。図3(a)〜図3(d)は、
本発明の方法により蒸着される白金薄膜を備える電子素
子の製造工程を示している。図3(a)からわかるよう
に、白金薄膜の第1の厚部304は不活性ガス雰囲気で
基板300の最上部面上に蒸着される。その後、白金薄
膜の第2の厚部308は図3(b)に示したように酸素
成分と不活性ガスが混合された雰囲気で第1の厚部30
4の上部面に蒸着される。図3(c)は第2の厚部30
8をスパッタリングする時に混入されたガスを除去する
熱処理工程を示している。この熱処理工程により白金薄
膜304,308はほとんど酸素成分を有しない白金薄
膜306となる。図3dに示したように、高誘電性/強
誘電性酸化膜316を熱処理された白金薄膜306(即
ち、304+308)の上部面に形成し、下部電極と同
一な材料、又は他の伝導性材料からなる上部電極(図示
せず)を形成することにより、キャパシタのような電子
部品を製造する。
【0037】図4は、図3(a)〜図3(d)の変更例
であって、絶縁層320が基板300と白金薄膜306
との間に蒸着される。
【0038】図3(a)〜図3(d)及び図4は、白金
薄膜を2ステップで蒸着する方法を示しているが、これ
は例示的なものに過ぎない。例えば、白金薄膜を他の実
施例により3ステップ以上の工程を経て蒸着することも
できる。3ステップ以上で白金薄膜を蒸着する場合に、
第1のステップでは不活性ガスであるアルゴンのみを使
用して第1の厚部の白金薄膜を形成する。第2のステッ
プではアルゴンガスと酸素成分が混合されたガスを使用
して第2の厚部の白金薄膜を形成する。他の段階では不
活性ガス、又は酸素と不活性ガスが混合されたガスを使
用して第3厚部の白金薄膜を蒸着する。
【0039】例示的電子素子の説明 図5は、本発明により製造できる非揮発性性強誘電性メ
モリ素子のような例示的電子素子の概略図である。図5
に示したように、基板500のセル領域に形成されたト
ランジスタはゲート電極502、ソース/ドレイン領域
504を有する。この非揮発性メモリ素子には強誘電性
キャパシタも形成されている。キャパシタは上部キャパ
シタ電極510、下部キャパシタ電極512および、電
極510、512の間に形成された強誘電性材料514
(例えば、PZT)を備える。下部キャパシタ電極51
2の下には中間層516(例えば、TiO2)がある
が、この中間層516は基板500上の絶縁層518上
に形成される。前述したように、本発明は下部電極51
2および/または上部電極510として使用するための
優先配向性の調節された白金の蒸着に使用できる。
【0040】図5は、本発明の特定の実施例により製造
できる集積回路素子の一例を示したものに過ぎず、他の
実施例により図5とは異なる素子を製造することができ
る。
【0041】例示的薄膜形成装置の説明 本発明によれば、白金薄膜は次のような方法、即ち、D
C/RFマグネトロンスパッタリング法、DC/RFス
パッタリング法、有機金属化学気相蒸着法、部分イオン
化蒸着法、真空蒸着法、レーザー蒸着法、電気メッキ法
のうちの一つの方法により蒸着できる。
【0042】図6は、本発明の一実施例により使用され
るDCスパッタリング装置600のような薄膜形成装置
の概略図である。図6のスパッタリング装置において、
白金ターゲット602(蒸着する白金材料からなる板)
は100〜200ワットのDC電源606の陰極に連結
され(RFスパッタリング装置の場合は、RF電源に連
結される)、図6に示したように、白金ターゲット60
2側に向かう基板ホルダ604は接地され、基板ホルダ
604下の加熱装置により加熱される。本実施例におい
て、基板の直径がそれぞれ2,4,6インチの場合に、
直径が2,4,6インチである白金ターゲット602を
使用することができる。後述する実施例では、直径4イ
ンチの白金ターゲット602と基板を使用した。アルゴ
ンのような不活性ガスはガスライン608を通じてガス
容器612からスパッタリング装置に供給され、この供
給されるガスの量は流量調節器610により調節され
る。前述したように、不活性ガスはAr,Ne,Kr又
はXeである。窒素を使用する場合、窒素ガス容器61
4からのガスは流量調節器616により調節された量だ
けガスライン608を通じて供給される。酸素の供給も
同じく、流量調節器615により調節された量だけ酸素
ガス容器613からガスライン608を通じて供給され
る。本実施例では、バルブ618を不活性ガス容器61
2、酸素ガス容器613、窒素ガス容器614に設け
る。本実施例においてスパッタリング装置は、基本圧力
を10-6Torr以下に維持する。本実施例では、グロ
ー放電を起し、また、これを維持するために排気バルブ
624を使用して総ガス圧力を数mTorr範囲に維持
する。グロー放電が始ると、陽イオンがターゲットを打
ち、この時にターゲット602から白金原子が飛び出さ
れる。その後、スライディングシャッタ620を開けて
基板ホルダ604を露出させると、基板ホルダ604上
に設けられた基板622上に白金原子が凝縮され白金薄
膜を形成することになる。
【0043】本実施例において、ターゲット602と基
板ホルダ604は約30°程度互いに傾いている。ま
た、スパッタリング蒸着中に基板ホルダ604は基板6
22全体にわたり均一な白金薄膜を蒸着するために3rp
mで回転する。スパッタリング蒸着の前に、基板622
は基板ホルダ604が設けられているメインチャンバと
連結されたロードロックチャンバ(図示せず)を通じ、
棒磁石を用いてスパッタリング装置600内に移動され
る。スパッタリング蒸着中にはメインチャンバ内の全体
ガス圧力は真空装置(図示せず)に連結された排気バル
ブ624により指定された値に調節される。排気バルブ
624は、さらに装置600から出る排気量も調節す
る。本実施例のスパッタリング蒸着装置600では、優
先配向性が調節された白金薄膜を基板622(本実施例
ではシリコン基板)上に蒸着するために補助電極を使用
しないという点に注目すべきである。幾つかの実施例で
はDC/RFマグネトロンスパッタリングを行うため
に、マグネトロンガンを使用する。
【0044】例示的白金蒸着工程の説明 アルゴンのような不活性ガスと酸素ガスを使用して優先
配向性の調節された白金薄膜を蒸着するための蒸着条件
と条件パラメータは次の通りである。蒸着される白金薄
膜の配向性を調節するためには次の4つの条件パラメー
タが重要である。即ち、 基板温度(Ts)、より詳
細には、蒸着中の基板表面の温度、 ガス中の酸素ガ
ス含量(F02(%))=100×(O2分圧/総ガス圧
力)、 総ガス圧力(Ptot=不活性ガス分圧+O2
圧)、より詳細には、膜蒸着中の総ガス圧力、 膜蒸
着速度(DR(/分)=膜厚さ/膜蒸着時間)、の条
件パラメータが考えられるが、これらの4つの条件パラ
メータにより、蒸着された白金薄膜の種々の性質、例え
ば、優先配向性、ヒロックおよび/またはピンホールの
形成、膜の残留応力等が決定される。優先配向性が調節
され、欠陥のない白金薄膜を作るためには、上記4つの
条件パラメータはそれぞれ下記のように、或る特定範囲
内にあるように制御しなければならない。
【0045】(200)優先配向された白金薄膜に対す
る蒸着条件 図7(a)〜図7(d)は、蒸着された白金薄膜におい
ての(200)優先配向度(%)と上記4つの条件パラ
メータとの関係を示す。特に、(200)優先配向度は
次のように定義される。
【0046】 f(200)=100×[(I(200))/(I(111)+I(200)+I(220))](%) [I(hkl)は:(hkl)平面のX線回折強度] 図7(a)は、基板温度(Ts)の変化が(200)配
向度に及ぼす影響を示す。図7(a)のデータにおい
て、Ptot=2mTorr、DR=130/分であ
る。酸素の量が少ない場合(F02=3%)、(200)
配向性を得るための温度(Ts)の範囲は図7(a)に
示したように、酸素の量が多い場合(F02=15%)よ
り一層低い。F02=3%の場合、100%に近い(20
0)配向性は基板温度が約180℃の時に得られ、ま
た、F02=5%の場合、100%に近い(200)配向
性は基板温度が約410℃の時に得られる。
【0047】図7(b)は、酸素含量(F02)が(20
0)配向度に及ぼす影響を示す。図7(b)のデータに
おいて、Ptot=10mTorr、DR=150/分
である。図7(b)に示したように、低いTs(例え
ば、100℃)の場合、(200)配向性を得るための
酸素含量は、Tsが高い(500℃)場合よりも低い。
酸素含量が約5%の場合、ほぼ100%の(200)配
向性は白金薄膜を100℃基板温度で蒸着した時に得ら
れる。これに対し、酸素含量が約13%の場合、ほぼ1
00%の(200)配向性は白金薄膜を500℃基板温
度で蒸着した時に得られる。
【0048】図7(c)は、総ガス圧力(Ptot)の変
化が(200)優先配向度に及ぼす影響を示す。図7
(c)のデータにおいて、F02=6%、Ts=300
℃、DR=150Å/分である。図7(c)に示したよ
うに、ほぼ100%の(200)配向調節された白金薄
膜を得るためには総ガス圧力を約10〜12mTorr
の範囲にあるようにしなければならない。
【0049】図7(d)は、蒸着速度が(200)配向
度に及ぼす影響を示す。図7(d)のデータにおいて、
Ptot=10mTorr、Ts=300℃である。酸素
含量が低い場合(F02=3%)、(200)優先配向性
を得るための蒸着速度の範囲は、図7dに示したよう
に、酸素含量が高い場合(F02=5%)より低い。F02
=3%の場合、ほぼ100%の(200)優先配向性を
得るためには、蒸着速度が約140/分である反面、
F02=15%の場合は、ほぼ100%の(200)優先
配向性を得るためには蒸着速度が約260Å/分であ
る。
【0050】上記のような説明からわかるように、アル
ゴンと酸素ガス蒸着雰囲気での蒸着条件の好適な範囲
は、蒸着温度(Ts)は約100〜500℃、酸素の含
量(F02)は約3〜15%、総ガス圧力(Ptot)は約
10〜12mTorr、蒸着速度(DR)は約120〜
270Å/分である。
【0051】(111)優先配向された白金薄膜の蒸着
条件 蒸着された白金薄膜の(111)優先配向度は次のよう
に定義される。
【0052】f(111)=100×[(I(111))/(I
(111)+I(200)+I(220))](%) [I(hkl)は(hkl)平面のX線回折強度] 好適な蒸着条件を定めるために、優先配向性が(11
1)である白金薄膜を蒸着する実験を行った。(11
1)優先配向された白金薄膜に対し、アルゴンと酸素ガ
ス雰囲気で好適な蒸着条件は、蒸着温度(Ts)は約1
00〜600℃、酸素の含量(F02)は約1〜10%、
総ガス圧力(Ptot)は約5〜7mTorr、蒸着速度
(DR)は約80〜240Å/分である。このような蒸
着条件下で欠陥のない(111)優先配向された白金薄
膜が得られた。基板温度を高くすると、より高い酸素含
量が必要となる。また、総ガス圧力が低すぎかつ酸素含
量が高すぎると、(111)優先配向調節された白金薄
膜にヒロックが発生した。また、総ガス圧力が高すぎか
つ酸素含量が低すぎると、(111)優先配向調節され
た白金薄膜にピンホールが発生した。
【0053】(220)優先配向された白金の蒸着条件 蒸着された白金薄膜の(220)優先配向度は次のよう
に定義される。
【0054】f(220)=100×[(I(220))/(I
(111)+I(200)+I(220))](%) [I(hkl)は(hkl)平面のX線回折強度] 好適な蒸着条件を定めるために、優先配向性が(22
0)である白金薄膜を蒸着する実験を行った。(22
0)優先配向された白金薄膜に対し、アルゴンと酸素ガ
ス雰囲気において好適な蒸着条件は、蒸着温度(Ts)
は約100〜500℃、酸素の含量(F02)は約15〜
25%、総ガス圧力(Ptot)は約5〜6mTorr、
蒸着速度(DR)は約100〜300Å/分である。こ
のような蒸着条件下で欠陥のない(220)優先配向調
節された白金薄膜が得られた。(220)優先配向性白
金薄膜は低い圧力と高い酸素含量で得られた。ガスの圧
力が高すぎると、膜にヒロックが生じた。
【0055】ここで、注目すべき点は、上記4つの条件
パラメータの値は汎用的に使用することはできないとい
うことである。即ち、利用する薄膜形成装備が変わる
と、特定性質を有する薄膜を得るために使用される条件
パラメータの値も変わる。例えば、これら条件パラメー
タは、メインチャンバの大きさ、ターゲットと基板との
間の距離のような幾何学的要因、或いはマグネトロンス
パッタリング装備の場合にはマグネトロンガンの磁気場
の強度のような要因等により変わる。
【0056】優先配向性が調節されかつ欠陥のない白金
薄膜を得るためには、上記4つの条件パラメータの外
に、熱処理条件も重要である。蒸着された白金薄膜から
酸素成分ガスを除去するためには、熱処理温度の範囲を
約450〜1000度にすることが望ましい。
【0057】実験結果実験例1 SiO2絶縁層をシリコンウエハー上に形成した。酸素
含有雰囲気で厚さが2000Åである白金薄膜を前記絶
縁層上に蒸着した。
【0058】 − 蒸着方法:DCマグネトロンスパッタリング − 蒸着雰囲気:Ar+O2 − 全体蒸着雰囲気に対する酸素分圧比:10% − 基板温度:15℃〜20℃ − 熱処理条件:空気雰囲気、800℃、2時間 本実験例で形成された白金薄膜は図8(a)に示したよ
うに(200)優先配向性を有する。
【0059】実験例2 基板温度を300℃とし、熱処理条件を700℃、1時
間とし、その他は実験例1と同一の条件で蒸着した。本
実施例で形成された白金薄膜は図8(b)に示したよう
に(200)優先配向性を有する。
【0060】実験例3 SiO2絶縁層をシリコンウエハー上に形成し、厚さが
2000Åである白金薄膜を酸素含有雰囲気で前記絶縁
層上に形成した。
【0061】 − 蒸着方法:DCマグネトロンスパッタリング − 蒸着雰囲気:Ar+O2 − 全体蒸着雰囲気に対する酸素分圧比:30% − 基板温度:600℃ − 熱処理条件:空気雰囲気、700℃、1時間 本実験例で形成された白金薄膜は図8(c)に示したよ
うに(111)優先配向性を有する。
【0062】実験例4 SiO2絶縁層をシリコンウエハー上に形成し、厚さが
2000Åである白金薄膜を酸素含有雰囲気で前記絶縁
層上に形成した。
【0063】 − 蒸着方法:DCマグネトロンスパッタリング − 蒸着雰囲気:Ar+O2 − 全体蒸着雰囲気に対する酸素分圧比:15% − 基板温度:400℃ − 熱処理条件:空気雰囲気、700℃、1時間 本実験例で形成された白金薄膜は図8(d)に示したよ
うに(111)配向性と(200)配向性が混在する。
【0064】実験例5 SiO2絶縁層をシリコンウエハー上に形成し、厚さが
2000Åである白金薄膜を酸素含有雰囲気で前記絶縁
層上に形成した。
【0065】 − 蒸着方法:DCマグネトロンスパッタリング − 蒸着雰囲気:Ar+(O2+N2) − 全体蒸着雰囲気に対する酸素−窒素混合ガスの分圧
比:20% − 基板温度:300℃ − 熱処理条件:空気雰囲気、600℃、1時間 本実験例で形成された白金薄膜は図8(e)に示したよ
うに(200)優先配向性を有する。
【0066】実験例6 基板温度が500℃である点を除外しては、実験例5と
同一の条件で実験を行った。本実施例で形成された白金
薄膜は図8(f)に示したように(111)優先配向性
を有する。
【0067】実験例7 基板温度を15℃〜20℃とした点を除外しては、実験
例5と同一の条件で実験を行った。本実験例で形成され
た白金薄膜は図8(g)に示したように(111)配向
性と(200)配向性が混在する。
【0068】実験例8 SiO2絶縁層をシリコンウエハー上に形成し、厚さが
2000Åである白金薄膜を酸素含有雰囲気で前記絶縁
層上に蒸着した。
【0069】 − 蒸着方法:DCマグネトロンスパッタリング − 蒸着雰囲気:Ar+O2 − 全体蒸着雰囲気に対する酸素分圧比:25% − 基板温度:200℃ − 熱処理条件:空気雰囲気、600℃、1時間 本実験例で形成された白金薄膜は図8(h)に示したよ
うに(200)優先配向性を有する。
【0070】図9(a)と図9(b)は従来の技術によ
り蒸着された白金薄膜をそれぞれ10000倍に拡大し
た電子顕微鏡平面写真と、50000倍に拡大した電子
顕微鏡断面写真を示している。ここで、白金薄膜はチタ
ン接着層が蒸着されたSiO2基板上にアルゴン雰囲気
で蒸着され、600℃で約1時間熱処理される。図9
(a)から見られる白色斑点は従来技術による白金薄膜
のヒロックあるいは突出部である。なお、図9(b)の
断面写真を通じて明らかなように、従来技術による白金
薄膜は、ヒロックが生じて極めて粗い面を有するように
なる。
【0071】図9(c)と図9(d)は、本発明の実験
例3により蒸着された白金薄膜をそれぞれ50000倍
に拡大した電子顕微鏡平面写真と断面写真を示してい
る。従来技術による白金薄膜と比較する時、本発明によ
る白金薄膜は図9(c)に示したようにヒロック又は他
の欠陥がないことがわかる。また、図9(d)からわか
るように白金薄膜の表面は平坦である。この例では、本
発明による白金薄膜はヒロックが生じず、表面が平坦で
あることを示している。
【0072】本発明の他の実験例により形成された白金
薄膜も同じ結果を示した。これによって、本発明による
白金薄膜は従来技術による白金薄膜と比較する時、配向
性が調節されかつヒロックやピンホールやバックリング
等が生じず、緻密な構造を有することがわかる。本発明
による白金薄膜は電気的特性も優れ、抵抗が15μΩ−
cm未満である。
【0073】
【発明の効果】以上のように、本発明によれば、不活性
ガスと酸素成分を含有する全体ガスに対する酸素成分の
分圧比、蒸着中の基板温度、熱処理条件のような条件パ
ラメータのうちの少なくとも一つを変化させることによ
り、白金薄膜の優先配向性を調節することができる。白
金薄膜の優先配向性を自由に調節できるので、白金薄膜
を下部電極として使用する特定の電子素子に要求される
特性を有する白金薄膜を形成することができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、本発明の一実施例により形
成された白金薄膜を備えた電子素子の製造ステップを説
明する断面図。
【図2】本発明の他の実施例により白金薄膜と基板とを
電気的に絶縁する絶縁層が蒸着される図1(a)〜図1
(c)の方法の変更例を説明する断面図。
【図3】(a)〜(d)は、図1(a)〜図1(c)の
方法の他の変更例による製造ステップを説明する断面
図。
【図4】本発明のまた他の実施例により基板と白金薄膜
との間に絶縁層が介在された図3(a)〜図3(d)の
製造方法の変更例を説明する断面図。
【図5】本発明の特定の実施例による非揮発性強誘電性
メモリ素子の断面図。
【図6】本発明の特定の実施例に使用され得る例示的薄
膜形成装置の概略図。
【図7】(a)〜(d)は、本発明の特定の実施例によ
る、蒸着された白金薄膜の(200)優先配向度(%)
と4つの蒸着工程と条件パラメータとの関係を説明する
図面。
【図8】(a)〜(h)は、本発明の実験例1〜8によ
り蒸着された白金薄膜のX線回折(XRD)パターンを
示すグラフ。
【図9】(a)と(b)は、従来の方法により蒸着され
た白金薄膜をそれぞれ10000倍に拡大した電子顕微
鏡平面写真及び50000倍に拡大した電子顕微鏡断面
写真。(c)と(d)は、本発明の実験例3により蒸着
された白金薄膜を50000倍に拡大した電子顕微鏡平
面及び断面写真。
【符号の説明】
100,300 基板 104,108,304,308 白金薄膜 112,316 酸化膜 116,320 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/788 29/792 (73)特許権者 595178634 23−8 Yoido−Dong,You ngdungpo−Gu, Seou l, Korea (72)発明者 禹賢廷 大韓民国 京畿道 城南市 盆唐区 金 谷洞東亜アパート 1004洞 1501号 (72)発明者 全東一 大韓民国 ソウル特別市 松坡区 可樂 洞雙龍アパート 305洞 1202号 (72)発明者 尹義▲俊▼ 大韓民国 ソウル特別市 冠岳区 奉天 7洞224−2番地 (56)参考文献 特開 平8−274046(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/285 301

Claims (39)

    (57)【特許請求の範囲】
  1. 【請求項1】メモリ素子とセンサ素子に使用され、優先
    配向性が(111)、(200)および/または(22
    0)に調節された白金薄膜を形成する方法において、 シリコン基板を提供するステップと、 前記シリコン基板の上部面に絶縁層を形成するステップ
    と、 O2,O3,N2O,N2+O2及びこれらの混合ガス等の
    群から選択された酸素成分と不活性ガスが混合された雰
    囲気で前記絶縁層の上部面に白金薄膜を蒸着して前記酸
    素成分を含有する白金薄膜を得るための白金薄膜蒸着ス
    テップと、 前記酸素成分を含有する白金薄膜を白金酸化物の分解温
    度より高い450〜1000℃で熱処理して前記蒸着ス
    テップで混入されたガスを前記白金薄膜から除去するこ
    とにより、前記白金薄膜はヒロック、ピンホール、気孔
    のような欠陥のない微細構造を有し、白金薄膜の抵抗が
    15μΩ-cm未満となるようにする熱処理ステップと、
    を含むことを特徴とする白金薄膜形成方法。
  2. 【請求項2】前記白金薄膜の優先配向性は、前記不活性
    ガスと酸素成分が混合された全体ガスに対する酸素成分
    の分圧比、前記蒸着中の基板温度、熱処理条件のうち、
    少なくとも一つの条件パラメータにより調節されること
    を特徴とする請求項1に記載の白金薄膜形成方法。
  3. 【請求項3】前記不活性ガスはAr,Ne,Kr,Xe
    のうちのいずれか一つであることを特徴とする請求項1
    に記載の白金薄膜形成方法。
  4. 【請求項4】前記酸素成分の分圧比は50%以下である
    ことを特徴とする請求項1に記載の白金薄膜形成方法。
  5. 【請求項5】前記蒸着中の基板温度は、15〜700℃
    の範囲にあることを特徴とする請求項1に記載の白金薄
    膜形成方法。
  6. 【請求項6】次式 f(hkl)=I(hkl)/ΣI(hkl)×100
    (%) ここで、(hkl)は(111)、(200)、(22
    0) IはX線の回折強度 ΣI(hkl)=I(111)+I(200)+I(2
    20) で表される白金薄膜の優先配向度が80%より大きくな
    るように前記配向性が調節されることを特徴とする請求
    項1に記載の白金薄膜形成方法。
  7. 【請求項7】前記絶縁層は、SiO2,Si34,BP
    SG,MgO,CaO,CaF2,Al23,B23
    BSG,PSG等の群から選択される材料により形成さ
    れることを特徴とする請求項1に記載の白金薄膜形成方
    法。
  8. 【請求項8】前記白金薄膜は、DC/RFスパッタリン
    グ法、DC/RFマグネトロンスパッタリング法、有機
    金属化学気相蒸着法、真空蒸着法、レーザー蒸着法、部
    分イオン化ビーム蒸着法及び電気メッキ法等の群から選
    択される方法により蒸着されることを特徴とする請求項
    1に記載の白金薄膜形成方法。
  9. 【請求項9】優先配向性が調節された白金薄膜を形成す
    る方法において、 基板を提供するステップと、 O2,O3,N2O,N2+O2及びこれらの混合ガス等の
    群から選択された酸素成分と不活性ガスが混合された雰
    囲気で前記基板上に前記酸素成分を含有する白金薄膜を
    得るための白金薄膜蒸着ステップと、 前記酸素成分を含有する白金薄膜を白金酸化物の分解温
    度より高い450〜1000℃で熱処理して前記蒸着ス
    テップで混入されたガスを前記白金薄膜から除去するス
    テップと、を含むことを特徴とする白金薄膜形成方法。
  10. 【請求項10】白金薄膜の蒸着前に、前記基板の上部表
    面に絶縁層を形成するステップをさらに含むことを特徴
    とする請求項9に記載の白金薄膜形成方法。
  11. 【請求項11】前記絶縁層は、SiO2,Si34,B
    PSG,MgO,CaO,CaF2,Al23,B
    23,BSG,PSG等の群から選択される材料により
    形成されることを特徴とする請求項10に記載の白金薄
    膜形成方法。
  12. 【請求項12】前記白金薄膜の優先配向性は、前記不活
    性ガスと酸素成分が混合された全体ガスに対する酸素成
    分の分圧比、前記蒸着中の基板温度、熱処理条件のう
    ち、少なくとも一つの条件パラメータにより調節される
    ことを特徴とする請求項9に記載の白金薄膜形成方法。
  13. 【請求項13】前記不活性ガスはAr,Ne,Kr,X
    eのうちのいずれか一つであることを特徴とする請求項
    9に記載の白金薄膜形成方法。
  14. 【請求項14】前記全体ガスに対する酸素の分圧比は5
    0%以下であることを特徴とする請求項9に記載の白金
    薄膜形成方法。
  15. 【請求項15】前記基板の温度は、15〜700℃の範
    囲にあることを特徴とする請求項9に記載の白金薄膜形
    成方法。
  16. 【請求項16】次式 f(hkl)=I(hkl)/ΣI(hkl)×100
    (%) ここで、(hkl)は(111)、(200)、(22
    0)、IはX線の回折強度、 ΣI(hkl)=I(111)+I(200)+I(2
    20) で表される白金薄膜の優先配向度が80%より大きくな
    るように前記配向性が調節されることを特徴とする請求
    項9に記載の白金薄膜形成方法。
  17. 【請求項17】前記白金薄膜は、熱処理後の抵抗が15
    μΩ-cm未満であることを特徴とする請求項9に記載の
    白金薄膜形成方法。
  18. 【請求項18】前記白金薄膜は、DC/RFスパッタリ
    ング法、DC/RFマグネトロンスパッタリング法、有
    機金属化学気相蒸着法、真空蒸着法、レーザー蒸着法、
    部分イオン化ビーム蒸着法及び電気メッキ法等の群から
    選択される方法により蒸着されることを特徴とする請求
    項9に記載の白金薄膜形成方法。
  19. 【請求項19】前記基板は、シリコン(Si)、ゲルマ
    ニウム(Ge)又はダイヤモンド(C)の単一成分半導
    体;GaAs,InP,SiGe又はSiCの化合物半
    導体;SrTiO3,LaAlO3,Al23,KBr,
    NaCl,ZrO2,Si34,TiO2,Ta25,A
    lN等のセラミック単結晶又は多結晶;Au,Ag,A
    l,Ir,Pt,Cu,Pd,Ru,W等の金属;BS
    G,PSG,BPSG,Si等の非晶質/硝子質材料等
    の群から選択された材料により形成されることを特徴と
    する請求項9に記載の白金薄膜形成方法。
  20. 【請求項20】優先配向性が(100)、(200)お
    よび/または(220)に調節された白金薄膜を下部電
    極として使用する電子素子を製造する方法において、 基板を提供するステップと、 O2,O3,N2O,N2+O2及びこれらの混合ガス等の
    群から選択された酸素成分と不活性ガスが混合された雰
    囲気で前記基板の上部面に前記酸素成分を含有する白金
    薄膜を得るための白金薄膜蒸着ステップと、 前記酸素成分を含有する白金薄膜を白金酸化物の分解温
    度より高い450〜1000℃で熱処理して前記蒸着ス
    テップで混入されたガスを前記白金薄膜から除去するス
    テップと、 前記白金薄膜の上部面に高誘電性/強誘電性薄膜を形成
    するステップと、を含むことを特徴とする電子素子製造
    方法。
  21. 【請求項21】前記白金薄膜の優先配向性は、前記不活
    性ガスと酸素成分が混合された全体ガスに対する酸素成
    分の分圧比、前記蒸着中の基板温度、熱処理条件のう
    ち、少なくとも一つの条件パラメータにより調節される
    ことを特徴とする請求項20に記載の電子素子製造方
    法。
  22. 【請求項22】前記白金薄膜の蒸着前に、前記基板の上
    部表面に絶縁層を形成するステップをさらに含むことを
    特徴とする請求項20に記載の電子素子製造方法。
  23. 【請求項23】前記絶縁層は、SiO2,Si34,B
    PSG,MgO,CaO,CaF2,Al23,B
    23,BSG,PSG等の群から選択される材料により
    形成されることを特徴とする請求項20に記載の電子素
    子製造方法。
  24. 【請求項24】前記不活性ガスはAr,Ne,Kr,X
    eのうちのいずれか一つであることを特徴とする請求項
    20に記載の電子素子製造方法。
  25. 【請求項25】前記全体ガスに対する酸素の分圧比は5
    0%以下であることを特徴とする請求項20に記載の電
    子素子製造方法。
  26. 【請求項26】前記基板の温度は、15〜700℃の範
    囲にあることを特徴とする請求項20に記載の電子素子
    製造方法。
  27. 【請求項27】次式 f(hkl)=I(hkl)/ΣI(hkl)×100
    (%) ここで、(hkl)は(111)、(200)、(22
    0) IはX線の回折強度 ΣI(hkl)=I(111)+I(200)+I(2
    20) で表される白金薄膜の優先配向度が80%より大きくな
    るように前記配向性が調節されることを特徴とする請求
    項20に記載の電子素子製造方法。
  28. 【請求項28】前記白金薄膜は、DC/RFスパッタリ
    ング法、DC/RFマグネトロンスパッタリング法、有
    機金属化学気相蒸着法、真空蒸着法、レーザー蒸着法、
    部分イオン化ビーム蒸着法及び電気メッキ法等の群から
    選択される方法により蒸着されることを特徴とする請求
    項20に記載の電子素子製造方法。
  29. 【請求項29】前記基板は、シリコン(Si)、ゲルマ
    ニウム(Ge)又はダイヤモンド(C)の単一成分半導
    体;GaAs,InP,SiGe,SiC等の化合物半
    導体;SrTiO3,LaAlO3,Al23,KBr,
    NaCl,ZrO2,Si34,TiO2,Ta25,A
    lN等のセラミック単結晶又は多結晶;Au,Ag,A
    l,Ir,Pt,Cu,Pd,Ru,W等の金属;BS
    G,PSG,BPSG,Si等の非晶質/硝子質材料等
    の群から選択された材料により形成されることを特徴と
    する請求項20に記載の電子素子製造方法。
  30. 【請求項30】前記高誘電性/強誘電性薄膜は、ペロブ
    スカイト構造の酸化膜{BT(BaTiO3)、BST
    (Ba1-xSrxTiO3)、ST(SrTiO3)、PT
    (PbTiO3)、PZT(Pb(Zr、Ti)O3)、
    PLT(Pb1-xLaxTiO3)、PLZT(x/y/
    zPb1-xLax)(ZryTiz1-x/43)、PMN
    (PbMg1/3Nb2/33)、LiNbO3、LiTaO
    3、KNbO3、K(Ta、Nb)O3、CaTiO3、S
    rSnO3、NaNbO3、LaAlO3、YAlO3};
    ビスマス層状ペロブスカイト構造の酸化膜{SrBi2
    Nb29、SrBi2Ti29、SrBi2Ta29、S
    rBi2(TaxNb1-x29、Bi4Ti312};タ
    ングステン−ブロンズ型構造の酸化膜{Sr1-xBax
    26、(Sr、Ba)0.8xNa0.4Nb26(R;
    Cr、Zn、Y)、(Pb、Ba)Nb26、(K、S
    r)Nb26、(Pb、K)Nb26、Pb2KNb5
    15、K3Li2Nb515、(K、Na)3Li2Nb
    515、K2LiNb515};ReMnO3(Reは稀土
    類元素);BaMF4(MはMn、Co、Ni、Mg又
    はZn);及びKMgF3等の群から選択された材料に
    より形成されることを特徴とする請求項20に記載の電
    子素子製造方法。
  31. 【請求項31】優先配向性が(100)、(200)お
    よび/または(220)に調節された白金薄膜を上部電
    極として使用する電子素子を製造する方法において、 基板を提供するステップと、 下部電極を前記基板の上部面に蒸着するステップと、 前記下部電極の上部面に高誘電性/強誘電性薄膜を形成
    するステップと、 O2,O3,N2O,N2+O2及びこれらの混合ガス等の
    群から選択された酸素成分と不活性ガスが混合された雰
    囲気で前記高誘電性/強誘電性薄膜の上部面に前記上部
    電極を蒸着して前記酸素成分を含有する白金薄膜を得る
    ための白金薄膜蒸着ステップと、 前記酸素成分を含有する白金薄膜を白金酸化物の分解温
    度より高い450〜1000℃で熱処理して前記蒸着ス
    テップで混入されたガスを前記白金薄膜から除去するス
    テップと、を含むことを特徴とする電子素子製造方法。
  32. 【請求項32】前記白金薄膜の優先配向性は、前記不活
    性ガスと酸素成分が混合された全体ガスに対する酸素成
    分の分圧比、前記蒸着中の基板温度、熱処理条件のう
    ち、少なくとも一つの条件パラメータにより調節される
    ことを特徴とする請求項31に記載の電子素子製造方
    法。
  33. 【請求項33】前記下部電極の蒸着前に、前記基板の上
    部表面に絶縁層を形成するステップをさらに含むことを
    特徴とする請求項31に記載の電子素子製造方法。
  34. 【請求項34】前記絶縁層は、SiO2,Si34,B
    PSG,MgO,CaO,CaF2,Al23,B
    23,BSG,PSG等の群から選択される材料により
    形成されることを特徴とする請求項33に記載の電子素
    子製造方法。
  35. 【請求項35】前記不活性ガスはAr,Ne,Kr,X
    eのうちのいずれか一つであることを特徴とする請求項
    31に記載の電子素子製造方法。
  36. 【請求項36】前記全体ガスに対する酸素の分圧比は5
    0%以下であることを特徴とする請求項31に記載の電
    子素子製造方法。
  37. 【請求項37】前記基板の温度は、15〜700℃の範
    囲にあることを特徴とする請求項31に記載の電子素子
    製造方法。
  38. 【請求項38】次式 f(hkl)=I(hkl)/ΣI(hkl)×100
    (%) ここで、(hkl)は(111)、(200)、(22
    0) IはX線の回折強度 ΣI(hkl)=I(111)+I(200)+I(2
    20) で表される白金薄膜の優先配向度が80%より大きくな
    るように前記配向性が調節されることを特徴とする請求
    項31に記載の電子素子製造方法。
  39. 【請求項39】前記白金薄膜は、DC/RFスパッタリ
    ング法、DC/RFマグネトロンスパッタリング法、有
    機金属化学気相蒸着法、真空蒸着法、レーザー蒸着法、
    部分イオン化ビーム蒸着法及び電気メッキ法等の群から
    選択される方法により蒸着されることを特徴とする請求
    項31に記載の電子素子製造方法。
JP10137412A 1997-05-06 1998-05-06 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 Expired - Fee Related JP2974006B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019970017211A KR19980069763A (ko) 1997-01-07 1997-05-06 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
KR1997-P17211 1997-05-06
KR19970017209 1997-05-06
KR1997-P17209 1997-05-06

Publications (2)

Publication Number Publication Date
JPH10326755A JPH10326755A (ja) 1998-12-08
JP2974006B2 true JP2974006B2 (ja) 1999-11-08

Family

ID=26632710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10137412A Expired - Fee Related JP2974006B2 (ja) 1997-05-06 1998-05-06 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子

Country Status (4)

Country Link
US (1) US6498097B1 (ja)
EP (1) EP0883167A3 (ja)
JP (1) JP2974006B2 (ja)
KR (1) KR100292288B1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541375B1 (en) 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP3159255B2 (ja) * 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7399356B2 (en) * 2002-12-17 2008-07-15 Ibule Photonics, Inc. Method for preparation of ferroelectric single crystal film structure using deposition method
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US7616757B2 (en) * 2004-08-30 2009-11-10 Erdman Joseph L Scalable call center telecommunications system
KR100718839B1 (ko) * 2005-08-31 2007-05-16 삼성전자주식회사 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
CA2717350A1 (en) * 2008-03-11 2009-10-15 Carnegie Institution Of Washington New class of pure piezoeletric materials
KR20110121890A (ko) * 2010-05-03 2011-11-09 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
US8647723B2 (en) * 2010-10-22 2014-02-11 GM Global Technology Operations LLC Nucleation of ultrathin, continuous, conformal metal films using atomic layer deposition and application as fuel cell catalysts
JP5690207B2 (ja) * 2011-05-11 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
US8574983B2 (en) 2011-05-13 2013-11-05 Intermolecular, Inc. Method for fabricating a DRAM capacitor having increased thermal and chemical stability
JP5333527B2 (ja) * 2011-06-20 2013-11-06 トヨタ自動車株式会社 酸素センサの製造方法
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US9979028B2 (en) 2013-12-13 2018-05-22 GM Global Technology Operations LLC Conformal thin film of precious metal on a support
JP6721856B2 (ja) 2015-08-07 2020-07-15 セイコーエプソン株式会社 圧電素子の製造方法
US10896950B2 (en) * 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US11121139B2 (en) 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US10923286B2 (en) 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device
RU2745589C1 (ru) * 2020-01-22 2021-03-29 федеральное государственное бюджетно образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
KR20220052768A (ko) * 2020-10-21 2022-04-28 삼성전자주식회사 유전체 및 이를 포함하는 소자
CN113278935B (zh) * 2021-05-07 2022-12-09 昆明贵研新材料科技有限公司 一种氧化铂电极及其制备方法和用途
CN114752892A (zh) * 2022-03-17 2022-07-15 江苏精瓷智能传感技术研究院有限公司 一种超大晶粒的铂薄膜及其制备方法
CN116926672A (zh) * 2022-04-07 2023-10-24 北京大学 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法
CN115058686B (zh) * 2022-06-17 2024-02-20 广东风华高新科技股份有限公司 一种调控Pt膜层晶体生长取向的制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450551C2 (de) 1974-10-24 1977-01-13 Heraeus Gmbh W C Elektrischer messwiderstand fuer ein widerstandsthermometer und verfahren zu seiner herstellung
DE2507731C3 (de) 1975-02-22 1978-09-07 Deutsche Gold- Und Silber-Scheideanstalt Vormals Roessler, 6000 Frankfurt Meßwiderstand für Widerstandsthermometer und Verfahren zu seiner Herstellung
US4129848A (en) 1975-09-03 1978-12-12 Raytheon Company Platinum film resistor device
US4253931A (en) 1979-11-30 1981-03-03 General Motors Corporation Electrode sputtering process for exhaust gas oxygen sensor
US4375056A (en) 1980-02-29 1983-02-22 Leeds & Northrup Company Thin film resistance thermometer device with a predetermined temperature coefficent of resistance and its method of manufacture
US4396899A (en) 1980-04-16 1983-08-02 Kabushiki Kaisha Kirk Platinum thin film resistance element and production method therefor
US4966865A (en) 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4804438A (en) 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US4952904A (en) 1988-12-23 1990-08-28 Honeywell Inc. Adhesion layer for platinum based sensors
JPH045874A (ja) * 1990-04-21 1992-01-09 Matsushita Electric Ind Co Ltd 強誘電体薄膜およびその製造方法
US5104684A (en) 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
JPH04259380A (ja) 1991-02-13 1992-09-14 Mitsubishi Materials Corp Pzt強誘電体薄膜の結晶配向性制御方法
US5142437A (en) 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
JPH05235416A (ja) 1992-02-21 1993-09-10 Murata Mfg Co Ltd 強誘電体薄膜素子
US5191510A (en) 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JPH06108242A (ja) 1992-09-25 1994-04-19 Minolta Camera Co Ltd 薄膜電極および薄膜製造装置
US5514484A (en) 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JP3412051B2 (ja) 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
US5320978A (en) 1993-07-30 1994-06-14 The United States Of America As Represented By The Secretary Of The Navy Selective area platinum film deposition
US5440173A (en) 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same
US5650362A (en) 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JPH07263570A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 誘電体装置の製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5498569A (en) 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
KR0174594B1 (ko) * 1994-11-26 1999-04-01 이재복 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
KR100207444B1 (ko) * 1995-03-14 1999-07-15 윤종용 반도체 장치의 고유전막/전극 및 그 제조방법
US5650202A (en) 1996-07-18 1997-07-22 The United States Of America As Represented By The Secretary Of The Army Method for forming a platinum coating on non-coductive substrates such as glass
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate

Also Published As

Publication number Publication date
KR100292288B1 (ko) 2001-08-07
EP0883167A3 (en) 1999-07-21
US6498097B1 (en) 2002-12-24
EP0883167A2 (en) 1998-12-09
KR19980086779A (ko) 1998-12-05
JPH10326755A (ja) 1998-12-08

Similar Documents

Publication Publication Date Title
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
US6054331A (en) Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
EP0853336B1 (en) Method forming preferred orientation-controlled platinum films using nitrogen
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
JP3730122B2 (ja) 強誘電体集積回路メモリセルおよびその製造方法
JP3159255B2 (ja) 強誘電体容量で用いる電極のスパッタ成長方法
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP4228560B2 (ja) キャパシタ素子及びその製造方法
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
KR100262908B1 (ko) 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JP3594787B2 (ja) 半導体装置及びその製造方法
US6504228B1 (en) Semiconductor device and method for manufacturing the same
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP4778136B2 (ja) 半導体装置およびその製造方法
JP3022328B2 (ja) 薄膜形成方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JPH05251351A (ja) 強誘電体薄膜の形成方法
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP2004311922A (ja) 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
KR19980082338A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
JP2002299578A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2004519856A (ja) 改良された微細構造を有する積層超格子材料の製造方法
KR19980069763A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
KR19980031893A (ko) 계면 공학을 이용한 강유전체 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees