JP4778136B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4778136B2 JP4778136B2 JP2000248925A JP2000248925A JP4778136B2 JP 4778136 B2 JP4778136 B2 JP 4778136B2 JP 2000248925 A JP2000248925 A JP 2000248925A JP 2000248925 A JP2000248925 A JP 2000248925A JP 4778136 B2 JP4778136 B2 JP 4778136B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- iro
- substrate
- ferroelectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に強誘電体膜を有する半導体装置およびその製造方法に関する。
【０００２】
微細化技術の進歩に伴い、今日のいわゆるサブクォーターミクロンあるいはディープサブクォーターミクロンと呼ばれる超微細化半導体装置は、０．１〜０．２μmの最小パターン幅で形成されており、非常に大きな集積密度を実現している。特にＤＲＡＭ等のキャパシタを有する半導体装置では、かかる微細化の結果キャパシタの蓄積容量が減少してしまい、情報の保持等、所望の動作を実現するのが困難になっている。
【０００３】
このような事情で、超微細化半導体装置に適用するキャパシタ絶縁膜として、従来のＳｉＯ2やＳｉＮよりも格段に比誘電率の大きいペロブスカイト系化合物あるいはビスマス層状酸化物等の絶縁膜を使う提案がなされている。ペロブスカイト系化合物あるいはビスマス層状酸化物の絶縁膜は強誘電性を示し、従ってかかる強誘電体膜をキャパシタ絶縁膜として使うことにより、ＦｅＲＡＭとよばれる不揮発性の強誘電体半導体記憶装置を形成することが可能である。かかるＦｅＲＡＭでは、情報を強誘電体膜の自発分極の形で保持する。
【０００４】
【従来の技術】
一方、これらの強誘電体膜は酸素を含むため、非酸化雰囲気が使われる半導体装置の製造工程と両立しない。このため従来提案されているＦｅＲＡＭでは、強誘電体膜をキャパシタ絶縁膜として使った強誘電体キャパシタを形成する際に、強誘電体膜から半導体活性領域への酸素の拡散を阻止するため、キャパシタ電極をＰｔあるいはＩｒ等の耐酸化性を有する金属膜、あるいはかかる耐酸化性金属膜にＩｒＯ2などの導電性酸化膜を組み合わせた構成を使って実現している。
【０００５】
かかる強誘電体キャパシタを有する半導体装置では、大きな自発分極、従って大きな反転電荷量ＱSWを有する強誘電体キャパシタを形成するために強誘電体キャパシタ絶縁膜中における結晶粒の配向方向が重要で、特に結晶粒が＜１１１＞方向に配向している場合に反転電荷量ＱSWが最適になることが知られている。一方、かかる強誘電体絶縁膜中における結晶粒の配向方向は、その下地となるキャパシタ電極中の結晶粒の配向方向に大きな影響を受ける。
【０００６】
図１（Ａ）は、従来のＦｅＲＡＭで使われている強誘電体キャパシタ１０Ａの断面構造を示す。
【０００７】
図１（Ａ）を参照するに、前記強誘電体キャパシタ１０Ａでは、層間絶縁膜１２中には図示を省略したメモリセルトランジスタの拡散領域とコンタクトするＷ等の導電性プラグ１１が形成されており、前記層間絶縁膜１２上には前記導電性プラグ１１と電気的にコンタクトするように、酸素の拡散障壁として作用するＩｒ膜１４が形成される。さらに前記Ｉｒ膜１４上にはＰｔ膜１６が形成され、さらに前記Ｐｔ膜１６上にはＰＺＴよりなる強誘電体膜１７が形成される。さらに前記強誘電体膜１７上には図示は省略するが、Ｐｔ膜よりなる上側電極が形成される。前記導電膜１３〜１６は、強誘電体キャパシタの下側電極を形成する。
【０００８】
図１（Ｂ）は、従来のＦｅＲＡＭで使われている強誘電体キャパシタ１０Ｂの断面構造を示す。ただし図１（Ｂ）中、先に図１（Ａ）で説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０００９】
図１（Ｂ）を参照するに、前記強誘電体キャパシタ１０Ｂでは、前記層間絶縁膜１２上に前記導電性プラグ１１と電気的にコンタクトするように、ＩｒＯ2膜１５が形成され、前記ＩｒＯ2膜１５上にはＰｔ膜１６およびＰＺＴよりなる強誘電体膜１７が順次形成される。さらに前記強誘電体膜１７上には図示していないＰｔ等の上側電極が形成される。図１（Ｂ）の構造では、前記ＩｒＯ2膜１５をＰｔ膜１６の下に挿入することにより、前記Ｐｔ膜１６中にＩｒが固溶するのが抑制される。
【００１０】
【発明が解決しようとする課題】
かかるＰＺＴ膜１７を使った強誘電体キャパシタでは、先にも説明したように、前記ＰＺＴ膜１７中におけるＰＺＴ結晶粒の配向方向が＜１１１＞方向である場合に反転電荷量ＱSWの値が最適になることが知られている。そこで従来より、このような強誘電体キャパシタにおいて前記ＰＺＴ膜１７中のＰＺＴ結晶粒の配向方向を＜１１１＞方向に揃えようとする試みがなされている。また、図１（Ｂ）の構成の強誘電体キャパシタ１０Ｂでは、前記ＩｒＯ2膜１５を前記Ｐｔ膜１６の下に挿入することにより、前記Ｐｔ膜１６の結晶配向性が向上し、表面モフォロジーが改善されることが報告されている。特開平５−５１１５６号公報を参照。
【００１１】
しかし、従来より、かかるＩｒＯ2膜１５中の結晶配向が、前記Ｐｔ膜１６中の結晶配向、従って前記ＰＺＴ膜１７中の結晶配向にどのような効果を及ぼすかは不明であった。
【００１２】
そこで本発明は、Ｐｔ膜とＩｒＯ2膜とを積層した下地構造上に強誘電体膜を形成した構成の強誘電体キャパシタを有する半導体装置において、前記ＩｒＯ2膜の配向方向を最適化し、もって前記強誘電体膜の配向方向を最適化した半導体装置、およびその製造方法を提供することを概括的課題とする。
【００１３】
【課題を解決するための手段】
本発明は、下側電極と、前記下側電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上側電極とを有する半導体装置において、前記下側電極は、＜２００＞方向に優先的に配向したＩｒＯ2膜と、前記ＩｒＯ2膜上に形成され＜１１１＞方向に優先配向したＰｔ膜とよりなり、前記ＩｒＯ 2 膜は、二乗平均振幅が０．３ｎｍ以下で特徴付けられる表面粗さを有することを特徴とする半導体装置により前記課題を解決する。前記ＩｒＯ2膜を＜２００＞方向に優先的に配向させることにより、その上に形成されるＰｔ膜は＜１１１＞方向に優先的に配向し、その結果、前記Ｐｔ膜上に形成されるＰＺＴなどの誘電体膜も＜１１１＞方向に優先的に配向し、前記誘電体膜の電気特性、例えばＰＺＴ膜の反転電荷量が最適化される。
【００１４】
一般にかかるＩｒＯ2膜は多結晶膜として形成されるが、本発明による半導体装置ではＩｒＯ2の（２００）面による回折強度がＩｒＯ2の（１０１）面による回折強度よりも強い特徴を有する。このように＜２００＞方向に配向したＩｒＯ2膜は平均二乗振幅が０．３ｎｍ以下の表面粗さを特徴とする。
【００１５】
また、本発明は基板上に、ＴｉＮ膜を２０〜１００ｎｍの厚さに形成し、前記ＴｉＮ膜上にＩｒ膜を５０〜２５０ｎｍの厚さに形成し、前記ＴｉＮ膜上にＩｒＯ2膜を５〜１００ｎｍの厚さに形成し、前記ＩｒＯ2膜上にＰｔ膜を５０〜２００ｎｍの厚さに形成し、前記Ｐｔ膜上に強誘電体膜を形成する工程により、強誘電体膜を有する半導体装置を製造する際に、前記ＴｉＮ膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が５〜２０μｍの範囲で上に凸に反るように実行し、前記Ｉｒ膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が０〜５μｍの範囲で下に凸に反るように実行し、前記ＩｒＯ2膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が３〜６μｍの範囲で上に凸に反るように実行することで、前記基板上に積層されたＩｒ膜の剥離を回避することが可能になる。また、かかるＰｔ／ＩｒＯ2／Ｉｒ積層構造上に形成されたＰＺＴ等の強誘電体膜は、電気特性が最適となる＜１１１＞方向に配向する。特に、前記Ｉｒ膜を形成する工程は、基板温度を３００°Ｃを超える温度、例えば５００°Ｃに設定して行うのが好ましい。また前記ＩｒＯ2膜を熱処理することにより、ＩｒＯ2膜の反り量が熱処理の前と比較して０〜８μｍの範囲で下に凸の方向に変化し、強誘電体膜を形成した際のヒロック形成を抑制することができる。
【００１６】
【発明の実施の形態】
［第１実施例］
図２は、本発明の第１実施例による強誘電体キャパシタ２０の構成を示す。ただし図２中、先に図１で説明した部分には同一の参照符号を付し、説明を省略する。
【００１７】
図２を参照するに、強誘電体キャパシタ２０は図１のＩｒＯ2膜１５の代わりに＜２００＞方向に優先的に配向した多結晶ＩｒＯ2膜２５を有し、その際前記ＩｒＯ2膜２５は、前記Ｐｔ膜１６と前記Ｉｒ膜１４との間に挿入されるように形成される。すなわち図２の構成においては、前記Ｐｔ膜１６は、かかる＜２００＞方向に配向したＩｒＯ2膜２５上に形成される。
【００１８】
より具体的には、前記ＴｉＮ膜１３は０．１３Ｐａ（１．０ｍＴｏｒｒ）に減圧したＤ．Ｃ．マグネトロンスパッタ装置の基板処理室中に基板を導入し、基板温度を３００°Ｃ，プラズマパワーを２ｋＷに設定した条件下でＡｒおよびＮ2をそれぞれ１５ｓｃｃｍおよび１５ｓｃｃｍの流量で供給しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成される。一方、前記Ｉｒ膜１４はＤ．Ｃ．マグネトロンスパッタ装置を使い、基板処理室の内圧を約０．８２Ｐａ（６．２ｍＴｏｒｒ），基板温度を５００°Ｃに設定し、プラズマパワーが０．５ｋＷの条件下でＡｒを１２０ｓｃｃｍの流量で供給することにより、約９０ｎｍの厚さに形成される。この後、基板処理室の内圧を約０．４５Ｐａ（３．４ｍＴｏｒｒ）まで減少させ、プラズマパワーを遮断し、ＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍで１５秒間だけ流す。このようにして形成されたＩｒ膜１４は、先にも説明したように酸素の拡散障壁層として作用し、少なくとも５０ｎｍの厚さに形成する必要がある。一方、厚すぎるとパターニングが困難になるため、Ｉｒ膜１４の厚さは２００ｎｍを超えないのが好ましい。
【００１９】
このようにしてＩｒ膜１４を形成した後、Ｄ．Ｃ．マグネトロンスパッタリング装置を使い、基板処理室の内圧を０．３９Ｐａ（２．９ｍＴｏｒｒ）に設定し、基板温度を室温に設定し、０．５ｋＷのプラズマパワーの条件下でＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で供給することにより、前記Ｉｒ膜１４上に組成がＩｒＯxで表される前記ＩｒＯ2膜２５を、反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成する。その際、後で説明するように、前記ＩｒＯ2膜２５の形成条件は、膜２５中の＜２００＞配向する結晶粒の割合が最大になるように最適化される。
【００２０】
前記ＩｒＯ2膜２５の形成の後、酸素雰囲気中において４００°Ｃで３０分間の熱処理を行い、ＩｒＯ2膜２５を結晶化させる。またかかる熱処理により、前記Ｉｒ膜１４およびＩｒＯ2膜２５を積層した電極構造中の応力制御を行う。
【００２１】
本発明の発明者は、本発明の基礎となる予備的実験において、ＰＺＴ強誘電体膜１７を結晶化させた後にヒロックが発生する場合があるのを発見しているが、このようにして形成されるヒロックの密度はＩｒ膜１４形成後の基板の反りに関係しており、基板の反りが上に凸になる場合にヒロック密度が大きくなる傾向が存在するのを把握している。このような事情で、Ｉｒ膜１４上にＩｒＯ2膜２５を積層した図２の構成の強誘電体キャパシタ２０では、単にＩｒ膜１４とＩｒＯ2膜２５とを積層しただけでは不十分で、Ｉｒ膜１４あるいはＩｒＯ2膜２５の形成条件を最適に制限する必要がある。また、先に説明したようにＩｒ膜１４の堆積は５００°Ｃの高い基板温度で行っているが、これは基板の反りが大きくなってＰＺＴ膜１７の形成後にＩｒ膜１４とＴｉＮ膜１３との界面で剥離が発生するのを回避するためである。
【００２２】
前記ＩｒＯ2膜２５の形成の後、前記Ｐｔ膜１６が、Ｄ．Ｃ．マグネトロンスパッタ装置により、基板処理室内圧を０．４Ｐａ，プラズマパワーを１．０ｋＷに設定し、室温においてＡｒを３０ｓｃｃｍの流量で流すことにより、１００〜１５０ｎｍの厚さに形成される。
【００２３】
次に前記Ｐｔ膜１６上に、スパッタリング法により、あるいはＣＳＤ法により、前記ＰＺＴ膜１７が形成される。ＣＳＤ法により形成する場合には、前記Ｐｔ膜１６上にＰＬＺＴ溶液を塗布し、仮焼成を２９０°Ｃで３分間行い、さらに酸素雰囲気中、７００°Ｃで結晶化熱処理を１分間行う。上記工程を２回繰り返すことにより、前記ＰＬＺＴ膜１７が約１５０ｎｍの厚さに形成される。
【００２４】
さらに前記ＰＬＺＴ膜１７上には上側電極層を構成するＰｔ膜１８が堆積され、強誘電体キャパシタ２０が形成される。
【００２５】
図３は、このようにして形成された強誘電体キャパシタ２０を構成するＩｒＯ2膜２５中におけるＩｒＯ2（２００）面によるＸ線回折強度と、その上に形成したＰｔ膜１６中におけるＰｔ（１１１）面によるＸ線回折強度との関係を示す。
【００２６】
図３を参照するに、ＩｒＯ2（２００）面によるＸ線回折強度が増大すると共にＰｔ（１１１）面によるＸ線回折強度も増大するのがわかるが、このことは、ＩｒＯ2膜１５あるいは２５中における＜２００＞方位の結晶の割合が増大するにつれて、その上に形成されるＰｔ膜１６中の＜１１１＞方位の結晶の割合が増大することを意味している。図４に示すように、Ｐｔ膜１６におけるＰｔ（１１１）面によるＸ線回折強度とその上のＰＬＺＴ膜１７中におけるＰＬＺＴ（１１１）面によるＸ線回折強度との間には概略的に比例関係が成立しており、Ｐｔ膜１６中の＜１１１＞配向した結晶粒の割合が増大すると、その上に形成されるＰＬＺＴ膜１７中の＜１１１＞配向した結晶粒の割合も増大し、反転電荷量ＱSWの値が最適になる。
【００２７】
表１は、図３中のＩｒＯ2膜２５の形成条件を示す。ただし、図３中に示す数字と表１中の試料番号とは対応している。表１中、図３に示されていない試料は、Ｐｔ膜１６の形成を行わなかった試料である。
【００２８】
【表１】
表１を参照するに、図３においてＰｔ膜の＜１１１＞優先配向をもたらした試料＃１４，＃２４，＃２５，＃２６は、＃２４を除き、１．０ｋＷ以上の比較的高いパワーで、しかも同時に処理室内圧を０．６８Ｐａ（５．１ｍＴｏｒｒ）以上の比較的高い値に設定し、ＡｒおよびＯ2流量を半々程度に設定した場合に得られている。
【００２９】
本発明の発明者は、このようにして形成されたＩｒＯ2膜２５上にＰＬＺＴ膜１７を形成する実験の際に、ＩｒＯ2膜２５中における（２００）面によるＸ線回折強度と表面あらさとの間に関係があり、またしたがってＩｒＯ2膜２５の表面あらさとその上に形成されるＰｔ膜１６中の（１１１）面によるＸ線回折強度との間に図５に示す関係があることを見出した。
【００３０】
図５を参照するに、横軸は前記ＩｒＯ2膜２５についてＡＦＭ（原子間力顕微鏡）により求めた表面あらさの二乗平均振幅をｎｍ単位で、また左側の縦軸は前記ＩｒＯ2膜２５上に形成されたＰｔ膜１６における（１１１）面からのＸ線回折強度を、さらに右側の縦軸は前記Ｐｔ膜１６における（２００）面からのＸ線回折強度を示す。ただし図５中、左右の縦軸のＸ線回折強度は任意単位で示してある。
【００３１】
図５よりわかるように、Ｐｔ（１１１）面による回折強度はＩｒＯ2膜２５の表面あらさが小さくなればなるほど大きくなる傾向があり、一方Ｐｔ（２００）面による回折強度は、逆にＩｒＯ2膜２５の表面あらさが小さくなればなるほど小さくなる傾向がある。
【００３２】
次の表２は、前記ＩｒＯ2膜２５の表面あらさとその上のＰｔ膜１７中における（１１１）Ｘ線回折強度および（２００）Ｘ線回折強度の関係を示す。ただし表２中、ａは相関距離を、δは二乗平均振幅を、それぞれｎｍ単位で表す。前記相関距離ａおよび二乗平均振幅δは、表面あらさのパワースペクトルＩ（ｋ）を使って、
【００３３】
【数１】
と定義される。ただしｋはＩｒＯ2膜２５表面に平行な波数ベクトルを示す。
【００３４】
【表２】
表２を参照するに、ＩｒＯ2膜２５の二乗平均振幅の値δが０．３０ｎｍ以下の場合（試料＃２４〜２６）、Ｐｔ（１１１）Ｘ線回折強度に対するＰｔ（２００）Ｘ線回折強度の比が０．０００２以下であり、また前記二乗平均振幅δが０．３１ｎｍの場合（試料＃１４）でも、前記Ｐｔ（２００）／（１１１）回折強度比は０．０００２６に過ぎないことがわかる。これに対し、前記δの値がこれより増大すると、前記Ｐｔ（２００）／（１１１）回折強度比は急激に増大する。
【００３５】
図６（Ａ）〜図１２（Ｎ）は、前記表１の試料＃１３〜＃２６のＩｒＯ2膜２５のＸ線回折パターンを示す。
【００３６】
図６（Ａ）〜図１２（Ｎ）を参照するに、前記表２に示すＰｔ膜１６を形成した試料のうち、二乗平均振幅δの値が小さい試料＃１４，＃２４，＃２５，＃２６ではＩｒＯ2（２００）面によるＸ線回折強度がＩｒＯ2（１０１）面によるＸ線回折強度よりも強く、これに対して前記二乗平均振幅δの値が大きい試料＃＃１３，＃１５，＃１９，＃２１，＃２３では、前記ＩｒＯ2（２００）面による回折強度がバックグラウンド程度で非常に弱い、あるいは明瞭なピークが観測されたとしても、ＩｒＯ2（１０１）面による回折強度よりも実質的に弱いことがわかる。
【００３７】
図１３（Ａ）および（Ｂ）は、それぞれ試料＃１３および試料＃２５における、ＩｒＯ2膜表面のＳＥＭ写真を示す。
【００３８】
図１３（Ａ）を参照するに、図５（Ａ）に示すＩｒＯ2の（２００）回折ピークが（１０１）回折ピークよりも低い試料＃１３では、表２の結果に対応してＩｒＯ2膜表面があらいのに対し、図１２（Ｍ）のＸ線回折パターンに対応する図１３（Ｂ）の試料＃２５では、ＩｒＯ2膜の表面が平坦かつ滑らかになっているのがわかる。
【００３９】
表３は、このようにして形成された強誘電体キャパシタ２０について、ＰＬＺＴ膜１７の（１１１）回折強度と反転電荷量ＱSW、および９０％飽和電圧Ｖ90とを示す。前記反転電荷量ＱSWは、印加電圧が３Ｖの場合と５Ｖの場合とを示す。
【００４０】
【表３】
表３を参照するに、Ｘ線の（１１１）回折強度が弱い（２６４４ｃｐｓ）ＰＬＺＴ膜を前記膜１７として使った場合には、特に印加電圧が３Ｖの場合の反転電荷量ＱSWが５９．９μＣ／ｃｍ2であるのに対し、（１１１）回折強度が５７４４ｃｐｓのＰＬＺＴ膜を使った場合、３Ｖの印加電圧で６３．４μＣ／ｃｍ2の反転電荷量が実現できる。さらに（１１１）回折強度が８８８８ｃｐｓのＰＬＺＴ膜では、前記反転電荷量ＱSWは７３．２μＣ／ｃｍ2に達する。反転電荷量についての同様な傾向は、印加電圧が５Ｖの場合にも見られる。
【００４１】
また、表３より、ＰＬＺＴ膜の（１１１）回折強度が２６４４ｃｐｓと低い場合には９０％飽和電圧Ｖ90が３．５Ｖと高いのに対し、これが５７４４ｃｐｓあるいは８８８８ｃｐｓと強くなった場合には、９０％飽和電圧Ｖ90も３．１Ｖまで減少するのがわかる。
【００４２】
以上をまとめると、Ｉｒ膜上にＩｒＯ2膜を形成し、その上にＰｔ膜を積層した構造の下側電極上にＰＬＺＴ膜を形成する場合、前記ＩｒＯ2膜中のＩｒＯ2結晶粒が＜２００＞方向に優先的に配向していると前記Ｐｔ膜中のＰｔ結晶粒が＜１１１＞方向に優先的に配向し、その結果、ＰＬＺＴ膜中のＰＬＺＴ結晶粒も＜１１１＞方向に優先的に配向する。これに伴い、強誘電体キャパシタの電気特性が最適化される。
【００４３】
なお、本実施例において前記ＴｉＮ膜１３のかわりにＴｉ膜あるいはＴａＳｉＮ膜を使うことも可能である。また、本実施例においては前記ＰＬＺＴ膜１７としてＣａおよびＳｒをドープした膜を使ったが、本発明はかかる特定のＰＬＺＴ膜組成に限定されるものではなく、また前記ＰＬＺＴ膜の代わりにＳＢＴ膜を使うことも可能である。
［第２実施例］
先にも簡単に説明したが、図２の強誘電体キャパシタ２０を形成する場合、各層を堆積するたびに前記基板に印加される応力状態が変化し、最悪の場合、前記ＴｉＮ膜１３とＩｒ膜１４との間で剥離が発生する。そこで、図２の構造において上記の膜１３〜１６を堆積する際の応力制御は重要である。
【００４４】
ところで、本発明の発明者は、図２の強誘電体キャパシタ２０を形成する本発明の基礎となる研究において、前記ＰＬＺＴ膜１７中の＜１１１＞配向の割合、すなわち（１１１）回折強度が、基板１２の反り、従って前記ＰＬＺＴ膜１７の反りに大きく影響されることを見出した。これは、ＰＬＺＴ膜１７が強誘電膜であり、このため配向状態が下地となる下側電極の応力状態に影響されるものと考えられる。
【００４５】
図１４は、ＰＬＺＴ膜１７の堆積前後における基板１２の反り量の変化、換言するとＰＬＺＴ膜１７の反り量と、前記ＰＬＺＴ膜１７における（１１１）回折強度との関係を示す。ただし、前記反り量は基板中心から５０ｍｍ離れた位置において測定した値で、単位をμｍで示す。図１４中、負の反り量は前記ＰＬＺＴ膜１７が、堆積の際に下に凸に反ることを意味する。
【００４６】
図１４を参照するに、Ｐｔ膜１６の膜厚が増大すると共にＰＬＺＴ膜１７の反り量が増大し、これに伴ってＰＬＺＴ膜１７中の＜１１１＞配向したＰＬＺＴ結晶粒の割合が増大するのがわかる。また、前記ＰＬＺＴ膜１７の反り量は前記Ｉｒ膜１４を堆積する際の温度にも関係しており、Ｉｒ膜１４を３００°Ｃで堆積した場合の方が、前記反り量およびＰＬＺＴ膜１７中の＜１１１＞配向する結晶粒の割合は増大する。
【００４７】
図１４の結果からは、前記ＰＬＺＴ膜１７を＜１１１＞方向に優先配向させるには、前記Ｉｒ膜１４の堆積を低温で行った方が有利であるように見えるが、前記Ｉｒ膜１４の堆積を３００°Ｃ以下の低温で行った場合には、前記Ｉｒ膜１４の堆積に伴う基板１２の反り量が非常に大きくなり、Ｉｒ膜１４がＴｉＮ膜１３から剥離する問題が発生する。
【００４８】
図１５は図２の強誘電体キャパシタ２０において、前記Ｉｒ膜１４の成膜を室温、３００°Ｃおよび５００°Ｃで行った場合の基板１２の反りを、各工程毎に示す図である。ただし、図１５中縦軸は前記基板１２の反り量を表し、正の反り量は基板が上に凸に沿った状態を、負の反り量は基板が下に凸に反った状態を意味する。先の説明と同様に、反り量は基板中心から５０ｍｍ離れた位置において測定している。
【００４９】
図１５を参照するに、前記基板１２は前記ＴｉＮ膜１３を堆積した時点で、約１５μｍの反り量で上に凸に反るが、その後前記Ｉｒ膜１４を３００°Ｃ以下の低温で堆積した場合には、前記反り量はさらに増大し、堆積温度が３００°Ｃの場合に約４０μｍ、室温の場合には約５０μｍの値に達する。
【００５０】
このように基板１２が大きく上に凸に反ると、堆積されたＴｉＮ膜１３には圧縮応力が、Ｉｒ膜１４は引張応力が加わり、前記ＰＬＺＴ膜１７を堆積した場合に前記ＴｉＮ膜１３とＩｒ膜１４との間において剥離が発生しやすくなる。また、このように基板１２が大きく上に凸に反ると、その後で前記Ｉｒ膜１４上にＩｒＯx膜１５を形成し、熱処理した後さらにＰｔ膜１６を堆積し、前記Ｐｔ膜１６上に前記ＰＬＺＴ膜１７を形成した時点において、ＰＬＺＴ膜１７中に剥離に伴う多数のヒロックが形成されることが観察された。
【００５１】
そこで、本発明では前記Ｉｒ膜１４を先に説明したように５００°Ｃで堆積する。このようにＩｒ膜１４を５００°Ｃで堆積することにより、前記基板１２の反り量は０〜５μｍ程度減少し、かかるＩｒ膜１４上にＩｒＯ2膜１５を、先に表１で説明した条件のうち、試料＃１４あるいは＃２４〜＃２６に対応する条件で形成する。かかるＩｒＯ2膜１５の形成により、前記基板１２の反り量は
上に凸に反る方向に３〜６μｍ程度増大する。
【００５２】
次に、このようにして形成されたＩｒＯ2膜１５は結晶化熱処理を施されるが、かかる熱処理に伴い、基板１２の反り量は０〜８μｍ程度の範囲でわずかに減少する。
【００５３】
さらに前記ＩｒＯ2膜１５上にＰｔ膜１６を約１００ｎｍの厚さに形成することにより、前記基板１２の反り量は０〜１５μｍ程度の範囲で増大し、最後に前記ＰＬＺＴ膜１７を前記Ｐｔ膜１６上に形成することで、前記基板１２の反り量は３０〜６０μｍ程度の範囲で減少する。結果的に、前記ＰＬＺＴ膜１７が形成された時点において、前記基板１２の反りは下に凸で、反り量も約−４０μｍ程度の値になる。
【００５４】
このようにして形成されてＰＬＺＴ膜１７の膜自体の反り量の値は、このように−３０〜−６０μｍに達し、図１４の関係を参照すると、ＰＬＺＴ膜１７中の＜１１１＞配向した結晶粒の割合が増加する。
［第３実施例］
次に、本発明の第３実施例による半導体装置の製造工程について、図１６（Ａ）〜図１７（Ｈ）を参照しながら説明する。
【００５５】
図１６（Ａ）を参照するに、Ｓｉ基板３１上には素子分離絶縁膜３２により素子領域が画成されており、前記素子領域上にはゲート電極３３がチャネル領域に対応して形成されている。また、前記Ｓｉ基板３１中には、前記ゲート電極３３の両側にＬＤＤ構造を有する拡散領域３１Ａおよび３１Ｂが形成されており、さらに前記Ｓｉ基板３１上には前記ゲート電極３３を覆うように層間絶縁膜３４が形成されている。さらに前記層間絶縁膜３４中には、前記拡散領域３４Ａを露出するコンタクトホールが形成され、前記コンタクトホール中にはＴｉ密着層３５ａを介して、前記コンタクトホールを充填するようにＷプラグ３５が形成されている。
【００５６】
次に図１６（Ｂ）の工程において、前記図１６（Ａ）の層間絶縁膜３４上にＴｉＮ膜３６が、ＤＣマグネトロンスパッタリング装置中において、基板温度３００°Ｃ，圧力０．１３Ｐａ、プラズマパワー２ｋＷの条件下で、ＡｒおよびＮ2をそれぞれ１５ｓｃｃｍおよび１５ｓｃｃｍの流量で流しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成される。図１６（Ｂ）の工程において、前記Ｓｉ基板は約１５ミクロン程度の反り量で上に凸に反る。ただし、前記反り量は、基板中心から５０ｍｍ離れた位置における値である。
【００５７】
次に図１６（Ｃ）の工程において、前記図１６（Ｂ）のＴｉＮ膜３６上にＩｒ膜３７が、同じＤＣマグネトロンスパッタリング装置中において、基板温度を５００°Ｃに設定し、圧力が０．８２Ｐａ、プラズマパワーが０．５ｋＷの条件下で、Ａｒを１２０ｓｃｃｍの流量で流しながらスパッタリングを行うことにより、約９０ｎｍの厚さに形成される。さらに前記Ｉｒ膜３７の形成の後プラズマパワーを遮断し、圧力を０．４５Ｐａに設定し、ＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で１５秒間供給する。図１６（Ｃ）の工程により、前記Ｓｉ基板３１の反り量は０〜５μｍ程度の範囲でやや減少する。
【００５８】
次に図１６（Ｄ）の工程において、基板温度を室温まで降下させ、前記図１６（Ｃ）のＩｒ膜３７上にＩｒＯ2膜３８を、圧力が０．３９Ｐａ、プラズマパワーが０．５ｋＷの条件下でＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で流しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成する。前記ＩｒＯ2膜３８の形成の結果、前記Ｓｉ基板３１の反りは、３〜６μｍ程度の範囲でやや増加する。
【００５９】
さらに、このようにして形成されたＩｒＯ2膜３８は図１６（Ｄ）の工程において酸素雰囲気中、４００°Ｃで３０分間熱処理され、前記ＩｒＯ2膜３８が結晶化する。かかる熱処理の結果、前記Ｓｉ基板３１の反りは、０〜８μｍ程度の範囲でやや減少する。
【００６０】
次に、図１６（Ｅ）の工程において、前記図１６（Ｄ）のＩｒＯ2膜３８上にＰｔ膜３９が、同じＤＣマグネトロンスパッタリング装置中、基板温度を室温に設定し、圧力が０．４Ｐａ，プラズマパワーが１．０ｋＷの条件下で、Ａｒを３０ｓｃｃｍの流量で流しながら１００ｎｍの厚さに形成される。前記Ｐｔ膜３９を形成した時点で、前記Ｓｉ基板３１の反りは、０〜１５μｍ程度の範囲でやや増加する。
【００６１】
さらに図１７（Ｆ）の工程において、前記図１６（Ｅ）のＰｔ膜３９上にＰＬＺＴ膜４０が、ゾルゲル法、あるいはスパッタリング法により、約１５０ｎｍの厚さに形成される。このようにして形成されたＰＬＺＴ膜４０はさらに２９０°Ｃで３分間仮焼成され、引き続き酸素雰囲気中、７００°Ｃにおいて1分間熱処理されることにより、結晶化する。前記ＰＬＺＴ膜４０が結晶化した時点において、前記基板３１は下に凸に反り、反り量は、図１６（Ｅ）の状態を基準に、−３０〜−６０μｍに達する。
【００６２】
このようにして形成されたＰＬＺＴ膜１７は、先の図１４の関係からもわかるように、＜１１１＞方向に優先的に配向するＰＬＺＴ結晶粒よりなる。
【００６３】
さらに図１７（Ｇ）の工程において、前記図１７（Ｆ）の構造上に上側電極１４となるＩｒＯ2膜、ＳｒＲｕＯ3膜，Ｐｔ膜、あるいはこれらの積層膜を堆積し、図１７（Ｈ）の工程において、前記層４１〜３６をフォトリソグラフィー工程によりパターニングすることにより、前記層間絶縁膜３４上に強誘電体キャパシタＦｅＣＡＰが、前記拡散領域３１Ａと、Ｗプラグ３５により電気的に接続された状態において形成される。
【００６４】
（付記１）下側電極と、前記下側電極上に形成された誘電体膜と、前記誘電体膜上に形成された上側電極とを有する半導体装置において、
前記下側電極は、＜２００＞方向に優先的に配向したＩｒＯ2膜と、前記ＩｒＯ2膜上に形成されたＰｔ膜とよりなることを特徴とする半導体装置。
【００６５】
（付記２）前記ＩｒＯ2膜は、ＩｒＯ2の（２００）面による回折強度がＩｒＯ2の（１０１）面による回折強度よりも強い多結晶膜よりなることを特徴とする付記１記載の半導体装置。
【００６６】
（付記３）前記下側電極は、さらに前記ＩｒＯ2膜の下にＩｒ膜を含むことを特徴とする付記１または付記２記載の半導体装置。
【００６７】
（付記４）前記誘電体膜は強誘電体膜であることを特徴とする付記１〜付記３のうち、いずれか一項記載の半導体装置。
【００６８】
（付記５）前記Ｐｔ膜は、＜１１１＞方向に優先的に配向することを特徴とする付記１〜付記４のうち、いずれか一項記載の半導体装置。
【００６９】
（付記６）前記ＩｒＯ2膜は、二乗平均振幅が０．３ｎｍ以下で特徴付けられる表面粗さを有することを特徴とする付記１〜付記５のうち、いずれか一項記載の半導体装置。
【００７０】
（付記７）強誘電体膜を有する半導体装置の製造方法であって、
基板上に、ＴｉＮ膜を２０〜１００ｎｍの厚さに形成する工程と、
前記ＴｉＮ膜上にＩｒ膜を５０〜２５０ｎｍの厚さに形成する工程と、
前記ＴｉＮ膜上にＩｒＯ2膜を５〜１００ｎｍの厚さに形成する工程と、
前記ＩｒＯ2膜上にＰｔ膜を５０〜２００ｎｍの厚さに形成する工程と、
前記Ｐｔ膜上に強誘電体膜を形成する工程とを含み、
前記ＴｉＮ膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記ＴｉＮ膜を形成する前の状態を基準に５〜２０μｍの範囲で上に凸に反るように実行され、
前記Ｉｒ膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記ＴｉＮ膜を形成した後、前記Ｉｒ膜を形成する前の状態を基準に０〜５μｍの範囲で下に凸に反るように実行され、
前記ＩｒＯ2膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記Ｉｒ膜を形成した後、前記ＩｒＯ2膜を形成する前の状態を基準に３〜６μｍの範囲で上に凸に反るように実行されることを特徴とする半導体装置の製造方法。
【００７１】
（付記８）さらに前記ＩｒＯ2膜を形成する工程の後で実行される熱処理工程を含み、前記熱処理工程は、前記基板が基板中心から５０ｍｍ離れた位置において、前記Ｉｒ膜を形成した後、前記ＩｒＯ2膜を形成する前の状態を基準に０〜８μｍの範囲で下に凸に反るように実行されることを特徴とする付記７記載の半導体装置の製造方法。
【００７２】
【発明の効果】
本発明によれば、強誘電体キャパシタの下側電極の一部を構成するＩｒＯ2膜の結晶配向を＜２００＞方向に最適化することにより、強誘電体膜の結晶配向が＜１１１＞方向に最適化され、強誘電体キャパシタの電気特性が向上する。また、かかる多層構造のキャパシタ電極を形成する際に、本発明では応力制御を行うため、剥離等の問題を回避することができる。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は従来の強誘電体キャパシタの構成を示す図である。
【図２】本発明の第１実施例による強誘電体キャパシタの構成を示す図である。
【図３】図２の強誘電体キャパシタにおいて、ＩｒＯ2膜中の結晶配向とその上に形成されたＰｔ膜の結晶配向との関係を示す図である。
【図４】図２の強誘電体キャパシタにおいて、Ｐｔ膜中の結晶配向とその上に形成されたＰＬＺＴ膜の結晶配向の関係を示す図である。
【図５】図２の強誘電体キャパシタにおいて、ＩｒＯ2膜の表面あらさと、その上に形成されたＰｔ膜中における結晶配向との関係を示す図である。
【図６】（Ａ），（Ｂ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その１）である。
【図７】（Ｃ），（Ｄ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その２）である。
【図８】（Ｅ），（Ｆ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その３）である。
【図９】（Ｇ），（Ｈ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その４）である。
【図１０】（Ｉ），（Ｊ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その５）である。
【図１１】（Ｋ），（Ｌ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その６）である。
【図１２】（Ｍ），（Ｎ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その７）である。
【図１３】（Ａ），（Ｂ）は、様々な条件下で形成されたＩｒＯ2膜の表面状態を示す図である。
【図１４】強誘電体膜の反りと配向強度との関係を示す図である。
【図１５】本発明の第２実施例による強誘電体膜キャパシタの製造工程と基板反り量との関係を示す図である。
【図１６】（Ａ）〜（Ｅ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その１）である。
【図１７】（Ｆ）〜（Ｈ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その２）である。
【符号の説明】
１０，２０ 強誘電体キャパシタ
１１ 導電性プラグ
１２ 基板
１３ ＴｉＮ膜
１４ Ｉｒ膜
１５，２５ ＩｒＯ2膜
１６ Ｐｔ膜
１７ ＰＬＺＴ膜
１８ 上側Ｐｔ電極
３０ 半導体装置
３１ 基板
３１Ａ，３１Ｂ 拡散領域
３２ 素子分離絶縁膜
３３ ゲート電極
３４ 層間絶縁膜
３５ Ｗプラグ
３５ａ Ｔｉ膜
３６ ＴｉＮ膜
３７ Ｉｒ膜
３８ ＩｒＯ2膜
３９ Ｐｔ膜
４０ ＰＬＺＴ膜
４１ Ｐｔ上側電極
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に強誘電体膜を有する半導体装置およびその製造方法に関する。
【０００２】
微細化技術の進歩に伴い、今日のいわゆるサブクォーターミクロンあるいはディープサブクォーターミクロンと呼ばれる超微細化半導体装置は、０．１〜０．２μmの最小パターン幅で形成されており、非常に大きな集積密度を実現している。特にＤＲＡＭ等のキャパシタを有する半導体装置では、かかる微細化の結果キャパシタの蓄積容量が減少してしまい、情報の保持等、所望の動作を実現するのが困難になっている。
【０００３】
このような事情で、超微細化半導体装置に適用するキャパシタ絶縁膜として、従来のＳｉＯ2やＳｉＮよりも格段に比誘電率の大きいペロブスカイト系化合物あるいはビスマス層状酸化物等の絶縁膜を使う提案がなされている。ペロブスカイト系化合物あるいはビスマス層状酸化物の絶縁膜は強誘電性を示し、従ってかかる強誘電体膜をキャパシタ絶縁膜として使うことにより、ＦｅＲＡＭとよばれる不揮発性の強誘電体半導体記憶装置を形成することが可能である。かかるＦｅＲＡＭでは、情報を強誘電体膜の自発分極の形で保持する。
【０００４】
【従来の技術】
一方、これらの強誘電体膜は酸素を含むため、非酸化雰囲気が使われる半導体装置の製造工程と両立しない。このため従来提案されているＦｅＲＡＭでは、強誘電体膜をキャパシタ絶縁膜として使った強誘電体キャパシタを形成する際に、強誘電体膜から半導体活性領域への酸素の拡散を阻止するため、キャパシタ電極をＰｔあるいはＩｒ等の耐酸化性を有する金属膜、あるいはかかる耐酸化性金属膜にＩｒＯ2などの導電性酸化膜を組み合わせた構成を使って実現している。
【０００５】
かかる強誘電体キャパシタを有する半導体装置では、大きな自発分極、従って大きな反転電荷量ＱSWを有する強誘電体キャパシタを形成するために強誘電体キャパシタ絶縁膜中における結晶粒の配向方向が重要で、特に結晶粒が＜１１１＞方向に配向している場合に反転電荷量ＱSWが最適になることが知られている。一方、かかる強誘電体絶縁膜中における結晶粒の配向方向は、その下地となるキャパシタ電極中の結晶粒の配向方向に大きな影響を受ける。
【０００６】
図１（Ａ）は、従来のＦｅＲＡＭで使われている強誘電体キャパシタ１０Ａの断面構造を示す。
【０００７】
図１（Ａ）を参照するに、前記強誘電体キャパシタ１０Ａでは、層間絶縁膜１２中には図示を省略したメモリセルトランジスタの拡散領域とコンタクトするＷ等の導電性プラグ１１が形成されており、前記層間絶縁膜１２上には前記導電性プラグ１１と電気的にコンタクトするように、酸素の拡散障壁として作用するＩｒ膜１４が形成される。さらに前記Ｉｒ膜１４上にはＰｔ膜１６が形成され、さらに前記Ｐｔ膜１６上にはＰＺＴよりなる強誘電体膜１７が形成される。さらに前記強誘電体膜１７上には図示は省略するが、Ｐｔ膜よりなる上側電極が形成される。前記導電膜１３〜１６は、強誘電体キャパシタの下側電極を形成する。
【０００８】
図１（Ｂ）は、従来のＦｅＲＡＭで使われている強誘電体キャパシタ１０Ｂの断面構造を示す。ただし図１（Ｂ）中、先に図１（Ａ）で説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【０００９】
図１（Ｂ）を参照するに、前記強誘電体キャパシタ１０Ｂでは、前記層間絶縁膜１２上に前記導電性プラグ１１と電気的にコンタクトするように、ＩｒＯ2膜１５が形成され、前記ＩｒＯ2膜１５上にはＰｔ膜１６およびＰＺＴよりなる強誘電体膜１７が順次形成される。さらに前記強誘電体膜１７上には図示していないＰｔ等の上側電極が形成される。図１（Ｂ）の構造では、前記ＩｒＯ2膜１５をＰｔ膜１６の下に挿入することにより、前記Ｐｔ膜１６中にＩｒが固溶するのが抑制される。
【００１０】
【発明が解決しようとする課題】
かかるＰＺＴ膜１７を使った強誘電体キャパシタでは、先にも説明したように、前記ＰＺＴ膜１７中におけるＰＺＴ結晶粒の配向方向が＜１１１＞方向である場合に反転電荷量ＱSWの値が最適になることが知られている。そこで従来より、このような強誘電体キャパシタにおいて前記ＰＺＴ膜１７中のＰＺＴ結晶粒の配向方向を＜１１１＞方向に揃えようとする試みがなされている。また、図１（Ｂ）の構成の強誘電体キャパシタ１０Ｂでは、前記ＩｒＯ2膜１５を前記Ｐｔ膜１６の下に挿入することにより、前記Ｐｔ膜１６の結晶配向性が向上し、表面モフォロジーが改善されることが報告されている。特開平５−５１１５６号公報を参照。
【００１１】
しかし、従来より、かかるＩｒＯ2膜１５中の結晶配向が、前記Ｐｔ膜１６中の結晶配向、従って前記ＰＺＴ膜１７中の結晶配向にどのような効果を及ぼすかは不明であった。
【００１２】
そこで本発明は、Ｐｔ膜とＩｒＯ2膜とを積層した下地構造上に強誘電体膜を形成した構成の強誘電体キャパシタを有する半導体装置において、前記ＩｒＯ2膜の配向方向を最適化し、もって前記強誘電体膜の配向方向を最適化した半導体装置、およびその製造方法を提供することを概括的課題とする。
【００１３】
【課題を解決するための手段】
本発明は、下側電極と、前記下側電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上側電極とを有する半導体装置において、前記下側電極は、＜２００＞方向に優先的に配向したＩｒＯ2膜と、前記ＩｒＯ2膜上に形成され＜１１１＞方向に優先配向したＰｔ膜とよりなり、前記ＩｒＯ 2 膜は、二乗平均振幅が０．３ｎｍ以下で特徴付けられる表面粗さを有することを特徴とする半導体装置により前記課題を解決する。前記ＩｒＯ2膜を＜２００＞方向に優先的に配向させることにより、その上に形成されるＰｔ膜は＜１１１＞方向に優先的に配向し、その結果、前記Ｐｔ膜上に形成されるＰＺＴなどの誘電体膜も＜１１１＞方向に優先的に配向し、前記誘電体膜の電気特性、例えばＰＺＴ膜の反転電荷量が最適化される。
【００１４】
一般にかかるＩｒＯ2膜は多結晶膜として形成されるが、本発明による半導体装置ではＩｒＯ2の（２００）面による回折強度がＩｒＯ2の（１０１）面による回折強度よりも強い特徴を有する。このように＜２００＞方向に配向したＩｒＯ2膜は平均二乗振幅が０．３ｎｍ以下の表面粗さを特徴とする。
【００１５】
また、本発明は基板上に、ＴｉＮ膜を２０〜１００ｎｍの厚さに形成し、前記ＴｉＮ膜上にＩｒ膜を５０〜２５０ｎｍの厚さに形成し、前記ＴｉＮ膜上にＩｒＯ2膜を５〜１００ｎｍの厚さに形成し、前記ＩｒＯ2膜上にＰｔ膜を５０〜２００ｎｍの厚さに形成し、前記Ｐｔ膜上に強誘電体膜を形成する工程により、強誘電体膜を有する半導体装置を製造する際に、前記ＴｉＮ膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が５〜２０μｍの範囲で上に凸に反るように実行し、前記Ｉｒ膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が０〜５μｍの範囲で下に凸に反るように実行し、前記ＩｒＯ2膜を形成する工程を、前記基板の中心から５０ｍｍ離れた位置において前記基板が３〜６μｍの範囲で上に凸に反るように実行することで、前記基板上に積層されたＩｒ膜の剥離を回避することが可能になる。また、かかるＰｔ／ＩｒＯ2／Ｉｒ積層構造上に形成されたＰＺＴ等の強誘電体膜は、電気特性が最適となる＜１１１＞方向に配向する。特に、前記Ｉｒ膜を形成する工程は、基板温度を３００°Ｃを超える温度、例えば５００°Ｃに設定して行うのが好ましい。また前記ＩｒＯ2膜を熱処理することにより、ＩｒＯ2膜の反り量が熱処理の前と比較して０〜８μｍの範囲で下に凸の方向に変化し、強誘電体膜を形成した際のヒロック形成を抑制することができる。
【００１６】
【発明の実施の形態】
［第１実施例］
図２は、本発明の第１実施例による強誘電体キャパシタ２０の構成を示す。ただし図２中、先に図１で説明した部分には同一の参照符号を付し、説明を省略する。
【００１７】
図２を参照するに、強誘電体キャパシタ２０は図１のＩｒＯ2膜１５の代わりに＜２００＞方向に優先的に配向した多結晶ＩｒＯ2膜２５を有し、その際前記ＩｒＯ2膜２５は、前記Ｐｔ膜１６と前記Ｉｒ膜１４との間に挿入されるように形成される。すなわち図２の構成においては、前記Ｐｔ膜１６は、かかる＜２００＞方向に配向したＩｒＯ2膜２５上に形成される。
【００１８】
より具体的には、前記ＴｉＮ膜１３は０．１３Ｐａ（１．０ｍＴｏｒｒ）に減圧したＤ．Ｃ．マグネトロンスパッタ装置の基板処理室中に基板を導入し、基板温度を３００°Ｃ，プラズマパワーを２ｋＷに設定した条件下でＡｒおよびＮ2をそれぞれ１５ｓｃｃｍおよび１５ｓｃｃｍの流量で供給しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成される。一方、前記Ｉｒ膜１４はＤ．Ｃ．マグネトロンスパッタ装置を使い、基板処理室の内圧を約０．８２Ｐａ（６．２ｍＴｏｒｒ），基板温度を５００°Ｃに設定し、プラズマパワーが０．５ｋＷの条件下でＡｒを１２０ｓｃｃｍの流量で供給することにより、約９０ｎｍの厚さに形成される。この後、基板処理室の内圧を約０．４５Ｐａ（３．４ｍＴｏｒｒ）まで減少させ、プラズマパワーを遮断し、ＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍで１５秒間だけ流す。このようにして形成されたＩｒ膜１４は、先にも説明したように酸素の拡散障壁層として作用し、少なくとも５０ｎｍの厚さに形成する必要がある。一方、厚すぎるとパターニングが困難になるため、Ｉｒ膜１４の厚さは２００ｎｍを超えないのが好ましい。
【００１９】
このようにしてＩｒ膜１４を形成した後、Ｄ．Ｃ．マグネトロンスパッタリング装置を使い、基板処理室の内圧を０．３９Ｐａ（２．９ｍＴｏｒｒ）に設定し、基板温度を室温に設定し、０．５ｋＷのプラズマパワーの条件下でＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で供給することにより、前記Ｉｒ膜１４上に組成がＩｒＯxで表される前記ＩｒＯ2膜２５を、反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成する。その際、後で説明するように、前記ＩｒＯ2膜２５の形成条件は、膜２５中の＜２００＞配向する結晶粒の割合が最大になるように最適化される。
【００２０】
前記ＩｒＯ2膜２５の形成の後、酸素雰囲気中において４００°Ｃで３０分間の熱処理を行い、ＩｒＯ2膜２５を結晶化させる。またかかる熱処理により、前記Ｉｒ膜１４およびＩｒＯ2膜２５を積層した電極構造中の応力制御を行う。
【００２１】
本発明の発明者は、本発明の基礎となる予備的実験において、ＰＺＴ強誘電体膜１７を結晶化させた後にヒロックが発生する場合があるのを発見しているが、このようにして形成されるヒロックの密度はＩｒ膜１４形成後の基板の反りに関係しており、基板の反りが上に凸になる場合にヒロック密度が大きくなる傾向が存在するのを把握している。このような事情で、Ｉｒ膜１４上にＩｒＯ2膜２５を積層した図２の構成の強誘電体キャパシタ２０では、単にＩｒ膜１４とＩｒＯ2膜２５とを積層しただけでは不十分で、Ｉｒ膜１４あるいはＩｒＯ2膜２５の形成条件を最適に制限する必要がある。また、先に説明したようにＩｒ膜１４の堆積は５００°Ｃの高い基板温度で行っているが、これは基板の反りが大きくなってＰＺＴ膜１７の形成後にＩｒ膜１４とＴｉＮ膜１３との界面で剥離が発生するのを回避するためである。
【００２２】
前記ＩｒＯ2膜２５の形成の後、前記Ｐｔ膜１６が、Ｄ．Ｃ．マグネトロンスパッタ装置により、基板処理室内圧を０．４Ｐａ，プラズマパワーを１．０ｋＷに設定し、室温においてＡｒを３０ｓｃｃｍの流量で流すことにより、１００〜１５０ｎｍの厚さに形成される。
【００２３】
次に前記Ｐｔ膜１６上に、スパッタリング法により、あるいはＣＳＤ法により、前記ＰＺＴ膜１７が形成される。ＣＳＤ法により形成する場合には、前記Ｐｔ膜１６上にＰＬＺＴ溶液を塗布し、仮焼成を２９０°Ｃで３分間行い、さらに酸素雰囲気中、７００°Ｃで結晶化熱処理を１分間行う。上記工程を２回繰り返すことにより、前記ＰＬＺＴ膜１７が約１５０ｎｍの厚さに形成される。
【００２４】
さらに前記ＰＬＺＴ膜１７上には上側電極層を構成するＰｔ膜１８が堆積され、強誘電体キャパシタ２０が形成される。
【００２５】
図３は、このようにして形成された強誘電体キャパシタ２０を構成するＩｒＯ2膜２５中におけるＩｒＯ2（２００）面によるＸ線回折強度と、その上に形成したＰｔ膜１６中におけるＰｔ（１１１）面によるＸ線回折強度との関係を示す。
【００２６】
図３を参照するに、ＩｒＯ2（２００）面によるＸ線回折強度が増大すると共にＰｔ（１１１）面によるＸ線回折強度も増大するのがわかるが、このことは、ＩｒＯ2膜１５あるいは２５中における＜２００＞方位の結晶の割合が増大するにつれて、その上に形成されるＰｔ膜１６中の＜１１１＞方位の結晶の割合が増大することを意味している。図４に示すように、Ｐｔ膜１６におけるＰｔ（１１１）面によるＸ線回折強度とその上のＰＬＺＴ膜１７中におけるＰＬＺＴ（１１１）面によるＸ線回折強度との間には概略的に比例関係が成立しており、Ｐｔ膜１６中の＜１１１＞配向した結晶粒の割合が増大すると、その上に形成されるＰＬＺＴ膜１７中の＜１１１＞配向した結晶粒の割合も増大し、反転電荷量ＱSWの値が最適になる。
【００２７】
表１は、図３中のＩｒＯ2膜２５の形成条件を示す。ただし、図３中に示す数字と表１中の試料番号とは対応している。表１中、図３に示されていない試料は、Ｐｔ膜１６の形成を行わなかった試料である。
【００２８】
【表１】
【００２９】
本発明の発明者は、このようにして形成されたＩｒＯ2膜２５上にＰＬＺＴ膜１７を形成する実験の際に、ＩｒＯ2膜２５中における（２００）面によるＸ線回折強度と表面あらさとの間に関係があり、またしたがってＩｒＯ2膜２５の表面あらさとその上に形成されるＰｔ膜１６中の（１１１）面によるＸ線回折強度との間に図５に示す関係があることを見出した。
【００３０】
図５を参照するに、横軸は前記ＩｒＯ2膜２５についてＡＦＭ（原子間力顕微鏡）により求めた表面あらさの二乗平均振幅をｎｍ単位で、また左側の縦軸は前記ＩｒＯ2膜２５上に形成されたＰｔ膜１６における（１１１）面からのＸ線回折強度を、さらに右側の縦軸は前記Ｐｔ膜１６における（２００）面からのＸ線回折強度を示す。ただし図５中、左右の縦軸のＸ線回折強度は任意単位で示してある。
【００３１】
図５よりわかるように、Ｐｔ（１１１）面による回折強度はＩｒＯ2膜２５の表面あらさが小さくなればなるほど大きくなる傾向があり、一方Ｐｔ（２００）面による回折強度は、逆にＩｒＯ2膜２５の表面あらさが小さくなればなるほど小さくなる傾向がある。
【００３２】
次の表２は、前記ＩｒＯ2膜２５の表面あらさとその上のＰｔ膜１７中における（１１１）Ｘ線回折強度および（２００）Ｘ線回折強度の関係を示す。ただし表２中、ａは相関距離を、δは二乗平均振幅を、それぞれｎｍ単位で表す。前記相関距離ａおよび二乗平均振幅δは、表面あらさのパワースペクトルＩ（ｋ）を使って、
【００３３】
【数１】
【００３４】
【表２】
【００３５】
図６（Ａ）〜図１２（Ｎ）は、前記表１の試料＃１３〜＃２６のＩｒＯ2膜２５のＸ線回折パターンを示す。
【００３６】
図６（Ａ）〜図１２（Ｎ）を参照するに、前記表２に示すＰｔ膜１６を形成した試料のうち、二乗平均振幅δの値が小さい試料＃１４，＃２４，＃２５，＃２６ではＩｒＯ2（２００）面によるＸ線回折強度がＩｒＯ2（１０１）面によるＸ線回折強度よりも強く、これに対して前記二乗平均振幅δの値が大きい試料＃＃１３，＃１５，＃１９，＃２１，＃２３では、前記ＩｒＯ2（２００）面による回折強度がバックグラウンド程度で非常に弱い、あるいは明瞭なピークが観測されたとしても、ＩｒＯ2（１０１）面による回折強度よりも実質的に弱いことがわかる。
【００３７】
図１３（Ａ）および（Ｂ）は、それぞれ試料＃１３および試料＃２５における、ＩｒＯ2膜表面のＳＥＭ写真を示す。
【００３８】
図１３（Ａ）を参照するに、図５（Ａ）に示すＩｒＯ2の（２００）回折ピークが（１０１）回折ピークよりも低い試料＃１３では、表２の結果に対応してＩｒＯ2膜表面があらいのに対し、図１２（Ｍ）のＸ線回折パターンに対応する図１３（Ｂ）の試料＃２５では、ＩｒＯ2膜の表面が平坦かつ滑らかになっているのがわかる。
【００３９】
表３は、このようにして形成された強誘電体キャパシタ２０について、ＰＬＺＴ膜１７の（１１１）回折強度と反転電荷量ＱSW、および９０％飽和電圧Ｖ90とを示す。前記反転電荷量ＱSWは、印加電圧が３Ｖの場合と５Ｖの場合とを示す。
【００４０】
【表３】
【００４１】
また、表３より、ＰＬＺＴ膜の（１１１）回折強度が２６４４ｃｐｓと低い場合には９０％飽和電圧Ｖ90が３．５Ｖと高いのに対し、これが５７４４ｃｐｓあるいは８８８８ｃｐｓと強くなった場合には、９０％飽和電圧Ｖ90も３．１Ｖまで減少するのがわかる。
【００４２】
以上をまとめると、Ｉｒ膜上にＩｒＯ2膜を形成し、その上にＰｔ膜を積層した構造の下側電極上にＰＬＺＴ膜を形成する場合、前記ＩｒＯ2膜中のＩｒＯ2結晶粒が＜２００＞方向に優先的に配向していると前記Ｐｔ膜中のＰｔ結晶粒が＜１１１＞方向に優先的に配向し、その結果、ＰＬＺＴ膜中のＰＬＺＴ結晶粒も＜１１１＞方向に優先的に配向する。これに伴い、強誘電体キャパシタの電気特性が最適化される。
【００４３】
なお、本実施例において前記ＴｉＮ膜１３のかわりにＴｉ膜あるいはＴａＳｉＮ膜を使うことも可能である。また、本実施例においては前記ＰＬＺＴ膜１７としてＣａおよびＳｒをドープした膜を使ったが、本発明はかかる特定のＰＬＺＴ膜組成に限定されるものではなく、また前記ＰＬＺＴ膜の代わりにＳＢＴ膜を使うことも可能である。
［第２実施例］
先にも簡単に説明したが、図２の強誘電体キャパシタ２０を形成する場合、各層を堆積するたびに前記基板に印加される応力状態が変化し、最悪の場合、前記ＴｉＮ膜１３とＩｒ膜１４との間で剥離が発生する。そこで、図２の構造において上記の膜１３〜１６を堆積する際の応力制御は重要である。
【００４４】
ところで、本発明の発明者は、図２の強誘電体キャパシタ２０を形成する本発明の基礎となる研究において、前記ＰＬＺＴ膜１７中の＜１１１＞配向の割合、すなわち（１１１）回折強度が、基板１２の反り、従って前記ＰＬＺＴ膜１７の反りに大きく影響されることを見出した。これは、ＰＬＺＴ膜１７が強誘電膜であり、このため配向状態が下地となる下側電極の応力状態に影響されるものと考えられる。
【００４５】
図１４は、ＰＬＺＴ膜１７の堆積前後における基板１２の反り量の変化、換言するとＰＬＺＴ膜１７の反り量と、前記ＰＬＺＴ膜１７における（１１１）回折強度との関係を示す。ただし、前記反り量は基板中心から５０ｍｍ離れた位置において測定した値で、単位をμｍで示す。図１４中、負の反り量は前記ＰＬＺＴ膜１７が、堆積の際に下に凸に反ることを意味する。
【００４６】
図１４を参照するに、Ｐｔ膜１６の膜厚が増大すると共にＰＬＺＴ膜１７の反り量が増大し、これに伴ってＰＬＺＴ膜１７中の＜１１１＞配向したＰＬＺＴ結晶粒の割合が増大するのがわかる。また、前記ＰＬＺＴ膜１７の反り量は前記Ｉｒ膜１４を堆積する際の温度にも関係しており、Ｉｒ膜１４を３００°Ｃで堆積した場合の方が、前記反り量およびＰＬＺＴ膜１７中の＜１１１＞配向する結晶粒の割合は増大する。
【００４７】
図１４の結果からは、前記ＰＬＺＴ膜１７を＜１１１＞方向に優先配向させるには、前記Ｉｒ膜１４の堆積を低温で行った方が有利であるように見えるが、前記Ｉｒ膜１４の堆積を３００°Ｃ以下の低温で行った場合には、前記Ｉｒ膜１４の堆積に伴う基板１２の反り量が非常に大きくなり、Ｉｒ膜１４がＴｉＮ膜１３から剥離する問題が発生する。
【００４８】
図１５は図２の強誘電体キャパシタ２０において、前記Ｉｒ膜１４の成膜を室温、３００°Ｃおよび５００°Ｃで行った場合の基板１２の反りを、各工程毎に示す図である。ただし、図１５中縦軸は前記基板１２の反り量を表し、正の反り量は基板が上に凸に沿った状態を、負の反り量は基板が下に凸に反った状態を意味する。先の説明と同様に、反り量は基板中心から５０ｍｍ離れた位置において測定している。
【００４９】
図１５を参照するに、前記基板１２は前記ＴｉＮ膜１３を堆積した時点で、約１５μｍの反り量で上に凸に反るが、その後前記Ｉｒ膜１４を３００°Ｃ以下の低温で堆積した場合には、前記反り量はさらに増大し、堆積温度が３００°Ｃの場合に約４０μｍ、室温の場合には約５０μｍの値に達する。
【００５０】
このように基板１２が大きく上に凸に反ると、堆積されたＴｉＮ膜１３には圧縮応力が、Ｉｒ膜１４は引張応力が加わり、前記ＰＬＺＴ膜１７を堆積した場合に前記ＴｉＮ膜１３とＩｒ膜１４との間において剥離が発生しやすくなる。また、このように基板１２が大きく上に凸に反ると、その後で前記Ｉｒ膜１４上にＩｒＯx膜１５を形成し、熱処理した後さらにＰｔ膜１６を堆積し、前記Ｐｔ膜１６上に前記ＰＬＺＴ膜１７を形成した時点において、ＰＬＺＴ膜１７中に剥離に伴う多数のヒロックが形成されることが観察された。
【００５１】
そこで、本発明では前記Ｉｒ膜１４を先に説明したように５００°Ｃで堆積する。このようにＩｒ膜１４を５００°Ｃで堆積することにより、前記基板１２の反り量は０〜５μｍ程度減少し、かかるＩｒ膜１４上にＩｒＯ2膜１５を、先に表１で説明した条件のうち、試料＃１４あるいは＃２４〜＃２６に対応する条件で形成する。かかるＩｒＯ2膜１５の形成により、前記基板１２の反り量は
上に凸に反る方向に３〜６μｍ程度増大する。
【００５２】
次に、このようにして形成されたＩｒＯ2膜１５は結晶化熱処理を施されるが、かかる熱処理に伴い、基板１２の反り量は０〜８μｍ程度の範囲でわずかに減少する。
【００５３】
さらに前記ＩｒＯ2膜１５上にＰｔ膜１６を約１００ｎｍの厚さに形成することにより、前記基板１２の反り量は０〜１５μｍ程度の範囲で増大し、最後に前記ＰＬＺＴ膜１７を前記Ｐｔ膜１６上に形成することで、前記基板１２の反り量は３０〜６０μｍ程度の範囲で減少する。結果的に、前記ＰＬＺＴ膜１７が形成された時点において、前記基板１２の反りは下に凸で、反り量も約−４０μｍ程度の値になる。
【００５４】
このようにして形成されてＰＬＺＴ膜１７の膜自体の反り量の値は、このように−３０〜−６０μｍに達し、図１４の関係を参照すると、ＰＬＺＴ膜１７中の＜１１１＞配向した結晶粒の割合が増加する。
［第３実施例］
次に、本発明の第３実施例による半導体装置の製造工程について、図１６（Ａ）〜図１７（Ｈ）を参照しながら説明する。
【００５５】
図１６（Ａ）を参照するに、Ｓｉ基板３１上には素子分離絶縁膜３２により素子領域が画成されており、前記素子領域上にはゲート電極３３がチャネル領域に対応して形成されている。また、前記Ｓｉ基板３１中には、前記ゲート電極３３の両側にＬＤＤ構造を有する拡散領域３１Ａおよび３１Ｂが形成されており、さらに前記Ｓｉ基板３１上には前記ゲート電極３３を覆うように層間絶縁膜３４が形成されている。さらに前記層間絶縁膜３４中には、前記拡散領域３４Ａを露出するコンタクトホールが形成され、前記コンタクトホール中にはＴｉ密着層３５ａを介して、前記コンタクトホールを充填するようにＷプラグ３５が形成されている。
【００５６】
次に図１６（Ｂ）の工程において、前記図１６（Ａ）の層間絶縁膜３４上にＴｉＮ膜３６が、ＤＣマグネトロンスパッタリング装置中において、基板温度３００°Ｃ，圧力０．１３Ｐａ、プラズマパワー２ｋＷの条件下で、ＡｒおよびＮ2をそれぞれ１５ｓｃｃｍおよび１５ｓｃｃｍの流量で流しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成される。図１６（Ｂ）の工程において、前記Ｓｉ基板は約１５ミクロン程度の反り量で上に凸に反る。ただし、前記反り量は、基板中心から５０ｍｍ離れた位置における値である。
【００５７】
次に図１６（Ｃ）の工程において、前記図１６（Ｂ）のＴｉＮ膜３６上にＩｒ膜３７が、同じＤＣマグネトロンスパッタリング装置中において、基板温度を５００°Ｃに設定し、圧力が０．８２Ｐａ、プラズマパワーが０．５ｋＷの条件下で、Ａｒを１２０ｓｃｃｍの流量で流しながらスパッタリングを行うことにより、約９０ｎｍの厚さに形成される。さらに前記Ｉｒ膜３７の形成の後プラズマパワーを遮断し、圧力を０．４５Ｐａに設定し、ＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で１５秒間供給する。図１６（Ｃ）の工程により、前記Ｓｉ基板３１の反り量は０〜５μｍ程度の範囲でやや減少する。
【００５８】
次に図１６（Ｄ）の工程において、基板温度を室温まで降下させ、前記図１６（Ｃ）のＩｒ膜３７上にＩｒＯ2膜３８を、圧力が０．３９Ｐａ、プラズマパワーが０．５ｋＷの条件下でＡｒおよびＯ2をそれぞれ３０ｓｃｃｍおよび３０ｓｃｃｍの流量で流しながら反応性スパッタリングを行うことにより、約５０ｎｍの厚さに形成する。前記ＩｒＯ2膜３８の形成の結果、前記Ｓｉ基板３１の反りは、３〜６μｍ程度の範囲でやや増加する。
【００５９】
さらに、このようにして形成されたＩｒＯ2膜３８は図１６（Ｄ）の工程において酸素雰囲気中、４００°Ｃで３０分間熱処理され、前記ＩｒＯ2膜３８が結晶化する。かかる熱処理の結果、前記Ｓｉ基板３１の反りは、０〜８μｍ程度の範囲でやや減少する。
【００６０】
次に、図１６（Ｅ）の工程において、前記図１６（Ｄ）のＩｒＯ2膜３８上にＰｔ膜３９が、同じＤＣマグネトロンスパッタリング装置中、基板温度を室温に設定し、圧力が０．４Ｐａ，プラズマパワーが１．０ｋＷの条件下で、Ａｒを３０ｓｃｃｍの流量で流しながら１００ｎｍの厚さに形成される。前記Ｐｔ膜３９を形成した時点で、前記Ｓｉ基板３１の反りは、０〜１５μｍ程度の範囲でやや増加する。
【００６１】
さらに図１７（Ｆ）の工程において、前記図１６（Ｅ）のＰｔ膜３９上にＰＬＺＴ膜４０が、ゾルゲル法、あるいはスパッタリング法により、約１５０ｎｍの厚さに形成される。このようにして形成されたＰＬＺＴ膜４０はさらに２９０°Ｃで３分間仮焼成され、引き続き酸素雰囲気中、７００°Ｃにおいて1分間熱処理されることにより、結晶化する。前記ＰＬＺＴ膜４０が結晶化した時点において、前記基板３１は下に凸に反り、反り量は、図１６（Ｅ）の状態を基準に、−３０〜−６０μｍに達する。
【００６２】
このようにして形成されたＰＬＺＴ膜１７は、先の図１４の関係からもわかるように、＜１１１＞方向に優先的に配向するＰＬＺＴ結晶粒よりなる。
【００６３】
さらに図１７（Ｇ）の工程において、前記図１７（Ｆ）の構造上に上側電極１４となるＩｒＯ2膜、ＳｒＲｕＯ3膜，Ｐｔ膜、あるいはこれらの積層膜を堆積し、図１７（Ｈ）の工程において、前記層４１〜３６をフォトリソグラフィー工程によりパターニングすることにより、前記層間絶縁膜３４上に強誘電体キャパシタＦｅＣＡＰが、前記拡散領域３１Ａと、Ｗプラグ３５により電気的に接続された状態において形成される。
【００６４】
（付記１）下側電極と、前記下側電極上に形成された誘電体膜と、前記誘電体膜上に形成された上側電極とを有する半導体装置において、
前記下側電極は、＜２００＞方向に優先的に配向したＩｒＯ2膜と、前記ＩｒＯ2膜上に形成されたＰｔ膜とよりなることを特徴とする半導体装置。
【００６５】
（付記２）前記ＩｒＯ2膜は、ＩｒＯ2の（２００）面による回折強度がＩｒＯ2の（１０１）面による回折強度よりも強い多結晶膜よりなることを特徴とする付記１記載の半導体装置。
【００６６】
（付記３）前記下側電極は、さらに前記ＩｒＯ2膜の下にＩｒ膜を含むことを特徴とする付記１または付記２記載の半導体装置。
【００６７】
（付記４）前記誘電体膜は強誘電体膜であることを特徴とする付記１〜付記３のうち、いずれか一項記載の半導体装置。
【００６８】
（付記５）前記Ｐｔ膜は、＜１１１＞方向に優先的に配向することを特徴とする付記１〜付記４のうち、いずれか一項記載の半導体装置。
【００６９】
（付記６）前記ＩｒＯ2膜は、二乗平均振幅が０．３ｎｍ以下で特徴付けられる表面粗さを有することを特徴とする付記１〜付記５のうち、いずれか一項記載の半導体装置。
【００７０】
（付記７）強誘電体膜を有する半導体装置の製造方法であって、
基板上に、ＴｉＮ膜を２０〜１００ｎｍの厚さに形成する工程と、
前記ＴｉＮ膜上にＩｒ膜を５０〜２５０ｎｍの厚さに形成する工程と、
前記ＴｉＮ膜上にＩｒＯ2膜を５〜１００ｎｍの厚さに形成する工程と、
前記ＩｒＯ2膜上にＰｔ膜を５０〜２００ｎｍの厚さに形成する工程と、
前記Ｐｔ膜上に強誘電体膜を形成する工程とを含み、
前記ＴｉＮ膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記ＴｉＮ膜を形成する前の状態を基準に５〜２０μｍの範囲で上に凸に反るように実行され、
前記Ｉｒ膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記ＴｉＮ膜を形成した後、前記Ｉｒ膜を形成する前の状態を基準に０〜５μｍの範囲で下に凸に反るように実行され、
前記ＩｒＯ2膜を形成する工程は、前記基板の中心から５０ｍｍ離れた位置において前記基板が、前記Ｉｒ膜を形成した後、前記ＩｒＯ2膜を形成する前の状態を基準に３〜６μｍの範囲で上に凸に反るように実行されることを特徴とする半導体装置の製造方法。
【００７１】
（付記８）さらに前記ＩｒＯ2膜を形成する工程の後で実行される熱処理工程を含み、前記熱処理工程は、前記基板が基板中心から５０ｍｍ離れた位置において、前記Ｉｒ膜を形成した後、前記ＩｒＯ2膜を形成する前の状態を基準に０〜８μｍの範囲で下に凸に反るように実行されることを特徴とする付記７記載の半導体装置の製造方法。
【００７２】
【発明の効果】
本発明によれば、強誘電体キャパシタの下側電極の一部を構成するＩｒＯ2膜の結晶配向を＜２００＞方向に最適化することにより、強誘電体膜の結晶配向が＜１１１＞方向に最適化され、強誘電体キャパシタの電気特性が向上する。また、かかる多層構造のキャパシタ電極を形成する際に、本発明では応力制御を行うため、剥離等の問題を回避することができる。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は従来の強誘電体キャパシタの構成を示す図である。
【図２】本発明の第１実施例による強誘電体キャパシタの構成を示す図である。
【図３】図２の強誘電体キャパシタにおいて、ＩｒＯ2膜中の結晶配向とその上に形成されたＰｔ膜の結晶配向との関係を示す図である。
【図４】図２の強誘電体キャパシタにおいて、Ｐｔ膜中の結晶配向とその上に形成されたＰＬＺＴ膜の結晶配向の関係を示す図である。
【図５】図２の強誘電体キャパシタにおいて、ＩｒＯ2膜の表面あらさと、その上に形成されたＰｔ膜中における結晶配向との関係を示す図である。
【図６】（Ａ），（Ｂ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その１）である。
【図７】（Ｃ），（Ｄ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その２）である。
【図８】（Ｅ），（Ｆ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その３）である。
【図９】（Ｇ），（Ｈ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その４）である。
【図１０】（Ｉ），（Ｊ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その５）である。
【図１１】（Ｋ），（Ｌ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その６）である。
【図１２】（Ｍ），（Ｎ）は、図２の強誘電体キャパシタ中のＩｒＯ2膜のＸ線回折パターンを示す図（その７）である。
【図１３】（Ａ），（Ｂ）は、様々な条件下で形成されたＩｒＯ2膜の表面状態を示す図である。
【図１４】強誘電体膜の反りと配向強度との関係を示す図である。
【図１５】本発明の第２実施例による強誘電体膜キャパシタの製造工程と基板反り量との関係を示す図である。
【図１６】（Ａ）〜（Ｅ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その１）である。
【図１７】（Ｆ）〜（Ｈ）は、本発明の第３実施例による半導体装置の製造工程を示す図（その２）である。
【符号の説明】
１０，２０ 強誘電体キャパシタ
１１ 導電性プラグ
１２ 基板
１３ ＴｉＮ膜
１４ Ｉｒ膜
１５，２５ ＩｒＯ2膜
１６ Ｐｔ膜
１７ ＰＬＺＴ膜
１８ 上側Ｐｔ電極
３０ 半導体装置
３１ 基板
３１Ａ，３１Ｂ 拡散領域
３２ 素子分離絶縁膜
３３ ゲート電極
３４ 層間絶縁膜
３５ Ｗプラグ
３５ａ Ｔｉ膜
３６ ＴｉＮ膜
３７ Ｉｒ膜
３８ ＩｒＯ2膜
３９ Ｐｔ膜
４０ ＰＬＺＴ膜
４１ Ｐｔ上側電極
Claims (5)
- 下側電極と、前記下側電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上側電極とを有する半導体装置において、
前記下側電極は、＜２００＞方向に優先的に配向したＩｒＯ2膜と、前記ＩｒＯ2膜上に形成され＜１１１＞方向に優先配向したＰｔ膜とよりなり、
前記ＩｒＯ 2 膜は、二乗平均振幅が０．３ｎｍ以下で特徴付けられる表面粗さを有することを特徴とする半導体装置。 - 前記ＩｒＯ2膜は、ＩｒＯ2の（２００）面による回折強度がＩｒＯ2の（１０１）面による回折強度よりも強い多結晶膜よりなることを特徴とする請求項１記載の半導体装置。
- 基板上にＴｉＮ膜を形成する工程と、
前記ＴｉＮ膜上にＩｒ膜を形成する工程と、
前記Ｉｒ膜上に＜２００＞方向に優先的に配向したＩｒＯ2膜を形成する工程と、
前記ＩｒＯ2膜上に＜１１１＞方向に優先的に配向したＰｔ膜を形成する工程と、
前記Ｐｔ膜上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極を形成する工程と、
を含み、
前記ＴｉＮ膜上に前記Ｉｒ膜を形成する工程において、
前記ＴｉＮ膜にプラズマパワー下においてアルゴンを所定の流量で供給した後にプラズマパワー供給を止めてアルゴンおよび酸素を供給することで前記Ｉｒ膜が形成されること
を特徴とする半導体装置の製造方法。 - 前記Ｉｒ膜の膜厚は５０ｎｍ以上２００ｎｍ以下であること
を特徴とする請求項３に記載の半導体装置の製造方法。 - 前記ＩｒＯ2膜が形成された後に、酸素雰囲気中において所定温度で前記ＩｒＯ2膜を熱処理すること
を特徴とする請求項３または４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000248925A JP4778136B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000248925A JP4778136B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064186A JP2002064186A (ja) | 2002-02-28 |
| JP4778136B2 true JP4778136B2 (ja) | 2011-09-21 |
Family
ID=18738737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000248925A Expired - Fee Related JP4778136B2 (ja) | 2000-08-18 | 2000-08-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4778136B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4601896B2 (ja) * | 2002-10-30 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2006073648A (ja) | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4702550B2 (ja) * | 2006-01-27 | 2011-06-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2008135698A (ja) * | 2006-10-27 | 2008-06-12 | Seiko Epson Corp | 誘電体キャパシタの製造方法 |
| JP4845126B2 (ja) * | 2007-02-16 | 2011-12-28 | ラピスセミコンダクタ株式会社 | 強誘電体メモリセルおよび強誘電体メモリセルの製造方法 |
| JP5391395B2 (ja) * | 2007-10-15 | 2014-01-15 | 日立金属株式会社 | 圧電薄膜付き基板及び圧電素子 |
| JP5347381B2 (ja) * | 2008-08-28 | 2013-11-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3621162B2 (ja) * | 1995-09-25 | 2005-02-16 | 富士通株式会社 | 容量素子及びその製造方法、並びに半導体装置 |
| JP3444124B2 (ja) * | 1996-12-27 | 2003-09-08 | 株式会社日立製作所 | 半導体装置 |
| JP3641142B2 (ja) * | 1997-12-24 | 2005-04-20 | 株式会社東芝 | 強誘電体メモリ |
| JPH11233734A (ja) * | 1998-02-18 | 1999-08-27 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
| JP3583638B2 (ja) * | 1999-02-01 | 2004-11-04 | 沖電気工業株式会社 | 強誘電体キャパシタおよびその製造方法 |
-
2000
- 2000-08-18 JP JP2000248925A patent/JP4778136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064186A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974006B2 (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| EP0853336B1 (en) | Method forming preferred orientation-controlled platinum films using nitrogen | |
| JP4998461B2 (ja) | 半導体装置及びその製造方法 | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| US8120087B2 (en) | Ferroelectric capacitor with underlying conductive film | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| JPH08306231A (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JP4778136B2 (ja) | 半導体装置およびその製造方法 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| KR20090110908A (ko) | 반도체 장치 및 그 제조방법 | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| US20080019075A1 (en) | Dielectric capacitor | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP4289843B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |