JP3594787B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3594787B2 JP3594787B2 JP2166698A JP2166698A JP3594787B2 JP 3594787 B2 JP3594787 B2 JP 3594787B2 JP 2166698 A JP2166698 A JP 2166698A JP 2166698 A JP2166698 A JP 2166698A JP 3594787 B2 JP3594787 B2 JP 3594787B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- capacitor
- insulating film
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 93
- 239000007789 gas Substances 0.000 claims description 28
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 229910052745 lead Inorganic materials 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010030 laminating Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体をキャパシタ絶縁膜とするキャパシタを有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置においては、高集積度化に伴い、キャパシタの微細化が要望されている。
【0002】
【従来の技術】
従来、(Sr,Ba)TiO3 ,又はPb(Zr,Ti)O3 などの高い誘電率を有する材料(強誘電体等)は半導体記憶装置のキャパシタ絶縁膜としての応用が期待されている。例えば、DRAM等で集積度を上げるためにはキャパシタの面積を縮小することが有効である。この場合、従来のシリコン酸化膜やシリコン窒化膜よりも高い誘電率を有する強誘電体膜をキャパシタ絶縁膜として用いればキャパシタの面積を小さくできる。なお、一般に強誘電体は、図12に示すように、ペロブスカイト型の結晶構造を有し、その配位される場所によってA位置、B位置と区別されている。前記(Sr,Ba)TiO3 やPb(Zr,Ti)O3 では、それぞれA位置にSr,BaやPbが、B位置にTi,ZrやTiが配位することを示している。
【0003】
図13(a),(b)は、従来例の強誘電体をキャパシタ絶縁膜とするキャパシタの作成方法について説明する断面図である。
図13(a)に示すように、半導体基板1上に絶縁膜2を形成した後、Ti膜301とその上のPt膜302との2層の金属膜3を形成する。
次いで、 (Pb,La)(Zr,Ti)O3 (以下、PLZTと称する。)の強誘電体膜4を形成した後、Pt膜5を形成する。
【0004】
次に、図13(b)に示すように、これらを上の層5,4,3から順に別々にパターニングして、Pt膜からなる上部電極5aと、PLZT膜からなるキャパシタ絶縁膜4aと、Ti膜301とPt膜302との2層の金属膜3からなる下部電極3aとを形成する。これにより、キャパシタが完成する。
このようにして作成されたキャパシタは、キャパシタ絶縁膜4aとして強誘電体膜を用いているので、キャパシタの面積を小さくでき、素子の微細化にとって望ましい。
【0005】
【発明が解決しようとする課題】
しかしながら、キャパシタ絶縁膜4aとして上記の高誘電体材料を用いたキャパシタにおいては、組成が変わるとキャパシタの特性が大きく変わってしまう。
即ち、特定の組成で、リーク電流は小さいけれど、ヒステリシスループが小さくなるという問題があり、逆に、組成を変えてヒステリシスループを大きくしようとすると、リーク電流が大きくなってしまうという問題がある。
【0006】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、強誘電体材料をキャパシタ絶縁膜として用いたキャパシタのリーク電流を抑制しつつ、ヒステリシスを大きくすることができる半導体装置及びその製造方法を提供するものである。
【0007】
【課題を解決するための手段】
上記した課題は、第1の発明である、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された上面に(111)面方位が表れた高融点金属からなる下部電極、及び少なくとも面方位(111)の鉛を含む強誘電体膜と面方位(100)の鉛を含む強誘電体とが前記下部電極上に積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部電極を有するキャパシタとを備えたことを特徴とする半導体装置によって解決され、
第2の発明である、前記強誘電体膜の材料は、Pb(Zr, Ti)O3または(Pb, La)(Zr,Ti)O3であることを特徴とする第1の発明に記載の半導体装置によって解決され、
第3の発明である、前記強誘電体膜と接する側の下部電極及び上部電極の材料は、白金膜であることを特徴とする第1又は第2の発明に記載の半導体装置によって解決され、
第4の発明である、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に(111)面方位を有する高融点金属からなる下部電極を形成する工程と、前記下部電極上に(111)面方位を有する鉛を含む第1の強誘電体膜を形成し、さらに少なくとも前記第1の強誘電体膜上に(100)面方位を有する鉛を含む第2の強誘電体膜を形成し、面方位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜上に高融点金属からなる上部電極を形成する工程と、前記上部電極と、前記キャパシタ絶縁膜と、前記下部電極とをパターニングしてキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法によって解決され、
第5の発明である、前記強誘電体膜の構成元素である、鉛を含むペロブスカイト型の結晶構造のA位置に配位する元素の他の構成元素に対する比率は0.9乃至1.4の範囲であることを特徴とする第4の発明に記載の半導体装置の製造方法によって解決され、
第6の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスであるアルゴンガスの圧力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする第4又は第5の発明に記載の半導体装置の製造方法によって解決され、
第7の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスをプラズマ化する高周波電力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする特徴とする第4又は第5の発明に記載の半導体装置の製造方法によって解決される。
【0008】
本発明においては、面方位(111)を有する鉛(Pb)を含む強誘電体膜と面方位(100)を有するPbを含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
ところで、本願発明者は、スパッタガスの流量やスパッタガスをプラズマ化するための電力などの成膜条件を調整することでPbの含有量を制御することができ、そのPbの含有量の変化を通して面方位を変えることができることを見いだした。なお、PLZTの場合にはA位置に配位する元素はPbの他にLaもあるが特にPbの影響が大きい。
【0009】
さらに、実験によれば、面方位(111)を有するPbを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位(100)を有するPbを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
リーク電流及び分極幅の見地から、実用上、強誘電体膜の構成元素である、Pbを含むペロブスカイト型の結晶構造A位置に配位する元素の他の構成元素に対する比率は0.9〜1.4の範囲が好ましい。また、下限を0.9とするのは、0.9以下だと、強誘電体膜のPbを含むA位置に配位する元素の欠損が顕著になるためである。なお、A位置とは図12に示すペロブスカイト型の結晶構造のA位置をいう。Pb(Zr,Ti)O3 又は (Pb,La)(Zr,Ti)O3 では、A位置にそれぞれPbや、Pb及びLaが配位する。
【0010】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位(111)を有する強誘電体膜を有するので分極幅が大きい。また、面方位(111)を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位(100)を有する強誘電体膜と面方位(111)を有する強誘電体膜とを積層することにより面方位(111)を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【0011】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【0012】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
(1)調査結果
以下に、リーク電流が大きい原因と、ヒステリシスループが小さい原因を調査した。その結果を以下に示す。
【0013】
PLZT膜などのPbを含む強誘電体の結晶配向性(結晶方位)は、図2に示すペロブスカイト構造の結晶構造のA位置に配位するPb+Laの含有量によって変化し、Pb+Laの含有量はプロセス条件によって変化する。そして、結晶配向性の変化がリーク電流やヒステリシスループに影響を及ぼすことも分かった。
【0014】
図11はキャパシタの上下部電極やキャパシタ絶縁膜の成膜に用いたスパッタ装置の側面図である。図11に示すように、スパッタ装置はチャンバ201内に上下部電極205,204を備え、ガス導入口203からAr等のスパッタガスが導入され、排気口202により所定の圧力に排気される。また、上部電極205にはスパッタガスをプラズマ化する高周波電源206が接続されている。
【0015】
また、成膜用の材料であるターゲット207がスパッタ装置の上部電極205に固定され、スパッタ装置の下部電極204上に被成膜基板208が載置される。
図2は、上記スパッタ装置を用いたPLZT膜の成膜時のガス圧力に対するPb+Laの含有量の変化を示したものである。横軸はガス圧力(mTorr)を表し、縦軸は(Pb+La)/(Zr+Ti)比を表す。
【0016】
図2によれば、ガス圧力の増大とともに(Pb+La)/(Zr+Ti)比が増大する。測定点20,30,40,60mTorrに対してそれぞれ凡そ1,1.2,1.4,2.2である。
図3は、PLZT膜の成膜時のDC電力に対するPb+Laの含有量の変化を示したものである。横軸はDC電力(W)を表し、縦軸は(Pb+La)/(Zr+Ti)比を表す。なお、ターゲットとして直径250mmφのものを用いた。
【0017】
図3に示すように、DC電力の増大とともに(Pb+La)/(Zr+Ti)比が低減する。測定点200,300,400,800Wに対してそれぞれ凡そ1.47,1.43,1.1.35,1.22,0.9である。
図6は、PLZT膜を用い、Pb+Laの含有量を種々に変えたときのその結晶配向性をX線回折により調査した結果である。横軸は試料へのX線の入射角の2倍角2θ(度)を表し、縦軸は回折強度(×103 cps)を表す。図6中、試料(a)は(Pb+La)/(Zr+Ti)比が1以下のもの、試料(b)は(Pb+La)/(Zr+Ti)比が1.2のもの、試料(c)は(Pb+La)/(Zr+Ti)比が1.4のものを示す。
【0018】
なお、上記のような傾向はPLZT膜以外に、Pbを含むPb(Zr,Ti)O3 膜(以下、PZT膜と称する。)等についても成立するものと考えられる。
以上の本願発明者の実験により、PLZT膜などのPbを含む強誘電体では、Pbの含有量が結晶配向性(結晶方位)に大きな影響を及ぼすことが分かった。即ち、成膜時のプロセス条件によってPbの含有量が変わり、そのPbの含有量を通して結晶配向性が変わるためである。
【0019】
具体的には、(Pb+La)/(Zr+Ti)比が1以下では、図6の(a)の結果に示すように、(111)面方位及びそれと類似の(222)面方位の配向が強くなる。一方、(Pb+La)/(Zr+Ti)比が1よりも大きくなると、図6の(c)の結果に示すように、(100)面方位及びそれと類似の(200)面方位等の配向が強くなる。
【0020】
また、上記結晶配向性の違いによるキャパシタのリーク電流とヒステリシスループの変化の様子について調査した。
その結果によれば、PLZT膜の場合、(Pb+La)/(Zr+Ti)比が1以下とPb+Laの含有量が少ないと、上記のように面方位が(111)面の配向膜となり、ヒステリシスループの分極幅(2Pr)は25μC/cm2 程度と大きい。しかし、Pb+Laの欠損によりリーク電流が大きくなってしまう。これはPLZT膜中のPb+Laの欠損によると考えられる。従って、実用レベルでは、(Pb+La)/(Zr+Ti)比は0.9以上が好ましい。
【0021】
また、(Pb+La)/(Zr+Ti)比が1以上とPb+Laの含有量が多いと、上記のように面方位が(100)面の配向膜となり、リーク電流は小さくなるが、ヒステリシスループの分極幅は10μC/cm2 程度と小さい。なお、実用レベルでは、(Pb+La)/(Zr+Ti)比は1.4以下が好ましい。
なお、上記において分極幅の違いは結晶配向性により強誘電体の分極の大きさが変わるためである。
【0022】
上記の実験より、PLZT膜やPZT膜等の強誘電体膜をキャパシタ絶縁膜として用いる場合、リーク電流及び分極幅の両特性の面からは、(A位置に配位する元素)/(Zr+Ti)比が0.9〜1.4の範囲が好ましいといえる。
(2)実施の形態
図1(a),(b)はそれぞれ、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。スパッタ装置として図11に示す装置を用いる。
【0023】
まず、図1(a)に示すように、熱酸化によりシリコン基板11を酸化し、シリコン基板11表面に膜厚約200nmのシリコン酸化膜12を形成する。
次いで、Arガス圧10mTorr、DC電力1.0KW(1.416W/cm2 )、時間10分の条件でスパッタすることにより、膜厚20nmのTi膜131を形成した後、その上にArガス圧10mTorr、DC電力1.0KW(1.416W/cm2 )、時間20分の条件でスパッタすることにより、膜厚100nmのPt膜132を形成する。これにより、2層の金属膜からなる下部電極13が形成される。
【0024】
上記のPt膜132の成膜条件で、Pt膜132の上面には(111)面方位が表れる。Pt膜132の上面の面方位を(111)とするのは、次の工程でPt膜132上に結晶面方位が(111)であるPLZT膜を容易に形成させるためである。
次いで、Arガス圧10mTorr、DC電力0.5KW(0.708W/cm2 )、T/S70mm、時間2分の条件でスパッタすることにより、膜厚50nmのPLZT膜141を形成する。この条件で、図3に示すように、Pb/(Zr+Ti)比は凡そ0.9になり、PLZT膜141は(111)面方位に配向する。なお、T/Sとは、図11におけるターゲット207表面と試料ステージ204表面間の距離をいう。
【0025】
続いて、Arガス圧35mTorr、DC電力0.5KW(0.708W/cm2 )、T/S70mm、時間13分の条件で、膜厚250nmのPLZT膜142を形成する。上記の条件で、図3に示すように、(Pb+La)/(Zr+Ti)比は凡そ1.3になり、PLZT膜142は(100)面方位に配向する。
【0026】
これより、配向の異なる2層のPLZT膜141,142からなるキャパシタ絶縁膜14が形成される。
なお、上記では、2層のPLZT膜141,142からなるキャパシタ絶縁膜14を作成するために、Arガス圧を変えたが、DC電力を変えてもよい。例えば、下層をArガス圧35mTorr、DC電力0.8KW(1.132W/cm2 )、T/S70mm、時間0.5分の条件でスパッタして形成し、上層をArガス圧35mTorr、DC電力0.5KW(0.708W/cm2 )、T/S70mm、時間13分の条件でスパッタして形成する。
【0027】
次に、酸素雰囲気中、温度800℃,時間20秒の条件で、PLZT膜141,142を加熱処理する。
次いで、Arガス圧10mTorr、DC電力1.0KW(1.416W/cm2 )、時間20秒の条件でスパッタすることにより、上部電極となる膜厚100nmのPt膜15を形成する。
【0028】
次に、これらを上の層15,14,13から順に別々にパターニングする。この場合、各層をおのおの以下の条件でイオンミリングにより成形する。
即ち、Pt膜15をArガス圧0.2mTorr,プラズマ化電力1KWの条件で、3分間イオンミリングにより上部電極15aを形成する。続いて、PLZT膜14をArガス圧0.2mTorr,プラズマ化電力1KWの条件で、5分間イオンミリングによりキャパシタ絶縁膜14aを形成する。さらに、Pt膜/Ti膜の2層の金属膜13をArガス圧0.2mTorr,プラズマ化電力1KWの条件で、3分間イオンミリングにより下部電極13aを形成する。この様にしてキャパシタを作成する。
【0029】
次に、上記キャパシタ絶縁膜中の配向の異なるPLZT膜のPb+Laの含有量をSIMS分析法により調査した結果について説明する。
図7に調査結果を示す。また、比較のため、図8に比較試料の調査結果を示す。ともに、横軸は厚さを表し、縦軸は相対強度を表す。比較試料ではキャパシタ絶縁膜としてArガス圧35mTorr、DC電力0.5KW(0.708W/cm2 )、T/S70mm、時間13分の条件でスパッタすることにより形成した、膜厚250nmのPLZT膜を用いた。
【0030】
図7に示すように、PLZT膜中、Pt膜に隣接する点線○印で囲った部分で、他の部分と比べてPbが減っている。これは、Pt膜に隣接するPLZT膜の面方位が(111)となっており、より上部のPLZT膜の面方位が(100)となっていることを示している。図8の比較例と比べて明瞭に分かる。
次に、上記のキャパシタのヒステリシス曲線とリーク電流とを調べた。比較のため、比較試料も調査した。比較試料のキャパシタ絶縁膜として、Arガス圧35mTorr、DC電力0.5KW(0.708W/cm2 )、T/S70mm、時間13分の条件でスパッタすることにより、膜厚250nmのPLZT膜を形成した。
【0031】
上記調査結果を図4と図5に示す。
図4は、PLZT膜への印加電圧に対するヒステリシス曲線を示したものである。横軸は印加電圧(V)を表し、縦軸は分極(μC/cm2 )を表す。
図4に示すように、本願発明の試料は、ヒステリシスが大きく、キャパシタに5V印加した後の分極幅(2Pr)は29(μC/cm2 )になる。一方、比較試料の場合分極幅(2Pr)は18(μC/cm2 )程度であった。
【0032】
また、図5は、PLZT膜への印加電圧に対するリーク電流を示したものである。横軸は印加電圧(V)を表し、縦軸はリーク電流(A/cm2 )を表す。
図5に示すように、本願発明の試料は、比較試料に比較してリーク電流が小さい。
以上のように、本発明の実施の形態のキャパシタによれば、面方位(111)を有するPLZT膜141と面方位(100)を有するPLZT膜142とを積層した、配向の異なる2層のPLZT膜からなるキャパシタ絶縁膜を用いている。
【0033】
ところで、面方位(111)を有するPLZT膜141はリーク電流は大きいと考えられるものの、分極幅が大きい。また、面方位(100)を有するPLZT膜142は分極幅は小さいもののリーク電流が小さい。
従って、これらのPLZT膜141,142を積層してなるキャパシタでは、面方位(111)を有するPLZT膜141を有するので分極幅が大きい。また、面方位(111)を有するPLZT膜141を単独で用いた場合はリーク電流が大きいが、面方位(100)を有するPLZT膜142と面方位(111)を有するPLZT膜141とを積層することにより面方位(111)を有するPLZT膜141のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【0034】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
なお、上記実施の形態では、キャパシタ絶縁膜14として面方位が(111)であるPLZT膜141と面方位が(100)であるPLZT膜142の面方位の異なる2層のPLZT膜を積層したものを用いているが、(111)であるPLZT膜と面方位が(100)であるPLZT膜を含む3層以上のPLZT膜を積層したものを用いてもよい。
【0035】
次に、上記キャパシタを半導体記憶装置に応用した例について図10を参照しながら説明する。
図10に示すように、シリコン基板101上にフィールド絶縁膜102が形成され、フィールド絶縁膜102の間のシリコン基板101上に絶縁ゲート型電界効果トランジスタ103が形成されている。そして、絶縁ゲート型電界効果トランジスタ103を被覆して層間絶縁膜104が形成され、キャパシタ105は層間絶縁膜104上に形成されている。
【0036】
キャパシタ105は絶縁膜107によって被覆され、絶縁膜107のビアホール106aを通して引出し電極108aがキャパシタ105の下部電極と接続している。引出し電極108bが絶縁膜107のビアホール106bを通して上部電極と接続している。
以上のように、本発明の実施の形態のキャパシタを備えた半導体記憶装置によれば、キャパシタはリーク電流が小さいので、電荷流出を抑制できる。しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【0037】
【発明の効果】
以上のように、本発明においては、面方位(111)を有する鉛を含む強誘電体膜と面方位(100)を有する鉛を含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
実験によれば、面方位(111)を有するPbを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位(100)を有するPbを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
【0038】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位(111)を有する強誘電体膜を有するので分極幅が大きい。また、面方位(111)を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位(100)を有する強誘電体膜と面方位(111)を有する強誘電体膜とを積層することにより面方位(111)を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【0039】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【図面の簡単な説明】
【図1】図1(a),(b)は、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。
【図2】図2は、本発明の実施の形態に係るキャパシタ絶縁膜中のPb+Laの含有量をArガスの流量の調整により制御する実験結果を示すグラフである。
【図3】図3は、本発明の実施の形態に係るキャパシタ絶縁膜中のPb+Laの含有量をプラズマ化電力の調整により制御する実験結果を示すグラフである。
【図4】図4は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのヒステリシス曲線の変化の様子を示すグラフである。
【図5】図5は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのリーク電流の変化の様子を示すグラフである。
【図6】図6は、本発明の実施の形態に係るキャパシタ絶縁膜中のPb+Laの含有量と結晶配向性との相関関係について示すグラフである。
【図7】図7は、本発明の実施の形態に係るキャパシタ絶縁膜中のPb含有量の分布を調査した結果を示すグラフである。
【図8】図8は、比較例に係るキャパシタ絶縁膜中のPb含有量の分布を調査した結果を示すグラフである。
【図9】図9は、本発明の実施の形態に係るキャパシタの他の構造について示す断面図である。
【図10】図10は、本発明の実施の形態に係るキャパシタを半導体記憶装置に適用した例について示す断面図である。
【図11】図11は、本発明の実施の形態に係るキャパシタの作成方法に用いられるスパッタ装置について示す断面図である。
【図12】図12は、キャパシタ絶縁膜として用いられる強誘電体のペロブスカイト型の結晶構造について示す図である。
【図13】図13は、従来例に係るキャパシタの作成方法について示す断面図である。
【符号の説明】
11,101 シリコン基板(半導体基板)、
12 シリコン酸化膜、
13,13a 下部電極、
14,14a,16 キャパシタ絶縁膜、
15,15a 上部電極、
131 Ti膜、
132 Pt膜
141 (111)を有するPt膜、
142 (100)を有するPt膜、
161,163 (111)を有するPt膜、
162 (100)を有するPt膜。
Claims (7)
- 半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された上面に(111)面方位が表れた高融点金属からなる下部電極、及び少なくとも面方位(111)の鉛を含む強誘電体膜と面方位(100)の鉛を含む強誘電体とが前記下部電極上に積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部電極を有するキャパシタとを備えたことを特徴とする半導体装置。 - 前記強誘電体膜の材料は、Pb(Zr, Ti)O3または(Pb, La)(Zr,Ti)O3であることを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体膜と接する側の下部電極及び上部電極の材料は、白金膜であることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に(111)面方位を有する高融点金属からなる下部電極を形成する工程と、
前記下部電極上に(111)面方位を有する鉛を含む第1の強誘電体膜を形成し、さらに少なくとも前記第1の強誘電体膜上に(100)面方位を有する鉛を含む第2の強誘電体膜を形成し、面方位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に高融点金属からなる上部電極を形成する工程と、
前記上部電極と、前記キャパシタ絶縁膜と、前記下部電極とをパターニングしてキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記強誘電体膜の構成元素である、鉛を含むペロブスカイト型の結晶構造のA位置に配位する元素の他の構成元素に対する比率は0.9乃至1.4の範囲であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスであるアルゴンガスの圧力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする請求項4又は請求項5に記載の半導体装置の製造方法。
- 前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスをプラズマ化する高周波電力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする特徴とする請求項4又は請求項5に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
US09/124,218 US6060736A (en) | 1998-02-03 | 1998-07-29 | Semiconductor device and method of manufacturing the same |
KR1019980032407A KR100298264B1 (ko) | 1998-02-03 | 1998-08-10 | 반도체장치및그제조방법 |
US09/546,711 US6291291B1 (en) | 1998-02-03 | 2000-04-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11220106A JPH11220106A (ja) | 1999-08-10 |
JP3594787B2 true JP3594787B2 (ja) | 2004-12-02 |
Family
ID=12061373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2166698A Expired - Fee Related JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6060736A (ja) |
JP (1) | JP3594787B2 (ja) |
KR (1) | KR100298264B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030001189A1 (en) * | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
US6627930B1 (en) | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
JP2003209179A (ja) | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 容量素子及びその製造方法 |
FR2890798A1 (fr) * | 2005-09-13 | 2007-03-16 | Valeo Equip Electr Moteur | Stator de machine electrique tournante polyphasee du type alternateur ou alterno-demarreur |
JP5140972B2 (ja) * | 2006-09-12 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008210822A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP5999386B2 (ja) * | 2014-10-28 | 2016-09-28 | セイコーエプソン株式会社 | 圧電素子、液体噴射ヘッドおよび液体噴射装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04259380A (ja) * | 1991-02-13 | 1992-09-14 | Mitsubishi Materials Corp | Pzt強誘電体薄膜の結晶配向性制御方法 |
US5650362A (en) * | 1993-11-04 | 1997-07-22 | Fuji Xerox Co. | Oriented conductive film and process for preparing the same |
JPH08139307A (ja) * | 1994-11-02 | 1996-05-31 | Toyota Central Res & Dev Lab Inc | 強誘電体薄膜形成用電極 |
JP3209082B2 (ja) * | 1996-03-06 | 2001-09-17 | セイコーエプソン株式会社 | 圧電体薄膜素子及びその製造方法、並びにこれを用いたインクジェット式記録ヘッド |
JP3193302B2 (ja) * | 1996-06-26 | 2001-07-30 | ティーディーケイ株式会社 | 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 |
US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
-
1998
- 1998-02-03 JP JP2166698A patent/JP3594787B2/ja not_active Expired - Fee Related
- 1998-07-29 US US09/124,218 patent/US6060736A/en not_active Expired - Lifetime
- 1998-08-10 KR KR1019980032407A patent/KR100298264B1/ko not_active IP Right Cessation
-
2000
- 2000-04-10 US US09/546,711 patent/US6291291B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100298264B1 (ko) | 2001-10-27 |
US6291291B1 (en) | 2001-09-18 |
US6060736A (en) | 2000-05-09 |
KR19990071375A (ko) | 1999-09-27 |
JPH11220106A (ja) | 1999-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2974006B2 (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
US5973911A (en) | Ferroelectric thin-film capacitor | |
US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
TW560047B (en) | Semiconductor device having a ferroelectric capacitor and fabrication process thereof | |
US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
JPH10189881A (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法 | |
JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
JP3419665B2 (ja) | 半導体装置の製造方法 | |
US7545625B2 (en) | Electrode for thin film capacitor devices | |
JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
JP4392336B2 (ja) | 強誘電体容量素子の製造方法 | |
JP4778136B2 (ja) | 半導体装置およびその製造方法 | |
US20080258193A1 (en) | Ferroelectric memory and method of manufacturing the same | |
JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
JP3170254B2 (ja) | キャパシタ | |
JP5030349B2 (ja) | 誘電体膜の作製方法 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
KR100437071B1 (ko) | Fram 및 dram용 고온 전극 및 배리어 구조 | |
JP2002299578A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
JPH09246082A (ja) | 容量素子およびその製造方法 | |
JPH0897380A (ja) | 誘電体キャパシタ及びその製造方法 | |
JP2002299576A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |