JP3594787B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3594787B2 JP3594787B2 JP2166698A JP2166698A JP3594787B2 JP 3594787 B2 JP3594787 B2 JP 3594787B2 JP 2166698 A JP2166698 A JP 2166698A JP 2166698 A JP2166698 A JP 2166698A JP 3594787 B2 JP3594787 B2 JP 3594787B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- capacitor
- insulating film
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 93
- 239000007789 gas Substances 0.000 claims description 28
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 229910052745 lead Inorganic materials 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010030 laminating Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体をキャパシタ絶縁膜とするキャパシタを有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置においては、高集積度化に伴い、キャパシタの微細化が要望されている。
【０００２】
【従来の技術】
従来、（Ｓｒ，Ｂａ）ＴｉＯ３ ，又はＰｂ（Ｚｒ，Ｔｉ）Ｏ３ などの高い誘電率を有する材料（強誘電体等）は半導体記憶装置のキャパシタ絶縁膜としての応用が期待されている。例えば、ＤＲＡＭ等で集積度を上げるためにはキャパシタの面積を縮小することが有効である。この場合、従来のシリコン酸化膜やシリコン窒化膜よりも高い誘電率を有する強誘電体膜をキャパシタ絶縁膜として用いればキャパシタの面積を小さくできる。なお、一般に強誘電体は、図１２に示すように、ペロブスカイト型の結晶構造を有し、その配位される場所によってＡ位置、Ｂ位置と区別されている。前記（Ｓｒ，Ｂａ）ＴｉＯ３ やＰｂ（Ｚｒ，Ｔｉ）Ｏ３ では、それぞれＡ位置にＳｒ，ＢａやＰｂが、Ｂ位置にＴｉ，ＺｒやＴｉが配位することを示している。
【０００３】
図１３（ａ），（ｂ）は、従来例の強誘電体をキャパシタ絶縁膜とするキャパシタの作成方法について説明する断面図である。
図１３（ａ）に示すように、半導体基板１上に絶縁膜２を形成した後、Ｔｉ膜３０１とその上のＰｔ膜３０２との２層の金属膜３を形成する。
次いで、 （Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ （以下、ＰＬＺＴと称する。）の強誘電体膜４を形成した後、Ｐｔ膜５を形成する。
【０００４】
次に、図１３（ｂ）に示すように、これらを上の層５，４，３から順に別々にパターニングして、Ｐｔ膜からなる上部電極５ａと、ＰＬＺＴ膜からなるキャパシタ絶縁膜４ａと、Ｔｉ膜３０１とＰｔ膜３０２との２層の金属膜３からなる下部電極３ａとを形成する。これにより、キャパシタが完成する。
このようにして作成されたキャパシタは、キャパシタ絶縁膜４ａとして強誘電体膜を用いているので、キャパシタの面積を小さくでき、素子の微細化にとって望ましい。
【０００５】
【発明が解決しようとする課題】
しかしながら、キャパシタ絶縁膜４ａとして上記の高誘電体材料を用いたキャパシタにおいては、組成が変わるとキャパシタの特性が大きく変わってしまう。
即ち、特定の組成で、リーク電流は小さいけれど、ヒステリシスループが小さくなるという問題があり、逆に、組成を変えてヒステリシスループを大きくしようとすると、リーク電流が大きくなってしまうという問題がある。
【０００６】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、強誘電体材料をキャパシタ絶縁膜として用いたキャパシタのリーク電流を抑制しつつ、ヒステリシスを大きくすることができる半導体装置及びその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
上記した課題は、第１の発明である、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された上面に（１１１）面方位が表れた高融点金属からなる下部電極、及び少なくとも面方位（１１１）の鉛を含む強誘電体膜と面方位（１００）の鉛を含む強誘電体とが前記下部電極上に積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部電極を有するキャパシタとを備えたことを特徴とする半導体装置によって解決され、
第２の発明である、前記強誘電体膜の材料は、Pb(Zr, Ti)O3または(Pb, La)(Zr,Ti)O3であることを特徴とする第１の発明に記載の半導体装置によって解決され、
第３の発明である、前記強誘電体膜と接する側の下部電極及び上部電極の材料は、白金膜であることを特徴とする第１又は第２の発明に記載の半導体装置によって解決され、
第４の発明である、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に（１１１）面方位を有する高融点金属からなる下部電極を形成する工程と、前記下部電極上に（１１１）面方位を有する鉛を含む第1の強誘電体膜を形成し、さらに少なくとも前記第１の強誘電体膜上に（１００）面方位を有する鉛を含む第２の強誘電体膜を形成し、面方位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜上に高融点金属からなる上部電極を形成する工程と、前記上部電極と、前記キャパシタ絶縁膜と、前記下部電極とをパターニングしてキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法によって解決され、
第５の発明である、前記強誘電体膜の構成元素である、鉛を含むペロブスカイト型の結晶構造のＡ位置に配位する元素の他の構成元素に対する比率は０．９乃至１．４の範囲であることを特徴とする第４の発明に記載の半導体装置の製造方法によって解決され、
第６の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスであるアルゴンガスの圧力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする第４又は第５の発明に記載の半導体装置の製造方法によって解決され、
第７の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスをプラズマ化する高周波電力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする特徴とする第４又は第５の発明に記載の半導体装置の製造方法によって解決される。
【０００８】
本発明においては、面方位（１１１）を有する鉛（Ｐｂ）を含む強誘電体膜と面方位（１００）を有するＰｂを含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
ところで、本願発明者は、スパッタガスの流量やスパッタガスをプラズマ化するための電力などの成膜条件を調整することでＰｂの含有量を制御することができ、そのＰｂの含有量の変化を通して面方位を変えることができることを見いだした。なお、ＰＬＺＴの場合にはＡ位置に配位する元素はＰｂの他にＬａもあるが特にＰｂの影響が大きい。
【０００９】
さらに、実験によれば、面方位（１１１）を有するＰｂを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位（１００）を有するＰｂを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
リーク電流及び分極幅の見地から、実用上、強誘電体膜の構成元素である、Ｐｂを含むペロブスカイト型の結晶構造Ａ位置に配位する元素の他の構成元素に対する比率は０．９〜１．４の範囲が好ましい。また、下限を０．９とするのは、０．９以下だと、強誘電体膜のＰｂを含むＡ位置に配位する元素の欠損が顕著になるためである。なお、Ａ位置とは図１２に示すペロブスカイト型の結晶構造のＡ位置をいう。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ 又は （Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ では、Ａ位置にそれぞれＰｂや、Ｐｂ及びＬａが配位する。
【００１０】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位（１１１）を有する強誘電体膜を有するので分極幅が大きい。また、面方位（１１１）を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有する強誘電体膜と面方位（１１１）を有する強誘電体膜とを積層することにより面方位（１１１）を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００１１】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（１）調査結果
以下に、リーク電流が大きい原因と、ヒステリシスループが小さい原因を調査した。その結果を以下に示す。
【００１３】
ＰＬＺＴ膜などのＰｂを含む強誘電体の結晶配向性（結晶方位）は、図２に示すペロブスカイト構造の結晶構造のＡ位置に配位するＰｂ＋Ｌａの含有量によって変化し、Ｐｂ＋Ｌａの含有量はプロセス条件によって変化する。そして、結晶配向性の変化がリーク電流やヒステリシスループに影響を及ぼすことも分かった。
【００１４】
図１１はキャパシタの上下部電極やキャパシタ絶縁膜の成膜に用いたスパッタ装置の側面図である。図１１に示すように、スパッタ装置はチャンバ２０１内に上下部電極２０５，２０４を備え、ガス導入口２０３からＡｒ等のスパッタガスが導入され、排気口２０２により所定の圧力に排気される。また、上部電極２０５にはスパッタガスをプラズマ化する高周波電源２０６が接続されている。
【００１５】
また、成膜用の材料であるターゲット２０７がスパッタ装置の上部電極２０５に固定され、スパッタ装置の下部電極２０４上に被成膜基板２０８が載置される。
図２は、上記スパッタ装置を用いたＰＬＺＴ膜の成膜時のガス圧力に対するＰｂ＋Ｌａの含有量の変化を示したものである。横軸はガス圧力（ｍＴｏｒｒ）を表し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
【００１６】
図２によれば、ガス圧力の増大とともに（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が増大する。測定点２０，３０，４０，６０ｍＴｏｒｒに対してそれぞれ凡そ１，１．２，１．４，２．２である。
図３は、ＰＬＺＴ膜の成膜時のＤＣ電力に対するＰｂ＋Ｌａの含有量の変化を示したものである。横軸はＤＣ電力（Ｗ）を表し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。なお、ターゲットとして直径２５０ｍｍφのものを用いた。
【００１７】
図３に示すように、ＤＣ電力の増大とともに（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が低減する。測定点２００，３００，４００，８００Ｗに対してそれぞれ凡そ１．４７，１．４３，１．１．３５，１．２２，０．９である。
図６は、ＰＬＺＴ膜を用い、Ｐｂ＋Ｌａの含有量を種々に変えたときのその結晶配向性をＸ線回折により調査した結果である。横軸は試料へのＸ線の入射角の２倍角２θ（度）を表し、縦軸は回折強度（×１０３ ｃｐｓ）を表す。図６中、試料（ａ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下のもの、試料（ｂ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．２のもの、試料（ｃ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．４のものを示す。
【００１８】
なお、上記のような傾向はＰＬＺＴ膜以外に、Ｐｂを含むＰｂ（Ｚｒ，Ｔｉ）Ｏ３ 膜（以下、ＰＺＴ膜と称する。）等についても成立するものと考えられる。
以上の本願発明者の実験により、ＰＬＺＴ膜などのＰｂを含む強誘電体では、Ｐｂの含有量が結晶配向性（結晶方位）に大きな影響を及ぼすことが分かった。即ち、成膜時のプロセス条件によってＰｂの含有量が変わり、そのＰｂの含有量を通して結晶配向性が変わるためである。
【００１９】
具体的には、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下では、図６の（ａ）の結果に示すように、（１１１）面方位及びそれと類似の（２２２）面方位の配向が強くなる。一方、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１よりも大きくなると、図６の（ｃ）の結果に示すように、（１００）面方位及びそれと類似の（２００）面方位等の配向が強くなる。
【００２０】
また、上記結晶配向性の違いによるキャパシタのリーク電流とヒステリシスループの変化の様子について調査した。
その結果によれば、ＰＬＺＴ膜の場合、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下とＰｂ＋Ｌａの含有量が少ないと、上記のように面方位が（１１１）面の配向膜となり、ヒステリシスループの分極幅（２Ｐｒ）は２５μＣ／ｃｍ２ 程度と大きい。しかし、Ｐｂ＋Ｌａの欠損によりリーク電流が大きくなってしまう。これはＰＬＺＴ膜中のＰｂ＋Ｌａの欠損によると考えられる。従って、実用レベルでは、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は０．９以上が好ましい。
【００２１】
また、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以上とＰｂ＋Ｌａの含有量が多いと、上記のように面方位が（１００）面の配向膜となり、リーク電流は小さくなるが、ヒステリシスループの分極幅は１０μＣ／ｃｍ２ 程度と小さい。なお、実用レベルでは、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は１．４以下が好ましい。
なお、上記において分極幅の違いは結晶配向性により強誘電体の分極の大きさが変わるためである。
【００２２】
上記の実験より、ＰＬＺＴ膜やＰＺＴ膜等の強誘電体膜をキャパシタ絶縁膜として用いる場合、リーク電流及び分極幅の両特性の面からは、（Ａ位置に配位する元素）／（Ｚｒ＋Ｔｉ）比が０．９〜１．４の範囲が好ましいといえる。
（２）実施の形態
図１（ａ），（ｂ）はそれぞれ、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。スパッタ装置として図１１に示す装置を用いる。
【００２３】
まず、図１（ａ）に示すように、熱酸化によりシリコン基板１１を酸化し、シリコン基板１１表面に膜厚約２００ｎｍのシリコン酸化膜１２を形成する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間１０分の条件でスパッタすることにより、膜厚２０ｎｍのＴｉ膜１３１を形成した後、その上にＡｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間２０分の条件でスパッタすることにより、膜厚１００ｎｍのＰｔ膜１３２を形成する。これにより、２層の金属膜からなる下部電極１３が形成される。
【００２４】
上記のＰｔ膜１３２の成膜条件で、Ｐｔ膜１３２の上面には（１１１）面方位が表れる。Ｐｔ膜１３２の上面の面方位を（１１１）とするのは、次の工程でＰｔ膜１３２上に結晶面方位が（１１１）であるＰＬＺＴ膜を容易に形成させるためである。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間２分の条件でスパッタすることにより、膜厚５０ｎｍのＰＬＺＴ膜１４１を形成する。この条件で、図３に示すように、Ｐｂ／（Ｚｒ＋Ｔｉ）比は凡そ０．９になり、ＰＬＺＴ膜１４１は（１１１）面方位に配向する。なお、Ｔ／Ｓとは、図１１におけるターゲット２０７表面と試料ステージ２０４表面間の距離をいう。
【００２５】
続いて、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件で、膜厚２５０ｎｍのＰＬＺＴ膜１４２を形成する。上記の条件で、図３に示すように、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は凡そ１．３になり、ＰＬＺＴ膜１４２は（１００）面方位に配向する。
【００２６】
これより、配向の異なる２層のＰＬＺＴ膜１４１，１４２からなるキャパシタ絶縁膜１４が形成される。
なお、上記では、２層のＰＬＺＴ膜１４１，１４２からなるキャパシタ絶縁膜１４を作成するために、Ａｒガス圧を変えたが、ＤＣ電力を変えてもよい。例えば、下層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．８ＫＷ（１．１３２Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間０．５分の条件でスパッタして形成し、上層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタして形成する。
【００２７】
次に、酸素雰囲気中、温度８００℃，時間２０秒の条件で、ＰＬＺＴ膜１４１，１４２を加熱処理する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間２０秒の条件でスパッタすることにより、上部電極となる膜厚１００ｎｍのＰｔ膜１５を形成する。
【００２８】
次に、これらを上の層１５，１４，１３から順に別々にパターニングする。この場合、各層をおのおの以下の条件でイオンミリングにより成形する。
即ち、Ｐｔ膜１５をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、３分間イオンミリングにより上部電極１５ａを形成する。続いて、ＰＬＺＴ膜１４をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、５分間イオンミリングによりキャパシタ絶縁膜１４ａを形成する。さらに、Ｐｔ膜／Ｔｉ膜の２層の金属膜１３をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、３分間イオンミリングにより下部電極１３ａを形成する。この様にしてキャパシタを作成する。
【００２９】
次に、上記キャパシタ絶縁膜中の配向の異なるＰＬＺＴ膜のＰｂ＋Ｌａの含有量をＳＩＭＳ分析法により調査した結果について説明する。
図７に調査結果を示す。また、比較のため、図８に比較試料の調査結果を示す。ともに、横軸は厚さを表し、縦軸は相対強度を表す。比較試料ではキャパシタ絶縁膜としてＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタすることにより形成した、膜厚２５０ｎｍのＰＬＺＴ膜を用いた。
【００３０】
図７に示すように、ＰＬＺＴ膜中、Ｐｔ膜に隣接する点線○印で囲った部分で、他の部分と比べてＰｂが減っている。これは、Ｐｔ膜に隣接するＰＬＺＴ膜の面方位が（１１１）となっており、より上部のＰＬＺＴ膜の面方位が（１００）となっていることを示している。図８の比較例と比べて明瞭に分かる。
次に、上記のキャパシタのヒステリシス曲線とリーク電流とを調べた。比較のため、比較試料も調査した。比較試料のキャパシタ絶縁膜として、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタすることにより、膜厚２５０ｎｍのＰＬＺＴ膜を形成した。
【００３１】
上記調査結果を図４と図５に示す。
図４は、ＰＬＺＴ膜への印加電圧に対するヒステリシス曲線を示したものである。横軸は印加電圧（Ｖ）を表し、縦軸は分極（μＣ／ｃｍ２ ）を表す。
図４に示すように、本願発明の試料は、ヒステリシスが大きく、キャパシタに５Ｖ印加した後の分極幅（２Ｐｒ）は２９（μＣ／ｃｍ２ ）になる。一方、比較試料の場合分極幅（２Ｐｒ）は１８（μＣ／ｃｍ２ ）程度であった。
【００３２】
また、図５は、ＰＬＺＴ膜への印加電圧に対するリーク電流を示したものである。横軸は印加電圧（Ｖ）を表し、縦軸はリーク電流（Ａ／ｃｍ２ ）を表す。
図５に示すように、本願発明の試料は、比較試料に比較してリーク電流が小さい。
以上のように、本発明の実施の形態のキャパシタによれば、面方位（１１１）を有するＰＬＺＴ膜１４１と面方位（１００）を有するＰＬＺＴ膜１４２とを積層した、配向の異なる２層のＰＬＺＴ膜からなるキャパシタ絶縁膜を用いている。
【００３３】
ところで、面方位（１１１）を有するＰＬＺＴ膜１４１はリーク電流は大きいと考えられるものの、分極幅が大きい。また、面方位（１００）を有するＰＬＺＴ膜１４２は分極幅は小さいもののリーク電流が小さい。
従って、これらのＰＬＺＴ膜１４１，１４２を積層してなるキャパシタでは、面方位（１１１）を有するＰＬＺＴ膜１４１を有するので分極幅が大きい。また、面方位（１１１）を有するＰＬＺＴ膜１４１を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有するＰＬＺＴ膜１４２と面方位（１１１）を有するＰＬＺＴ膜１４１とを積層することにより面方位（１１１）を有するＰＬＺＴ膜１４１のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００３４】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
なお、上記実施の形態では、キャパシタ絶縁膜１４として面方位が（１１１）であるＰＬＺＴ膜１４１と面方位が（１００）であるＰＬＺＴ膜１４２の面方位の異なる２層のＰＬＺＴ膜を積層したものを用いているが、（１１１）であるＰＬＺＴ膜と面方位が（１００）であるＰＬＺＴ膜を含む３層以上のＰＬＺＴ膜を積層したものを用いてもよい。
【００３５】
次に、上記キャパシタを半導体記憶装置に応用した例について図１０を参照しながら説明する。
図１０に示すように、シリコン基板１０１上にフィールド絶縁膜１０２が形成され、フィールド絶縁膜１０２の間のシリコン基板１０１上に絶縁ゲート型電界効果トランジスタ１０３が形成されている。そして、絶縁ゲート型電界効果トランジスタ１０３を被覆して層間絶縁膜１０４が形成され、キャパシタ１０５は層間絶縁膜１０４上に形成されている。
【００３６】
キャパシタ１０５は絶縁膜１０７によって被覆され、絶縁膜１０７のビアホール１０６ａを通して引出し電極１０８ａがキャパシタ１０５の下部電極と接続している。引出し電極１０８ｂが絶縁膜１０７のビアホール１０６ｂを通して上部電極と接続している。
以上のように、本発明の実施の形態のキャパシタを備えた半導体記憶装置によれば、キャパシタはリーク電流が小さいので、電荷流出を抑制できる。しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【００３７】
【発明の効果】
以上のように、本発明においては、面方位（１１１）を有する鉛を含む強誘電体膜と面方位（１００）を有する鉛を含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
実験によれば、面方位（１１１）を有するＰｂを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位（１００）を有するＰｂを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
【００３８】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位（１１１）を有する強誘電体膜を有するので分極幅が大きい。また、面方位（１１１）を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有する強誘電体膜と面方位（１１１）を有する強誘電体膜とを積層することにより面方位（１１１）を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００３９】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【図面の簡単な説明】
【図１】図１（ａ），（ｂ）は、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。
【図２】図２は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量をＡｒガスの流量の調整により制御する実験結果を示すグラフである。
【図３】図３は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量をプラズマ化電力の調整により制御する実験結果を示すグラフである。
【図４】図４は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのヒステリシス曲線の変化の様子を示すグラフである。
【図５】図５は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのリーク電流の変化の様子を示すグラフである。
【図６】図６は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量と結晶配向性との相関関係について示すグラフである。
【図７】図７は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラフである。
【図８】図８は、比較例に係るキャパシタ絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラフである。
【図９】図９は、本発明の実施の形態に係るキャパシタの他の構造について示す断面図である。
【図１０】図１０は、本発明の実施の形態に係るキャパシタを半導体記憶装置に適用した例について示す断面図である。
【図１１】図１１は、本発明の実施の形態に係るキャパシタの作成方法に用いられるスパッタ装置について示す断面図である。
【図１２】図１２は、キャパシタ絶縁膜として用いられる強誘電体のペロブスカイト型の結晶構造について示す図である。
【図１３】図１３は、従来例に係るキャパシタの作成方法について示す断面図である。
【符号の説明】
１１，１０１ シリコン基板（半導体基板）、
１２ シリコン酸化膜、
１３，１３ａ 下部電極、
１４，１４ａ，１６ キャパシタ絶縁膜、
１５，１５ａ 上部電極、
１３１ Ｔｉ膜、
１３２ Ｐｔ膜
１４１ （１１１）を有するＰｔ膜、
１４２ （１００）を有するＰｔ膜、
１６１，１６３ （１１１）を有するＰｔ膜、
１６２ （１００）を有するＰｔ膜。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体をキャパシタ絶縁膜とするキャパシタを有する半導体装置及びその製造方法に関する。
近年、半導体集積回路装置においては、高集積度化に伴い、キャパシタの微細化が要望されている。
【０００２】
【従来の技術】
従来、（Ｓｒ，Ｂａ）ＴｉＯ３ ，又はＰｂ（Ｚｒ，Ｔｉ）Ｏ３ などの高い誘電率を有する材料（強誘電体等）は半導体記憶装置のキャパシタ絶縁膜としての応用が期待されている。例えば、ＤＲＡＭ等で集積度を上げるためにはキャパシタの面積を縮小することが有効である。この場合、従来のシリコン酸化膜やシリコン窒化膜よりも高い誘電率を有する強誘電体膜をキャパシタ絶縁膜として用いればキャパシタの面積を小さくできる。なお、一般に強誘電体は、図１２に示すように、ペロブスカイト型の結晶構造を有し、その配位される場所によってＡ位置、Ｂ位置と区別されている。前記（Ｓｒ，Ｂａ）ＴｉＯ３ やＰｂ（Ｚｒ，Ｔｉ）Ｏ３ では、それぞれＡ位置にＳｒ，ＢａやＰｂが、Ｂ位置にＴｉ，ＺｒやＴｉが配位することを示している。
【０００３】
図１３（ａ），（ｂ）は、従来例の強誘電体をキャパシタ絶縁膜とするキャパシタの作成方法について説明する断面図である。
図１３（ａ）に示すように、半導体基板１上に絶縁膜２を形成した後、Ｔｉ膜３０１とその上のＰｔ膜３０２との２層の金属膜３を形成する。
次いで、 （Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ （以下、ＰＬＺＴと称する。）の強誘電体膜４を形成した後、Ｐｔ膜５を形成する。
【０００４】
次に、図１３（ｂ）に示すように、これらを上の層５，４，３から順に別々にパターニングして、Ｐｔ膜からなる上部電極５ａと、ＰＬＺＴ膜からなるキャパシタ絶縁膜４ａと、Ｔｉ膜３０１とＰｔ膜３０２との２層の金属膜３からなる下部電極３ａとを形成する。これにより、キャパシタが完成する。
このようにして作成されたキャパシタは、キャパシタ絶縁膜４ａとして強誘電体膜を用いているので、キャパシタの面積を小さくでき、素子の微細化にとって望ましい。
【０００５】
【発明が解決しようとする課題】
しかしながら、キャパシタ絶縁膜４ａとして上記の高誘電体材料を用いたキャパシタにおいては、組成が変わるとキャパシタの特性が大きく変わってしまう。
即ち、特定の組成で、リーク電流は小さいけれど、ヒステリシスループが小さくなるという問題があり、逆に、組成を変えてヒステリシスループを大きくしようとすると、リーク電流が大きくなってしまうという問題がある。
【０００６】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、強誘電体材料をキャパシタ絶縁膜として用いたキャパシタのリーク電流を抑制しつつ、ヒステリシスを大きくすることができる半導体装置及びその製造方法を提供するものである。
【０００７】
【課題を解決するための手段】
上記した課題は、第１の発明である、半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成された上面に（１１１）面方位が表れた高融点金属からなる下部電極、及び少なくとも面方位（１１１）の鉛を含む強誘電体膜と面方位（１００）の鉛を含む強誘電体とが前記下部電極上に積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部電極を有するキャパシタとを備えたことを特徴とする半導体装置によって解決され、
第２の発明である、前記強誘電体膜の材料は、Pb(Zr, Ti)O3または(Pb, La)(Zr,Ti)O3であることを特徴とする第１の発明に記載の半導体装置によって解決され、
第３の発明である、前記強誘電体膜と接する側の下部電極及び上部電極の材料は、白金膜であることを特徴とする第１又は第２の発明に記載の半導体装置によって解決され、
第４の発明である、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に（１１１）面方位を有する高融点金属からなる下部電極を形成する工程と、前記下部電極上に（１１１）面方位を有する鉛を含む第1の強誘電体膜を形成し、さらに少なくとも前記第１の強誘電体膜上に（１００）面方位を有する鉛を含む第２の強誘電体膜を形成し、面方位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜上に高融点金属からなる上部電極を形成する工程と、前記上部電極と、前記キャパシタ絶縁膜と、前記下部電極とをパターニングしてキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法によって解決され、
第５の発明である、前記強誘電体膜の構成元素である、鉛を含むペロブスカイト型の結晶構造のＡ位置に配位する元素の他の構成元素に対する比率は０．９乃至１．４の範囲であることを特徴とする第４の発明に記載の半導体装置の製造方法によって解決され、
第６の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスであるアルゴンガスの圧力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする第４又は第５の発明に記載の半導体装置の製造方法によって解決され、
第７の発明である、前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスをプラズマ化する高周波電力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする特徴とする第４又は第５の発明に記載の半導体装置の製造方法によって解決される。
【０００８】
本発明においては、面方位（１１１）を有する鉛（Ｐｂ）を含む強誘電体膜と面方位（１００）を有するＰｂを含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
ところで、本願発明者は、スパッタガスの流量やスパッタガスをプラズマ化するための電力などの成膜条件を調整することでＰｂの含有量を制御することができ、そのＰｂの含有量の変化を通して面方位を変えることができることを見いだした。なお、ＰＬＺＴの場合にはＡ位置に配位する元素はＰｂの他にＬａもあるが特にＰｂの影響が大きい。
【０００９】
さらに、実験によれば、面方位（１１１）を有するＰｂを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位（１００）を有するＰｂを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
リーク電流及び分極幅の見地から、実用上、強誘電体膜の構成元素である、Ｐｂを含むペロブスカイト型の結晶構造Ａ位置に配位する元素の他の構成元素に対する比率は０．９〜１．４の範囲が好ましい。また、下限を０．９とするのは、０．９以下だと、強誘電体膜のＰｂを含むＡ位置に配位する元素の欠損が顕著になるためである。なお、Ａ位置とは図１２に示すペロブスカイト型の結晶構造のＡ位置をいう。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ 又は （Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ では、Ａ位置にそれぞれＰｂや、Ｐｂ及びＬａが配位する。
【００１０】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位（１１１）を有する強誘電体膜を有するので分極幅が大きい。また、面方位（１１１）を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有する強誘電体膜と面方位（１１１）を有する強誘電体膜とを積層することにより面方位（１１１）を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００１１】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
（１）調査結果
以下に、リーク電流が大きい原因と、ヒステリシスループが小さい原因を調査した。その結果を以下に示す。
【００１３】
ＰＬＺＴ膜などのＰｂを含む強誘電体の結晶配向性（結晶方位）は、図２に示すペロブスカイト構造の結晶構造のＡ位置に配位するＰｂ＋Ｌａの含有量によって変化し、Ｐｂ＋Ｌａの含有量はプロセス条件によって変化する。そして、結晶配向性の変化がリーク電流やヒステリシスループに影響を及ぼすことも分かった。
【００１４】
図１１はキャパシタの上下部電極やキャパシタ絶縁膜の成膜に用いたスパッタ装置の側面図である。図１１に示すように、スパッタ装置はチャンバ２０１内に上下部電極２０５，２０４を備え、ガス導入口２０３からＡｒ等のスパッタガスが導入され、排気口２０２により所定の圧力に排気される。また、上部電極２０５にはスパッタガスをプラズマ化する高周波電源２０６が接続されている。
【００１５】
また、成膜用の材料であるターゲット２０７がスパッタ装置の上部電極２０５に固定され、スパッタ装置の下部電極２０４上に被成膜基板２０８が載置される。
図２は、上記スパッタ装置を用いたＰＬＺＴ膜の成膜時のガス圧力に対するＰｂ＋Ｌａの含有量の変化を示したものである。横軸はガス圧力（ｍＴｏｒｒ）を表し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
【００１６】
図２によれば、ガス圧力の増大とともに（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が増大する。測定点２０，３０，４０，６０ｍＴｏｒｒに対してそれぞれ凡そ１，１．２，１．４，２．２である。
図３は、ＰＬＺＴ膜の成膜時のＤＣ電力に対するＰｂ＋Ｌａの含有量の変化を示したものである。横軸はＤＣ電力（Ｗ）を表し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。なお、ターゲットとして直径２５０ｍｍφのものを用いた。
【００１７】
図３に示すように、ＤＣ電力の増大とともに（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が低減する。測定点２００，３００，４００，８００Ｗに対してそれぞれ凡そ１．４７，１．４３，１．１．３５，１．２２，０．９である。
図６は、ＰＬＺＴ膜を用い、Ｐｂ＋Ｌａの含有量を種々に変えたときのその結晶配向性をＸ線回折により調査した結果である。横軸は試料へのＸ線の入射角の２倍角２θ（度）を表し、縦軸は回折強度（×１０３ ｃｐｓ）を表す。図６中、試料（ａ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下のもの、試料（ｂ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．２のもの、試料（ｃ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．４のものを示す。
【００１８】
なお、上記のような傾向はＰＬＺＴ膜以外に、Ｐｂを含むＰｂ（Ｚｒ，Ｔｉ）Ｏ３ 膜（以下、ＰＺＴ膜と称する。）等についても成立するものと考えられる。
以上の本願発明者の実験により、ＰＬＺＴ膜などのＰｂを含む強誘電体では、Ｐｂの含有量が結晶配向性（結晶方位）に大きな影響を及ぼすことが分かった。即ち、成膜時のプロセス条件によってＰｂの含有量が変わり、そのＰｂの含有量を通して結晶配向性が変わるためである。
【００１９】
具体的には、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下では、図６の（ａ）の結果に示すように、（１１１）面方位及びそれと類似の（２２２）面方位の配向が強くなる。一方、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１よりも大きくなると、図６の（ｃ）の結果に示すように、（１００）面方位及びそれと類似の（２００）面方位等の配向が強くなる。
【００２０】
また、上記結晶配向性の違いによるキャパシタのリーク電流とヒステリシスループの変化の様子について調査した。
その結果によれば、ＰＬＺＴ膜の場合、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下とＰｂ＋Ｌａの含有量が少ないと、上記のように面方位が（１１１）面の配向膜となり、ヒステリシスループの分極幅（２Ｐｒ）は２５μＣ／ｃｍ２ 程度と大きい。しかし、Ｐｂ＋Ｌａの欠損によりリーク電流が大きくなってしまう。これはＰＬＺＴ膜中のＰｂ＋Ｌａの欠損によると考えられる。従って、実用レベルでは、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は０．９以上が好ましい。
【００２１】
また、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以上とＰｂ＋Ｌａの含有量が多いと、上記のように面方位が（１００）面の配向膜となり、リーク電流は小さくなるが、ヒステリシスループの分極幅は１０μＣ／ｃｍ２ 程度と小さい。なお、実用レベルでは、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は１．４以下が好ましい。
なお、上記において分極幅の違いは結晶配向性により強誘電体の分極の大きさが変わるためである。
【００２２】
上記の実験より、ＰＬＺＴ膜やＰＺＴ膜等の強誘電体膜をキャパシタ絶縁膜として用いる場合、リーク電流及び分極幅の両特性の面からは、（Ａ位置に配位する元素）／（Ｚｒ＋Ｔｉ）比が０．９〜１．４の範囲が好ましいといえる。
（２）実施の形態
図１（ａ），（ｂ）はそれぞれ、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。スパッタ装置として図１１に示す装置を用いる。
【００２３】
まず、図１（ａ）に示すように、熱酸化によりシリコン基板１１を酸化し、シリコン基板１１表面に膜厚約２００ｎｍのシリコン酸化膜１２を形成する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間１０分の条件でスパッタすることにより、膜厚２０ｎｍのＴｉ膜１３１を形成した後、その上にＡｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間２０分の条件でスパッタすることにより、膜厚１００ｎｍのＰｔ膜１３２を形成する。これにより、２層の金属膜からなる下部電極１３が形成される。
【００２４】
上記のＰｔ膜１３２の成膜条件で、Ｐｔ膜１３２の上面には（１１１）面方位が表れる。Ｐｔ膜１３２の上面の面方位を（１１１）とするのは、次の工程でＰｔ膜１３２上に結晶面方位が（１１１）であるＰＬＺＴ膜を容易に形成させるためである。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間２分の条件でスパッタすることにより、膜厚５０ｎｍのＰＬＺＴ膜１４１を形成する。この条件で、図３に示すように、Ｐｂ／（Ｚｒ＋Ｔｉ）比は凡そ０．９になり、ＰＬＺＴ膜１４１は（１１１）面方位に配向する。なお、Ｔ／Ｓとは、図１１におけるターゲット２０７表面と試料ステージ２０４表面間の距離をいう。
【００２５】
続いて、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件で、膜厚２５０ｎｍのＰＬＺＴ膜１４２を形成する。上記の条件で、図３に示すように、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は凡そ１．３になり、ＰＬＺＴ膜１４２は（１００）面方位に配向する。
【００２６】
これより、配向の異なる２層のＰＬＺＴ膜１４１，１４２からなるキャパシタ絶縁膜１４が形成される。
なお、上記では、２層のＰＬＺＴ膜１４１，１４２からなるキャパシタ絶縁膜１４を作成するために、Ａｒガス圧を変えたが、ＤＣ電力を変えてもよい。例えば、下層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．８ＫＷ（１．１３２Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間０．５分の条件でスパッタして形成し、上層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタして形成する。
【００２７】
次に、酸素雰囲気中、温度８００℃，時間２０秒の条件で、ＰＬＺＴ膜１４１，１４２を加熱処理する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０ＫＷ（１．４１６Ｗ／ｃｍ２ ）、時間２０秒の条件でスパッタすることにより、上部電極となる膜厚１００ｎｍのＰｔ膜１５を形成する。
【００２８】
次に、これらを上の層１５，１４，１３から順に別々にパターニングする。この場合、各層をおのおの以下の条件でイオンミリングにより成形する。
即ち、Ｐｔ膜１５をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、３分間イオンミリングにより上部電極１５ａを形成する。続いて、ＰＬＺＴ膜１４をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、５分間イオンミリングによりキャパシタ絶縁膜１４ａを形成する。さらに、Ｐｔ膜／Ｔｉ膜の２層の金属膜１３をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの条件で、３分間イオンミリングにより下部電極１３ａを形成する。この様にしてキャパシタを作成する。
【００２９】
次に、上記キャパシタ絶縁膜中の配向の異なるＰＬＺＴ膜のＰｂ＋Ｌａの含有量をＳＩＭＳ分析法により調査した結果について説明する。
図７に調査結果を示す。また、比較のため、図８に比較試料の調査結果を示す。ともに、横軸は厚さを表し、縦軸は相対強度を表す。比較試料ではキャパシタ絶縁膜としてＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタすることにより形成した、膜厚２５０ｎｍのＰＬＺＴ膜を用いた。
【００３０】
図７に示すように、ＰＬＺＴ膜中、Ｐｔ膜に隣接する点線○印で囲った部分で、他の部分と比べてＰｂが減っている。これは、Ｐｔ膜に隣接するＰＬＺＴ膜の面方位が（１１１）となっており、より上部のＰＬＺＴ膜の面方位が（１００）となっていることを示している。図８の比較例と比べて明瞭に分かる。
次に、上記のキャパシタのヒステリシス曲線とリーク電流とを調べた。比較のため、比較試料も調査した。比較試料のキャパシタ絶縁膜として、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／ｃｍ２ ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッタすることにより、膜厚２５０ｎｍのＰＬＺＴ膜を形成した。
【００３１】
上記調査結果を図４と図５に示す。
図４は、ＰＬＺＴ膜への印加電圧に対するヒステリシス曲線を示したものである。横軸は印加電圧（Ｖ）を表し、縦軸は分極（μＣ／ｃｍ２ ）を表す。
図４に示すように、本願発明の試料は、ヒステリシスが大きく、キャパシタに５Ｖ印加した後の分極幅（２Ｐｒ）は２９（μＣ／ｃｍ２ ）になる。一方、比較試料の場合分極幅（２Ｐｒ）は１８（μＣ／ｃｍ２ ）程度であった。
【００３２】
また、図５は、ＰＬＺＴ膜への印加電圧に対するリーク電流を示したものである。横軸は印加電圧（Ｖ）を表し、縦軸はリーク電流（Ａ／ｃｍ２ ）を表す。
図５に示すように、本願発明の試料は、比較試料に比較してリーク電流が小さい。
以上のように、本発明の実施の形態のキャパシタによれば、面方位（１１１）を有するＰＬＺＴ膜１４１と面方位（１００）を有するＰＬＺＴ膜１４２とを積層した、配向の異なる２層のＰＬＺＴ膜からなるキャパシタ絶縁膜を用いている。
【００３３】
ところで、面方位（１１１）を有するＰＬＺＴ膜１４１はリーク電流は大きいと考えられるものの、分極幅が大きい。また、面方位（１００）を有するＰＬＺＴ膜１４２は分極幅は小さいもののリーク電流が小さい。
従って、これらのＰＬＺＴ膜１４１，１４２を積層してなるキャパシタでは、面方位（１１１）を有するＰＬＺＴ膜１４１を有するので分極幅が大きい。また、面方位（１１１）を有するＰＬＺＴ膜１４１を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有するＰＬＺＴ膜１４２と面方位（１１１）を有するＰＬＺＴ膜１４１とを積層することにより面方位（１１１）を有するＰＬＺＴ膜１４１のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００３４】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
なお、上記実施の形態では、キャパシタ絶縁膜１４として面方位が（１１１）であるＰＬＺＴ膜１４１と面方位が（１００）であるＰＬＺＴ膜１４２の面方位の異なる２層のＰＬＺＴ膜を積層したものを用いているが、（１１１）であるＰＬＺＴ膜と面方位が（１００）であるＰＬＺＴ膜を含む３層以上のＰＬＺＴ膜を積層したものを用いてもよい。
【００３５】
次に、上記キャパシタを半導体記憶装置に応用した例について図１０を参照しながら説明する。
図１０に示すように、シリコン基板１０１上にフィールド絶縁膜１０２が形成され、フィールド絶縁膜１０２の間のシリコン基板１０１上に絶縁ゲート型電界効果トランジスタ１０３が形成されている。そして、絶縁ゲート型電界効果トランジスタ１０３を被覆して層間絶縁膜１０４が形成され、キャパシタ１０５は層間絶縁膜１０４上に形成されている。
【００３６】
キャパシタ１０５は絶縁膜１０７によって被覆され、絶縁膜１０７のビアホール１０６ａを通して引出し電極１０８ａがキャパシタ１０５の下部電極と接続している。引出し電極１０８ｂが絶縁膜１０７のビアホール１０６ｂを通して上部電極と接続している。
以上のように、本発明の実施の形態のキャパシタを備えた半導体記憶装置によれば、キャパシタはリーク電流が小さいので、電荷流出を抑制できる。しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【００３７】
【発明の効果】
以上のように、本発明においては、面方位（１１１）を有する鉛を含む強誘電体膜と面方位（１００）を有する鉛を含む強誘電体膜とを積層したキャパシタ絶縁膜を用いている。
実験によれば、面方位（１１１）を有するＰｂを含む強誘電体膜はリーク電流は大きいものの、分極幅が大きくなり、また、面方位（１００）を有するＰｂを含む強誘電体膜は分極幅は小さいもののリーク電流が小さくなる。
【００３８】
従って、これらの強誘電体膜を積層してなるキャパシタでは、面方位（１１１）を有する強誘電体膜を有するので分極幅が大きい。また、面方位（１１１）を有する強誘電体膜を単独で用いた場合はリーク電流が大きいが、面方位（１００）を有する強誘電体膜と面方位（１１１）を有する強誘電体膜とを積層することにより面方位（１１１）を有する強誘電体膜のリーク電流が大きいという欠点が補われ、キャパシタ全体としてはリーク電流を小さくすることができる。
【００３９】
これにより、リーク電流を小さくしつつ、分極幅が大きいキャパシタを作成することができる。
従って、このようなキャパシタを備えた半導体記憶装置では、キャパシタはリーク電流が小さいので、電荷流出を抑制でき、しかも、分極幅が大きいので、キャパシタ絶縁膜の誘電率が高くなり、キャパシタの面積を小さくして素子の微細化を図ることができる。
【図面の簡単な説明】
【図１】図１（ａ），（ｂ）は、本発明の実施の形態に係るキャパシタの作成方法について示す断面図である。
【図２】図２は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量をＡｒガスの流量の調整により制御する実験結果を示すグラフである。
【図３】図３は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量をプラズマ化電力の調整により制御する実験結果を示すグラフである。
【図４】図４は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのヒステリシス曲線の変化の様子を示すグラフである。
【図５】図５は、本発明の実施の形態に係るキャパシタ絶縁膜を有するキャパシタのリーク電流の変化の様子を示すグラフである。
【図６】図６は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ＋Ｌａの含有量と結晶配向性との相関関係について示すグラフである。
【図７】図７は、本発明の実施の形態に係るキャパシタ絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラフである。
【図８】図８は、比較例に係るキャパシタ絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラフである。
【図９】図９は、本発明の実施の形態に係るキャパシタの他の構造について示す断面図である。
【図１０】図１０は、本発明の実施の形態に係るキャパシタを半導体記憶装置に適用した例について示す断面図である。
【図１１】図１１は、本発明の実施の形態に係るキャパシタの作成方法に用いられるスパッタ装置について示す断面図である。
【図１２】図１２は、キャパシタ絶縁膜として用いられる強誘電体のペロブスカイト型の結晶構造について示す図である。
【図１３】図１３は、従来例に係るキャパシタの作成方法について示す断面図である。
【符号の説明】
１１，１０１ シリコン基板（半導体基板）、
１２ シリコン酸化膜、
１３，１３ａ 下部電極、
１４，１４ａ，１６ キャパシタ絶縁膜、
１５，１５ａ 上部電極、
１３１ Ｔｉ膜、
１３２ Ｐｔ膜
１４１ （１１１）を有するＰｔ膜、
１４２ （１００）を有するＰｔ膜、
１６１，１６３ （１１１）を有するＰｔ膜、
１６２ （１００）を有するＰｔ膜。
Claims (7)
- 半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成された上面に（１１１）面方位が表れた高融点金属からなる下部電極、及び少なくとも面方位（１１１）の鉛を含む強誘電体膜と面方位（１００）の鉛を含む強誘電体とが前記下部電極上に積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部電極を有するキャパシタとを備えたことを特徴とする半導体装置。 - 前記強誘電体膜の材料は、Pb(Zr, Ti)O3または(Pb, La)(Zr,Ti)O3であることを特徴とする請求項１に記載の半導体装置。
- 前記強誘電体膜と接する側の下部電極及び上部電極の材料は、白金膜であることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に（１１１）面方位を有する高融点金属からなる下部電極を形成する工程と、
前記下部電極上に（１１１）面方位を有する鉛を含む第１の強誘電体膜を形成し、さらに少なくとも前記第1の強誘電体膜上に（１００）面方位を有する鉛を含む第２の強誘電体膜を形成し、面方位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に高融点金属からなる上部電極を形成する工程と、
前記上部電極と、前記キャパシタ絶縁膜と、前記下部電極とをパターニングしてキャパシタを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記強誘電体膜の構成元素である、鉛を含むペロブスカイト型の結晶構造のＡ位置に配位する元素の他の構成元素に対する比率は０．９乃至１．４の範囲であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスであるアルゴンガスの圧力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
- 前記面方位の異なる複数の強誘電体膜をスパッタにより形成するものであって、前記スパッタガスをプラズマ化する高周波電力を調整することにより前記強誘電体膜の面方位を制御することを特徴とする特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
| US09/124,218 US6060736A (en) | 1998-02-03 | 1998-07-29 | Semiconductor device and method of manufacturing the same |
| KR1019980032407A KR100298264B1 (ko) | 1998-02-03 | 1998-08-10 | 반도체장치및그제조방법 |
| US09/546,711 US6291291B1 (en) | 1998-02-03 | 2000-04-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220106A JPH11220106A (ja) | 1999-08-10 |
| JP3594787B2 true JP3594787B2 (ja) | 2004-12-02 |
Family
ID=12061373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166698A Expired - Fee Related JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6060736A (ja) |
| JP (1) | JP3594787B2 (ja) |
| KR (1) | KR100298264B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030001189A1 (en) * | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
| US6627930B1 (en) | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
| JP2003209179A (ja) | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 容量素子及びその製造方法 |
| FR2890798A1 (fr) * | 2005-09-13 | 2007-03-16 | Valeo Equip Electr Moteur | Stator de machine electrique tournante polyphasee du type alternateur ou alterno-demarreur |
| JP5140972B2 (ja) * | 2006-09-12 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008210822A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP5999386B2 (ja) * | 2014-10-28 | 2016-09-28 | セイコーエプソン株式会社 | 圧電素子、液体噴射ヘッドおよび液体噴射装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04259380A (ja) * | 1991-02-13 | 1992-09-14 | Mitsubishi Materials Corp | Ｐｚｔ強誘電体薄膜の結晶配向性制御方法 |
| US5650362A (en) * | 1993-11-04 | 1997-07-22 | Fuji Xerox Co. | Oriented conductive film and process for preparing the same |
| JPH08139307A (ja) * | 1994-11-02 | 1996-05-31 | Toyota Central Res & Dev Lab Inc | 強誘電体薄膜形成用電極 |
| JP3209082B2 (ja) * | 1996-03-06 | 2001-09-17 | セイコーエプソン株式会社 | 圧電体薄膜素子及びその製造方法、並びにこれを用いたインクジェット式記録ヘッド |
| JP3193302B2 (ja) * | 1996-06-26 | 2001-07-30 | ティーディーケイ株式会社 | 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
-
1998
- 1998-02-03 JP JP2166698A patent/JP3594787B2/ja not_active Expired - Fee Related
- 1998-07-29 US US09/124,218 patent/US6060736A/en not_active Expired - Lifetime
- 1998-08-10 KR KR1019980032407A patent/KR100298264B1/ko not_active IP Right Cessation
-
2000
- 2000-04-10 US US09/546,711 patent/US6291291B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6291291B1 (en) | 2001-09-18 |
| US6060736A (en) | 2000-05-09 |
| KR100298264B1 (ko) | 2001-10-27 |
| KR19990071375A (ko) | 1999-09-27 |
| JPH11220106A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974006B2 (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
| TW560047B (en) | Semiconductor device having a ferroelectric capacitor and fabrication process thereof | |
| US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
| JPH10189881A (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP4392336B2 (ja) | 強誘電体容量素子の製造方法 | |
| JP4778136B2 (ja) | 半導体装置およびその製造方法 | |
| US20080258193A1 (en) | Ferroelectric memory and method of manufacturing the same | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP3170254B2 (ja) | キャパシタ | |
| JP5030349B2 (ja) | 誘電体膜の作製方法 | |
| JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| KR100437071B1 (ko) | Ｆｒａｍ 및 ｄｒａｍ용 고온 전극 및 배리어 구조 | |
| JP2002299578A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
| JPH09246082A (ja) | 容量素子およびその製造方法 | |
| JPH0897380A (ja) | 誘電体キャパシタ及びその製造方法 | |
| JP2002299576A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |