JPH11220106A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11220106A JPH11220106A JP10021666A JP2166698A JPH11220106A JP H11220106 A JPH11220106 A JP H11220106A JP 10021666 A JP10021666 A JP 10021666A JP 2166698 A JP2166698 A JP 2166698A JP H11220106 A JPH11220106 A JP H11220106A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- insulating film
- ferroelectric
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 18
- 229910052726 zirconium Inorganic materials 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 2
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract 1
- 230000010287 polarization Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000011835 investigation Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】強誘電体をキャパシタ絶縁膜とするキャパシタ
を有する半導体装置及びその製造方法に関し、強誘電体
材料をキャパシタ絶縁膜として用いたキャパシタのリー
ク電流を抑制しつつ、ヒステリシスを大きくする。 【解決手段】半導体基板１１と、半導体基板１１上に形
成された絶縁膜１２と、絶縁膜１２上に形成された上面
に（１１１）面方位が表れた高融点金属からなる下部電
極１３、及び少なくとも面方位（１１１）の鉛を含む強
誘電体膜１４１と面方位（１００）の鉛を含む強誘電体
膜１４２とが下部電極１３上に積層されたキャパシタ絶
縁膜１４、及びキャパシタ絶縁膜１４上の上部電極１５
を有するキャパシタとを備えた。
を有する半導体装置及びその製造方法に関し、強誘電体
材料をキャパシタ絶縁膜として用いたキャパシタのリー
ク電流を抑制しつつ、ヒステリシスを大きくする。 【解決手段】半導体基板１１と、半導体基板１１上に形
成された絶縁膜１２と、絶縁膜１２上に形成された上面
に（１１１）面方位が表れた高融点金属からなる下部電
極１３、及び少なくとも面方位（１１１）の鉛を含む強
誘電体膜１４１と面方位（１００）の鉛を含む強誘電体
膜１４２とが下部電極１３上に積層されたキャパシタ絶
縁膜１４、及びキャパシタ絶縁膜１４上の上部電極１５
を有するキャパシタとを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、より詳しくは、強誘電体をキャパシ
タ絶縁膜とするキャパシタを有する半導体装置及びその
製造方法に関する。近年、半導体集積回路装置において
は、高集積度化に伴い、キャパシタの微細化が要望され
ている。
の製造方法に関し、より詳しくは、強誘電体をキャパシ
タ絶縁膜とするキャパシタを有する半導体装置及びその
製造方法に関する。近年、半導体集積回路装置において
は、高集積度化に伴い、キャパシタの微細化が要望され
ている。
【０００２】
【従来の技術】従来、(Sr,Ba)TiO3 ，又はPb(Zr,Ti)O3
などの高い誘電率を有する材料（強誘電体等）は半導体
記憶装置のキャパシタ絶縁膜としての応用が期待されて
いる。例えば、ＤＲＡＭ等で集積度を上げるためにはキ
ャパシタの面積を縮小することが有効である。この場
合、従来のシリコン酸化膜やシリコン窒化膜よりも高い
誘電率を有する強誘電体膜をキャパシタ絶縁膜として用
いればキャパシタの面積を小さくできる。なお、一般に
強誘電体は、図１２に示すように、ペロブスカイト型の
結晶構造を有し、その配位される場所によってＡ位置、
Ｂ位置と区別されている。前記(Sr,Ba)TiO3 やPb(Zr,T
i)O3 では、それぞれＡ位置にＳｒ，ＢａやＰｂが、Ｂ
位置にＴｉ，ＺｒやＴｉが配位することを示している。
などの高い誘電率を有する材料（強誘電体等）は半導体
記憶装置のキャパシタ絶縁膜としての応用が期待されて
いる。例えば、ＤＲＡＭ等で集積度を上げるためにはキ
ャパシタの面積を縮小することが有効である。この場
合、従来のシリコン酸化膜やシリコン窒化膜よりも高い
誘電率を有する強誘電体膜をキャパシタ絶縁膜として用
いればキャパシタの面積を小さくできる。なお、一般に
強誘電体は、図１２に示すように、ペロブスカイト型の
結晶構造を有し、その配位される場所によってＡ位置、
Ｂ位置と区別されている。前記(Sr,Ba)TiO3 やPb(Zr,T
i)O3 では、それぞれＡ位置にＳｒ，ＢａやＰｂが、Ｂ
位置にＴｉ，ＺｒやＴｉが配位することを示している。
【０００３】図１３（ａ），（ｂ）は、従来例の強誘電
体をキャパシタ絶縁膜とするキャパシタの作成方法につ
いて説明する断面図である。図１３（ａ）に示すよう
に、半導体基板１上に絶縁膜２を形成した後、Ｔｉ膜３
０１とその上のＰｔ膜３０２との２層の金属膜３を形成
する。次いで、 (Pb,La)(Zr,Ti)O3 （以下、PLZTと称す
る。）の強誘電体膜４を形成した後、Ｐｔ膜５を形成す
る。
体をキャパシタ絶縁膜とするキャパシタの作成方法につ
いて説明する断面図である。図１３（ａ）に示すよう
に、半導体基板１上に絶縁膜２を形成した後、Ｔｉ膜３
０１とその上のＰｔ膜３０２との２層の金属膜３を形成
する。次いで、 (Pb,La)(Zr,Ti)O3 （以下、PLZTと称す
る。）の強誘電体膜４を形成した後、Ｐｔ膜５を形成す
る。
【０００４】次に、図１３（ｂ）に示すように、これら
を上の層５，４，３から順に別々にパターニングして、
Ｐｔ膜からなる上部電極５ａと、ＰＬＺＴ膜からなるキ
ャパシタ絶縁膜４ａと、Ｔｉ膜３０１とＰｔ膜３０２と
の２層の金属膜３からなる下部電極３ａとを形成する。
これにより、キャパシタが完成する。このようにして作
成されたキャパシタは、キャパシタ絶縁膜４ａとして強
誘電体膜を用いているので、キャパシタの面積を小さく
でき、素子の微細化にとって望ましい。
を上の層５，４，３から順に別々にパターニングして、
Ｐｔ膜からなる上部電極５ａと、ＰＬＺＴ膜からなるキ
ャパシタ絶縁膜４ａと、Ｔｉ膜３０１とＰｔ膜３０２と
の２層の金属膜３からなる下部電極３ａとを形成する。
これにより、キャパシタが完成する。このようにして作
成されたキャパシタは、キャパシタ絶縁膜４ａとして強
誘電体膜を用いているので、キャパシタの面積を小さく
でき、素子の微細化にとって望ましい。
【０００５】
【発明が解決しようとする課題】しかしながら、キャパ
シタ絶縁膜４ａとして上記の高誘電体材料を用いたキャ
パシタにおいては、組成が変わるとキャパシタの特性が
大きく変わってしまう。即ち、特定の組成で、リーク電
流は小さいけれど、ヒステリシスループが小さくなると
いう問題があり、逆に、組成を変えてヒステリシスルー
プを大きくしようとすると、リーク電流が大きくなって
しまうという問題がある。
シタ絶縁膜４ａとして上記の高誘電体材料を用いたキャ
パシタにおいては、組成が変わるとキャパシタの特性が
大きく変わってしまう。即ち、特定の組成で、リーク電
流は小さいけれど、ヒステリシスループが小さくなると
いう問題があり、逆に、組成を変えてヒステリシスルー
プを大きくしようとすると、リーク電流が大きくなって
しまうという問題がある。
【０００６】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、強誘電体材料をキャパシタ絶縁
膜として用いたキャパシタのリーク電流を抑制しつつ、
ヒステリシスを大きくすることができる半導体装置及び
その製造方法を提供するものである。
創作されたものであり、強誘電体材料をキャパシタ絶縁
膜として用いたキャパシタのリーク電流を抑制しつつ、
ヒステリシスを大きくすることができる半導体装置及び
その製造方法を提供するものである。
【０００７】
【課題を解決するための手段】上記課題は、第１の発明
である、半導体基板と、前記半導体基板上に形成された
絶縁膜と、前記絶縁膜上に形成された上面に（１１１）
面方位が表れた高融点金属からなる下部電極、及び少な
くとも面方位（１１１）の鉛を含む強誘電体膜と面方位
（１００）の鉛を含む強誘電体膜とが前記下部電極上に
積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁
膜上の上部電極を有するキャパシタとを備えたことを特
徴とする半導体装置によって解決され、第２の発明であ
る、前記強誘電体膜の材料は、Pb(Zr,Ti)O3 又は (Pb,L
a)(Zr,Ti)O3 であることを特徴とする第１の発明に記載
の半導体装置によって解決され、第３の発明である、前
記強誘電体膜と接する側の下部電極及び上部電極の材料
は、白金膜であることを特徴とする第１又は第２の発明
に記載の半導体装置によって解決され、第４の発明であ
る、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜上に（１１１）面方位を有する高融点金属からなる下
部電極を形成する工程と、前記下部電極上に（１１１）
面方位を有する鉛を含む第１の強誘電体膜を形成し、さ
らに少なくとも前記第１の強誘電体膜上に（１００）面
方位を有する鉛を含む第２の強誘電体膜を形成し、面方
位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜
を形成する工程と、前記キャパシタ絶縁膜上に高融点金
属からなる上部電極を形成する工程と、前記上部電極
と、キャパシタ絶縁膜と、前記下部電極とをパターニン
グしてキャパシタを形成する工程とを有することを特徴
とする半導体装置の製造方法によって解決され、第５の
発明である、前記強誘電体膜の構成元素である、鉛を含
むペロブスカイト型の結晶構造のＡ位置に配位する元素
の他の構成元素に対する比率は０．９乃至１．４の範囲
であることを特徴とする第４発明に記載の半導体装置に
よって解決され、第６の発明である、前記面方位の異な
る複数の強誘電体膜をスパッタにより形成するものであ
って、前記スパッタガスであるアルゴンガスの圧力を調
整することにより前記強誘電体膜の面方位を制御するこ
とを特徴とする第４又は第５の発明に記載の半導体装置
の製造方法によって解決され、第７の発明である、前記
面方位の異なる複数の強誘電体膜をスパッタにより形成
するものであって、前記スパッタガスをプラズマ化する
高周波電力を調整することにより前記強誘電体膜の面方
位を制御することを特徴とする第４又は第５の発明に記
載の半導体装置の製造方法によって解決される。
である、半導体基板と、前記半導体基板上に形成された
絶縁膜と、前記絶縁膜上に形成された上面に（１１１）
面方位が表れた高融点金属からなる下部電極、及び少な
くとも面方位（１１１）の鉛を含む強誘電体膜と面方位
（１００）の鉛を含む強誘電体膜とが前記下部電極上に
積層されたキャパシタ絶縁膜、及び前記キャパシタ絶縁
膜上の上部電極を有するキャパシタとを備えたことを特
徴とする半導体装置によって解決され、第２の発明であ
る、前記強誘電体膜の材料は、Pb(Zr,Ti)O3 又は (Pb,L
a)(Zr,Ti)O3 であることを特徴とする第１の発明に記載
の半導体装置によって解決され、第３の発明である、前
記強誘電体膜と接する側の下部電極及び上部電極の材料
は、白金膜であることを特徴とする第１又は第２の発明
に記載の半導体装置によって解決され、第４の発明であ
る、半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜上に（１１１）面方位を有する高融点金属からなる下
部電極を形成する工程と、前記下部電極上に（１１１）
面方位を有する鉛を含む第１の強誘電体膜を形成し、さ
らに少なくとも前記第１の強誘電体膜上に（１００）面
方位を有する鉛を含む第２の強誘電体膜を形成し、面方
位の異なる複数の強誘電体膜からなるキャパシタ絶縁膜
を形成する工程と、前記キャパシタ絶縁膜上に高融点金
属からなる上部電極を形成する工程と、前記上部電極
と、キャパシタ絶縁膜と、前記下部電極とをパターニン
グしてキャパシタを形成する工程とを有することを特徴
とする半導体装置の製造方法によって解決され、第５の
発明である、前記強誘電体膜の構成元素である、鉛を含
むペロブスカイト型の結晶構造のＡ位置に配位する元素
の他の構成元素に対する比率は０．９乃至１．４の範囲
であることを特徴とする第４発明に記載の半導体装置に
よって解決され、第６の発明である、前記面方位の異な
る複数の強誘電体膜をスパッタにより形成するものであ
って、前記スパッタガスであるアルゴンガスの圧力を調
整することにより前記強誘電体膜の面方位を制御するこ
とを特徴とする第４又は第５の発明に記載の半導体装置
の製造方法によって解決され、第７の発明である、前記
面方位の異なる複数の強誘電体膜をスパッタにより形成
するものであって、前記スパッタガスをプラズマ化する
高周波電力を調整することにより前記強誘電体膜の面方
位を制御することを特徴とする第４又は第５の発明に記
載の半導体装置の製造方法によって解決される。
【０００８】本発明においては、面方位（１１１）を有
する鉛（Ｐｂ）を含む強誘電体膜と面方位（１００）を
有するＰｂを含む強誘電体膜とを積層したキャパシタ絶
縁膜を用いている。ところで、本願発明者は、スパッタ
ガスの流量やスパッタガスをプラズマ化するための電力
などの成膜条件を調整することでＰｂの含有量を制御す
ることができ、そのＰｂの含有量の変化を通して面方位
を変えることができることを見いだした。なお、ＰＬＺ
Ｔの場合にはＡ位置に配位する元素はＰｂの他にＬａも
あるが特にＰｂの影響が大きい。
する鉛（Ｐｂ）を含む強誘電体膜と面方位（１００）を
有するＰｂを含む強誘電体膜とを積層したキャパシタ絶
縁膜を用いている。ところで、本願発明者は、スパッタ
ガスの流量やスパッタガスをプラズマ化するための電力
などの成膜条件を調整することでＰｂの含有量を制御す
ることができ、そのＰｂの含有量の変化を通して面方位
を変えることができることを見いだした。なお、ＰＬＺ
Ｔの場合にはＡ位置に配位する元素はＰｂの他にＬａも
あるが特にＰｂの影響が大きい。
【０００９】さらに、実験によれば、面方位（１１１）
を有するＰｂを含む強誘電体膜はリーク電流は大きいも
のの、分極幅が大きくなり、また、面方位（１００）を
有するＰｂを含む強誘電体膜は分極幅は小さいもののリ
ーク電流が小さくなる。リーク電流及び分極幅の見地か
ら、実用上、強誘電体膜の構成元素である、Ｐｂを含む
ペロブスカイト型の結晶構造Ａ位置に配位する元素の他
の構成元素に対する比率は０．９〜１．４の範囲が好ま
しい。また、下限を０．９とするのは、０．９以下だ
と、強誘電体膜のＰｂを含むＡ位置に配位する元素の欠
損が顕著になるためである。なお、Ａ位置とは図１２に
示すペロブスカイト型の結晶構造のＡ位置をいう。Pb(Z
r,Ti)O3 又は (Pb,La)(Zr,Ti)O3 では、Ａ位置にそれぞ
れPbや、Pb及びLaが配位する。
を有するＰｂを含む強誘電体膜はリーク電流は大きいも
のの、分極幅が大きくなり、また、面方位（１００）を
有するＰｂを含む強誘電体膜は分極幅は小さいもののリ
ーク電流が小さくなる。リーク電流及び分極幅の見地か
ら、実用上、強誘電体膜の構成元素である、Ｐｂを含む
ペロブスカイト型の結晶構造Ａ位置に配位する元素の他
の構成元素に対する比率は０．９〜１．４の範囲が好ま
しい。また、下限を０．９とするのは、０．９以下だ
と、強誘電体膜のＰｂを含むＡ位置に配位する元素の欠
損が顕著になるためである。なお、Ａ位置とは図１２に
示すペロブスカイト型の結晶構造のＡ位置をいう。Pb(Z
r,Ti)O3 又は (Pb,La)(Zr,Ti)O3 では、Ａ位置にそれぞ
れPbや、Pb及びLaが配位する。
【００１０】従って、これらの強誘電体膜を積層してな
るキャパシタでは、面方位（１１１）を有する強誘電体
膜を有するので分極幅が大きい。また、面方位（１１
１）を有する強誘電体膜を単独で用いた場合はリーク電
流が大きいが、面方位（１００）を有する強誘電体膜と
面方位（１１１）を有する強誘電体膜とを積層すること
により面方位（１１１）を有する強誘電体膜のリーク電
流が大きいという欠点が補われ、キャパシタ全体として
はリーク電流を小さくすることができる。
るキャパシタでは、面方位（１１１）を有する強誘電体
膜を有するので分極幅が大きい。また、面方位（１１
１）を有する強誘電体膜を単独で用いた場合はリーク電
流が大きいが、面方位（１００）を有する強誘電体膜と
面方位（１１１）を有する強誘電体膜とを積層すること
により面方位（１１１）を有する強誘電体膜のリーク電
流が大きいという欠点が補われ、キャパシタ全体として
はリーク電流を小さくすることができる。
【００１１】これにより、リーク電流を小さくしつつ、
分極幅が大きいキャパシタを作成することができる。従
って、このようなキャパシタを備えた半導体記憶装置で
は、キャパシタはリーク電流が小さいので、電荷流出を
抑制でき、しかも、分極幅が大きいので、キャパシタ絶
縁膜の誘電率が高くなり、キャパシタの面積を小さくし
て素子の微細化を図ることができる。
分極幅が大きいキャパシタを作成することができる。従
って、このようなキャパシタを備えた半導体記憶装置で
は、キャパシタはリーク電流が小さいので、電荷流出を
抑制でき、しかも、分極幅が大きいので、キャパシタ絶
縁膜の誘電率が高くなり、キャパシタの面積を小さくし
て素子の微細化を図ることができる。
【００１２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。 （１）調査結果 以下に、リーク電流が大きい原因と、ヒステリシスルー
プが小さい原因を調査した。その結果を以下に示す。
いて図面を参照しながら説明する。 （１）調査結果 以下に、リーク電流が大きい原因と、ヒステリシスルー
プが小さい原因を調査した。その結果を以下に示す。
【００１３】ＰＬＺＴ膜などのＰｂを含む強誘電体の結
晶配向性（結晶方位）は、図２に示すペロブスカイト構
造の結晶構造のＡ位置に配位するＰｂ＋Ｌａの含有量に
よって変化し、Ｐｂ＋Ｌａの含有量はプロセス条件によ
って変化する。そして、結晶配向性の変化がリーク電流
やヒステリシスループに影響を及ぼすことも分かった。
晶配向性（結晶方位）は、図２に示すペロブスカイト構
造の結晶構造のＡ位置に配位するＰｂ＋Ｌａの含有量に
よって変化し、Ｐｂ＋Ｌａの含有量はプロセス条件によ
って変化する。そして、結晶配向性の変化がリーク電流
やヒステリシスループに影響を及ぼすことも分かった。
【００１４】図１１はキャパシタの上下部電極やキャパ
シタ絶縁膜の成膜に用いたスパッタ装置の側面図であ
る。図１１に示すように、スパッタ装置はチャンバ２０
１内に上下部電極２０５，２０４を備え、ガス導入口２
０３からＡｒ等のスパッタガスが導入され、排気口２０
２により所定の圧力に排気される。また、上部電極２０
５にはスパッタガスをプラズマ化する高周波電源２０６
が接続されている。
シタ絶縁膜の成膜に用いたスパッタ装置の側面図であ
る。図１１に示すように、スパッタ装置はチャンバ２０
１内に上下部電極２０５，２０４を備え、ガス導入口２
０３からＡｒ等のスパッタガスが導入され、排気口２０
２により所定の圧力に排気される。また、上部電極２０
５にはスパッタガスをプラズマ化する高周波電源２０６
が接続されている。
【００１５】また、成膜用の材料であるターゲット２０
７がスパッタ装置の上部電極２０５に固定され、スパッ
タ装置の下部電極２０４上に被成膜基板２０８が載置さ
れる。図２は、上記スパッタ装置を用いたＰＬＺＴ膜の
成膜時のガス圧力に対するＰｂ＋Ｌａの含有量の変化を
示したものである。横軸はガス圧力（ｍＴｏｒｒ）を表
し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
７がスパッタ装置の上部電極２０５に固定され、スパッ
タ装置の下部電極２０４上に被成膜基板２０８が載置さ
れる。図２は、上記スパッタ装置を用いたＰＬＺＴ膜の
成膜時のガス圧力に対するＰｂ＋Ｌａの含有量の変化を
示したものである。横軸はガス圧力（ｍＴｏｒｒ）を表
し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
【００１６】図２によれば、ガス圧力の増大とともに
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が増大する。測定点
２０，３０，４０，６０ｍＴｏｒｒに対してそれぞれ凡
そ１，１．２，１．４，２．２である。図３は、ＰＬＺ
Ｔ膜の成膜時のＤＣ電力に対するＰｂ＋Ｌａの含有量の
変化を示したものである。横軸はＤＣ電力（Ｗ）を表
し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
なお、ターゲットとして直径２５０ｍｍφのものを用い
た。
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が増大する。測定点
２０，３０，４０，６０ｍＴｏｒｒに対してそれぞれ凡
そ１，１．２，１．４，２．２である。図３は、ＰＬＺ
Ｔ膜の成膜時のＤＣ電力に対するＰｂ＋Ｌａの含有量の
変化を示したものである。横軸はＤＣ電力（Ｗ）を表
し、縦軸は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を表す。
なお、ターゲットとして直径２５０ｍｍφのものを用い
た。
【００１７】図３に示すように、ＤＣ電力の増大ととも
に（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が低減する。測定
点２００，３００，４００，８００Ｗに対してそれぞれ
凡そ１．４７，１．４３，１．１．３５，１．２２，
０．９である。図６は、ＰＬＺＴ膜を用い、Ｐｂ＋Ｌａ
の含有量を種々に変えたときのその結晶配向性をＸ線回
折により調査した結果である。横軸は試料へのＸ線の入
射角の２倍角２θ（度）を表し、縦軸は回折強度（×10
3 ｃｐｓ）を表す。図６中、試料（ａ）は（Ｐｂ＋Ｌ
ａ）／（Ｚｒ＋Ｔｉ）比が１以下のもの、試料（ｂ）は
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．２のもの、試
料（ｃ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．４
のものを示す。
に（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が低減する。測定
点２００，３００，４００，８００Ｗに対してそれぞれ
凡そ１．４７，１．４３，１．１．３５，１．２２，
０．９である。図６は、ＰＬＺＴ膜を用い、Ｐｂ＋Ｌａ
の含有量を種々に変えたときのその結晶配向性をＸ線回
折により調査した結果である。横軸は試料へのＸ線の入
射角の２倍角２θ（度）を表し、縦軸は回折強度（×10
3 ｃｐｓ）を表す。図６中、試料（ａ）は（Ｐｂ＋Ｌ
ａ）／（Ｚｒ＋Ｔｉ）比が１以下のもの、試料（ｂ）は
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．２のもの、試
料（ｃ）は（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１．４
のものを示す。
【００１８】なお、上記のような傾向はＰＬＺＴ膜以外
に、Ｐｂを含むPb(Zr,Ti)O3 膜（以下、ＰＺＴ膜と称す
る。）等についても成立するものと考えられる。以上の
本願発明者の実験により、ＰＬＺＴ膜などのＰｂを含む
強誘電体では、Ｐｂの含有量が結晶配向性（結晶方位）
に大きな影響を及ぼすことが分かった。即ち、成膜時の
プロセス条件によってＰｂの含有量が変わり、そのＰｂ
の含有量を通して結晶配向性が変わるためである。
に、Ｐｂを含むPb(Zr,Ti)O3 膜（以下、ＰＺＴ膜と称す
る。）等についても成立するものと考えられる。以上の
本願発明者の実験により、ＰＬＺＴ膜などのＰｂを含む
強誘電体では、Ｐｂの含有量が結晶配向性（結晶方位）
に大きな影響を及ぼすことが分かった。即ち、成膜時の
プロセス条件によってＰｂの含有量が変わり、そのＰｂ
の含有量を通して結晶配向性が変わるためである。
【００１９】具体的には、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔ
ｉ）比が１以下では、図６の（ａ）の結果に示すよう
に、（１１１）面方位及びそれと類似の（２２２）面方
位の配向が強くなる。一方、（Ｐｂ＋Ｌａ）／（Ｚｒ＋
Ｔｉ）比が１よりも大きくなると、図６の（ｃ）の結果
に示すように、（１００）面方位及びそれと類似の（２
００）面方位等の配向が強くなる。
ｉ）比が１以下では、図６の（ａ）の結果に示すよう
に、（１１１）面方位及びそれと類似の（２２２）面方
位の配向が強くなる。一方、（Ｐｂ＋Ｌａ）／（Ｚｒ＋
Ｔｉ）比が１よりも大きくなると、図６の（ｃ）の結果
に示すように、（１００）面方位及びそれと類似の（２
００）面方位等の配向が強くなる。
【００２０】また、上記結晶配向性の違いによるキャパ
シタのリーク電流とヒステリシスループの変化の様子に
ついて調査した。その結果によれば、ＰＬＺＴ膜の場
合、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下とＰｂ
＋Ｌａの含有量が少ないと、上記のように面方位が（１
１１）面の配向膜となり、ヒステリシスループの分極幅
（２Ｐｒ）は２５μＣ／ｃｍ2 程度と大きい。しかし、
Ｐｂ＋Ｌａの欠損によりリーク電流が大きくなってしま
う。これはＰＬＺＴ膜中のＰｂ＋Ｌａの欠損によると考
えられる。従って、実用レベルでは、（Ｐｂ＋Ｌａ）／
（Ｚｒ＋Ｔｉ）比は０．９以上が好ましい。
シタのリーク電流とヒステリシスループの変化の様子に
ついて調査した。その結果によれば、ＰＬＺＴ膜の場
合、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比が１以下とＰｂ
＋Ｌａの含有量が少ないと、上記のように面方位が（１
１１）面の配向膜となり、ヒステリシスループの分極幅
（２Ｐｒ）は２５μＣ／ｃｍ2 程度と大きい。しかし、
Ｐｂ＋Ｌａの欠損によりリーク電流が大きくなってしま
う。これはＰＬＺＴ膜中のＰｂ＋Ｌａの欠損によると考
えられる。従って、実用レベルでは、（Ｐｂ＋Ｌａ）／
（Ｚｒ＋Ｔｉ）比は０．９以上が好ましい。
【００２１】また、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比
が１以上とＰｂ＋Ｌａの含有量が多いと、上記のように
面方位が（１００）面の配向膜となり、リーク電流は小
さくなるが、ヒステリシスループの分極幅は１０μＣ／
ｃｍ2 程度と小さい。なお、実用レベルでは、（Ｐｂ＋
Ｌａ）／（Ｚｒ＋Ｔｉ）比は１．４以下が好ましい。な
お、上記において分極幅の違いは結晶配向性により強誘
電体の分極の大きさが変わるためである。
が１以上とＰｂ＋Ｌａの含有量が多いと、上記のように
面方位が（１００）面の配向膜となり、リーク電流は小
さくなるが、ヒステリシスループの分極幅は１０μＣ／
ｃｍ2 程度と小さい。なお、実用レベルでは、（Ｐｂ＋
Ｌａ）／（Ｚｒ＋Ｔｉ）比は１．４以下が好ましい。な
お、上記において分極幅の違いは結晶配向性により強誘
電体の分極の大きさが変わるためである。
【００２２】上記の実験より、ＰＬＺＴ膜やＰＺＴ膜等
の強誘電体膜をキャパシタ絶縁膜として用いる場合、リ
ーク電流及び分極幅の両特性の面からは、（Ａ位置に配
位する元素）／（Ｚｒ＋Ｔｉ）比が０．９〜１．４の範
囲が好ましいといえる。 （２）実施の形態 図１（ａ），（ｂ）はそれぞれ、本発明の実施の形態に
係るキャパシタの作成方法について示す断面図である。
スパッタ装置として図１１に示す装置を用いる。
の強誘電体膜をキャパシタ絶縁膜として用いる場合、リ
ーク電流及び分極幅の両特性の面からは、（Ａ位置に配
位する元素）／（Ｚｒ＋Ｔｉ）比が０．９〜１．４の範
囲が好ましいといえる。 （２）実施の形態 図１（ａ），（ｂ）はそれぞれ、本発明の実施の形態に
係るキャパシタの作成方法について示す断面図である。
スパッタ装置として図１１に示す装置を用いる。
【００２３】まず、図１（ａ）に示すように、熱酸化に
よりシリコン基板１１を酸化し、シリコン基板１１表面
に膜厚約２００ｎｍのシリコン酸化膜１２を形成する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０Ｋ
Ｗ（１．４１６Ｗ／ｃｍ2 ）、時間１０分の条件でスパ
ッタすることにより、膜厚２０ｎｍのＴｉ膜１３１を形
成した後、その上にＡｒガス圧１０ｍＴｏｒｒ、ＤＣ電
力１．０ＫＷ（１．４１６Ｗ／ｃｍ2 ）、時間２０分の
条件でスパッタすることにより、膜厚１００ｎｍのＰｔ
膜１３２を形成する。これにより、２層の金属膜からな
る下部電極１３が形成される。
よりシリコン基板１１を酸化し、シリコン基板１１表面
に膜厚約２００ｎｍのシリコン酸化膜１２を形成する。
次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力１．０Ｋ
Ｗ（１．４１６Ｗ／ｃｍ2 ）、時間１０分の条件でスパ
ッタすることにより、膜厚２０ｎｍのＴｉ膜１３１を形
成した後、その上にＡｒガス圧１０ｍＴｏｒｒ、ＤＣ電
力１．０ＫＷ（１．４１６Ｗ／ｃｍ2 ）、時間２０分の
条件でスパッタすることにより、膜厚１００ｎｍのＰｔ
膜１３２を形成する。これにより、２層の金属膜からな
る下部電極１３が形成される。
【００２４】上記のＰｔ膜１３２の成膜条件で、Ｐｔ膜
１３２の上面には（１１１）面方位が表れる。Ｐｔ膜１
３２の上面の面方位を（１１１）とするのは、次の工程
でＰｔ膜１３２上に結晶面方位が（１１１）であるＰＬ
ＺＴ膜を容易に形成させるためである。次いで、Ａｒガ
ス圧１０ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８
Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間２分の条件でスパ
ッタすることにより、膜厚５０ｎｍのＰＬＺＴ膜１４１
を形成する。この条件で、図３に示すように、Ｐｂ／
（Ｚｒ＋Ｔｉ）比は凡そ０．９になり、ＰＬＺＴ膜１４
１は（１１１）面方位に配向する。なお、Ｔ／Ｓとは、
図１１におけるターゲット２０７表面と試料ステージ２
０４表面間の距離をいう。
１３２の上面には（１１１）面方位が表れる。Ｐｔ膜１
３２の上面の面方位を（１１１）とするのは、次の工程
でＰｔ膜１３２上に結晶面方位が（１１１）であるＰＬ
ＺＴ膜を容易に形成させるためである。次いで、Ａｒガ
ス圧１０ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８
Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間２分の条件でスパ
ッタすることにより、膜厚５０ｎｍのＰＬＺＴ膜１４１
を形成する。この条件で、図３に示すように、Ｐｂ／
（Ｚｒ＋Ｔｉ）比は凡そ０．９になり、ＰＬＺＴ膜１４
１は（１１１）面方位に配向する。なお、Ｔ／Ｓとは、
図１１におけるターゲット２０７表面と試料ステージ２
０４表面間の距離をいう。
【００２５】続いて、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ
電力０．５ＫＷ（０．７０８Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０
ｍｍ、時間１３分の条件で、膜厚２５０ｎｍのＰＬＺＴ
膜１４２を形成する。上記の条件で、図３に示すよう
に、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は凡そ１．３に
なり、ＰＬＺＴ膜１４２は（１００）面方位に配向す
る。
電力０．５ＫＷ（０．７０８Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０
ｍｍ、時間１３分の条件で、膜厚２５０ｎｍのＰＬＺＴ
膜１４２を形成する。上記の条件で、図３に示すよう
に、（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比は凡そ１．３に
なり、ＰＬＺＴ膜１４２は（１００）面方位に配向す
る。
【００２６】これより、配向の異なる２層のＰＬＺＴ膜
１４１，１４２からなるキャパシタ絶縁膜１４が形成さ
れる。なお、上記では、２層のＰＬＺＴ膜１４１，１４
２からなるキャパシタ絶縁膜１４を作成するために、Ａ
ｒガス圧を変えたが、ＤＣ電力を変えてもよい。例え
ば、下層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．８
ＫＷ（１．１３２Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間
０．５分の条件でスパッタして形成し、上層をＡｒガス
圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ
／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパ
ッタして形成する。
１４１，１４２からなるキャパシタ絶縁膜１４が形成さ
れる。なお、上記では、２層のＰＬＺＴ膜１４１，１４
２からなるキャパシタ絶縁膜１４を作成するために、Ａ
ｒガス圧を変えたが、ＤＣ電力を変えてもよい。例え
ば、下層をＡｒガス圧３５ｍＴｏｒｒ、ＤＣ電力０．８
ＫＷ（１．１３２Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間
０．５分の条件でスパッタして形成し、上層をＡｒガス
圧３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ
／ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパ
ッタして形成する。
【００２７】次に、酸素雰囲気中、温度８００℃，時間
２０秒の条件で、ＰＬＺＴ膜１４１，１４２を加熱処理
する。次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力
１．０ＫＷ（１．４１６Ｗ／ｃｍ2 ）、時間２０秒の条
件でスパッタすることにより、上部電極となる膜厚１０
０ｎｍのＰｔ膜１５を形成する。
２０秒の条件で、ＰＬＺＴ膜１４１，１４２を加熱処理
する。次いで、Ａｒガス圧１０ｍＴｏｒｒ、ＤＣ電力
１．０ＫＷ（１．４１６Ｗ／ｃｍ2 ）、時間２０秒の条
件でスパッタすることにより、上部電極となる膜厚１０
０ｎｍのＰｔ膜１５を形成する。
【００２８】次に、これらを上の層１５，１４，１３か
ら順に別々にパターニングする。この場合、各層をおの
おの以下の条件でイオンミリングにより成形する。即
ち、Ｐｔ膜１５をＡｒガス圧０．２ｍＴｏｒｒ，プラズ
マ化電力１ＫＷの条件で、３分間イオンミリングにより
上部電極１５ａを形成する。続いて、ＰＬＺＴ膜１４を
Ａｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの
条件で、５分間イオンミリングによりキャパシタ絶縁膜
１４ａを形成する。さらに、Ｐｔ膜／Ｔｉ膜の２層の金
属膜１３をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電
力１ＫＷの条件で、３分間イオンミリングにより下部電
極１３ａを形成する。この様にしてキャパシタを作成す
る。
ら順に別々にパターニングする。この場合、各層をおの
おの以下の条件でイオンミリングにより成形する。即
ち、Ｐｔ膜１５をＡｒガス圧０．２ｍＴｏｒｒ，プラズ
マ化電力１ＫＷの条件で、３分間イオンミリングにより
上部電極１５ａを形成する。続いて、ＰＬＺＴ膜１４を
Ａｒガス圧０．２ｍＴｏｒｒ，プラズマ化電力１ＫＷの
条件で、５分間イオンミリングによりキャパシタ絶縁膜
１４ａを形成する。さらに、Ｐｔ膜／Ｔｉ膜の２層の金
属膜１３をＡｒガス圧０．２ｍＴｏｒｒ，プラズマ化電
力１ＫＷの条件で、３分間イオンミリングにより下部電
極１３ａを形成する。この様にしてキャパシタを作成す
る。
【００２９】次に、上記キャパシタ絶縁膜中の配向の異
なるＰＬＺＴ膜のＰｂ＋Ｌａの含有量をＳＩＭＳ分析法
により調査した結果について説明する。図７に調査結果
を示す。また、比較のため、図８に比較試料の調査結果
を示す。ともに、横軸は厚さを表し、縦軸は相対強度を
表す。比較試料ではキャパシタ絶縁膜としてＡｒガス圧
３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／
ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッ
タすることにより形成した、膜厚２５０ｎｍのＰＬＺＴ
膜を用いた。
なるＰＬＺＴ膜のＰｂ＋Ｌａの含有量をＳＩＭＳ分析法
により調査した結果について説明する。図７に調査結果
を示す。また、比較のため、図８に比較試料の調査結果
を示す。ともに、横軸は厚さを表し、縦軸は相対強度を
表す。比較試料ではキャパシタ絶縁膜としてＡｒガス圧
３５ｍＴｏｒｒ、ＤＣ電力０．５ＫＷ（０．７０８Ｗ／
ｃｍ2 ）、Ｔ／Ｓ７０ｍｍ、時間１３分の条件でスパッ
タすることにより形成した、膜厚２５０ｎｍのＰＬＺＴ
膜を用いた。
【００３０】図７に示すように、ＰＬＺＴ膜中、Ｐｔ膜
に隣接する点線○印で囲った部分で、他の部分と比べて
Ｐｂが減っている。これは、Ｐｔ膜に隣接するＰＬＺＴ
膜の面方位が（１１１）となっており、より上部のＰＬ
ＺＴ膜の面方位が（１００）となっていることを示して
いる。図８の比較例と比べて明瞭に分かる。次に、上記
のキャパシタのヒステリシス曲線とリーク電流とを調べ
た。比較のため、比較試料も調査した。比較試料のキャ
パシタ絶縁膜として、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ
電力０．５ＫＷ（０．７０８Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０
ｍｍ、時間１３分の条件でスパッタすることにより、膜
厚２５０ｎｍのＰＬＺＴ膜を形成した。
に隣接する点線○印で囲った部分で、他の部分と比べて
Ｐｂが減っている。これは、Ｐｔ膜に隣接するＰＬＺＴ
膜の面方位が（１１１）となっており、より上部のＰＬ
ＺＴ膜の面方位が（１００）となっていることを示して
いる。図８の比較例と比べて明瞭に分かる。次に、上記
のキャパシタのヒステリシス曲線とリーク電流とを調べ
た。比較のため、比較試料も調査した。比較試料のキャ
パシタ絶縁膜として、Ａｒガス圧３５ｍＴｏｒｒ、ＤＣ
電力０．５ＫＷ（０．７０８Ｗ／ｃｍ2 ）、Ｔ／Ｓ７０
ｍｍ、時間１３分の条件でスパッタすることにより、膜
厚２５０ｎｍのＰＬＺＴ膜を形成した。
【００３１】上記調査結果を図４と図５に示す。図４
は、ＰＬＺＴ膜への印加電圧に対するヒステリシス曲線
を示したものである。横軸は印加電圧（Ｖ）を表し、縦
軸は分極（μＣ／ｃｍ2 ）を表す。図４に示すように、
本願発明の試料は、ヒステリシスが大きく、キャパシタ
に５Ｖ印加した後の分極幅（２Ｐｒ）は２９（μＣ／ｃ
ｍ2 ）になる。一方、比較試料の場合分極幅（２Ｐｒ）
は１８（μＣ／ｃｍ2 ）程度であった。
は、ＰＬＺＴ膜への印加電圧に対するヒステリシス曲線
を示したものである。横軸は印加電圧（Ｖ）を表し、縦
軸は分極（μＣ／ｃｍ2 ）を表す。図４に示すように、
本願発明の試料は、ヒステリシスが大きく、キャパシタ
に５Ｖ印加した後の分極幅（２Ｐｒ）は２９（μＣ／ｃ
ｍ2 ）になる。一方、比較試料の場合分極幅（２Ｐｒ）
は１８（μＣ／ｃｍ2 ）程度であった。
【００３２】また、図５は、ＰＬＺＴ膜への印加電圧に
対するリーク電流を示したものである。横軸は印加電圧
（Ｖ）を表し、縦軸はリーク電流（Ａ／ｃｍ2 ）を表
す。図５に示すように、本願発明の試料は、比較試料に
比較してリーク電流が小さい。以上のように、本発明の
実施の形態のキャパシタによれば、面方位（１１１）を
有するＰＬＺＴ膜１４１と面方位（１００）を有するＰ
ＬＺＴ膜１４２とを積層した、配向の異なる２層のＰＬ
ＺＴ膜からなるキャパシタ絶縁膜を用いている。
対するリーク電流を示したものである。横軸は印加電圧
（Ｖ）を表し、縦軸はリーク電流（Ａ／ｃｍ2 ）を表
す。図５に示すように、本願発明の試料は、比較試料に
比較してリーク電流が小さい。以上のように、本発明の
実施の形態のキャパシタによれば、面方位（１１１）を
有するＰＬＺＴ膜１４１と面方位（１００）を有するＰ
ＬＺＴ膜１４２とを積層した、配向の異なる２層のＰＬ
ＺＴ膜からなるキャパシタ絶縁膜を用いている。
【００３３】ところで、面方位（１１１）を有するＰＬ
ＺＴ膜１４１はリーク電流は大きいと考えられるもの
の、分極幅が大きい。また、面方位（１００）を有する
ＰＬＺＴ膜１４２は分極幅は小さいもののリーク電流が
小さい。従って、これらのＰＬＺＴ膜１４１，１４２を
積層してなるキャパシタでは、面方位（１１１）を有す
るＰＬＺＴ膜１４１を有するので分極幅が大きい。ま
た、面方位（１１１）を有するＰＬＺＴ膜１４１を単独
で用いた場合はリーク電流が大きいが、面方位（１０
０）を有するＰＬＺＴ膜１４２と面方位（１１１）を有
するＰＬＺＴ膜１４１とを積層することにより面方位
（１１１）を有するＰＬＺＴ膜１４１のリーク電流が大
きいという欠点が補われ、キャパシタ全体としてはリー
ク電流を小さくすることができる。
ＺＴ膜１４１はリーク電流は大きいと考えられるもの
の、分極幅が大きい。また、面方位（１００）を有する
ＰＬＺＴ膜１４２は分極幅は小さいもののリーク電流が
小さい。従って、これらのＰＬＺＴ膜１４１，１４２を
積層してなるキャパシタでは、面方位（１１１）を有す
るＰＬＺＴ膜１４１を有するので分極幅が大きい。ま
た、面方位（１１１）を有するＰＬＺＴ膜１４１を単独
で用いた場合はリーク電流が大きいが、面方位（１０
０）を有するＰＬＺＴ膜１４２と面方位（１１１）を有
するＰＬＺＴ膜１４１とを積層することにより面方位
（１１１）を有するＰＬＺＴ膜１４１のリーク電流が大
きいという欠点が補われ、キャパシタ全体としてはリー
ク電流を小さくすることができる。
【００３４】これにより、リーク電流を小さくしつつ、
分極幅が大きいキャパシタを作成することができる。な
お、上記実施の形態では、キャパシタ絶縁膜１４として
面方位が（１１１）であるＰＬＺＴ膜１４１と面方位が
（１００）であるＰＬＺＴ膜１４２の面方位の異なる２
層のＰＬＺＴ膜を積層したものを用いているが、（１１
１）であるＰＬＺＴ膜と面方位が（１００）であるＰＬ
ＺＴ膜を含む３層以上のＰＬＺＴ膜を積層したものを用
いてもよい。
分極幅が大きいキャパシタを作成することができる。な
お、上記実施の形態では、キャパシタ絶縁膜１４として
面方位が（１１１）であるＰＬＺＴ膜１４１と面方位が
（１００）であるＰＬＺＴ膜１４２の面方位の異なる２
層のＰＬＺＴ膜を積層したものを用いているが、（１１
１）であるＰＬＺＴ膜と面方位が（１００）であるＰＬ
ＺＴ膜を含む３層以上のＰＬＺＴ膜を積層したものを用
いてもよい。
【００３５】次に、上記キャパシタを半導体記憶装置に
応用した例について図１０を参照しながら説明する。図
１０に示すように、シリコン基板１０１上にフィールド
絶縁膜１０２が形成され、フィールド絶縁膜１０２の間
のシリコン基板１０１上に絶縁ゲート型電界効果トラン
ジスタ１０３が形成されている。そして、絶縁ゲート型
電界効果トランジスタ１０３を被覆して層間絶縁膜１０
４が形成され、キャパシタ１０５は層間絶縁膜１０４上
に形成されている。
応用した例について図１０を参照しながら説明する。図
１０に示すように、シリコン基板１０１上にフィールド
絶縁膜１０２が形成され、フィールド絶縁膜１０２の間
のシリコン基板１０１上に絶縁ゲート型電界効果トラン
ジスタ１０３が形成されている。そして、絶縁ゲート型
電界効果トランジスタ１０３を被覆して層間絶縁膜１０
４が形成され、キャパシタ１０５は層間絶縁膜１０４上
に形成されている。
【００３６】キャパシタ１０５は絶縁膜１０７によって
被覆され、絶縁膜１０７のビアホール１０６ａを通して
引出し電極１０８ａがキャパシタ１０５の下部電極と接
続している。引出し電極１０８ｂが絶縁膜１０７のビア
ホール１０６ｂを通して上部電極と接続している。以上
のように、本発明の実施の形態のキャパシタを備えた半
導体記憶装置によれば、キャパシタはリーク電流が小さ
いので、電荷流出を抑制できる。しかも、分極幅が大き
いので、キャパシタ絶縁膜の誘電率が高くなり、キャパ
シタの面積を小さくして素子の微細化を図ることができ
る。
被覆され、絶縁膜１０７のビアホール１０６ａを通して
引出し電極１０８ａがキャパシタ１０５の下部電極と接
続している。引出し電極１０８ｂが絶縁膜１０７のビア
ホール１０６ｂを通して上部電極と接続している。以上
のように、本発明の実施の形態のキャパシタを備えた半
導体記憶装置によれば、キャパシタはリーク電流が小さ
いので、電荷流出を抑制できる。しかも、分極幅が大き
いので、キャパシタ絶縁膜の誘電率が高くなり、キャパ
シタの面積を小さくして素子の微細化を図ることができ
る。
【００３７】
【発明の効果】以上のように、本発明においては、面方
位（１１１）を有する鉛を含む強誘電体膜と面方位（１
００）を有する鉛を含む強誘電体膜とを積層したキャパ
シタ絶縁膜を用いている。実験によれば、面方位（１１
１）を有するＰｂを含む強誘電体膜はリーク電流は大き
いものの、分極幅が大きくなり、また、面方位（１０
０）を有するＰｂを含む強誘電体膜は分極幅は小さいも
ののリーク電流が小さくなる。
位（１１１）を有する鉛を含む強誘電体膜と面方位（１
００）を有する鉛を含む強誘電体膜とを積層したキャパ
シタ絶縁膜を用いている。実験によれば、面方位（１１
１）を有するＰｂを含む強誘電体膜はリーク電流は大き
いものの、分極幅が大きくなり、また、面方位（１０
０）を有するＰｂを含む強誘電体膜は分極幅は小さいも
ののリーク電流が小さくなる。
【００３８】従って、これらの強誘電体膜を積層してな
るキャパシタでは、面方位（１１１）を有する強誘電体
膜を有するので分極幅が大きい。また、面方位（１１
１）を有する強誘電体膜を単独で用いた場合はリーク電
流が大きいが、面方位（１００）を有する強誘電体膜と
面方位（１１１）を有する強誘電体膜とを積層すること
により面方位（１１１）を有する強誘電体膜のリーク電
流が大きいという欠点が補われ、キャパシタ全体として
はリーク電流を小さくすることができる。
るキャパシタでは、面方位（１１１）を有する強誘電体
膜を有するので分極幅が大きい。また、面方位（１１
１）を有する強誘電体膜を単独で用いた場合はリーク電
流が大きいが、面方位（１００）を有する強誘電体膜と
面方位（１１１）を有する強誘電体膜とを積層すること
により面方位（１１１）を有する強誘電体膜のリーク電
流が大きいという欠点が補われ、キャパシタ全体として
はリーク電流を小さくすることができる。
【００３９】これにより、リーク電流を小さくしつつ、
分極幅が大きいキャパシタを作成することができる。従
って、このようなキャパシタを備えた半導体記憶装置で
は、キャパシタはリーク電流が小さいので、電荷流出を
抑制でき、しかも、分極幅が大きいので、キャパシタ絶
縁膜の誘電率が高くなり、キャパシタの面積を小さくし
て素子の微細化を図ることができる。
分極幅が大きいキャパシタを作成することができる。従
って、このようなキャパシタを備えた半導体記憶装置で
は、キャパシタはリーク電流が小さいので、電荷流出を
抑制でき、しかも、分極幅が大きいので、キャパシタ絶
縁膜の誘電率が高くなり、キャパシタの面積を小さくし
て素子の微細化を図ることができる。
【図１】図１（ａ），（ｂ）は、本発明の実施の形態に
係るキャパシタの作成方法について示す断面図である。
係るキャパシタの作成方法について示す断面図である。
【図２】図２は、本発明の実施の形態に係るキャパシタ
絶縁膜中のＰｂ＋Ｌａの含有量をＡｒガスの流量の調整
により制御する実験結果を示すグラフである。
絶縁膜中のＰｂ＋Ｌａの含有量をＡｒガスの流量の調整
により制御する実験結果を示すグラフである。
【図３】図３は、本発明の実施の形態に係るキャパシタ
絶縁膜中のＰｂ＋Ｌａの含有量をプラズマ化電力の調整
により制御する実験結果を示すグラフである。
絶縁膜中のＰｂ＋Ｌａの含有量をプラズマ化電力の調整
により制御する実験結果を示すグラフである。
【図４】図４は、本発明の実施の形態に係るキャパシタ
絶縁膜を有するキャパシタのヒステリシス曲線の変化の
様子を示すグラフである。
絶縁膜を有するキャパシタのヒステリシス曲線の変化の
様子を示すグラフである。
【図５】図５は、本発明の実施の形態に係るキャパシタ
絶縁膜を有するキャパシタのリーク電流の変化の様子を
示すグラフである。
絶縁膜を有するキャパシタのリーク電流の変化の様子を
示すグラフである。
【図６】図６は、本発明の実施の形態に係るキャパシタ
絶縁膜中のＰｂ＋Ｌａの含有量と結晶配向性との相関関
係について示すグラフである。
絶縁膜中のＰｂ＋Ｌａの含有量と結晶配向性との相関関
係について示すグラフである。
【図７】図７は、本発明の実施の形態に係るキャパシタ
絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラ
フである。
絶縁膜中のＰｂ含有量の分布を調査した結果を示すグラ
フである。
【図８】図８は、比較例に係るキャパシタ絶縁膜中のＰ
ｂ含有量の分布を調査した結果を示すグラフである。
ｂ含有量の分布を調査した結果を示すグラフである。
【図９】図９は、本発明の実施の形態に係るキャパシタ
の他の構造について示す断面図である。
の他の構造について示す断面図である。
【図１０】図１０は、本発明の実施の形態に係るキャパ
シタを半導体記憶装置に適用した例について示す断面図
である。
シタを半導体記憶装置に適用した例について示す断面図
である。
【図１１】図１１は、本発明の実施の形態に係るキャパ
シタの作成方法に用いられるスパッタ装置について示す
断面図である。
シタの作成方法に用いられるスパッタ装置について示す
断面図である。
【図１２】図１２は、キャパシタ絶縁膜として用いられ
る強誘電体のペロブスカイト型の結晶構造について示す
図である。
る強誘電体のペロブスカイト型の結晶構造について示す
図である。
【図１３】図１３は、従来例に係るキャパシタの作成方
法について示す断面図である。
法について示す断面図である。
１１，１０１ シリコン基板（半導体基板）、 １２ シリコン酸化膜、 １３，１３ａ 下部電極、 １４，１４ａ，１６ キャパシタ絶縁膜、 １５，１５ａ 上部電極、 １３１ Ｔｉ膜、 １３２ Ｐｔ膜 １４１ （１１１）を有するＰｔ膜、 １４２ （１００）を有するＰｔ膜、 １６１，１６３ （１１１）を有するＰｔ膜、 １６２ （１００）を有するＰｔ膜。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/792
Claims (7)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成された上面に（１１１）面方位が表
れた高融点金属からなる下部電極、及び少なくとも面方
位（１１１）の鉛を含む強誘電体膜と面方位（１００）
の鉛を含む強誘電体膜とが前記下部電極上に積層された
キャパシタ絶縁膜、及び前記キャパシタ絶縁膜上の上部
電極を有するキャパシタとを備えたことを特徴とする半
導体装置。 - 【請求項２】 前記強誘電体膜の材料は、Pb(Zr,Ti)O3
又は (Pb,La)(Zr,Ti)O3 であることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記強誘電体膜と接する側の下部電極及
び上部電極の材料は、白金膜であることを特徴とする請
求項１又は請求項２に記載の半導体装置。 - 【請求項４】 半導体基板上に絶縁膜を形成する工程
と、 前記絶縁膜上に（１１１）面方位を有する高融点金属か
らなる下部電極を形成する工程と、 前記下部電極上に（１１１）面方位を有する鉛を含む第
１の強誘電体膜を形成し、さらに少なくとも前記第１の
強誘電体膜上に（１００）面方位を有する鉛を含む第２
の強誘電体膜を形成し、面方位の異なる複数の強誘電体
膜からなるキャパシタ絶縁膜を形成する工程と、 前記キャパシタ絶縁膜上に高融点金属からなる上部電極
を形成する工程と、 前記上部電極と、キャパシタ絶縁膜と、前記下部電極と
をパターニングしてキャパシタを形成する工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 前記強誘電体膜の構成元素である、鉛を
含むペロブスカイト型の結晶構造のＡ位置に配位する元
素の他の構成元素に対する比率は０．９乃至１．４の範
囲であることを特徴とする請求項４に記載の半導体装
置。 - 【請求項６】 前記面方位の異なる複数の強誘電体膜を
スパッタにより形成するものであって、前記スパッタガ
スであるアルゴンガスの圧力を調整することにより前記
強誘電体膜の面方位を制御することを特徴とする請求項
４又は請求項５に記載の半導体装置の製造方法。 - 【請求項７】 前記面方位の異なる複数の強誘電体膜を
スパッタにより形成するものであって、前記スパッタガ
スをプラズマ化する高周波電力を調整することにより前
記強誘電体膜の面方位を制御することを特徴とする請求
項４又は請求項５に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
| US09/124,218 US6060736A (en) | 1998-02-03 | 1998-07-29 | Semiconductor device and method of manufacturing the same |
| KR1019980032407A KR100298264B1 (ko) | 1998-02-03 | 1998-08-10 | 반도체장치및그제조방법 |
| US09/546,711 US6291291B1 (en) | 1998-02-03 | 2000-04-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166698A JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220106A true JPH11220106A (ja) | 1999-08-10 |
| JP3594787B2 JP3594787B2 (ja) | 2004-12-02 |
Family
ID=12061373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166698A Expired - Fee Related JP3594787B2 (ja) | 1998-02-03 | 1998-02-03 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6060736A (ja) |
| JP (1) | JP3594787B2 (ja) |
| KR (1) | KR100298264B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803617B2 (en) | 2002-01-15 | 2004-10-12 | Fujitsu Limited | Capacitor and method for fabricating the same |
| JP2015053504A (ja) * | 2014-10-28 | 2015-03-19 | セイコーエプソン株式会社 | 圧電素子、液体噴射ヘッドおよび液体噴射装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030001189A1 (en) * | 2000-02-24 | 2003-01-02 | Tetsuo Fujiwara | Ferroelectric capacitor and semiconductor device |
| US6627930B1 (en) | 2000-03-14 | 2003-09-30 | Fujitsu Limited | Ferroelectric thin film capacitors having multi-layered crystallographic textures |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| JP3971598B2 (ja) * | 2001-11-01 | 2007-09-05 | 富士通株式会社 | 強誘電体キャパシタおよび半導体装置 |
| FR2890798A1 (fr) * | 2005-09-13 | 2007-03-16 | Valeo Equip Electr Moteur | Stator de machine electrique tournante polyphasee du type alternateur ou alterno-demarreur |
| JP5140972B2 (ja) * | 2006-09-12 | 2013-02-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2008210822A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04259380A (ja) * | 1991-02-13 | 1992-09-14 | Mitsubishi Materials Corp | Ｐｚｔ強誘電体薄膜の結晶配向性制御方法 |
| US5650362A (en) * | 1993-11-04 | 1997-07-22 | Fuji Xerox Co. | Oriented conductive film and process for preparing the same |
| JPH08139307A (ja) * | 1994-11-02 | 1996-05-31 | Toyota Central Res & Dev Lab Inc | 強誘電体薄膜形成用電極 |
| JP3209082B2 (ja) * | 1996-03-06 | 2001-09-17 | セイコーエプソン株式会社 | 圧電体薄膜素子及びその製造方法、並びにこれを用いたインクジェット式記録ヘッド |
| JP3193302B2 (ja) * | 1996-06-26 | 2001-07-30 | ティーディーケイ株式会社 | 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法 |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| US6080499A (en) * | 1997-07-18 | 2000-06-27 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
-
1998
- 1998-02-03 JP JP2166698A patent/JP3594787B2/ja not_active Expired - Fee Related
- 1998-07-29 US US09/124,218 patent/US6060736A/en not_active Expired - Lifetime
- 1998-08-10 KR KR1019980032407A patent/KR100298264B1/ko not_active IP Right Cessation
-
2000
- 2000-04-10 US US09/546,711 patent/US6291291B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803617B2 (en) | 2002-01-15 | 2004-10-12 | Fujitsu Limited | Capacitor and method for fabricating the same |
| JP2015053504A (ja) * | 2014-10-28 | 2015-03-19 | セイコーエプソン株式会社 | 圧電素子、液体噴射ヘッドおよび液体噴射装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6060736A (en) | 2000-05-09 |
| KR100298264B1 (ko) | 2001-10-27 |
| JP3594787B2 (ja) | 2004-12-02 |
| US6291291B1 (en) | 2001-09-18 |
| KR19990071375A (ko) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
| US6214660B1 (en) | Capacitor for integrated circuit and its fabrication method | |
| US6740533B2 (en) | Semiconductor device having a ferroelectric capacitor and fabrication process thereof | |
| US5831299A (en) | Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| JP2974006B2 (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
| JPH10189881A (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法 | |
| JP2001007299A (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1056145A (ja) | 半導体集積回路装置の製造方法 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| JP4392336B2 (ja) | 強誘電体容量素子の製造方法 | |
| JP3170254B2 (ja) | キャパシタ | |
| JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
| JP5030349B2 (ja) | 誘電体膜の作製方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| JP2000068465A (ja) | 半導体装置及びその形成方法 | |
| JP2002299578A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
| JP2002124644A (ja) | 半導体装置およびその製造方法 | |
| JP2002198324A (ja) | Ｆｒａｍおよびｄｒａｍ用途のための高温電極およびバリア構造物 | |
| KR19980082338A (ko) | 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자 | |
| JP2002299576A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
| JPH0897380A (ja) | 誘電体キャパシタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |