JP2000068465A - 半導体装置及びその形成方法 - Google Patents

半導体装置及びその形成方法

Info

Publication number
JP2000068465A
JP2000068465A JP10250339A JP25033998A JP2000068465A JP 2000068465 A JP2000068465 A JP 2000068465A JP 10250339 A JP10250339 A JP 10250339A JP 25033998 A JP25033998 A JP 25033998A JP 2000068465 A JP2000068465 A JP 2000068465A
Authority
JP
Japan
Prior art keywords
electrode layer
film
semiconductor device
lower electrode
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10250339A
Other languages
English (en)
Inventor
Nobuyuki Igarashi
信行 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10250339A priority Critical patent/JP2000068465A/ja
Publication of JP2000068465A publication Critical patent/JP2000068465A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 鉛元素を必須成分とする誘電体膜を有する半
導体装置及びその製造方法に関し、特に還元雰囲気で処
理された場合においても、その誘電体膜の劣化が生じな
い半導体装置及びその製造方法を提供することを目的と
する。 【解決手段】 基板1上に、下部電極層4と鉛を必須成
分とする誘電体膜6と上部電極層7とを有し、両電極層
と誘電体膜6の層間に鉛拡散バリア層5が形成されてい
る半導体装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、鉛元素を必須成分
とする誘電体膜を有する半導体装置及びその製造方法に
関し、特に還元雰囲気で処理された場合においても、そ
の誘電体膜の劣化が生じない半導体装置及びその製造方
法に関する。
【0002】
【従来の技術】強誘電体は、その強誘電的性質や、高い
誘電率、電気光学効果、圧電効果及び焦電効果等の多く
の機能を持つことから、広範なデバイス開発に応用され
ており、高誘電体も大容量のコンデンサを有するデバイ
スを作成することができるため、アナログLSIへの適
用研究が進められている。
【0003】その中でも特に、強誘電体膜を、その強誘
電的性質を利用して、高密度でかつ高速に動作する強誘
電体不揮発性メモリ(FeRAM)へ応用する研究は、
非常に注目を浴びるところとなっている。
【0004】このようなデバイス開発には、残留分極
(Pr)が大きく、かつ抗電場(Ec)が小さく、リー
ク電流が低く、分極反転の繰り返し耐性の大きな材料が
不可欠である。さらに、動作電圧の低減と半導体微細加
工プロセスに適合するために膜厚200nm以下の薄膜
で上記の特性を実現することが望ましい。従来、これら
の用途に用いられる強誘電体材料としては、PZT(チ
タン酸ジルコン酸鉛)に代表されるペロブスカイト構造
の金属酸化物材料が主流である。ところが、PZTのよ
うに鉛をその構成元素として含む材料は、トランジスタ
製造工程で必須の還元雰囲気中でのアニール工程におい
て、その特性が顕著に劣化することが知られている。ま
た、同様の劣化は、還元雰囲気中アニールに限らず、例
えば、デバイスの微細加工に必要なプラズマエッチング
プロセスなど、水素ガスを含むプロセスすべてで起きる
ことが知られている。従って、強誘電体不揮発性メモリ
によるDRAM分野における置き換えを考えた場合に
は、還元雰囲気中でのあらゆるプロセスを通じて、PZ
Tの特性を劣化させないようなデバイス構造が必要とさ
れている。
【0005】従来技術として、特開平03−21296
9号公報においては、経済性向上の目的で、高価なPt
電極の代わりに、ポリシリコン、Ti、W、Al等の金
属製電極として用い、かつ強誘電体膜を具備する半導体
装置であって、前記金属製電極と前記強誘電体膜との界
面にSi34膜を形成し、強誘電体膜の特性劣化とリー
ク電流の防止を図った半導体装置が提案されている。こ
の場合は、誘電体膜とSi34膜が接した構造となって
いる。
【0006】また、特開平04−102367号公報に
おいては、強誘電体膜をまたは、多結晶シリコンゲート
を要素とする半導体装置の要素全部をTiまたはTiN
の水素バリア層で覆い、製造プロセスで用いる水素と誘
電体層が直接接触しない構造の半導体装置についての提
案がなされている。
【0007】また、特開平06−326270号公報に
おいては、特にPZT強誘電体膜の下部電極層として、
Pt/Tiの金属間化合物を用いて、下部電極層の下に
接してバリア層、さらにこのバリア層の下に拡散バリア
層を有する構造の半導体装置についての提案がなされて
いる。このとき、PZT膜とPt/Tiの金属間化合物
電極は接した構造となっている。
【0008】このように、強誘電体膜を有する半導体装
置について、さまざまな構造の半導体装置についての提
案がなされており、強誘電体膜が、メモリーに応用され
た実績はあるものの、集積度の向上、大量生産、低コス
ト化が困難であり、実用上の充分な特性を具備するに到
らなかった。
【0009】
【発明が解決しようとする課題】本発明は、上記の問題
に鑑みなされたものであり、還元雰囲気を用いる製造プ
ロセスにおいても劣化しない強誘電体膜を有する半導体
装置を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、基板上に、基
板に近い方から、下部電極層と、この下部電極層上に誘
電体膜と、この誘電体膜を介して下部電極層と対極して
形成されている上部電極層とを有する半導体装置であっ
て、前記誘電体膜が、鉛を必須成分とする誘電体膜であ
り、かつ該誘電体膜と前記下部電極層の層間と、該強誘
電体膜と前記上部電極層との層間の両方とに鉛拡散バリ
ア層が形成されていることを特徴とする半導体装置に関
する。
【0011】また本発明は、基板上に、基板に近い方か
ら、下部電極層と、この下部電極層上に誘電体膜と、こ
の誘電体膜を介して下部電極層と対極して形成されてい
る上部電極層とを有する半導体装置の製造方法であっ
て、基板上に、下部電極層を形成する工程と、この下部
電極層に接して鉛拡散バリア層を形成する工程と、この
鉛拡散バリア層に接して、鉛元素を必須成分とする誘電
体膜を形成する工程と、この誘電体膜に接して鉛拡散バ
リア層を形成する工程と、この鉛拡散バリア層に接して
上部電極層を形成する工程と、この上部電極層を形成後
に、還元雰囲気下でアニーリングする工程とを有する半
導体装置の製造方法に関する。
【0012】本発明の原理についてPZTを誘電体膜と
するFeRAMのキャパシタを形成する場合を例にとっ
て説明する。既に指摘したように、PZTを誘電体膜と
して利用したキャパシタは、キャパシタ形成後に行われ
る還元雰囲気中のアニールによって致命的な特性劣化を
起こす(Hase et.al.Integr.Fer
roelectr.16(1997)29)。従来、そ
の原因は、アニールの雰囲気中の水素がPZTそのもの
を変質させることにあると考えられてきた。
【0013】これに対し、本発明者は、電極にPtを用
いたPZT/Pt試料に対する還元雰囲気中アニールで
は、PZTの変質は、Ptとの界面のみで起きること、
しかも、この変質はPbがPt中に拡散した結果起きる
ものであることを見いだし本発明に到った。H2アニー
ルの影響を調べるために、H2アニールの前後の、断面
方向からのSEM観察を行った。図2a(アニール前の
SEM像)、図2b(アニール後のSEM像)にその結
果を示す。いずれの観察像でも、図中で下側に見える暗
い領域が下部電極Ptであり、この上に、PZT層が観
察されている。この像の倍率は約25万倍で、PZTの
厚みは約100nmである。H2アニールを行った試料
(図2b)では、PZT/Pt界面近傍に明るいコント
ラストを示す領域が観察され、しかも、この明るいコン
トラストを示す領域は、PZTの粒界に沿って界面から
約20nmの厚さにまで広がっている(例えば、図中B
2と示した部分)。一方、H2アニールを行っていない
試料(図2a)には、このような明るいコントラストを
示す領域は観察されない。このように、H2アニールに
よって、界面近傍のコントラストの変化している領域
(以下変成層と称する)が、形成される。
【0014】また、この変成層は、水素によるPZTの
還元反応によって引き起こされている。例えば、sol
−gelによるPZTの成膜時には、より高温の熱処理
が行われるが、H2雰囲気ではなく、N2雰囲気やO2
囲気下で行われる。この際には、PZTはこのような変
質を起こさないことを確認している。すなわち、温度の
影響ではなく、また、不活性ガスあるいは、酸化性ガス
の雰囲気では、変成層が生じないからである。
【0015】さらに本発明者は、この変成層発生のメカ
ニズムを明らかするために、EDS測定により、この変
成層の結晶組成を分析した。この結果、H2アニールに
よって形成された変成層で、Pbの顕著な減少が起きて
いることが明らかになった。測定は、次の4つの領域で
行った。図2(a)のアニール前の試料中のグレイン内
部(G1)と粒界の電極近傍(I1)及び、図2(b)
のアニール後の試料中のグレイン内部(G2)と粒界の
電極近傍(I2)の4つの領域である。これらの各測定
点でのPb組成の測定結果(atomic%)をPb+
Ti+Zr=100%として表1に示した。
【0016】
【表1】 本試料の設計通りに試料が形成された場合、この値は、
50%である。Pbの組成は、測定点G1、I1、G2
では、50%に近い値が得られているが、I2では顕著
に低い値が得られている。この変成層でのPbの顕著な
減少は、H2アニールによる還元の過程において、PZ
T中の金属原子の中で、Pbが選択的に還元され、続い
て、還元されたPb原子がPtと合金を作って電極中に
拡散した結果である。この現象は、特に鉛元素を含有す
る誘電体に顕著な現象であり、上記にはPZTの例を示
したが、Pb元素を含有する誘電体には、すべて認めら
れる現象である。
【0017】このように、誘電体膜の劣化現象は、還元
雰囲気下でPbが拡散していく現象に起因しているた
め、PZTの劣化を抑えるためには、PZT層への還元
性のガスの侵入を完全に防ぐか、PZT層からPbが拡
散していくことを防ぐことが重要であることが分かる。
そこで本発明者は、原因に対してより直接的で、かつ高
い効果を得られる鉛元素の拡散を抑えるバリア層を誘電
体層の上下に設けた半導体装置の発明に到ったのであ
る。
【0018】このように、本発明の鉛拡散バリア層の材
料の選択は非常に重要で、Pbとの合金を形成する際の
生成エンタルピーがゼロに近いかまたは、負である材料
が必要である。例えば、W、Ti、Taのいずれかの金
属または、W、Ti、Taのいずれかの酸化物もしくは
窒化物が好適な材料として挙げられる。特に、Ti、T
iN、Ta25、W、WNが好ましく、WNがもっとも
好ましい。
【0019】従来技術の効果と本発明の効果を比較する
と以下のようになる。特開平03−212969号公報
においては、PZTとSi34膜が接しており、本発明
の鉛拡散バリア層と比較して、十分には機能しない。ま
た、特開平04−102367号公報においては、強誘
電体膜への水素の侵入を完全に抑えることができれば、
非常に有効な手段であるが、かならずしも劣化原因に対
して直接的な方法であるとは言えなく、水素バリア層を
形成するまでは、還元雰囲気での処理がまったくできな
いという欠点もあり、実用的ではない。特開平06−3
26270号公報においては、PZTとPt/Tiの金
属間化合物が接しており、当公報にも記載があるよう
に、鉛の拡散を抑えることができない。
【0020】
【発明の実施の形態】本発明は、鉛元素を必須成分とす
る誘電体膜を有する半導体装置に関する。この誘電体膜
としては、Pb(Zr1-XTiX)O3、(Pb1-yy)(Z
1-XTiX)O3、PbBi229、、PbBi4Ti4
15、Pb2Bi4Ti518が挙げられるが、Pb元素
を含む誘電体膜であれば、上記のみに限定されない。上
記化合物は、ペロブスカイト構造を有する一群の化合物
であるが、Pbを含有すれば、例えば層状化合物も本発
明が有効に機能する。上記化学式中、X及びYは、それ
ぞれ0<X≦1、0<Y<1の範囲の数値を示し、A
は、NbまたはLaのいずれかの元素を示し、Bは、N
bまたはTaのいずれかの元素を示す。
【0021】本発明における強誘電体素子に用いる基板
は、通常、半導体装置や集積回路等の基板として使用す
ることができるものであれば特に限定されるものではな
く、シリコン等の半導体基板、GaAs等の化合物半導
体基板、MgO等の酸化物結晶基板、ガラス基板等、形
成しようとする素子の種類、用途等により適宜選択する
ことができ、限定されるものではないが、従来のさまざ
まな半導体デバイスと混載が可能なシリコン基板がもっ
とも好ましい。
【0022】この基板上には、下部電極層を備えてい
る。この下部電極層は、本発明において形成される強誘
電体素子の一部、つまりキャパシタの容量材料として使
用する場合に利用される電極層を意味する。この下部電
極層は、基板上に形成されるものであり、基板上に直接
形成されていてもよいし、基板にあらかじめ絶縁膜、下
層配線、所望の素子、層間絶縁膜等が単層または多層に
形成された後、その上に形成されてもよい。また、下部
電極層と基板との密着性を向上させる目的で、Ta等か
らなる通常用いられる接着層をあらかじめ形成してもよ
い。さらに、本発明の鉛拡散バリア層を、下部電極層と
基板との間に設けて、一層の鉛拡散防止を図ることも可
能である。
【0023】電極材料としては、酸化されにくく、良好
な導電性を示すPt、Ir、Ru、IrO2が好適な電
極材料として挙げられるが、通常に電極として用いられ
るTi、Ta、W、WN、WSi、Pt/Ti、Pt/
Ta、Al、ポリシリコン等を用いることもでき、それ
らが多層化したものであってもよい。
【0024】また、電極層と鉛拡散層は、組成を違えて
明確な境界がある方が好ましいが、鉛拡散バリア層電極
材料として鉛拡散バリア層と同一の材料を用いたために
結果的に電極層と鉛拡散バリア層に明確な境界がなくな
った場合も本発明に含まれる。膜厚も特に限定されるも
のではない。これらの電極材料は、例えばスパッタリン
グ、蒸着等により形成することができる。
【0025】鉛拡散バリア層は、誘電体膜に接して形成
され、したがって下部電極及び上部電極にも接して形成
されている。鉛拡散バリア層の材料についてはすでに述
べたように、 W、Ti、Taのいずれかの金属また
は、W、Ti、Taのいずれかの酸化物もしくは窒化物
が好適な材料として挙げられる。具体例としてはTi、
TiN、Ta25、W、WNが好ましく、WNがもっと
も好ましい。
【0026】この鉛拡散バリア層の厚みとしては、バリ
ア性を発揮するためには少なくとも1原子層以上の厚み
は必要であるが、10nm以下が好ましい厚みの範囲と
なる。特に比較的酸化しやすいWN等の誘電体膜は、成
膜条件によっては酸化され、抵抗値があがる場合があ
る。バリア層が極端に厚い場合は、バリア層の高抵抗化
がデバイスに対して影響を及ぼすこともあり、数10n
m以下、さらには10nm以下程度の比較的薄い層にし
ておけば、その影響を軽微に抑えることができるためで
ある。
【0027】なお、本発明におけるこの薄膜は、上記金
属の単独の薄膜として形成された場合でも、後工程にお
いて強誘電体薄膜を形成する際の熱処理時等において、
強誘電体薄膜を構成する元素が幾分導入されることがあ
るが、そのような元素を含有する場合もある。
【0028】強誘電体薄膜の上には、下部電極層に対極
して上部電極層が形成されている。この上部電極層は、
下部電極層と同様の材料で同様の方法により形成するこ
とができる。この上部電極層の上には、所望の配線工
程、絶縁膜工程等を適宜行うことにより、誘電体キャパ
シタを形成することができる。本発明の誘電体素子は、
誘電体素子自体を誘電体キャパシタとして、また、誘電
体素子を誘電体デバイス又は半導体装置の構成の一部と
して、集積回路用のウェハに搭載して、集積回路を構成
することができる。例えば、強誘電体素子を不揮発性メ
モリの容量部として、また、強誘電体素子を電極部及び
容量部として使用し、さらにゲート絶縁膜、ソース/ド
レイン領域等を適宜組み合わせて形成することによりM
FMIS−FET、MFS−FET等として使用するこ
ともできる。
【0029】(実施例)以下に本発明の半導体装置の一
実施形態について、強誘電体容量を有する半導体装置を
例に挙げて説明する。図1に示すように、シリコン単結
晶(100)面基板1の表面に膜厚200nmの熱酸化
膜2が形成され、その上にスパッタ法によって形成され
た20nmのTa膜3を接着層として介して、スパッタ
法により形成された強誘電体キャパシタの下部電極層4
となる膜厚200nmのPt膜が形成されている。この
上に、膜厚200nmの強誘電体薄膜PZTが形成され
ている。強誘電体薄膜6上には、さらに強誘電体キャパ
シタの上部電極層7となる膜厚120nmのPt膜が形
成されている。この下部電極層4と誘電体膜PZT6の
間、及び、誘電体膜PZT6と上部電極層Pt7の間に
は、スパッタ法によって形成されたWを含む薄膜5が形
成されている。
【0030】上記で得られた膜を還元雰囲気中でアニー
ルした。アニーリング方法は、従来のデバイス作製プロ
セスで一般的に用いられてきた条件でよく、例えば、還
元性ガスとして、H2を含有したN2またはAr等を用い
ることができ、温度としては還元性ガスの種類に応じ
て、例えば400℃〜500℃の温度範囲を条件として
用いることができる。
【0031】本実施例では、還元雰囲気H2を含む雰囲
気中(H2:N2=3:97)で、450℃、1時間のア
ニールを行った。アニール後の強誘電体特性(ヒステリ
シスカーブ)を図3に示す。この特性は、強誘電体を応
用したFeRAMの特性として十分なものであった。
【0032】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、還元雰囲気中でアニール後にも、良好な特性を有す
るPZT薄膜を用いたFeRAMキャパシタを形成する
ことが可能である。さらに本発明は、従来のデバイスプ
ロセスとの整合性が良いため、信頼性の高いデバイスの
量産に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明による半導体装置の一実施形態の断面図
を示す。
【図2】従来のキャパシタ構造におけるアニール前後断
面SEM像を示す図面代用写真である。(a)アニール
前、(b)アニール後を示す。
【図3】本発明による半導体装置の一実施形態を用いて
2アニール後のヒステリシスカーブを測定した結果を
示す。
【符号の説明】
1 シリコン基板 2 シリコン熱酸化膜 3 Ta接着層 4 下部電極層 5 WN薄膜(鉛拡散バリア層) 6 PZT膜 7 上部電極層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、基板に近い方から、下部電極
    層と、この下部電極層上に誘電体膜と、この誘電体膜を
    介して下部電極層と対極して形成されている上部電極層
    とを有する半導体装置であって、前記誘電体膜が、鉛を
    必須成分とする誘電体膜であり、かつ該誘電体膜と前記
    下部電極層の層間と、該強誘電体膜と前記上部電極層と
    の層間の両方とに鉛拡散バリア層が形成されていること
    を特徴とする半導体装置。
  2. 【請求項2】 前記誘電体膜が、(1)、(2)、
    (3)、(4)または(5)のいずれかの化学式に表さ
    れる金属酸化物誘電体膜であることを特徴とする請求項
    1記載の半導体装置。 Pb(Zr1-XTiX)O3(1) (Pb1-yy)(Zr1-XTiX)O3(2) PbBi229(3) PbBi4Ti415(4) Pb2Bi4Ti518(5) ただし、上記化学式中、X及びYは、それぞれ0<X≦
    1、0<Y<1の範囲の数値を示し、Aは、Nbまたは
    Laのいずれかの元素を示し、Bは、NbまたはTaの
    いずれかの元素を示す。
  3. 【請求項3】 前記鉛拡散バリア層が、W、Ti、Ta
    のいずれかの金属または、W、Ti、Taのいずれかの
    酸化物もしくは窒化物からなる鉛拡散バリア層であるこ
    とを特徴とする請求項1または2記載の半導体装置。
  4. 【請求項4】 前記鉛拡散バリア層が、10nm以下の
    薄膜であることを特徴とする請求項1〜3のいずれかに
    記載の半導体装置。
  5. 【請求項5】 前記上部電極、及び前記下部電極が、P
    tを含む電極であることを特徴とする請求項1〜4のい
    ずれかに記載の半導体装置。
  6. 【請求項6】 前記基板が、シリコン基板である請求項
    1〜5記載の半導体装置。
  7. 【請求項7】 基板上に、基板に近い方から、下部電極
    層と、この下部電極層上に誘電体膜と、この誘電体膜を
    介して下部電極層と対極して形成されている上部電極層
    とを有する半導体装置の製造方法であって、基板上に、
    下部電極層を形成する工程と、この下部電極層に接して
    鉛拡散バリア層を形成する工程と、この鉛拡散バリア層
    に接して、鉛元素を必須成分とする誘電体膜を形成する
    工程と、この誘電体膜に接して鉛拡散バリア層を形成す
    る工程と、この鉛拡散バリア層に接して上部電極層を形
    成する工程と、この上部電極層を形成後に、還元雰囲気
    下でアニーリングする工程とを有する半導体装置の製造
    方法。
JP10250339A 1998-08-21 1998-08-21 半導体装置及びその形成方法 Pending JP2000068465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10250339A JP2000068465A (ja) 1998-08-21 1998-08-21 半導体装置及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10250339A JP2000068465A (ja) 1998-08-21 1998-08-21 半導体装置及びその形成方法

Publications (1)

Publication Number Publication Date
JP2000068465A true JP2000068465A (ja) 2000-03-03

Family

ID=17206457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10250339A Pending JP2000068465A (ja) 1998-08-21 1998-08-21 半導体装置及びその形成方法

Country Status (1)

Country Link
JP (1) JP2000068465A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
WO2003044801A1 (en) * 2001-11-23 2003-05-30 Thin Film Electronics Asa A ferroelectric or electret memory circuit
WO2003075279A1 (en) * 2002-03-01 2003-09-12 Thin Film Electronics Asa A memory cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
WO2003044801A1 (en) * 2001-11-23 2003-05-30 Thin Film Electronics Asa A ferroelectric or electret memory circuit
JP2005510078A (ja) * 2001-11-23 2005-04-14 シン フイルム エレクトロニクス エイエスエイ 強誘電体又はエレクトレットメモリ回路
AU2002366187B2 (en) * 2001-11-23 2006-07-13 Thin Film Electronics Asa A ferroelectric or electret memory circuit
WO2003075279A1 (en) * 2002-03-01 2003-09-12 Thin Film Electronics Asa A memory cell

Similar Documents

Publication Publication Date Title
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
TW560047B (en) Semiconductor device having a ferroelectric capacitor and fabrication process thereof
US6351006B1 (en) Ferroelectric capacitor with means to prevent deterioration
JP3319994B2 (ja) 半導体記憶素子
US6566753B2 (en) Composite iridium barrier structure with oxidized refractory metal companion barrier
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH11307734A (ja) 強誘電体集積回路とその製造方法
JP4104342B2 (ja) 半導体装置の製造方法
JP2003532275A (ja) プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
KR100334354B1 (ko) 강유전체집적회로의 제조방법
JP2000164815A (ja) 集積回路及びその製造方法
JPH09293869A (ja) 半導体装置およびその製造方法
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6670668B2 (en) Microelectronic structure, method for fabricating it and its use in a memory cell
JP2002076293A (ja) キャパシタ及び半導体装置の製造方法
US20050186727A1 (en) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
JPH11220106A (ja) 半導体装置及びその製造方法
JP2000068465A (ja) 半導体装置及びその形成方法
JP2006108291A (ja) 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
JPH11307733A (ja) 強誘電体集積回路の製造方法
JP2006059968A (ja) 半導体装置及びその製造方法、強誘電体キャパシタ構造
JP2010157748A (ja) 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH07297390A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010117