JP2002299578A - 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 - Google Patents
強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子Info
- Publication number
- JP2002299578A JP2002299578A JP2001097540A JP2001097540A JP2002299578A JP 2002299578 A JP2002299578 A JP 2002299578A JP 2001097540 A JP2001097540 A JP 2001097540A JP 2001097540 A JP2001097540 A JP 2001097540A JP 2002299578 A JP2002299578 A JP 2002299578A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- ferroelectric
- ferroelectric thin
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【課題】水素に対しバリア性を示す薄膜を強誘電体薄膜
キャパシタの上電極上に成膜するとき、結晶性の制御に
より強誘電体薄膜材料の還元による素子特性の劣化を防
止する強誘電体薄膜素子の製造方法および強誘電体薄膜
素子を提供する。 【解決手段】強誘電体チタン酸ジルコン酸鉛（ＰＺＴ）
薄膜１０８キャパシタ上に、予め別の単結晶基板上に結
晶性を制御しながら成膜した金属イリジウム薄膜１０９
を転写形成し、この最表面のみ酸化処理して結晶性の良
好なイリジウム酸化膜１１０を形成し、これを水素に対
するバリア膜とする。
キャパシタの上電極上に成膜するとき、結晶性の制御に
より強誘電体薄膜材料の還元による素子特性の劣化を防
止する強誘電体薄膜素子の製造方法および強誘電体薄膜
素子を提供する。 【解決手段】強誘電体チタン酸ジルコン酸鉛（ＰＺＴ）
薄膜１０８キャパシタ上に、予め別の単結晶基板上に結
晶性を制御しながら成膜した金属イリジウム薄膜１０９
を転写形成し、この最表面のみ酸化処理して結晶性の良
好なイリジウム酸化膜１１０を形成し、これを水素に対
するバリア膜とする。
Description
【０００１】
【発明の属する技術分野】近年、PZT（チタン酸ジルコ
ン酸鉛）系に代表されるセラミックス薄膜及びそれらを
用いた強誘電体メモリ、マイクロアクチュエーター、焦
電センサー等のセラミックス薄膜デバイスの研究開発が
盛んにおこなわれている。
ン酸鉛）系に代表されるセラミックス薄膜及びそれらを
用いた強誘電体メモリ、マイクロアクチュエーター、焦
電センサー等のセラミックス薄膜デバイスの研究開発が
盛んにおこなわれている。
【０００２】本発明は、特に半導体基板上に形成された
記憶を保持するための強誘電体薄膜キャパシタとスイッ
チングトランジスタとでメモリセルが構成される強誘電
体薄膜メモリに関する。
記憶を保持するための強誘電体薄膜キャパシタとスイッ
チングトランジスタとでメモリセルが構成される強誘電
体薄膜メモリに関する。
【０００３】
【従来の技術】強誘電体特有の自発分極を利用した不揮
発性メモリ素子（強誘電体メモリ素子）は、その高速書
き込み／読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM（スタティックRAM）やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛（PZ
T）をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。
発性メモリ素子（強誘電体メモリ素子）は、その高速書
き込み／読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM（スタティックRAM）やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛（PZ
T）をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。
【０００４】一般に上述の酸化物材料をキャパシタ絶縁
層として用いる場合、上電極形成後に、各メモリ素子間
の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆
される。この膜を成膜する際、反応副生成物として発生
する水素が強誘電体薄膜まで到達すると、その還元作用
によって強誘電体特性が著しく劣化してしまう。また、
スイッチング素子としてのMOSトランジスタは、素子製
造工程で発生するシリコン単結晶中の格子欠陥によって
特性が劣化するため、最終段階において水素混合窒素ガ
ス中で熱処理を施す必要がある。ところがこの工程にお
ける水素濃度は上述の層間絶縁膜形成時にくらべて高濃
度であり、強誘電体薄膜に与えるダメージはより深刻と
なる。
層として用いる場合、上電極形成後に、各メモリ素子間
の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆
される。この膜を成膜する際、反応副生成物として発生
する水素が強誘電体薄膜まで到達すると、その還元作用
によって強誘電体特性が著しく劣化してしまう。また、
スイッチング素子としてのMOSトランジスタは、素子製
造工程で発生するシリコン単結晶中の格子欠陥によって
特性が劣化するため、最終段階において水素混合窒素ガ
ス中で熱処理を施す必要がある。ところがこの工程にお
ける水素濃度は上述の層間絶縁膜形成時にくらべて高濃
度であり、強誘電体薄膜に与えるダメージはより深刻と
なる。
【０００５】このような課題を克服するための手段とし
ては強誘電体薄膜キャパシタの上電極上に水素にたいし
てバリア効果を示す薄膜を形成し、強誘電体薄膜を水素
雰囲気から保護する方法が提案されている。成膜手法と
しては、特開平11-126883や特開平11-8355に示されるよ
うにスパッタリング等によって所望材料を上電極上に成
膜するのが一般的である。
ては強誘電体薄膜キャパシタの上電極上に水素にたいし
てバリア効果を示す薄膜を形成し、強誘電体薄膜を水素
雰囲気から保護する方法が提案されている。成膜手法と
しては、特開平11-126883や特開平11-8355に示されるよ
うにスパッタリング等によって所望材料を上電極上に成
膜するのが一般的である。
【０００６】
【発明が解決しようとする課題】水素バリア膜の有力候
補として酸化物材料が精力的に研究されている。IrOxは
その代表例であり、耐還元性がしらべられている。たと
えば、J.Electrochem.Soc.136,1740(1989)やSurface Sc
ience 144,451(1984)では、違った成膜手法で作製され
たIrOx膜間で、還元雰囲気に対する耐性が調べられてい
る。これらの報告によれば、結晶性の違いによって還元
され易さは大きく異なり、結晶性が良いIrOxほど水素耐
性に優れている。一例として、単結晶Irの表面を酸化し
て得られたIrOx薄膜は、700℃近い高温の水素雰囲気に
おいても還元されないという結果が掲載されている。こ
のような結晶性の良好なIrOx薄膜を水素バリア膜として
用いれば、水素雰囲気中においても容易に還元され難
く、水素バリアとして十分な効果が期待できる。
補として酸化物材料が精力的に研究されている。IrOxは
その代表例であり、耐還元性がしらべられている。たと
えば、J.Electrochem.Soc.136,1740(1989)やSurface Sc
ience 144,451(1984)では、違った成膜手法で作製され
たIrOx膜間で、還元雰囲気に対する耐性が調べられてい
る。これらの報告によれば、結晶性の違いによって還元
され易さは大きく異なり、結晶性が良いIrOxほど水素耐
性に優れている。一例として、単結晶Irの表面を酸化し
て得られたIrOx薄膜は、700℃近い高温の水素雰囲気に
おいても還元されないという結果が掲載されている。こ
のような結晶性の良好なIrOx薄膜を水素バリア膜として
用いれば、水素雰囲気中においても容易に還元され難
く、水素バリアとして十分な効果が期待できる。
【０００７】ところが上述のように、水素バリア膜の成
膜には一般的にスパッタリング等の手法が用いられる。
たとえばメタルターゲットを使用して反応性スパッタを
行う場合も、下地すなわち強誘電体薄膜キャパシタの上
電極の結晶性を反映して堆積される。ところが上電極自
体は必ずしも良好な結晶性を有しているとは限らない。
特に強誘電体薄膜がゾルゲル法などの手法によって成膜
されている場合、薄膜は多結晶状である。この上に成膜
される電極は配向性や結晶粒径などはランダムとなって
しまう。さらにこの上に所望のバリア膜を堆積しても、
結晶性まで制御することは困難である。十分なバリア効
果を期待することができないという問題点があった。
膜には一般的にスパッタリング等の手法が用いられる。
たとえばメタルターゲットを使用して反応性スパッタを
行う場合も、下地すなわち強誘電体薄膜キャパシタの上
電極の結晶性を反映して堆積される。ところが上電極自
体は必ずしも良好な結晶性を有しているとは限らない。
特に強誘電体薄膜がゾルゲル法などの手法によって成膜
されている場合、薄膜は多結晶状である。この上に成膜
される電極は配向性や結晶粒径などはランダムとなって
しまう。さらにこの上に所望のバリア膜を堆積しても、
結晶性まで制御することは困難である。十分なバリア効
果を期待することができないという問題点があった。
【０００８】本発明の強誘電体薄膜素子の製造方法は、
水素にたいしてバリア効果を示す薄膜材料の結晶性を制
御することによって、強誘電体薄膜材料の還元による素
子特性の劣化を防止することを目的としている。
水素にたいしてバリア効果を示す薄膜材料の結晶性を制
御することによって、強誘電体薄膜材料の還元による素
子特性の劣化を防止することを目的としている。
【０００９】
【課題を解決するための手段】請求項1に記載の強誘電
体薄膜デバイスの製造方法は、１）CMOS回路基板上に設
けられた下電極上に強誘電体薄膜を成膜する工程、2）
前記強誘電体薄膜上に金属多層膜を成膜する工程、3)前
記１）工程と２）工程によって得られた積層構造を所望
形状にパターニングすることによって強誘電体薄膜キャ
パシタを形成する工程、４）前記強誘電体薄膜キャパシ
タ上に水素にたいしてバリア効果を示す薄膜を形成する
工程、5）前記CMOS回路基板上の素子と前記強誘電体薄
膜キャパシタとを電気的に接続する工程よりなる強誘電
体薄膜素子の製造方法において、前記４）工程が前記多
層膜表面の酸化処理であることを特徴とする。
体薄膜デバイスの製造方法は、１）CMOS回路基板上に設
けられた下電極上に強誘電体薄膜を成膜する工程、2）
前記強誘電体薄膜上に金属多層膜を成膜する工程、3)前
記１）工程と２）工程によって得られた積層構造を所望
形状にパターニングすることによって強誘電体薄膜キャ
パシタを形成する工程、４）前記強誘電体薄膜キャパシ
タ上に水素にたいしてバリア効果を示す薄膜を形成する
工程、5）前記CMOS回路基板上の素子と前記強誘電体薄
膜キャパシタとを電気的に接続する工程よりなる強誘電
体薄膜素子の製造方法において、前記４）工程が前記多
層膜表面の酸化処理であることを特徴とする。
【００１０】上記方法によれば、上電極の結晶性を制御
することによって水素にたいしてバリア効果を示す薄膜
の結晶性も同時に制御することができるという効果を有
する。
することによって水素にたいしてバリア効果を示す薄膜
の結晶性も同時に制御することができるという効果を有
する。
【００１１】請求項2に記載の強誘電体薄膜デバイスの
製造方法は、前記２）工程が、A)単結晶基板上に金属薄
膜Aを成膜する工程、B)前記強誘電体薄膜上に貴金属薄
膜を介して錫薄膜を成膜する工程、B)前記錫薄膜をハロ
ゲン化処理する工程、C)前記金属薄膜Aと前記錫薄膜を
接合する工程、D)前記単結晶基板を剥離することによ
り、前記金属薄膜Aを前記錫薄膜上へ転写する工程より
なることを特徴とする。
製造方法は、前記２）工程が、A)単結晶基板上に金属薄
膜Aを成膜する工程、B)前記強誘電体薄膜上に貴金属薄
膜を介して錫薄膜を成膜する工程、B)前記錫薄膜をハロ
ゲン化処理する工程、C)前記金属薄膜Aと前記錫薄膜を
接合する工程、D)前記単結晶基板を剥離することによ
り、前記金属薄膜Aを前記錫薄膜上へ転写する工程より
なることを特徴とする。
【００１２】上記方法によれば、前記強誘電体薄膜上に
形成する金属薄膜層の最上層の結晶性を制御することが
できるため、前記水素にたいしてバリア効果を示す薄膜
の結晶性を向上させることができるという効果を有す
る。
形成する金属薄膜層の最上層の結晶性を制御することが
できるため、前記水素にたいしてバリア効果を示す薄膜
の結晶性を向上させることができるという効果を有す
る。
【００１３】請求項3に記載の強誘電体薄膜素子の製造
方法は、前記金属薄膜Aとしてイリジウムを用いること
を特徴とする。
方法は、前記金属薄膜Aとしてイリジウムを用いること
を特徴とする。
【００１４】上記方法によれば、前記水素にたいしてバ
リア効果を示す薄膜として極めて結晶性に優れたイリジ
ウム酸化膜を形成することが可能になるため、そのバリ
ア性能はより強力に発揮されるという効果を有する。
リア効果を示す薄膜として極めて結晶性に優れたイリジ
ウム酸化膜を形成することが可能になるため、そのバリ
ア性能はより強力に発揮されるという効果を有する。
【００１５】また本発明の製造方法によって作製された
強誘電体薄膜素子は、優れた水素バリア性をもった薄膜
により保護されているため、プロセスを経た後も強誘電
特性の劣化はなく、極めて優れた素子性能を発揮する。
強誘電体薄膜素子は、優れた水素バリア性をもった薄膜
により保護されているため、プロセスを経た後も強誘電
特性の劣化はなく、極めて優れた素子性能を発揮する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１７】（実施例１）はじめに図1から図4をもちい
て強誘電体薄膜素子の積層過程を模式的に説明する。
て強誘電体薄膜素子の積層過程を模式的に説明する。
【００１８】単結晶シリコン基板101上にスイッチング
トランジスタ102となるMOSトランジスタ及び素子分離領
域103を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）104を成膜した。
トランジスタ102となるMOSトランジスタ及び素子分離領
域103を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）104を成膜した。
【００１９】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ105を形成した。
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ105を形成した。
【００２０】次に下電極とポリシリコンプラグ105との
バリアメタル層106として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極107として白金を
成膜した。
バリアメタル層106として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極107として白金を
成膜した。
【００２１】強誘電体薄膜の前駆体溶液としてゾル液を
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。この原料ゾル液
を前記下電極107上にスピンコートによって塗布し、適
当な温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰
り返すことによって所望膜厚の前駆体膜が形成される。
これを最後に750℃で1分間焼成することによってチタン
酸ジルコン酸鉛（以下PZTと表記）薄膜108を得た。さら
にこの上に上電極としてイリジウム薄膜109をスパッタ
リング法によって成膜した。以上の工程によって得られ
た薄膜の積層構造を図1に示す。
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。この原料ゾル液
を前記下電極107上にスピンコートによって塗布し、適
当な温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰
り返すことによって所望膜厚の前駆体膜が形成される。
これを最後に750℃で1分間焼成することによってチタン
酸ジルコン酸鉛（以下PZTと表記）薄膜108を得た。さら
にこの上に上電極としてイリジウム薄膜109をスパッタ
リング法によって成膜した。以上の工程によって得られ
た薄膜の積層構造を図1に示す。
【００２２】次に、下電極、PZT薄膜および上電極を所
望サイズにパターニングした。続けてランプアニール装
置をもちいて、PZT薄膜キャパシタを酸素雰囲気におい
て加熱した。処理方法の概略を図2に示す。通常、試料
の加熱は上下に備えられたランプ114と115によりおこな
われるが、ここでは上部ランプ114にのみパワーを投入
し、試料表面すなわちPZT薄膜キャパシタの上電極側か
らのみ加熱をおこなった。このことによって上電極表面
から基板側に温度勾配が生じる。上電極の最表面は最高
温度に到達するが、内部ほど温度が低くなる。上電極の
最表面近傍のみ酸化を進行させ、イリジウム酸化膜110
を得た（（図3）。層間絶縁膜111としてプラズマ化学気
相成長法によりTEOS(Tetraethylorthosilicate)膜を堆
積した。強誘電体薄膜キャパシタの上電極と電気的コン
タクトを得るための開口部を設けた後、金属配線112を
形成した。得られた素子構造を図4に示す。これは特に
スタック型と呼ばれ、高集積化を目指したメモリセル構
造のひとつである（試料１）。一方、比較のため素子の
パターニング後、熱処理をおこなわずに試料を作製した
（試料2）。
望サイズにパターニングした。続けてランプアニール装
置をもちいて、PZT薄膜キャパシタを酸素雰囲気におい
て加熱した。処理方法の概略を図2に示す。通常、試料
の加熱は上下に備えられたランプ114と115によりおこな
われるが、ここでは上部ランプ114にのみパワーを投入
し、試料表面すなわちPZT薄膜キャパシタの上電極側か
らのみ加熱をおこなった。このことによって上電極表面
から基板側に温度勾配が生じる。上電極の最表面は最高
温度に到達するが、内部ほど温度が低くなる。上電極の
最表面近傍のみ酸化を進行させ、イリジウム酸化膜110
を得た（（図3）。層間絶縁膜111としてプラズマ化学気
相成長法によりTEOS(Tetraethylorthosilicate)膜を堆
積した。強誘電体薄膜キャパシタの上電極と電気的コン
タクトを得るための開口部を設けた後、金属配線112を
形成した。得られた素子構造を図4に示す。これは特に
スタック型と呼ばれ、高集積化を目指したメモリセル構
造のひとつである（試料１）。一方、比較のため素子の
パターニング後、熱処理をおこなわずに試料を作製した
（試料2）。
【００２３】それぞれの方法で得られたメモリ素子の性
能を比較することにした。本実施例では強誘電体薄膜キ
ャパシタの特性に注目するため、ヒステリシスカーブを
しらべた。結果を図5に示す。
能を比較することにした。本実施例では強誘電体薄膜キ
ャパシタの特性に注目するため、ヒステリシスカーブを
しらべた。結果を図5に示す。
【００２４】図5から明らかなように、試料2では強誘電
特性がまったく観測されていないのにたいし、本発明の
方法によって作製された試料1では強誘電体特有のヒス
テリシス特性が観測されている。この試料は、プロセス
後もメモリ素子としての機能を維持していることがわか
った。
特性がまったく観測されていないのにたいし、本発明の
方法によって作製された試料1では強誘電体特有のヒス
テリシス特性が観測されている。この試料は、プロセス
後もメモリ素子としての機能を維持していることがわか
った。
【００２５】層間絶縁膜111の形成時には水素の発生が
伴う。この水素が上電極を透過して強誘電体薄膜まで到
達すると、還元作用によりその特性は著しく劣化してし
まう。試料2では、水素が上電極であるイリジウムを透
過し、PZT薄膜の強誘電特性を消失させてしまったと考
えられる。一方、試料2も上電極材料は試料1と同じであ
るが、この最表面を酸化処理してから層間絶縁膜を形成
した。上電極最表面に形成されたイリジウム酸化膜が水
素の侵入をブロックしたため、上電極を透過してPZT薄
膜まで到達する水素は激減したと考えられる。その結
果、PZTの還元は生じず、本来の強誘電特性が維持され
た。イリジウムを上電極として形成し、これの最表面を
酸化することによって十分な水素バリア効果が得られる
ことが確かめられた。
伴う。この水素が上電極を透過して強誘電体薄膜まで到
達すると、還元作用によりその特性は著しく劣化してし
まう。試料2では、水素が上電極であるイリジウムを透
過し、PZT薄膜の強誘電特性を消失させてしまったと考
えられる。一方、試料2も上電極材料は試料1と同じであ
るが、この最表面を酸化処理してから層間絶縁膜を形成
した。上電極最表面に形成されたイリジウム酸化膜が水
素の侵入をブロックしたため、上電極を透過してPZT薄
膜まで到達する水素は激減したと考えられる。その結
果、PZTの還元は生じず、本来の強誘電特性が維持され
た。イリジウムを上電極として形成し、これの最表面を
酸化することによって十分な水素バリア効果が得られる
ことが確かめられた。
【００２６】（実施例2）はじめに図6から図12をもちい
て強誘電体薄膜素子の積層過程を模式的に説明する。
て強誘電体薄膜素子の積層過程を模式的に説明する。
【００２７】単結晶シリコン基板301上にスイッチング
トランジスタ302となるMOSトランジスタ及び素子分離領
域303を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）304を成膜した。
トランジスタ302となるMOSトランジスタ及び素子分離領
域303を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜（BPSG）304を成膜した。
【００２８】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ305を形成した。
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ305を形成した。
【００２９】次に下電極とポリシリコンプラグ305との
バリアメタル層306として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極307として白金を
成膜した。
バリアメタル層306として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極307として白金を
成膜した。
【００３０】強誘電体薄膜の前駆体溶液としてゾル液を
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。この原料ゾル液
を前記下電極307上にスピンコートによって塗布し、適
当な温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰
り返すことによって所望膜厚の前駆体膜が形成される。
これを最後に750℃で1分間焼成することによってチタン
酸ジルコン酸鉛（以下PZTと表記）薄膜308を得た。この
上に上電極として白金309および錫薄膜310をスパッタリ
ングによって成膜した。以上の工程によって得られた薄
膜の積層構造を図6に示す。
調合した。溶媒の主成分として2-n-ブトキシエタノール
を用い、これに酢酸鉛三水和物、ジルコニウムアセチル
アセトナートならびにチタニウムテトライソポロポキシ
ドを適量溶解し、所望濃度に調整した。この原料ゾル液
を前記下電極307上にスピンコートによって塗布し、適
当な温度で乾燥をおこなった。ゾル液の塗布と乾燥を繰
り返すことによって所望膜厚の前駆体膜が形成される。
これを最後に750℃で1分間焼成することによってチタン
酸ジルコン酸鉛（以下PZTと表記）薄膜308を得た。この
上に上電極として白金309および錫薄膜310をスパッタリ
ングによって成膜した。以上の工程によって得られた薄
膜の積層構造を図6に示す。
【００３１】基板として単結晶(100)Si基板315を用意し
た。この上に反応性スパッタリングによってYSZ(Yttria
Stabilized Zirconia)316をヘテロエピタキシャル成長
させた。さらにこの上にスパッタリングによってイリジ
ウム（Ir）薄膜311を堆積させた。得られた積層構造を
図7に示す。
た。この上に反応性スパッタリングによってYSZ(Yttria
Stabilized Zirconia)316をヘテロエピタキシャル成長
させた。さらにこの上にスパッタリングによってイリジ
ウム（Ir）薄膜311を堆積させた。得られた積層構造を
図7に示す。
【００３２】はじめにイリジウム薄膜の結晶性をしらべ
るため、広角法によるX線回折パターンを得た。観測さ
れたイリジウムの回折ピークは（100）面由来のものの
みであり、成膜されたIr薄膜は（100）配向しているこ
とが予想された。結晶性の詳細をしらべるため、Ir（20
0）のロッキングカーブをしらべることにした。Ir薄膜
表面にたいするX線入射角をθとし、θからのずれをΔ
θと表記する。Δθ＝±10°の範囲内で（200）面から
の回折強度を測定したところ、Δθ＝0°を中心に半値
幅が約1°の鋭いピークが認められた。さらに面内の配
向性もしらべるため、ここでは基板を煽り角45°に固定
し、Ir(110)面からの回折線を検出しながら、基板をそ
の法線を軸として1回転させた。得られた回折線の強度
は、4回対称の結晶系に起因した分布を示し、イリジウ
ム薄膜は基板上の構造を反映して単結晶に近い結晶性を
有していることがわかった。
るため、広角法によるX線回折パターンを得た。観測さ
れたイリジウムの回折ピークは（100）面由来のものの
みであり、成膜されたIr薄膜は（100）配向しているこ
とが予想された。結晶性の詳細をしらべるため、Ir（20
0）のロッキングカーブをしらべることにした。Ir薄膜
表面にたいするX線入射角をθとし、θからのずれをΔ
θと表記する。Δθ＝±10°の範囲内で（200）面から
の回折強度を測定したところ、Δθ＝0°を中心に半値
幅が約1°の鋭いピークが認められた。さらに面内の配
向性もしらべるため、ここでは基板を煽り角45°に固定
し、Ir(110)面からの回折線を検出しながら、基板をそ
の法線を軸として1回転させた。得られた回折線の強度
は、4回対称の結晶系に起因した分布を示し、イリジウ
ム薄膜は基板上の構造を反映して単結晶に近い結晶性を
有していることがわかった。
【００３３】錫薄膜310の表面にたいして弗化水素（H
F）によって弗化処理を施すことにした。処理方法の概
略を図13に示す。本実施例ではHFを生成するための原料
ガスとしてCF4をもちいている。このガスははじめに容
器401によってH2Oと混合され、続けて放電ユニット402
へ送り込まれる。ここでH2OとCF4が分解され、同時に二
次生成物として反応性のHFが発生する。このHFはH2Oと
共に、予め窒素によって置換されている弗化処理容器40
3内へ送り込まれる。ヒーター404によって適温に加熱さ
れた試料406の表面において、 2HF＋H2O→HF2 −＋H3O＋ の反応が生じ、HF2 −によって試料表面が弗化される。
ここでは錫310の表面が弗化処理された。
F）によって弗化処理を施すことにした。処理方法の概
略を図13に示す。本実施例ではHFを生成するための原料
ガスとしてCF4をもちいている。このガスははじめに容
器401によってH2Oと混合され、続けて放電ユニット402
へ送り込まれる。ここでH2OとCF4が分解され、同時に二
次生成物として反応性のHFが発生する。このHFはH2Oと
共に、予め窒素によって置換されている弗化処理容器40
3内へ送り込まれる。ヒーター404によって適温に加熱さ
れた試料406の表面において、 2HF＋H2O→HF2 −＋H3O＋ の反応が生じ、HF2 −によって試料表面が弗化される。
ここでは錫310の表面が弗化処理された。
【００３４】錫薄膜310とイリジウム薄膜311を重ね合わ
せ、両基板を加熱しながら適当な圧力を印加した。試料
断面の模式図を図8に示す。はじめ、錫薄膜310の表面に
は弗素原子が結合しているが、ある温度に達するとその
結合が切れ始める。代わって錫はイリジウム311と結合
し、錫とイリジウムの共晶が形成される。接合面全体に
共晶が形成されることによって接合がより強固になる。
充分な時間が経過した後、基板同士を引きはがしたとこ
ろ、図9に示されるように、YSZ薄膜316とイリジウム薄
膜311との界面において剥離が生じ、イリジウム薄膜311
がSi(100)基板315上から強誘電体薄膜の上電極である白
金309上へ転写された。
せ、両基板を加熱しながら適当な圧力を印加した。試料
断面の模式図を図8に示す。はじめ、錫薄膜310の表面に
は弗素原子が結合しているが、ある温度に達するとその
結合が切れ始める。代わって錫はイリジウム311と結合
し、錫とイリジウムの共晶が形成される。接合面全体に
共晶が形成されることによって接合がより強固になる。
充分な時間が経過した後、基板同士を引きはがしたとこ
ろ、図9に示されるように、YSZ薄膜316とイリジウム薄
膜311との界面において剥離が生じ、イリジウム薄膜311
がSi(100)基板315上から強誘電体薄膜の上電極である白
金309上へ転写された。
【００３５】得られた積層膜（図9）を所望サイズにパ
ターニングした。続けてランプアニール装置をもちい
て、PZT薄膜キャパシタを酸素雰囲気において加熱し
た。処理方法の概略を図10に示す。通常、試料の加熱は
上下に備えられたランプ316と317によりおこなわれる
が、ここでは上部ランプ316にのみパワーを投入し、試
料表面すなわちPZT薄膜キャパシタ側からのみ加熱をお
こなった。このことによってPZT薄膜上に積層された金
属薄膜層の表面から基板側に温度勾配が生じる。金属薄
膜層の最表面は最高温度に到達するが、内部ほど温度が
低くなる。ここではイリジウム薄膜311の最表面近傍の
み酸化を進行させ、イリジウム酸化膜312を得た（図1
1）。この上に層間絶縁膜313としてプラズマ化学気相成
長法によりTEOS膜を堆積した。強誘電体薄膜キャパシタ
の上電極と電気的コンタクトを得るための開口部を設け
た後、金属配線314を形成した。得られた素子構造を図1
2の（G）に示す。これは特にスタック型と呼ばれ、高集
積化を目指したメモリセル構造のひとつである（試料
3）。得られた強誘電体薄膜素子の性能を評価するた
め、ここではキャパシタ部に注目して電気特性を調べ
た。ヒステリシスカーブを図14に示す。
ターニングした。続けてランプアニール装置をもちい
て、PZT薄膜キャパシタを酸素雰囲気において加熱し
た。処理方法の概略を図10に示す。通常、試料の加熱は
上下に備えられたランプ316と317によりおこなわれる
が、ここでは上部ランプ316にのみパワーを投入し、試
料表面すなわちPZT薄膜キャパシタ側からのみ加熱をお
こなった。このことによってPZT薄膜上に積層された金
属薄膜層の表面から基板側に温度勾配が生じる。金属薄
膜層の最表面は最高温度に到達するが、内部ほど温度が
低くなる。ここではイリジウム薄膜311の最表面近傍の
み酸化を進行させ、イリジウム酸化膜312を得た（図1
1）。この上に層間絶縁膜313としてプラズマ化学気相成
長法によりTEOS膜を堆積した。強誘電体薄膜キャパシタ
の上電極と電気的コンタクトを得るための開口部を設け
た後、金属配線314を形成した。得られた素子構造を図1
2の（G）に示す。これは特にスタック型と呼ばれ、高集
積化を目指したメモリセル構造のひとつである（試料
3）。得られた強誘電体薄膜素子の性能を評価するた
め、ここではキャパシタ部に注目して電気特性を調べ
た。ヒステリシスカーブを図14に示す。
【００３６】図14から明らかなように、本実施例の作製
方法で得られた試料3の方が実施例1で作製した試料1よ
りも良好なヒステリシス特性を示す。特に残留分極量
（Pr）は試料3の方が大きく、このことはメモリ素子と
しての信頼性を確保する上で非常に有利である。
方法で得られた試料3の方が実施例1で作製した試料1よ
りも良好なヒステリシス特性を示す。特に残留分極量
（Pr）は試料3の方が大きく、このことはメモリ素子と
しての信頼性を確保する上で非常に有利である。
【００３７】層間絶縁膜313の形成時には水素の発生が
伴う。この水素が上電極を透過して強誘電体薄膜まで到
達すると、還元作用によりPZTの結晶性に欠陥が生じ、
本来の特性が得られなくなる。このような性能劣化を防
ぐ目的で、両サンプルともに水素に対するバリア膜とし
てイリジウム酸化膜をPZT薄膜キャパシタの上電極上に
設けたが、その結晶性に依存してバリア性能に差が現れ
たと考えられる。
伴う。この水素が上電極を透過して強誘電体薄膜まで到
達すると、還元作用によりPZTの結晶性に欠陥が生じ、
本来の特性が得られなくなる。このような性能劣化を防
ぐ目的で、両サンプルともに水素に対するバリア膜とし
てイリジウム酸化膜をPZT薄膜キャパシタの上電極上に
設けたが、その結晶性に依存してバリア性能に差が現れ
たと考えられる。
【００３８】イリジウム酸化膜は、試料1、試料3ともに
PZT薄膜上に成膜したイリジウムを酸化して形成してい
る。このため酸化前のイリジウムの結晶性が酸化後の結
晶性を左右していると思われる。上述のように、本実施
例では極めて優れた結晶性を有するイリジウムを酸化し
た。得られたイリジウム酸化膜もその結晶性を反映した
構造を有していると考えられる。結晶性の良好なイリジ
ウム酸化膜は本来のバリア性能を十分に発揮し、試料3
では素子内部への水素の侵入が完全に抑制された。その
結果、水素雰囲気に晒されてもPZT薄膜自体は本来の強
誘電性を維持することが可能になり、最終的に得られる
素子の信頼性は飛躍的に向上した。
PZT薄膜上に成膜したイリジウムを酸化して形成してい
る。このため酸化前のイリジウムの結晶性が酸化後の結
晶性を左右していると思われる。上述のように、本実施
例では極めて優れた結晶性を有するイリジウムを酸化し
た。得られたイリジウム酸化膜もその結晶性を反映した
構造を有していると考えられる。結晶性の良好なイリジ
ウム酸化膜は本来のバリア性能を十分に発揮し、試料3
では素子内部への水素の侵入が完全に抑制された。その
結果、水素雰囲気に晒されてもPZT薄膜自体は本来の強
誘電性を維持することが可能になり、最終的に得られる
素子の信頼性は飛躍的に向上した。
【図1】実施例1において強誘電体薄膜素子の製造工程を
示す図。
示す図。
【図2】実施例1において強誘電体薄膜素子の製造工程を
示す図。
示す図。
【図3】実施例1において強誘電体薄膜素子の製造工程を
示す図。
示す図。
【図4】実施例1において強誘電体薄膜素子の製造工程を
示す図。
示す図。
【図5】強誘電体薄膜キャパシタのヒステリシス特性を
示す図。
示す図。
【図6】実施例2において強誘電体薄膜素子の製造方法を
示す図。
示す図。
【図7】実施例2において強誘電体薄膜素子の製造方法を
示す図。
示す図。
【図8】実施例2において強誘電体薄膜素子の製造方法を
示す図。
示す図。
【図9】実施例2において強誘電体薄膜素子の製造方法を
示す図。
示す図。
【図10】実施例2において強誘電体薄膜素子の製造方法
を示す図。
を示す図。
【図11】実施例2において強誘電体薄膜素子の製造方法
を示す図。
を示す図。
【図12】実施例2において強誘電体薄膜素子の製造方法
を示す図。
を示す図。
【図13】弗化処理工程の概略を示す図。
【図14】強誘電体薄膜キャパシタのヒステリシス特性を
示す図。
示す図。
101．単結晶シリコン基板 102．スイッチングトランジスタ 103．素子分離領域 104．層間絶縁膜 105．ポリシリコンプラグ 106．バリアメタル層 107．白金 108．PZT薄膜 109．イリジウム薄膜 110．イリジウム酸化膜 111．層間絶縁膜 112．金属配線 113．保護膜 114．上部ランプ（ランプアニール装置のランプであっ
て、基板表面を照射するランプ） 115．下部ランプ（ランプアニール装置のランプであっ
て、基板裏側を照射するランプ 301．単結晶シリコン基板 302．スイッチングトランジスタ 303．素子分離領域 304．層間絶縁膜 305．ポリシリコンプラグ 306．バリアメタル層 307．白金 308．PZT薄膜 309．白金 310．錫薄膜 311．イリジウム薄膜 312．イリジウム酸化膜 313．層間絶縁膜 314．金属配線 315．YSZ薄膜 316．上部ランプ（ランプアニール装置のランプであっ
て、基板表面を照射するランプ） 317．下部ランプ（ランプアニール装置のランプであっ
て、基板裏側を照射するランプ 401．CF4とH2Oを混合するための容器 402．放電ユニット 403．弗化処理を施すための容器 404．試料を加熱するためのヒーター 405．除害装置 406．サンプル
て、基板表面を照射するランプ） 115．下部ランプ（ランプアニール装置のランプであっ
て、基板裏側を照射するランプ 301．単結晶シリコン基板 302．スイッチングトランジスタ 303．素子分離領域 304．層間絶縁膜 305．ポリシリコンプラグ 306．バリアメタル層 307．白金 308．PZT薄膜 309．白金 310．錫薄膜 311．イリジウム薄膜 312．イリジウム酸化膜 313．層間絶縁膜 314．金属配線 315．YSZ薄膜 316．上部ランプ（ランプアニール装置のランプであっ
て、基板表面を照射するランプ） 317．下部ランプ（ランプアニール装置のランプであっ
て、基板裏側を照射するランプ 401．CF4とH2Oを混合するための容器 402．放電ユニット 403．弗化処理を施すための容器 404．試料を加熱するためのヒーター 405．除害装置 406．サンプル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 克弘 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 4M104 BB04 BB36 DD78 DD80 DD86 FF13 GG16 5F033 HH07 HH33 HH35 JJ04 KK01 MM05 MM08 PP15 QQ37 QQ48 QQ73 QQ76 QQ82 VV10 VV16 XX28 5F083 AD21 AD48 FR02 GA21 GA25 JA15 JA38 JA39 JA40 JA43 JA56 MA06 MA17 PR12 PR18 PR23 PR25 PR33 PR40
Claims (4)
- 【請求項１】１）CMOS回路基板上に設けられた下電極上
に強誘電体薄膜を成膜する工程、2）前記強誘電体薄膜
上に金属多層膜を成膜する工程、3)前記１）工程と２）
工程によって得られた積層構造を所望形状にパターニン
グすることによって強誘電体薄膜キャパシタを形成する
工程、４）前記強誘電体薄膜キャパシタ上に水素にたい
してバリア効果を示す薄膜を形成する工程、5）前記CMO
S回路基板上の素子と前記強誘電体薄膜キャパシタとを
電気的に接続する工程よりなる強誘電体薄膜の製造方法
において、前記４）工程が前記金属多層膜表面の酸化処
理であることを特徴とする強誘電体薄膜素子の製造方
法。 - 【請求項２】前記２）工程が、A)単結晶基板上に金属薄
膜Aを成膜する工程、B)前記強誘電体薄膜上に貴金属薄
膜を介して錫薄膜を成膜する工程、B)前記錫薄膜をハロ
ゲン化処理する工程、C)前記金属薄膜Aと前記錫薄膜を
接合する工程、D)前記単結晶基板を剥離することによ
り、前記金属薄膜Aを前記錫薄膜上へ転写する工程より
なることを特徴とする請求項1に記載の強誘電体薄膜素
子の製造方法。 - 【請求項３】前記金属薄膜Aとしてイリジウムを用いる
ことを特徴とする請求項1あるいは請求項2に記載の強誘
電体薄膜素子の製造方法。 - 【請求項４】請求項1から請求項3に記載の製造方法によ
って作製されることを特徴とする強誘電体薄膜素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097540A JP2002299578A (ja) | 2001-03-29 | 2001-03-29 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097540A JP2002299578A (ja) | 2001-03-29 | 2001-03-29 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299578A true JP2002299578A (ja) | 2002-10-11 |
Family
ID=18951313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001097540A Withdrawn JP2002299578A (ja) | 2001-03-29 | 2001-03-29 | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299578A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| US9093460B2 (en) | 2012-10-16 | 2015-07-28 | Samsung Electronics Co., Ltd. | Semiconductor devices |
-
2001
- 2001-03-29 JP JP2001097540A patent/JP2002299578A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296929A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| US9093460B2 (en) | 2012-10-16 | 2015-07-28 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100417743B1 (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JP2974006B2 (ja) | 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子 | |
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| JP3570472B2 (ja) | 高温電極バリアを備えるキャパシタおよびその製造方法並びにＦｅＲＡＭおよびＤＲＡＭ | |
| JP3636900B2 (ja) | 強誘電体集積回路の製造方法 | |
| US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
| US7001778B2 (en) | Method of making layered superlattice material with improved microstructure | |
| JP3832617B2 (ja) | 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法 | |
| JP2000174215A (ja) | 強誘電体集積回路及びその製造方法 | |
| EP0747938B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| JP2003510839A (ja) | バリア層を有する集積回路およびその製造方法 | |
| KR100334354B1 (ko) | 강유전체집적회로의 제조방법 | |
| KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JPH1056145A (ja) | 半導体集積回路装置の製造方法 | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| WO2002065536A2 (en) | Rapid-temperature pulsing anneal method at low temperature for fabricating layered superlattice materials and making electronic devices including same | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| US6890768B2 (en) | Method of making layered superlattice material with ultra-thin top layer | |
| JP2002299578A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| US20080258193A1 (en) | Ferroelectric memory and method of manufacturing the same | |
| JP4268804B2 (ja) | 超薄膜の上層を有する積層超格子材料の製造方法 | |
| JP2002299576A (ja) | 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |