JP2000174215A - 強誘電体集積回路及びその製造方法 - Google Patents

強誘電体集積回路及びその製造方法

Info

Publication number
JP2000174215A
JP2000174215A JP11188826A JP18882699A JP2000174215A JP 2000174215 A JP2000174215 A JP 2000174215A JP 11188826 A JP11188826 A JP 11188826A JP 18882699 A JP18882699 A JP 18882699A JP 2000174215 A JP2000174215 A JP 2000174215A
Authority
JP
Japan
Prior art keywords
ferroelectric
integrated circuit
oxygen concentration
protective layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11188826A
Other languages
English (en)
Other versions
JP3970477B2 (ja
Inventor
Yoichi Miyasaka
洋一 宮坂
Akira Furuya
晃 古谷
Joseph Cuchiaro
クチアロ ジョセフ
Carlos Araujo
アロージョ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of JP2000174215A publication Critical patent/JP2000174215A/ja
Application granted granted Critical
Publication of JP3970477B2 publication Critical patent/JP3970477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 強誘電体酸化物材料、特に、強誘電体層状超
格子材料を水素劣化から保護する。 【解決手段】 強誘電体集積回路中の保護層は、製造プ
ロセスの間に水素劣化に対する強誘電体酸化物材料を保
護するために、少量の酸素を含む。典型的には、保護層
は、強誘電体酸化物材料の薄膜を覆うために形成された
水素バリア層である。一つの方法では、少量の酸素は、
水素拡散バリアあるいは金属化配線層の堆積の間に、ス
パッター雰囲気中に含まれる。酸素は、水素が強誘電体
酸化物材料に向かって拡散するのを防止する酸化物を形
成する。酸化物は、保護層の内部の酸素濃度がゼロであ
り、かつ層の表面近くの酸素濃度が約2ウェイト・パー
セントであるように濃度勾配を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、水素の露呈に対し
て低い感度を有する強誘電体集積回路及びそのような回
路の製造方法に関する。
【0002】
【従来の技術】強誘電体化合物は、アメリカ特許番号.
5,046,043号(ミラー)に記載されているよう
に、不揮発性の集積回路メモリの使用に当たって、好ま
しい特性を有する。コンデンサーのような強誘電体デバ
イスは、高残留分極、適度な抗電界、高疲労耐性、それ
に低漏洩電流のような所望の電気的特性を有するとき、
不揮発性メモリとして有用である。
【0003】PZT(ジルコン酸チタン酸鉛)、PLZT
(ランタン添加ジルコン酸チタン酸鉛)のような鉛含有
ABO型強誘電体酸化物が、集積回路における実用化
のために研究されている。
【0004】一方、層状超格子酸化物材料についても、
アメリカ特許番号5,434,102号(ミラー)に記
載されているように、集積回路における実用化のために
研究が行われている。層状超格子材料化合物は、PZT
やPLZT化合物の特性よりも優れた強誘電性メモリー
特性を示している。
【0005】現在、強誘電体素子を有する集積回路デバ
イスが、製造されている。それにもかかわらず、製造過
程の間に生じる水素劣化に関する永続的な問題が、所望
の電子特性を有する層状超格子材料化合物を使用する強
誘電体メモリー及び他のICの経済的生産を商業的数量
の点で妨げている。
【0006】
【発明が解決しようとする課題】集積回路における典型
的な強誘電体メモリーデバイスは、半導体基板と金属酸
化物電界効果トランジスター(MOSFET)を含んでいる。こ
のトランジスターは、通常は、強誘電体コンデンサーの
ような強誘電体デバイスと電気的に接続されている。
【0007】この強誘電体コンデンサーは、典型的に
は、第1の下部電極と第2の上部電極との間に位置する
強誘電体薄膜を含み、これらの電極は、典型的には、プ
ラチナを含んでいる。
【0008】回路の製造中には、MOSFETは、シリ
コン基板中に欠陥を生じさせるような条件下に置かれて
いる。例えば、CMOS/MOSFETの製造プロセス
は、普通は、イオンミリング・エッチングやプラズマ・
エッチングのような高エネルギー工程を含んでいる。こ
のような欠陥は、比較的高い温度(多くは、500℃−
900℃の範囲内)で強誘電体薄膜を結晶化する熱処理
の間にも生じる。
【0009】この結果、多くの欠陥が、半導体シリコン
基板の単結晶構造中に発生する。これは、MOSFET
の電子特性の悪化につながる。MOSFET/CMOS
のシリコン特性を回復するために、通常は、製造工程中
に水素アニール工程が実施される。このアニール工程に
おいて、ダングリングボンドのような欠陥は、水素の還
元特性を利用することにより消失する。
【0010】ここで、フォーミングガス・アニール(F
GA)のような水素アニールを実現するために、種々の
技術が開発されている。
【0011】一般的に、従来から、FGA処理は、H
−Nガス混合体の雰囲気条件の下、350℃から55
0℃の間、典型的には、450℃近辺で、約30分間行
われている。さらに、集積回路製造プロセスは、他の製
造工程、つまり、集積回路をしばしば高温で水素に曝す
工程を必要とする。この工程は、金属や誘電体を堆積す
るための豊富な水素を有するCVDプロセスや、シラン
あるいはTEOS源からの酸化シリコンの成長や、水素
や水素プラズマを使用したエッチング処理などである。
【0012】水素を含むプロセスの間、水素は、主に、
上部電極を通って強誘電体薄膜まで拡散するが、コンデ
ンサーの側端からも拡散し、強誘電体材料に含まれてい
る酸化物を還元する。また、この吸収された水素は、金
属酸化物と還元することによって、強誘電体薄膜の表面
を金属化する。これらの効果の結果として、コンデンサ
ーの電子特性は劣化する。
【0013】フォーミングガス・アニール(FGA)後
の強誘電体特性の残留磁化は大変低く、もはや情報を記
憶するのに適さない。また、漏れ電流の増加も生じさせ
る。
【0014】また、上部電極への強誘電体薄膜の付着力
は、界面で生じる化学変化によって弱められる。あるい
は、上部電極は、酸素ガス、水、酸化還元反応による他
の生成物によって、押し上げられる。このようにして、
上部電極と強誘電性薄膜との間の界面で、「剥がれ」が
生じ易くなる。さらに、水素は下部電極にも達し、容量
を基板から剥がすような内部応力をも生じさせる。
【0015】これらの問題は、層状超格子材料化合物を
含む強誘電体メモリーにおいて深刻である。なぜなら、
こられの酸化化合物は、特に複雑であり、かつ、水素還
元による性能低下を生じやすいからである。
【0016】強誘電体デバイスにおいて遭遇する関連し
た問題は、製造プロセスの結果として異なった回路層中
及び回路層間に生じる応力である。強誘電体化合物は、
金属酸化物を含む。還元反応の生産物は、強誘電体素子
の全体的な堆積の増加を起こさせる。この結果として、
強誘電体薄膜は、その上層に上方への圧力を及ぼす。
【0017】強誘電体酸化物材料における所望の電子特
性の水素劣化を防止しあるいは修復させるために、従来
技術において、様々な方法が報告されている。
【0018】高温(800℃)で約一時間の酸素回復ア
ニールは、事実上、水素処理により劣化した強誘電体特
性を完全に回復させる。しかし、高温酸素アニール自体
は、シリコン結晶構造において、欠陥を発生させる可能
性がある。これにより、以前に実施されたCMOS特性
上のフォーミングガス・アニールの積極的な効果が幾分
相殺される。また、高温酸素アニールは、アルミニウム
の金属化に先行してのみ実施されるかもしれない。
【0019】さらに、水素ダメージが、「剥がれ」のよ
うな強誘電体デバイスへの構造上のダメージ既に生じさ
せているのならば、回復アニールによって、そのダメー
ジを効果的に修復させることはできない。
【0020】水素熱処理の有害な効果を減少させて強誘
電体金属酸化物要素を保護するために、従来技術では、
強誘電体あるいは誘電体材料への水素の拡散を防止する
ために、水素バリア層を付着あるいは接着することをが
提案されている。この水素バリア層は、典型的には、強
誘電体素子の上側に付着されるが、その素子の下側また
は側面に付着されることもある。典型的には、水素バリ
ア層は、水素拡散を防止するのに、完全に効果的ではな
い。このように、水素拡散バリアが使用されたとして
も、通常、構造上のダメージが強誘電体素子中に生じ、
水素が強誘電体層中に達し、強誘電体材料の強誘電体特
性を劣化させる。
【0021】そこで、本発明は、上記従来技術の問題点
を解決するためになされたものであり、その目的とする
ところは、強誘電体酸化物材料、特に、強誘電体層状超
格子材料を水素劣化から保護するために使用される種々
の対策の利点を強化した強誘電体メモリーデバイスを有
する集積回路及びそのような集積回路の製造方法を提供
することにある。さらに、集積回路及びその製造方法の
複雑化を最小限にすることをも目的とする。
【0022】
【課題を解決するための手段】上記目的を達成するため
に、本発明の一実施形態によれば、強誘電体集積回路に
おいて、強誘電体酸化物材料の薄膜を含む集積回路部分
と、保護層とを有し、この保護層は、少量の酸素を含有
する。
【0023】ここで、前記保護層は、下部領域、中央領
域及び上部領域とを有し、前記酸素は、前記保護層中で
酸素濃度勾配を形成し、これにより、前記中央領域の酸
素濃度はゼロであり、前記下部領域の酸素濃度は1から
3ウェイト・パーセントの範囲内にあり、前記上部領域
の酸素濃度は1から3ウェイト・パーセントの範囲内に
ある。
【0024】また、前記下部及び上部領域の酸素濃度
は、約2ウェイト・パーセントであるのが好ましい。
【0025】また、前記保護層は、水素バリア層である
ことが望ましい。
【0026】前記水素バリア層は、前記強誘電体酸化物
材料の薄膜の直接上に設けられている。
【0027】ここで、前記水素バリア層は、電気的に導
電性を有する。
【0028】また、前記強誘電体酸化物材料の薄膜と水
素バリア層とは、自己整合的である。
【0029】前記水素バリア層は、窒化チタンを含有す
るのが好ましい。
【0030】また、前記水素バリア層は、窒化シリコン
を含有しても良い。
【0031】さらに、前記強誘電体酸化物材料は、強誘
電体層状超格子材料を有することが好ましい。
【0032】前記強誘電体層状超格子材料は、ストロン
チウム・ビスマス・タンタル・ニオブ酸塩を有する。
【0033】また、前記強誘電体層状超格子材料は、ス
トロンチウム・ビスマス・タンタル酸塩を有しても良
い。
【0034】また、前記保護層は、金属化配線層を有す
る。
【0035】前記金属化配線層は、アルミニウムを含有
するのが好ましい。
【0036】前記強誘電体酸化物材料の薄膜は横側面を
有し、前記保護層は前記横側面を覆う。
【0037】ここで、前記保護層は、下部領域、中央領
域及び上部領域とを有し、前記酸素は、前記保護層中で
酸素濃度勾配を形成し、これにより、前記中央領域の酸
素濃度はゼロであり、前記下部領域の酸素濃度は1から
3ウェイト・パーセントの範囲内にあり、前記上部領域
の酸素濃度は1から3ウェイト・パーセントの範囲内に
ある。
【0038】前記下部及び上部領域の酸素濃度は、約2
ウェイト・パーセントであるのが望ましい。
【0039】また、前記保護層は、水素バリア層を有す
ることが好ましい。
【0040】前記強誘電体酸化物材料は、強誘電体層状
超格子材料を有することが望ましい。
【0041】
【発明の実施の形態】本発明は、強誘電体集積回路の少
なくとも一つの保護層が少量の酸素を含有する集積回路
を提供することによって、上記問題点を解決する。
【0042】この保護層は、水素バリア層、金属化配線
層または、他の層あるいは強誘電体集積回路の構成要素
であっても良い。本発明の強誘電体集積回路は、通常
は、少量の過剰酸素を含有する水素バリア層、あるいは
少量の過剰酸素を含有する金属化配線層、あるいはその
両者を有する。本発明は、少量の酸素を含有する水素バ
リア層と金属化配線層を形成するための方法をも提供す
る。
【0043】本発明によれば、保護層中の少量の酸素
は、水素劣化から強誘電体酸化物材料を保護するために
酸化物を形成する。保護層中に存在する酸化物は、水素
が強誘電体材料中に拡散しないように、水素と反応する
ことによって強誘電体酸化物を保護する。さらに、強誘
電体回路素子の直接上に設けられた水素バリア層中の酸
化物の形成は、下方へ圧縮応力を働かせる。強誘電体材
料中の水素による酸化物の還元及び強誘電体素子中の他
の水素反応は、上方向に圧力を生じさせ、これが薄膜が
基板から剥がれる原因となる。
【0044】酸化物形成の結果として下方に水素バリア
層によって及ばされる圧縮応力は、下層の強誘電体薄膜
により及ぼされる上方の応力と釣り合う。これにより、
水素バリア中の酸化物は、コンデンサーの積層を失敗さ
せずに、応力平衡状態に置く。
【0045】本発明の一つの特徴は、保護層の表面近く
の少量の酸化物の存在である。この酸化物は、水素の
“ゲッター”として作用する。その表面近くの保護層の
領域中の少量の酸化物は、層の電気的導電性を大きく減
少させることはない。
【0046】好ましくは、保護層は、強誘電体素子の直
接上に設けられた水素バリア層を有する。水素バリア層
は、水素バリア層が電気的に導電性を有するならば、チ
タンあるいはシリコンの窒化物を有するのが望ましい。
【0047】本発明のもう一つの特徴は、強誘電体素子
の直接上に設けられた金属化配線層中の少量の酸素の存
在である。この酸化物は、金属化配線層の表面近くの領
域中に設けられている。金属化配線層は、アルミニウム
を含有する。
【0048】本発明の他の特徴は、強誘電体素子の横側
面を覆う少量の酸素を含有する保護層である。
【0049】本発明のさらに他の特徴は、層中に酸素勾
配が存在し、かつ層の内部には酸素が存在しないように
保護層を形成することにある。酸素濃度は、保護層の表
面近くで、約2ウェイト・パーセントであるのが好まし
い。通常は、保護層は、水素バリア層あるいは金属化配
線層を有する。保護層が、金属やセラミック材料のよう
な多くの結晶粒子(クリスタル・グレイン)を含むポリ
シリコン材料を有するならば、少量の酸素は粒子境界
(グレイン・バンダリィ)を装飾(デコレイト)するの
に丁度充分である。
【0050】本発明のさらなる特徴は、その中に形成さ
れる酸化物によって生じる、少量の酸化物を含有する水
素バリア層による下方への圧力の作用である。下方への
圧力は、水素反応の結果として強誘電体中の層によって
及ばされる上方への圧力と均衡する。
【0051】本発明のさらなる特徴は、保護層のスパッ
ター堆積中に、少量の可変量の酸素がスパッタリング・
ガス雰囲気に添加され、この結果、酸素が層の表面近く
の領域には含まれるが、層の中央領域には含まれないよ
うな製造方法にある。
【0052】本発明の多くの他の特徴、目的及び利点
は、添付図面を参照することにより、以下の記載から明
らかになるであろう。
【0053】
【実施例】まず、最初に、理解すべきことは,集積回路
デバイスの製造工程を示す図1−3は、実際の集積回路
デバイスの平面あるいは断面には必ずしも対応していな
いことである。つまり、実際のデバイスでは、層は規則
的ではないだろうし、その厚さも、異なる比率を有する
かもしれない。実際のデバイスにおいては、種々の層
は、多くの場合曲がっていたり、オーバーラップする端
部を有する。
【0054】代わりに、図面は、本発明の構造と方法が
より明瞭にかつ十分に記載された理想的な代表例を示し
ている。また、図面は、本発明の方法を使用して製造さ
れ得る強誘電体デバイスの多数のバリエーションの中の
一つを示しているに過ぎないことにも注意すべきであ
る。
【0055】図1−3は、強誘電体コンデンサーと電気
的に接続される電界効果トランジスター型のスイッチを
含む強誘電体メモリーを示している。
【0056】しかし、強誘電体素子がスイッチ素子に取
り込まれた強誘電体FETメモリーにも、本発明の方法
を使用可能である。このような強誘電体FETは、アメ
リカ特許番号5,523,964号(McMilla
n)に開示されている。同様に、本発明の方法を使用し
て製造された他の集積回路は、他の構成素子および材料
組成を有することも可能である。
【0057】図1を参照すると、本発明によって製造さ
れ得る典型的な不揮発性強誘電体メモリーセル170の
断面図が示されている。
【0058】MOSFETと強誘電体コンデンサー素子
を含む集積回路を製造するための一般的な製造工程は、
アメリカ特許番号5,466,629(Mihara)
とアメリカ特許番号5,468,684(Yoshim
ori)に記載されており、他の製造方法についても、
他の参考文献に記載されているので、図1の集積回路の
構成要素については、ここでは、簡単に説明するにとど
めておく。
【0059】図1において、フィールド酸化領域104
が、シリコン基板102の表面に形成されている。ソー
ス領域106及びドレイン領域108が、シリコン基板
102内に、互いに分離された状態で形成されている。
また、ゲート絶縁層110が、シリコン基板102上で
あって、かつソース及びドレイン領域106,108の
間に形成されている。さらに、ゲート電極112が、ゲ
ート絶縁層110上に形成されている。これらのソース
領域106、ドレイン領域108、ゲート絶縁層11
0、それにゲート電極112によって、MOSFET1
14が構成される。
【0060】さらに、BPSG(ボロンドープド・ホス
ホ・シリケイトガラス)によって形成された第1の層間
誘電体層(ILD)116が、基板102上であって、
かつフィールド酸化領域104の上に形成されている。
さらに、付着(接着)層118がILD116の上に形
成されている。付着層118は、例えば、チタンから成
り、典型的には、200Åの厚さを有する。チタンのよ
うな付着層は、回路の隣接する下地層あるいは下部層へ
の電極の付着(接着)を強化する。
【0061】図1に記載されているように、プラチナか
ら成り、好ましくは、2000Åの厚さを有する下部電
極層122が、付着層118の上に堆積されている。そ
れから、強誘電体薄膜124が、下部電極層122の上
に形成されている。プラチナから成り、かつこのましく
は、2000Åの厚さを有する上部電極が126が、強
誘電体薄膜124の上に形成されている。強誘電体薄膜
124の組成については、以下に、より詳細に説明され
る。
【0062】保護層、この場合には、電気的に導電性を
有する水素バリア層130が、上部電極126上に堆積
される。水素バリア層130は、窒化チタンを有するの
が好ましい。本発明によれば、水素バリア層130は、
その頂部及び底部表面近くに少量の酸素を含有する。
【0063】図1において、層130の底部表面の近く
の下部領域131に描写された点線が、少量の酸素を表
わす。同様に、層130の頂部表面の近くの上部領域1
33に描写された点線が、少量の酸素を示す。水素バリ
ア層130は、結晶粒子を有するのが好ましい。好まし
くは、水素バリア層130には、酸素の濃度勾配が存在
する。これにより、層130の中央領域132の酸素の
ウエイトによる濃度はゼロで、酸素濃度は、層130の
下部及び上部での領域131,133において、約1か
ら3ウエイト・パーセント(1−3%wt.)の範囲内
の値に、次第に増加する。
【0064】水素バリア層130の下部の領域131
は、層130の全体の厚さの約10−20%だけ上方
に、底部表面から延びている。同様に、水素バリア層1
30の上部の領域133は、層130の全体の厚さの約
10−20%だけ下方に、頂部表面から延びている。酸
素濃度は、領域131,133において、ウェイトで約
2パーセント(2%)であるのが好ましい。少量の酸素
は、領域131と133中の粒子境界(グレイン・バン
ダリィ)を装飾(デコレイト)するのに丁度充分であ
る。
【0065】粒子境界に位置するTiONは、粒子境界
の水素拡散の活性化エネルギーを増加させ、これによ
り、層を通しての水素の拡散を防止すると信じられてい
る。しかしながら、少量の酸素は、電気的に導電性を有
する水素バリア層130の導電性を実質的には減少させ
ることはない。
【0066】それから、層の積層物は、自己整合された
水素バリア130によって覆われた積層メモリーコンデ
ンサー120を形成するために、二度のパターンニング
処理という少ない処理で、パターンニングされる。
【0067】図1に示されているように、層124,1
26それに130の部分は、層122の表面まで、エッ
チングにより取り去られる。それから、層122と層1
18の部分は、層116の表面まで、エッチングにより
取り去られる。これらのパターンニング処理によって、
自己整合された水素バリア層130により覆われる積層
強誘電体コンデンサー120が形成される。
【0068】NSG(ノンドープド・シリケイトガラ
ス)から成る第2の層間誘電体層(ILD)136が、
ILD層116,強誘電体コンデンサー120及び水素
バリア層130を覆うように堆積される。PSG(ホス
ホ・シリケートガラス)膜あるいはBPSG(ボロン・
ホスホ・シリケートガラス)膜が、層136においても
使用され得る。
【0069】ILD136は、MOSFET114及び
強誘電体コンデンサー120との電気的接触のための配
線穴を形成するためにパターンニングされる。配線穴1
42が、ソース領域106を露出するように、ILD1
36及びILD116を介して選択的に開口され、さら
に、配線穴144が、ドレイン領域108を露出するよ
うに、ILD136及びILD116を介して選択的に
開口される。
【0070】また、配線穴146が、下部電極122の
一部分を露出するように、ILD136を介して選択的
に開口される。さらに、配線穴148が、水素バリア層
130を露出するように、ILD136を介して選択的
に開口される。
【0071】そして、ソース電極配線152及びドレイ
ン電極配線154が、配線穴142と144をそれぞれ
埋めることにより形成される。さらに、下部電極配線1
56と上部電極配線158が、配線穴146と148と
をそれぞれ埋めることにより形成される。ドレイン電極
配線154は、下部電極配線156と電気的に接続され
ており、同じ配線要素であるのが好ましい。これらの配
線152,154,156それに158は、約3000
Åの厚さで、Al−Si−Cuの標準的な相互配線金属
から成るのが好ましい。
【0072】強誘電体素子、例えば、図1中のコンデン
サーの製造は、従来から、スイッチ114や集積回路中
の他の素子を損傷させる恐れのある酸化条件を有する工
程を含む。強誘電体素子が形成された後に、通常は、回
路の水素熱処理が、スイッチの酸素ダメージを回復する
ために実施される。
【0073】水素処理だけでなく他の高エネルギー工程
の間に、強誘電体薄膜124の強誘電体特性は、劣化す
る傾向にある。なぜなら、水素が強誘電体薄膜124中
に拡散し、強誘電体薄膜124が有する強誘電体酸化物
とそこで反応するからである。
【0074】通常は、強誘電体素子の直接上に設けられ
た水素拡散バリアにより、水素拡散が防止され、これに
より、強誘電体酸化物の水素劣化が防止される。
【0075】それにもかかわらず、典型的な水素拡散バ
リアは、強誘電体酸化物の水素劣化を完全には防止する
ことができない。そこで、水素バリア層130中の少量
の酸素の存在が、水素拡散を防止するための水素バリア
層130の能力を強化する。
【0076】図2は、図1に描写された実施例と類似し
た本発明の変形例の断面図である。本実施例では、メモ
リーセル175の金属化配線層160は、底部表面の近
くの下部領域161中と、頂部表面の近くの上部領域1
63中とで、少量の酸素を含有する。金属化配線層中に
は、酸素の濃度勾配が存在するのが好ましい。この結
果、層160の中央領域162の酸素のウェイトによる
濃度はゼロであり、酸素濃度は、層160の底部及び頂
部表面の近くの領域161,163において、約1から
3ウエイト・パーセント(1−3%wt.)の範囲内の
値に次第に増加する。酸素濃度は、領域161,163
において、ウェイトで約2パーセント(2%)であるの
が好ましい。
【0077】金属化配線層160の下部の領域161
は、層160の全体の厚さの約10−20%だけ上方
に、底部表面から延びている。同様に、金属化配線層1
60の上部の領域163は、層160の全体の厚さの約
10−20%だけ下方に、頂部表面から延びている。少
量の酸素は、領域161と163中の粒子境界(グレイ
ン・バンダリィ)を装飾するのに丁度充分である。粒子
境界に位置するTiONは、粒子境界の水素拡散の活性
化エネルギーを増加させ、これにより、層を通しての水
素の拡散を防止すると信じられている。しかしながら、
少量の酸素は、金属化配線層160の導電性を実質的に
は減少させることはない。金属化配線層160は、アル
ミニウムを有するのが好ましい。
【0078】集積回路は、強誘電体薄膜の直接上に設け
られた酸素を含有する水素バリア層と、酸素を含有する
金属化配線層の両方を有するのが望ましい。しかし、本
発明の一実施例では、集積回路は、酸素を含む金属化配
線層及び酸素を含まない水素バリア層を含む。
【0079】また、他の実施例では、集積回路は、酸素
を含む水素バリア層及び酸素を含まない金属化配線を含
む。さらに他の実施例では、金属化配線層あるいは水素
バリア層ではない強誘電体集積回路の少なくとも一つの
構成層あるいは構成要素が、少量の過剰酸素を含む。
【0080】図3に示されているように、代替的な好ま
しい実施例では、強誘電体メモリーセル180中の電気
的に導電性を有しない水素バリア層135が、積層コン
デンサーの上部と側部とを覆っている。図3に描写され
ているように、下部電極層122は横側面123を有
し、強誘電体薄膜124は横側面125を有し、さら
に、上部電極126は横側面127を有する。横側面1
23,125及び127は、一緒に、積層コンデンサー
120の横側面を形成する。
【0081】強誘電体薄膜124の直接上に設けられた
水素バリア層の部分は、水素の大部分が上部電極層12
6を通って強誘電体薄膜中に垂直に拡散するのを防止す
る。しかし、強誘電体層に通常に拡散する一部の水素
は、層の側面から横方向に拡散する。横側面123,1
25及び127を覆う水素バリア層135の部分は、水
素がコンデンサー120の横側面から強誘電体薄膜12
4に向かって横方向に拡散するのを防止する。
【0082】本発明によれば、水素バリア層135は、
底部内部表面の近くの下部領域137中及び頂部外部表
面の近くの上部領域139中とで、少量の酸素を含有す
る。水素バリア層135の底部の領域137は、層13
5の全体の厚さの約10−20%だけ上方に、底部表面
から延びている。同様に、水素バリア層135の頂部の
領域139は、層135の全体の厚さの約10−20%
だけ下方に、頂部表面から延びている。
【0083】図3において、領域137と139に描写
された点線が、少量の酸素を表わす。水素バリア層13
5は、結晶粒子を有するのが好ましい。好ましくは、水
素バリア層135には、酸素の濃度勾配が存在する。こ
れにより、層135の中央領域138の酸素のウェイト
による濃度はゼロで、酸素濃度は、層135の表面の領
域137,139において、約1から3ウエイト・パー
セント(1−3%wt.)の範囲内の値に、次第に増加
する。領域137,139中の酸素濃度は、表面でウェ
イトで約2パーセント(2%)であるのが好ましい。
【0084】本実施例では、配線穴146と148と
が、強誘電体コンデンサー120と電気的に接触するめ
たに、電気的に非導電性の水素バリア層135を介して
開口されなければならない。
【0085】別の実施例(図示せず)では、電気的に非
導電性の水素バリア層がコンデンサー120の横側面を
覆い、一方、電気的に導電性の水素バリア層が、強誘電
体薄膜124のに直接上に設けられる。
【0086】ここで、“基板”とは、集積回路が形成さ
れる下地ウエハー102だけでなく、BPSG層116
のような薄膜が堆積される対象物をも意味する。本明細
書では、“基板”とは、関係する層が適用される対象を
意味する。例えば、122のような下部電極を例に取る
と、基板は、下部電極層122だけでなく、電極122
がその上に形成される層118及び116をも意味す
る。
【0087】ここでは、“上”、“頂部”、“上部”
“下”、“底”、“下部”という表現は、シリコン基板
102に対する相対的な意味で使用している。すなわ
ち、第2の要素が第1の要素の“上”にあるならば、そ
れは、基板102からより離れていることを意味する。
そして、それが他の要素よりも“下”にあるのならば、
それが他の要素よりも基板102により近いことを意味
する。
【0088】基板102の長寸法は、ここでは、“水
平”面とみなされる平面と定義され、この面に直角方向
は“垂直”であるとみなされる。
【0089】本明細書中の“保護層”という用語は、水
素劣化に対して強誘電体酸化物材料を保護するための少
量の酸素を含む強誘電体集積回路の層あるいは他の構成
要素に関る。“保護層”という用語は、少量の過剰酸素
を含有する水素バリア層及び少量の過剰酸素を含有する
金属化配線層を含む。
【0090】“水素バリア層”という用語は、その層が
過剰の酸素を含有しない場合であったとしても、不可避
的に水素に対するバリアである材料を含有する層を意味
する。例えば、窒化チタンを主に含有する層が酸素を全
く含有していないとしても、それは水素拡散に対するバ
リアである。しかしながら、少量の酸素の存在は、窒化
チタンの拡散バリア特性を強化する。
【0091】本明細書は、強誘電体材料の薄膜上に直接
形成されている保護層に言及している。“直接上”によ
っては、保護層が、図1−3中で、垂直方向において強
誘電体薄膜の少なくとも一部分上にあることを意味す
る。例えば、図1において、水素バリア層130は、強
誘電体薄膜124の直接上にある。また、水素バリア層
130は、たとえ配線層156と接触する下部電極12
2の一部上にはないとしても、下部電極層122の上に
直接設けられていることになる。
【0092】“直接上に”という用語は、保護層が強誘
電体層と直接接触していることを意味しない。保護層
は、強誘電体層と接触していも良いし、接触していなく
ても良い。保護層が、強誘電体層の一部上に直接存在し
さえすれば、保護層は、水素拡散からその部分を保護す
るであるう。
【0093】強誘電体素子が、水平及び垂直に関連した
変化する方向で製造されることは明らかである。例え
ば、強誘電体薄膜が、垂直平面にあるのならば、“横”
という言葉は、垂直方向に関係し、“直接上に”は、薄
膜の垂直平面に垂直な方向に関係するだろう。
【0094】“上”という用語は、下地基板あるいは層
上への集積回路層の堆積あるいは形成に言及していると
き、、明細書中でしばしば使用される。“直接上に”と
は対照的に、“上”という用語は、通常、直接接触を意
味している。このことは、その用語が使われている種々
の内容から明らかにされるであろう。
【0095】“少量”という用語及び類似する用語は、
集積回路の薄膜、層あるいは他の構成要素に含まれてい
る酸素に言及するために、本明細書中で使用されてい
る。“少量”は、指定された薄膜、層あるいは構成要素
の全体のウエイトの3ウェイト・パーセント(3%w
t.)を超えない過剰の酸素の量を意味する。
【0096】本発明では、示された構成要素の主要な材
料は、典型的には、酸化物あるいは他の化合物、例え
ば、一つのタイプの水素バリア層では主要な窒チタン材
料を含有する他の酸素を有しない。しかし、強誘電体酸
化物材料に言及するならば、“少量”は、主要な強誘電
体酸化物中に含まれる化学量論的に均質化された量の過
剰の酸素量を意味する。
【0097】“薄膜”という用語は、集積回路分野で使
われているような意味でここでも使用される。普通は、
厚さにおいて、ミクロン以下の膜を意味する。ここで開
示されている薄膜は、すべての場合において、厚さにお
いて、0.5ミクロン以下である。強誘電体薄膜124
の場合には、1000Åから3000Åの厚さが好まし
く、もっとも好ましいのは、1200Åから2500Å
の厚さである。集積回路技術のこれらの薄膜は、集積回
路技術と関係しないまったく異なるプロセスで形成され
る巨視的コンデンサーのような積層型コンデンサーと混
同されるべきではない。
【0098】強誘電体薄膜124の組成は、特に限定は
されないが、好ましい強誘電体酸化物材料のグループか
ら選択されることが可能である。例えば、強誘電体材料
は、チタン酸塩(BaTiO,SrTiO,PbT
iO(PT),PbZrTiO(PZT)など),
ニオブ酸塩(KNbOなど)のようなABO型金属酸
化物ペログスカイト構造のもの、さらには、層状超格子
材料によって形成される。
【0099】1996,5月21日に発行されたアメリ
カ特許番号5,519,234号には、ストロンチウム
・ビスマス・タンタル酸塩のような層状超格子化合物
が、従来の最良の材料に比べて強誘電体分野において優
れた特性を有すること、さらに、高誘電率および低漏洩
電流を有することが開示されている。
【0100】1995,7月18日に発行されたアメリ
カ特許番号5,434,102号及び1995,11月
21日に発行されたアメリカ特許番号5,468,68
4号には、実際の集積回路にこれらの材料を集積化する
ためのプロセスを開示している。この層状超格子材料
は、一般的には、下記の化学式(1)の下に要約され
る。
【0101】
【化1】 ここで、A1,A2...Ajは、プロブスカイト状構
造においてA−サイト元素を表わす。このA−サイト元
素は、ストロンチウム、カルシウム、バリウム、ビスマ
ス、鉛、その他の元素であっても良い。
【0102】S1,S2...Skは、超格子生成元素
を表わす。ここで、超格子生成元素は、通常は、ビスマ
スであるが、イットリウム、スカンジウム、ランタン、
アンチモン、クロム、タリウム、それに+3の原子価を
持つ他の要素であっても良い。
【0103】ここで、B1,B2...Blは、ペロブ
スカイト状構造においてB−サイト元素を表わす。この
B−サイト元素は、チタン、タンタル、ハフニウム、タ
ングステン、ニオブ、ジルコニウム、さらに他の元素で
あっても良い。
【0104】Qは、アニオン(陰イオン)をあらわす。
アニオンは、一般的には、酸素であるが、フッ素、塩
素、オキシフルーオライド、オキシクロライドのような
これらの元素の複合物のような他の要素であっても良
い。化学式(1)の上付文字は、それぞれの元素の原子
価を示し、下付文字は、化合物の1モルにおける材料の
モル数を示しており、単位セルとの関係で、平均として
の単位セル中の元素の原子数を示している。
【0105】ここで、下付文字は、整数あるいは分数を
取る。すなわち、化学式(1)は、単位セルが、材料
(平均すると、Sr.75Ba.25BiTa
など)を通して変化する場合を含んでいる。この例の場
合は、A−サイトの75%は、ストロンチウム原子によ
って占有されており、A−サイトの25%は、バリウム
原子によって占有されている。
【0106】化合物において、一つのA−サイトのみが
存在するのならば、それは、A1元素とすべてゼロに等
しいw2...wjによって表わせる。一方、化合物中
に、一つのB−サイト元素のみが存在するのならば、そ
れは、B1元素とすべてゼロに等しいy2...ylと
によって表わされ、超格子生成元素と同様に表わせる。
【0107】化学式(1)は、より一般的な形式で記載
されているけれども、通常ケースは、一つのA−サイト
元素と、一つの超格子生成元素と、一つまたは二つのB
−サイト元素が存在する。というのは、本発明は、上記
サイトのいずれかと超格子発生体とが複合要素を有する
場合を含むように意図されているからである。
【0108】zの値は、次式から求められる。
【0109】(2)(a1w1+a2w2...ajw
j)+(s1x1+s2x2...+skxk)+(b
1yi+b2y2...+blyl)=2z 化学式(1)は、1996,5月21日に発行されたア
メリカ特許番号5,519,234号において議論され
ているすべての三つのスモレンスキ型化合物を含んでい
る。層状超格子材料は、公式(1)に合致する材料を全
て含むわけではなく、明瞭に区別し得る交互層を有する
結晶構造を自然に形成できる材料のみを含む。
【0110】使用されている“化合物”という言葉は、
等価な分子がすべて、同じ化学元素及び構造を有する同
質の対象物に正確に関連している。“材料”という用語
は、異なった組成の分子を有していても良い。例えば、
層状超格子材料であるストロンチウム・ビスマス・タン
タル・ニオブ酸塩は、二つの異なった種類の分子、タン
タルとニオブ、が結晶構造のB−サイト位置を様々に占
有する相互接続された結晶格子を有する。それにもかか
わらず、“層状超格子材料”,“層状超格子化合物”、
及び“層状超格子材料化合物”という用語が、本明細書
中で事実上交互に使用されており、その意味は文脈より
明らかにされる。
【0111】ここでは、“化学量論的”とは、層状超格
子材料のような材料の固相膜、材料を形成するための前
駆体の両方に適用される。それが、固相膜に適用される
とき、最後の固相薄膜の各元素の実際の相対量を示す式
に関係する。前駆体に適用されるときには、前駆体にお
いて、金属のモル比を示す。“つり合った”化学量論的
式は、占められた結晶格子のすべてのサイトで、各元素
が材料の完全な結晶構造を形成するようにすべてのサイ
トを占有するに十分な元素が存在する状態である。しか
し、現実には、室温で、必ず格子欠陥は存在するであろ
う。
【0112】例えば、SrBiTaNbOとSrB
Ta1.44Nb0.56は、つり合った化学
量論的式である。対照的に、ストロンチウム、ビスマ
ス、タンタル、ニオブのモル比が、それぞれ、1,2.
18,0.56であるストロンチウム、ビスマス、タン
タル、ニオブ酸塩の前駆体は、不均一な化学量論的式S
rBi2.18Ta1.44Nb0.56によっ
て表わされる。これは、完全なる結晶材料を形成するた
めに必要とされるものを超える過剰のビスマスを含んで
いるからである。
【0113】本明細書では、金属元素の過剰量とは、す
べての原子サイトが占有されかつ金属が全く残らない状
態で、所望の材料を形成するために存在する他の金属と
結合するのに必要な量より多い量を意味する。
【0114】しかし、知られているように、本発明にお
ける電子デバイスを製作するに当たって、ビスマス酸化
物は高揮発性で、かなりの熱が使用されるので、本発明
のプロセスで作成される固相の強誘電体薄膜のビスマス
のモル比は、前駆体の化学量論的式におけるそれよりも
一般的には小さくなるであろう。しかし、本発明のプロ
セスによって作成される強誘電体薄膜におけるストロン
チウム・タンタル・ニオブのモル比は、前駆体に対する
化学量論的式で与えられるモル比に近いかあるいは等し
いであろう。このことは、アメリカ特許5,434,1
02(ワタナベ)にも記載されている。
【0115】優れた電子特性を有する強誘電体不揮発性
メモリーが、化学量論的式SrBi Taにより
ほぼ表わされる比における化学元素を有するストロンチ
ウム・ビスマス・タンタル酸塩材料の薄膜を形成するこ
とによって製作されることは、この分野では公知であ
る。
【0116】アメリカ特許5,434,102(ワタナ
ベ)と関連技術に基づいて、当業者にとって好ましい層
状超格子材料を形成するための前駆体は、化学量論的式
SrBi2.18Ta1.44Nb0.56を現時
点では有する。この式の前駆体は、均一化された化学量
論的式SrBiTa1.44Nb0.56を有す
る最終の固相ストロンチウム・タンタル・ニオブ酸塩を
生成すると信じてよい。すなわち、最終の薄膜は、過剰
のビスマスを含まない。これは、前駆体における過剰の
ビスマスは、製造プロセスにおいて、ビスマス酸化ガス
として排除されるからである。
【0117】前駆体溶液は、化学量論的比率SrBi
2.18Ta1.44Nb0.56 に対応した化
学前駆体の内容量を含む。この化学量論的式は、本明細
書において、標準的なニオブとタンタルの比率を有する
標準組成として扱う。この標準化学量論的式を有する前
駆体は、約9%の過剰ビスマスを含有する。すなわち、
標準の化学量論的式は、結晶のすべての原子サイトが占
有されて、層状超格子化合物を形成するために、ストロ
ンチウム・タンタル・ニオブと結合するのに必要とされ
る量を超えるビスマスの含有量を有する。
【0118】好ましくは、強誘電体層124は、過剰B
−サイト金属あるいは過剰超格子発生金属を持つ層状超
格子材料を有する。すなわち、それは、標準式に示され
たものに加えて、約40モル−パーセントを超えるま
で、ビスマス及びニオブのような少なくとも一つの金属
の量である。そのような強誘電体材料は、標準式を有す
る前駆体から形成された材料よりも水素による性能低下
に対するより大きな耐性を有しているということであ
る。
【0119】図4の図表は、強誘電体メモリー170を
作成するために、本発明において使用される製造工程の
フローチャートである。
【0120】強誘電体メモリー170は、好ましくは、
シリコン、ガリウム砒素、または、他の半導体、あるい
は、ガラスまたはマグネシウム酸化物(MgO)のよう
な絶縁物である従来のウエハー上に形成される。強誘電
体メモリー170は、水素バリア層である保護層を有す
るのが好ましい。
【0121】ステップ212において、スイッチ114
がステップ214でその上に形成されている半導体基板
102(図1)が用意される。このスイッチ114は、
典型的には、MOSFETである。ステップ216で、
第1の層間誘電体層116が、スイッチング素子を、形
成されるべき強誘電体素子から分離するために形成され
る。ステップ218では、下部電極層122が形成され
る。好ましくは、この電極層122は、プラチナで形成
され、かつ約2000Åの厚さを有する層を形成するよ
うにスパッタリングで堆積される。
【0122】好適な方法では、約200Åのチタンまた
は窒化チタンで形成された付着層118が、本ステップ
で、電極を堆積する前に、好ましくはスパッタリングに
よって形成される。
【0123】ステップ220において、所望の強誘電体
薄膜の化学的前駆体が準備される。好ましくは、この前
駆体は、強誘電体層状超格子材料を形成するための化合
物含む。
【0124】ステップ222において、この強誘電体薄
膜124が、下部電極層122に付着される。好適な方
法では、強誘電体薄膜は、層状超格子化合物を含む。M
OCVD法が、薄膜を形成するのに最も好ましい方法で
ある。強誘電体薄膜124は、アメリカ特許番号5,5
46,945に記載されているように、スピンコーティ
ングあるいは噴霧堆積方法のような液体堆積技術を使っ
て付着され得る。
【0125】通常は、最終の前駆体溶液は、化学的前駆
体化合物を含有する商業的に入手可能な溶液から準備さ
れる。好ましくは、商業的に市販されている溶液中の種
々の前駆体の濃度は、特別な製造条件あるいは動作条件
に適合するように、ステップ220において調整され
る。例えば、層状超格子薄膜に対する典型的な市販され
ている溶液の種々の元素の化学量論的含有量は、SrB
2.18Ta1.44Nb0.56であるかもし
れない。
【0126】しかし、還元条件中に水素の劣化から強誘
電体化合物を保護するための余分の酸化物を生成させる
ためには、この溶液中に過剰なニオブあるいはビスマス
を添加するのが好ましいことが多い。
【0127】付着ステップ222に続いて、ドライ工程
と、酸素炉アニールや急速熱プロセス(RTP)のよう
な高温での結晶化ステップを含む処理ステップ224が
行われるのが好ましい。処理ステップ224は、付着ス
テップ222の間あるいは後に、紫外線照射を伴った処
理を含んでも良い。
【0128】ステップ222とステップ224は、所望
の厚さの膜を形成するために、必要により繰り返し行っ
ても良い。例えば、典型的なスピン・オン処理では、前
駆体の層が堆積されて乾燥される。それから、もう一つ
前駆体の層が付着されて乾燥されるであろう。それか
ら、処理された層は、ステップ226において、結果物
たる強誘電体薄膜124を形成するために、酸素中でア
ニールされる。
【0129】ステップ222−226に続いて、上部電
極層126が、ステップ228で形成される。好ましく
は、上部電極層126はプラチナで形成され、好ましく
は、約2000Åの厚さを有する層を形成するために、
スパッターにより堆積される。
【0130】ステップ230において、水素バリア層1
30が堆積される。水素バリア層130は、窒化チタン
を含むのが好ましい。好ましくは、水素バリア層130
は、スパッタリング処理によって、上部電極層126上
に堆積される。
【0131】領域131と132が形成される水素バリ
ア層130のスパッター堆積の初期と終期の期間のスパ
ッター雰囲気中で、少量のO−ガス(ゼロと約10堆
積パーセントとの間)を含ませるのが本発明の特徴であ
る。
【0132】水素バリア130中に形成されたに結果物
である酸化物は、種々の製造処理工程で存在し得る水素
と反応することによって、あるいは水素拡散を防止する
ことによって、メモリーデバイス中の強誘電体化合物を
保護する。
【0133】ステップ230は、水素バリア層130
に、酸素の濃度勾配が存在するように実行されるのが望
ましい。これにより、層130の中央領域132の酸素
のウェイトによる濃度はゼロで、酸素濃度は、層130
の底部及び頂部表面での領域131,133において、
約1から3ウェイト・パーセント(1−3%wt.)の
範囲内の値に、次第に増加する。酸素濃度は、表面近く
の領域131,132では、ウェイトで約2パーセント
(2%)であるのが望ましい。
【0134】イオン・ミリングとアッシングのような処
理を介した公知パターンニングが、強誘電体メモリーセ
ル170の製造中に適切に行われる。例えば、ステップ
218は、そのようなパターンニング工程を含んでも良
いし、別のパターンニンク゛工程が、ステップ226に
続いて行われても良い。好ましくは、多くの層が、ステ
ップ232のような単一のパターンニング工程中でパタ
ーンニングされる。
【0135】バリア層形成ステップ230に引き続い
て、積層された層118,122,124,126及び
130が、自己整合水素バリア層130により覆われた
強誘電体コンデンサー120を形成するためにパターン
ニングされるパターンニング処理232が行われるのが
好ましい。好ましくは、二つのエッチング処理のみが、
ステップ232のパターンニング処理を完成するために
必要とされる。従来のイオン・ミリング処理が、ステッ
プ232で利用されるのが望ましい。
【0136】それから、ステップ234において、第2
のILD層136が、水素バリア層130を含んで、I
LD116とコンデンサー120を覆うように堆積され
る。
【0137】ステップ236において、図1に記載され
ているように、配線穴142,144,146及び14
8が、スイッチ114(典型的には、MOSFETのソ
ース及びドレイン領域)に、下部電極122に、それに
水素バリア層130に、ILD層116と136を介し
て、それぞれ形成されている。ステップ236は、標準
的なイオン・ミリング処理を使用して実施されるのが好
ましい。
【0138】ステップ238において、図1に示すよう
に、配線152,154,156及び158が、好まし
くは、スパッタリング処理を使用して堆積される。しか
し、CVD処理も、伴う還元条件にかかわらず、使用し
得る。なぜなら、水素バリア層130が、薄膜124の
強誘電体酸化物を保護してくれるからである。
【0139】本発明の方法の好適な変形例では、少量の
酸素が、強誘電体層120の直接上に設けられた金属化
配線層160中に含まれている。少量の酸素が、その底
部表面近くの下部領域161中とその頂部表面近くの上
部領域163中の金属化配線層160中に形成されるの
が好ましい。
【0140】金属化配線層160中には、酸素の濃度勾
配が存在するのが好ましい。この結果、層160の中央
領域162の酸素のウェイトによる濃度はゼロであり、
酸素濃度は、層160の底部及び頂部表面の近くの領域
161,163において、約1から3ウエイト・パーセ
ント(1−3%wt.)の範囲内の値に次第に増加す
る。酸素濃度は、領域161,163において、ウェイ
トで約2パーセント(2%)であるのが好ましい。
【0141】たとえば、スパッター・堆積処理におい
て、少量のO−ガス(ゼロと約10体積パーセントと
の間)が、層160の上部及び下部近くに少量のアルミ
酸化物を形成するために、配線層160の領域161と
領域163の形成の間に、スパッター雰囲気中に添加さ
れる。
【0142】最後に、ステップ240において、水素ア
ニールが、欠陥を修復すると共にスイッチ(MOSFE
T)114における所望の半導体特性を回復するために
実施される。集積回路の水素アニールは、好ましくは、
1から10パーセント(1−10%)HとH−N
(フォーミング・ガス)ガスとの混合体中での雰囲気圧
力で、かつ、10分から40分の時間中に200℃と4
00℃の間の温度で実施される。回路は、ステップ24
2において完成し、典型的には、パッシベーション層と
パッキングを含む。
【0143】図3に示されているように、代替的な好ま
しい実施例では、ステップ230において、強誘電体メ
モリーセル180の電気的に導電性を有しない水素バリ
ア層135が、積層コンデンサーの上部と側部とを覆う
ように形成される。
【0144】本発明によれば、少量の酸素が、底部内部
表面の近くの下部領域137中及び頂部外部表面の近く
の上部領域139中とで、水素バリア層135中に形成
される。
【0145】図3において、領域137と139に描写
された点線が、少量の酸素を表わす。好ましくは、水素
バリア層135には、酸素の濃度勾配が存在する。これ
により、層135の中央領域138の酸素のウェイトに
よる濃度はゼロで、酸素濃度は、層135の表面の領域
137,139において、約1から3ウエイト・パーセ
ント(1−3%wt.)の範囲内の値に、次第に増加す
る。領域137,139中の酸素濃度は、表面でウェイ
トで約2パーセント(2%)であるのが好ましい。
【0146】本実施例では、配線穴146と148と
が、強誘電体コンデンサー120と電気的に接触するた
めに電気的に非導電性の水素バリア層を介して開口され
なければならない。
【0147】実験によると、強誘電体薄膜を介しての水
素の横方向の拡散、すなわち、強誘電体薄膜の平面に平
行な方向での拡散が、強誘電体膜の平面に垂直の方向で
の拡散に比べて遅いことがわかった。それゆえに、強誘
電体層124の横側面における強誘電体材料中の余分の
酸化物が、横方向に侵入する可能性のある水素に対する
ゲッターとして効果的に作用し、かつその材料の残部を
水素から保護する。
【0148】強誘電体薄膜124は、水素バリア層によ
って覆われた強誘電体の残部における水素劣化を起こさ
せ得る水素をゲットする過剰の酸化物を有するように形
成されるのが好ましい。
【0149】通常は、酸素含有水素バリア層130,1
35のような一以上の保護層それに強誘電体薄膜124
中の過剰酸化物との組み合わせが、従来の水素処理によ
る重大な劣化から強誘電体薄膜124を充分に保護す
る。しかしながら、製造プロセスにおける種々の水素化
及び還元工程中の水素露呈の度合いに応じて、追加の保
護対策を使用することが有益であり得る。このため、本
発明の方法は、水素によるダメージからメモリーデバイ
スを保護するために、種々の他の工程を使用することが
考えられる。これらの工程は、水素バリア層130,1
35及び酸素含有金属化配線160のような酸素含有保
護層に関連して使用され得る。
【0150】他の処理手順及び工程も使用されるかもし
れない。例えば、MOSFETコンタクト配線に対する
穴は、水素処理の前に開口し得る。一方、強誘電体素子
の電極への絶縁層を通しての穴は、水素熱処理工程の後
に作成し得る。
【0151】水素への露呈を小さく維持するためには、
低温、短時間水素熱処理が、できれば、適用されるべき
である。また、優れた強誘電体特性は、過剰ビスマス及
び/又は過剰ニオブのような過剰金属を有する前駆体を
使用することによって得られる。
【0152】さらに、強誘電体層の製造の後に存在する
ILD層のような、強誘電体層に続いて存在する集積回
路層中の余分の酸素の使用は、酸素が後の水素処理の間
の水素に対するゲッターとして作用するが、それのみ
で、あるいは上述の対策の一以上との組み合わせにおい
て効果的に使用され得る。
【0153】このように、本発明は、集積回路の他の部
分を生成しかつ完全にするのに必要な水素へのほとんど
の露呈との組み合わせにおいて、強誘電体素子の劣化の
防止が可能なプロセス及び/又は構造に適用され得る。
【0154】本明細書には、水素に露呈することを許容
し、さらに、優れた電気的特性につながる強誘電体集積
回路を製造するための方法及び構造が示されている。
【0155】図示されかつ本明細書に記載された実施例
は単なる例示であり、上記の「特許請求の範囲」に記載
された本発明を、上記実施例に限定するように解釈して
はならない。
【0156】さらに、当業者ならば、本発明の思想から
逸脱しない範囲で、記載された実施例から数多くの使用
例および修正例を作成できることは明らかである。
【0157】また、記載された工程が、多くの場合、異
なった順序で実施されるかもしれないし、あるいは、等
価的な構造あるいはプロセスが、記載された種々の構造
およびプロセスに取って代わるかもしれないことも明ら
かである。
【0158】この結果、本発明は、それぞれの新規な特
徴、あるいは製造プロセス、電子的デバイス、電子デバ
イス製造方法中に存在する新規な組み合わせ含むように
解釈されるべきである。
【0159】
【発明の効果】本発明によれば、強誘電体酸化物材料、
特に、強誘電体層状超格子材料を水素劣化から保護する
ために使用される種々の対策の利点を強化した強誘電体
メモリーデバイスを有する集積回路及びそのような集積
回路の製造方法を提供することができる。さらに、集積
回路及びその製造方法の複雑化を最小限にすることもで
きる。
【図面の簡単な説明】
【図1】積層された不揮発性コンデンサーが、その頂部
と底部表面近くで少量の酸素を含有する電気的に導電性
を有するバリア層により覆われた本発明による集積回路
の断面図である。
【図2】図1に示された実施例に類似し、金属化配線層
がその頂部と底部表面近くで少量の酸素を含有する本発
明の変形例の断面図である。
【図3】強誘電体コンデンサーの上部と側部とが、その
上部と下部の近くで少量の酸素を含有する電気的に非導
電性の水素バリア層により覆われた本発明の変形例によ
る集積回路の断面図である。
【図4】本発明による不揮発体強誘電体メモリーデバイ
スを製造するための方法の好適な実施例を示すフローチ
ャートである。
【符号の説明】
102 シリコン基板 104 フィールド酸化領域 106 ソース領域 108 ドレイン領域 110 ゲート絶縁層 114 MOSFET 116 第1の層間誘電体層 118 付着層 120 強誘電体コンデンサー 122 下部電極 124 強誘電体薄膜 126 上部電極 130 水素バリア層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792 (72)発明者 古谷 晃 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 ジョセフ クチアロ アメリカ合衆国,コロラド 80918,コロ ラド スプリングス,ロスミア ストリー ト 2545 (72)発明者 カルロス アロージョ アメリカ合衆国,コロラド 80919,コロ ラド スプリングス,ダブリュ.サンバー ド クリフス レーン 317 Fターム(参考) 5F001 AA17 AA94 5F038 AC05 AC15 AC18 CD18 EZ14 EZ16 EZ17 EZ20 5F083 FR02 GA25 JA13 JA14 JA15 JA16 JA17 JA36 JA37 JA38 JA40 PR04 PR13 PR18 PR21 PR23 PR34

Claims (46)

    【特許請求の範囲】
  1. 【請求項1】 強誘電体集積回路において、 強誘電体酸化物材料の薄膜を含む集積回路部分と、 保護層とを有し、 前記保護層は、少量の酸素を含有することを特徴とする
    強誘電体集積回路。
  2. 【請求項2】 請求項1において、前記保護層は、下部
    領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路。
  3. 【請求項3】 請求項2において、下部及び上部領域の
    酸素濃度は、約2ウェイト・パーセントであることを特
    徴とする強誘電体集積回路。
  4. 【請求項4】 請求項1において、前記保護層は、水素
    バリア層であることを特徴とする強誘電体集積回路。
  5. 【請求項5】 請求項4において、前記水素バリア層
    は、前記強誘電体酸化物材料の薄膜の直接上に設けられ
    ていることを特徴とする強誘電体集積回路。
  6. 【請求項6】 請求項4において、前記水素バリア層
    は、電気的に導電性を有することを特徴とする強誘電体
    集積回路。
  7. 【請求項7】 請求項4において、前記強誘電体酸化物
    材料の薄膜と水素バリア層とは、自己整合的であること
    を特徴とする強誘電体集積回路。
  8. 【請求項8】 請求項4において、前記水素バリア層
    は、窒化チタンを含有することを特徴とする強誘電体集
    積回路。
  9. 【請求項9】 請求項4において、前記水素バリア層
    は、窒化シリコンを含有することを特徴とする強誘電体
    集積回路。
  10. 【請求項10】 請求項1において、前記強誘電体酸化
    物材料は、強誘電体層状超格子材料を有することを特徴
    とする強誘電体集積回路。
  11. 【請求項11】 請求項10において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    ・ニオブ酸塩を有することを特徴とする強誘電体集積回
    路。
  12. 【請求項12】 請求項10において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    酸塩を有することを特徴とする強誘電体集積回路。
  13. 【請求項13】 請求項1において、前記保護層は、金
    属化配線層を有することを特徴とする強誘電体集積回
    路。
  14. 【請求項14】 請求項13において、前記金属化配線
    層は、アルミニウムを含有することを特徴とする強誘電
    体集積回路。
  15. 【請求項15】 請求項1において、前記強誘電体酸化
    物材料の薄膜は横側面を有し、前記保護層は前記横側面
    を覆うことを特徴とする強誘電体集積回路。
  16. 【請求項16】 請求項15において、前記保護層は、
    下部領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路。
  17. 【請求項17】 請求項16において、下部及び上部領
    域の酸素濃度は、約2ウェイト・パーセントであること
    を特徴とする強誘電体集積回路。
  18. 【請求項18】 請求項15において、前記保護層は、
    水素バリア層を有することを特徴とする強誘電体集積回
    路。
  19. 【請求項19】 請求項15において、前記強誘電体酸
    化物材料は、強誘電体層状超格子材料を有することを特
    徴とする強誘電体集積回路。
  20. 【請求項20】 強誘電体集積回路において、 基板と、 前記基板上に設けられた下部電極と、 前記下部電極上に設けられた強誘電体酸化物材料の薄膜
    と、 前記強誘電体材料上に設けられた上部電極と、 保護層とを有し、 前記保護層は、少量の酸素を含むことを特徴とする強誘
    電体集積回路。
  21. 【請求項21】 請求項20において、前記下部電極は
    横側面を有し、前記強誘電体酸化物材料の薄膜は横側面
    を有し、前記上部電極は横側面を有し、前記保護層は前
    記横側面を覆うことを特徴とする強誘電体集積回路。
  22. 【請求項22】 請求項21において、前記保護層は、
    下部領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路。
  23. 【請求項23】 請求項22において、下部及び上部領
    域の酸素濃度は、約2ウェイト・パーセントであること
    を特徴とする強誘電体集積回路。
  24. 【請求項24】 強誘電体集積回路の製造方法におい
    て、 強誘電体酸化物材料の薄膜を含む集積回路部分を形成
    し、 保護層を形成し、 前記保護層中に、少量の酸素を含ませることを特徴とす
    る強誘電体集積回路の製造方法。
  25. 【請求項25】 請求項24において、前記保護層は、
    下部領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路の製造方法。
  26. 【請求項26】 請求項2において、下部及び上部領域
    の酸素濃度は、約2ウェイト・パーセントであることを
    特徴とする強誘電体集積回路の製造方法。
  27. 【請求項27】 請求項24において、前記保護層は、
    水素バリア層であることを特徴とする強誘電体集積回路
    の製造方法。
  28. 【請求項28】 請求項4において、前記水素バリア層
    は、前記強誘電体酸化物材料の薄膜の直接上に設けられ
    ていることを特徴とする強誘電体集積回路の製造方法。
  29. 【請求項29】 請求項27において、前記水素バリア
    層は、電気的に導電性を有することを特徴とする強誘電
    体集積回路の製造方法。
  30. 【請求項30】 請求項27において、さらに、前記強
    誘電体酸化物材料の薄膜と水素バリア層とを一緒にパタ
    ーンニングする工程を有することを特徴とする強誘電体
    集積回路の製造方法。
  31. 【請求項31】 請求項27において、前記水素バリア
    層は、窒化チタンを含有することを特徴とする強誘電体
    集積回路の製造方法。
  32. 【請求項32】 請求項27において、前記水素バリア
    層は、窒化シリコンを含有することを特徴とする強誘電
    体集積回路の製造方法。
  33. 【請求項33】 請求項24において、前記強誘電体酸
    化物材料の薄膜は、強誘電体層状超格子材料を有するこ
    とを特徴とする強誘電体集積回路の製造方法。
  34. 【請求項34】 請求項33において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    ・ニオブ酸塩を有することを特徴とする強誘電体集積回
    路の製造方法。
  35. 【請求項35】 請求項33において、前記強誘電体層
    状超格子材料は、ストロンチウム・ビスマス・タンタル
    酸塩を有することを特徴とする強誘電体集積回路の製造
    方法。
  36. 【請求項36】 請求項24において、前記保護層は、
    金属化配線層を有することを特徴とする強誘電体集積回
    路の製造方法。
  37. 【請求項37】 請求項36において、前記金属化配線
    層は、アルミニウムを含有することを特徴とする強誘電
    体集積回路の製造方法。
  38. 【請求項38】 請求項24において、前記強誘電体酸
    化物材料の薄膜は横側面を有し、前記保護層は前記横側
    面上に形成されていることを特徴とする強誘電体集積回
    路の製造方法。
  39. 【請求項39】 請求項38において、前記保護層は、
    下部領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路の製造方法。
  40. 【請求項40】 請求項39において、下部及び上部領
    域の酸素濃度は、約2ウェイト・パーセントであること
    を特徴とする強誘電体集積回路の製造方法。
  41. 【請求項41】 請求項38において、前記保護層は、
    水素バリア層を有することを特徴とする強誘電体集積回
    路の製造方法。
  42. 【請求項42】 請求項38において、前記強誘電体酸
    化物材料は、強誘電体層状超格子材料を有することを特
    徴とする強誘電体集積回路の製造方法。
  43. 【請求項43】 強誘電体集積回路の製造方法におい
    て、 基板を形成し、 前記基板上に下部電極を形成し、 前記下部電極上に強誘電体酸化物材料の薄膜を形成し、 前記強誘電体材料上に上部電極を形成し、 保護層を形成し、 前記保護層中に少量の酸素を含ませることを特徴とする
    強誘電体集積回路の製造方法。
  44. 【請求項44】 請求項43において、前記下部電極は
    横側面を有し、前記強誘電体酸化物材料の薄膜は横側面
    を有し、前記上部電極は横側面を有し、前記保護層は前
    記横側面を覆うことを特徴とする強誘電体集積回路の製
    造方法。
  45. 【請求項45】 請求項44において、前記保護層は、
    下部領域、中央領域及び上部領域とを有し、 前記酸素は、前記保護層中で酸素濃度勾配を形成し、 これにより、前記中央領域の酸素濃度はゼロであり、前
    記下部領域の酸素濃度は1から3ウェイト・パーセント
    の範囲内にあり、前記上部領域の酸素濃度は1から3ウ
    ェイト・パーセントの範囲内にあることを特徴とする強
    誘電体集積回路の製造方法。
  46. 【請求項46】 請求項45において、下部及び上部領
    域の酸素濃度は、約2ウェイト・パーセントであること
    を特徴とする強誘電体集積回路の製造方法。
JP18882699A 1998-12-01 1999-07-02 強誘電体集積回路及びその製造方法 Expired - Fee Related JP3970477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/204033 1998-12-01
US09/204,033 US6225656B1 (en) 1998-12-01 1998-12-01 Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same

Publications (2)

Publication Number Publication Date
JP2000174215A true JP2000174215A (ja) 2000-06-23
JP3970477B2 JP3970477B2 (ja) 2007-09-05

Family

ID=22756341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18882699A Expired - Fee Related JP3970477B2 (ja) 1998-12-01 1999-07-02 強誘電体集積回路及びその製造方法

Country Status (5)

Country Link
US (1) US6225656B1 (ja)
EP (1) EP1017104A3 (ja)
JP (1) JP3970477B2 (ja)
KR (1) KR100351025B1 (ja)
CN (1) CN1158707C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015531B2 (en) 2001-03-07 2006-03-21 Hynix Semiconductor Inc. FeRAM having bottom electrode connected to storage node and method for forming the same
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2010003741A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US20030178658A1 (en) * 1999-07-13 2003-09-25 Hiroki Shinkawata Semiconductor memory and method of manufacture thereof
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US6597028B2 (en) * 2000-06-26 2003-07-22 Ramtron International Corporation Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP2002151657A (ja) * 2000-11-08 2002-05-24 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JP2002231903A (ja) 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
JP2002359358A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
JP4058971B2 (ja) * 2001-03-26 2008-03-12 セイコーエプソン株式会社 強誘電体メモリ及び電子機器
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法
US7075134B2 (en) * 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
US6936301B2 (en) * 2002-05-06 2005-08-30 North Carolina State University Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
US6841396B2 (en) 2003-05-19 2005-01-11 Texas Instruments Incorporated VIA0 etch process for FRAM integration
US6984857B2 (en) * 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
TWI312536B (en) * 2003-07-23 2009-07-21 Nanya Technology Corporatio Method for fabricating semiconductor device having stack-gate structure
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
US7001821B2 (en) * 2003-11-10 2006-02-21 Texas Instruments Incorporated Method of forming and using a hardmask for forming ferroelectric capacitors in a semiconductor device
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
JP4497312B2 (ja) * 2004-10-19 2010-07-07 セイコーエプソン株式会社 強誘電体メモリの製造方法
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
KR100809685B1 (ko) * 2005-09-13 2008-03-06 삼성전자주식회사 유전막, 이 유전막 제조방법 및 이를 이용한 mim캐패시터의 제조방법
US20070190670A1 (en) * 2006-02-10 2007-08-16 Forest Carl A Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same
JP2008066615A (ja) * 2006-09-11 2008-03-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
FR2941297B1 (fr) * 2009-01-19 2011-02-11 Commissariat Energie Atomique Procede de fabrication d'un detecteur bolometrique
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
JP6489942B2 (ja) * 2015-05-29 2019-03-27 東芝メモリ株式会社 半導体デバイスの製造方法
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Dramキャパシタの下部電極およびその製造方法
US10930751B2 (en) * 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
EP3581904B1 (en) * 2018-06-15 2021-06-02 Melexis Technologies NV Platinum metallisation
CN110702743B (zh) * 2019-10-16 2021-09-28 南京大学 一种纳米机电氢气传感器及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
JP2875733B2 (ja) 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
US5716875A (en) 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10066082B4 (de) * 2000-06-14 2006-05-18 Infineon Technologies Ag Gezielte lokale Erzeugung von Öffnungen in einer Schicht
US7015531B2 (en) 2001-03-07 2006-03-21 Hynix Semiconductor Inc. FeRAM having bottom electrode connected to storage node and method for forming the same
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2010003741A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP1017104A2 (en) 2000-07-05
KR20000047540A (ko) 2000-07-25
US6225656B1 (en) 2001-05-01
KR100351025B1 (ko) 2002-08-30
CN1255751A (zh) 2000-06-07
JP3970477B2 (ja) 2007-09-05
CN1158707C (zh) 2004-07-21
EP1017104A3 (en) 2001-08-08

Similar Documents

Publication Publication Date Title
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3636900B2 (ja) 強誘電体集積回路の製造方法
JP3190896B2 (ja) 強誘電体集積回路の製造方法
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US20010013614A1 (en) Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
US6743643B2 (en) Stacked memory cell having diffusion barriers
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
JPH11307733A (ja) 強誘電体集積回路の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070606

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees