JP3444124B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3444124B2
JP3444124B2 JP34942696A JP34942696A JP3444124B2 JP 3444124 B2 JP3444124 B2 JP 3444124B2 JP 34942696 A JP34942696 A JP 34942696A JP 34942696 A JP34942696 A JP 34942696A JP 3444124 B2 JP3444124 B2 JP 3444124B2
Authority
JP
Japan
Prior art keywords
lower electrode
film
plane
semiconductor device
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34942696A
Other languages
English (en)
Other versions
JPH10189904A (ja
Inventor
裕一 松井
惠子 櫛田
和功 鳥居
浩史 三木
芳久 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP34942696A priority Critical patent/JP3444124B2/ja
Publication of JPH10189904A publication Critical patent/JPH10189904A/ja
Application granted granted Critical
Publication of JP3444124B2 publication Critical patent/JP3444124B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の中の、
特に容量記憶素子に関するものである。
【0002】
【従来の技術】ダイナミックランダムアクセスメモリ
(DRAM)はおよそ3年で4倍の高集積化が行なわれてい
る。セル面積が縮小化しても必要な蓄積電荷量を確保す
るために、キャパシタ絶縁膜の薄膜化や立体構造電極に
よるキャパシタ面積の増大等が行なわれてきた。現在ま
でに量産化されたDRAMのキャパシタ絶縁膜は比誘電率
3.82のシリコン酸化膜(SiO2)やシリコン窒化膜
(Si3N4)が用いられてきた。しかし、256メガビッ
ト以降のDRAMを考えると、キャパシタ絶縁膜を実効膜厚
1nm以下に薄膜化する必要があり、薄膜化に伴って増大
するリ−ク電流が許容限界を越える。比誘電率が22〜
25のタンタル酸化膜(Ta2O5)の採用が検討されてい
るが、それでも実効膜厚1.5nmが限界である。256
メガビットおよびギガビットスケ−ルのDRAMを実現する
ためには、比誘電率が100を越える高誘電体材料であ
るチタン酸ストロンチウムすなわちSrTiO3、ストロンチ
ウムチタン酸バリウムすなわち(Ba、Sr)TiO3、チタン
酸鉛すなわちPbTiO3、チタン酸ジルコン酸鉛すなわちPb
(Ti、Zr)O3に代表されるようなペロブスカイト系絶縁
膜の採用が必要である。また、DRAMだけでなく、強誘電
体の自発分極を利用した強誘電体不揮発性メモリのため
の強誘電体絶縁膜として利用する場合、強誘電性を持つ
PbTiO3、Pb(Ti、Zr)O3、Bi系層状強誘電体が採用され
る。ペロブスカイト系絶縁膜の比誘電率、残留分極等の
膜質はその結晶性に大きく依存する。メモリの高集積化
のために大きな比誘電率、残留分極を得るためには、そ
の結晶性を向上させる必要がある。従来、ペロブスカイ
ト系絶縁膜形成条件の最適化及び酸素雰囲気中で結晶化
アニ−ルを施すことによって結晶性を向上させていた。
【0003】
【発明が解決しようとする課題】まず、ペロブスカイト
系絶縁膜形成条件の最適化においての課題を述べる。ペ
ロブスカイト系絶縁膜を採用する場合、下部電極はPt、
RuO2、Ir、IrO3、Pd、PdO2等が用いられる。これらの材
料は直接Siと接していると、熱工程により反応して電気
的な導電性が低下してしまうため、Siとの間にTiN膜等
の反応防止としてのバッファ層が必要である。ペロブス
カイト系絶縁膜の結晶性は下部電極例えばPt膜の結晶性
に依存する。従来、Pt膜の結晶性を向上させることによ
って結晶性のよいペロブスカイト系絶縁膜を得る試みは
されていたが、Pt膜の結晶性はバッファ層例えばTiN膜
の結晶性に依存することは知られていなかった。さら
に、TiN膜の配向方向にもPt膜の結晶性が依存すること
は知られていなかった。
【0004】次に、結晶化アニ−ルにおいての課題を述
べる。従来、酸化性雰囲気中で600℃以上の高温でのア
ニ−ルが必要である。その際に下部電極例えばPt膜を酸
素が透過してバッファ層例えばTiN膜まで到達し、TiN膜
が酸化されて電気的な導電性が失われるという問題点が
あった。それを防ぐため、従来Pt膜を200nm以上の厚さ
にし、酸素が透過しないようにしていた。しかし、Pt膜
が厚いと微細加工が困難であり、Pt膜は少なくとも100n
m以下に薄膜化できなければ実用化は困難である。その
ため、耐酸化性の高いTiN膜が必要である。
【0005】
【課題を解決するための手段】バッファ層例えばTiN膜
の結晶性(X線回折のピ−ク強度が指標となる)がよけ
ればPtの結晶性は向上するが、さらにTiN膜を(11
1)面よりも(200)面に強く配向させれば、よりPt
の結晶性を向上させることができる。そうすることによ
って、従来技術に比べてより結晶性の良いペロブスカイ
ト系絶縁膜を得ることができる。さらに、(200)面
に強く配向しているTiN膜は耐酸化性も高くなる。この
ことにより、Pt膜を酸素が透過してTiN膜に達しても酸
化されないため導電性が失われない。そのため、Pt膜を
薄膜化することができ、メモリの微細化、高集積化が可
能になる。さらに付け加えれば、(200)面に配向し
たTiN膜は(111)面に配向したものよりもモホロ
ジ−が小さく平坦である。キャパシタに電圧を印加した
際に下部電極の凹凸が大きいと、電界集中が生じ耐圧が
低下してしまうが、それを抑制することができる。
【0006】このように多くの利点がある(200)面
に強く配向したTiN膜を得るためには、まずTiN膜中に取
り込まれる不純物を低減させることである。スパッタ時
の圧力を低くおさえることによって、雰囲気中に含まれ
る酸素、水分量を低減すれば、TiN膜中に混入する不純
物を低減させることができる。また、スパッタはAr/N2
雰囲気中で行なわれるが、Ar比が高いとTiN膜中にArが
混入する。そのためAr/N2比も低くおさえる必要があ
る。また、Tiに高いエネルギ−を与えることも必要であ
る。そうすることによって、TiN膜の結晶化に寄与する
エネルギ−分が大きくなり、(200)面に強く配向す
る。そのためにはスパッタのパワ−を高くすることと
スパッタされたTiが雰囲気中のガス粒子に散乱されてエ
ネルギ−が失われないように低い圧力でスパッタを行な
う必要がある。
【0007】
【発明の実施の形態】TiN膜をスパッタ法によってSi基
板上に形成した。スパッタ室をマイナス8乗Torr以下ま
で排気し、基板温度300℃、N2流量28sccm、Ar流量4s
ccm、DCパワ−15W/平方センチメ−トル、圧力0.6mTorr
にて行なった。スパッタ時間は60秒で、TiN膜は50nm形
成した。本実施例におけるスパッタ条件の特徴は、DCパ
ワ−が高く、かつスパッタ圧力も低いことである。比較
のために従来技術によるTiN膜を2種類形成し、膜質の
比較を行なった。一つはDCパワ−が低く(10W/平方セン
チメ−トル)、スパッタ圧力も高い(1.7mTorr)もの。
もう一つはDCパワ−は高い(15W/平方センチメ−トル)
が、スパッタ圧力が高い(1.7mTorr)ものである。その
他のスパッタ条件は全て同一にした。図2中にTiN膜の
X線回折測定結果を示してある。それぞれのサンプルの
TiN膜の(111)面のピ−ク強度(ピ−ク位置はおよ
そ2Theta=36.7)と(200)面のピ−ク強度(ピ−ク
位置はおよそ2Theta=42.6)を示している。X線回折測
定条件は、線源1.54050A(Cu)、管電圧40.0kV、管電流
100.0mA、サンプリング幅0.0500deg、走査速度4.0000de
g/minの粉末回折法にて行なった。従来技術で低パ
ワ−(10W/平方センチメ−トル)、高圧力(1.7mTo
rr)によるものは(111)面に配向しており、高パワ
−(15W/平方センチメ−トル)、高圧力(1.7mTorr)に
よるものは(111)及び(200)両面に配向してい
る。それに対して、本発明による高パワ−(15W/平方セ
ンチメ−トル)、低圧力(0.6mTorr)によるものは、
(200)面に配向している。本発明による(200)
面のピ−クのロッキングカ−ブ測定による半値幅は、8.
22度であった。(111)面のピ−ク強度が(200)
面のピ−ク強度よりも大きいTiN膜を得るためには、DC
パワ−12W/平方センチメ−トル以上かつスパッタ圧力1m
Torr以下の条件が必要であり、このスパッタ条件を用い
れば、(200)面のピ−クのロッキングカ−ブ測定に
よる半値幅は10度以下にすることができる。さらに(2
00)面に完全配向させるためには、DCパワ−14W/平方
センチメ−トル以上かつスパッタ圧力0.8mTorr以下の条
件が必要であり、このスパッタ条件を用いれば、(20
0)面のピ−クのロッキングカ−ブ測定による半値幅は
9度以下にすることができる。逆に言えば(200)面
の半値幅を少なくとも10度以下にすることができなけれ
ば、本発明の効果を得ることができない。
【0008】上記3仕様のTiN膜をO2分圧100%の雰囲気
中で10分間の酸化を行ない、TiN膜の酸化量を測定し
た。図3にそれぞれの酸化膜厚の酸化温度依存性を示
す。本発明によるTiN膜の酸化量は他のTiN膜に比べて小
さく、耐酸化性の高い膜が得られている。さらに(20
0)面に配向したTiN膜は他のものに比べて表面の凹凸
が少なく平坦であった。本発明による高パワ−、低圧力
によるTiN膜は、面配向だけではなく膜中の不純物量も
従来技術のものに比べて少ない。これは雰囲気中に含ま
れる酸素、水分を低くおさえることができ、さらにTiが
雰囲気中でガスに衝突する確率を低くできるためであ
り、Tiに対する酸素、水素量は共に5%以下であった。
ArもTiに対して1%以下におさえられている。このこと
も、上記の耐酸化性の向上に寄与している。
【0009】次に上記3仕様のTiN膜上にPt膜をスパッ
タ法により同一条件で形成した。Ptスパッタ条件は基板
温度300℃、Ar流量80sccm、圧力2mTorr、DCパワ−10
W/平方センチメ−トルにて200nm形成した。図2中にX
線回折によるPt(111)面ピ−ク強度の測定結果を示
す。X線回折の測定条件はTiNの場合と同様である。い
ずれもPtはピ−ク位置がおよそ2Theta=39.9の(11
1)面に配向しているが、本発明による(200)面に
配向したTiN膜上のPtは、従来技術による(111)面
に配向したTiN膜上や、(111)及び(200)両面
に配向したTiN膜上に比べてピ−ク強度が大きく、Ptの
結晶性がよいことがわかる。TiN膜の(111)面のピ
−ク強度が大くなれば、Ptの(111)面のピ−ク強度
を大きくすることができるが、(200)面に配向した
TiN膜上の方がPt(111)面のピ−ク強度は大きくな
る。このようにPtの結晶性はTiN膜の結晶性だけではな
く、配向方向にも依存する。さらに上記Pt(200nm)/T
iN(50nm)膜上にPZTを公知のゾルゲル法で100nm形成
し、650℃、1分の酸素雰囲気結晶化アニ−ルを施した。
図2中にX線回折によるPZT(100)面及び(11
0)面のピ−ク強度の測定結果を示す。X線回折の測定
条件はTiNの場合と同様である。PZT(100)面のピ−
ク位置はおよそ2Theta=21.9で、PZT(110)面のピ
−ク位置はおよそ2Theta=31.1である。この結果から、
本発明による(200)面に配向したTiN膜上に形成さ
れたPt膜は結晶性がよく、さらにPZTの結晶性も向上す
ることがわかる。PZT形成後、上部電極としてPtを形成
し、公知のリソグラフィ−法によって100μm角に加工し
て電気的特性を測定した。従来技術による(111)面
配向TiN膜上にPt及びPZTを形成したものは比誘電率約78
0、残留分極22μC/平方センチメ−トルであり、(11
1)及び(200)両面配向TiN膜上にPt及びPZTを形成
したものは比誘電率約850、残留分極26μC/平方センチ
メ−トルであった。それに対して、本発明による(20
0)面配向TiN膜上にPt及びPZTを形成したものは比誘電
率約1000、残留分極35μC/平方センチメ−トルと、従来
技術で形成したものに比べて比誘電率が高く、残留分極
値も大きいPZT膜が得られた。以上のことから、高パワ
−、低圧力で形成した(200)面配向のTiN膜をバッ
ファ層に用いれば、下部電極Ptの結晶性が向上し、さら
にペロブスカイト系絶縁膜であるPZTの結晶性も向上す
るため、電気的特性の良好なキャパシタが得られること
がわかる。 前述したように、PZTの結晶化アニ−ルに
よってPt中を酸素が拡散する。Ptが200nm以上であればT
iNまで到達しないのでTiN膜の酸化によって導電性が失
われることはないが、下部電極Ptを少なくとも100nm以
下に薄膜化しなければペロブスカイト系絶縁膜を用いた
メモリを高集積化することはできない。そこで、上記3
仕様のTiN膜上に50nmから200nmのPtをスパッタ法によっ
て形成し、その後PZTをゾルゲル法で形成し、650℃、1
分の酸素雰囲気結晶化アニ−ルを行なった試料を作成し
た。その試料をSIMSによって深さ方向元素分析を行な
い、TiN酸化膜厚の下部電極Pt膜厚依存性を求めた。結
果を図1に示す。従来技術による(111)面配向TiN
膜ではPtを150nm以下に薄膜化すると酸素の透過量が多
くなり、TiN膜が酸化してしまう。また、従来技術によ
る(111)及び(200)両面配向TiN膜ではPt膜厚1
50nmまではTiN膜の酸化は認められないが、100nmまで薄
膜化すると酸化してしまう。それに対し、本発明による
(200)面配向TiN膜の場合、Pt膜厚100nm以下でも酸
化されないことがわかる。
【0010】さらに、本発明を用いたTiN膜を用いて、
容量記憶素子を作成した。要部断面図を図4に示す。第
二の下部電極として膜厚100nmのPtを用いた。従来方法
ではTiN膜が酸化され、メモリ特性がとれなかったが、
本発明を用いればDRAMに適用しても強誘電体不揮発性メ
モリに適用しても容量記憶素子としての動作が確認され
た。
【0011】なお、第一の下部電極の材料としてはTiN
に限らず、Ti、Ta、TaN、W、WNでも同様の効果が得られ
る。また、第2の下部電極もPtに限らず、Ru、Ir、Pd及
びその酸化物を用いても同様の効果が得られる。さらに
絶縁膜についても、PZTに限らず、SrTiO3、(Ba、Sr)T
iO3、PbTiO3、(Pb、La)(Ti、Zr)O3、Bi系層状強誘電体
を用いても同様の効果が得られる。
【0012】
【発明の効果】本発明を用いることにより、耐酸化性の
高いTiN膜を得ることができるため、キャパシタの下部
電極Ptを100nmまで薄膜化できる。さらにPtの結晶性を
向上させることができ、PZT膜の結晶性も向上させるこ
とができるため、比誘電率と残留分極値の大きいキャパ
シタが得られる。このことから、DRAMや強誘電体不揮発
性メモリ等の容量記憶素子の微細化、高集積化が可能と
なった。
【図面の簡単な説明】
【図1】本発明によるTiN膜の耐酸化性を従来技術のも
のと比較して示す図(Pt膜厚依存性)。
【図2】本発明によるTiN膜を用いた場合のPt及びPZTの
結晶性を従来技術のものと比較して示す図。
【図3】本発明によるTiN膜の耐酸化性を従来技術のも
のと比較して示す図(酸化温度依存性)。
【図4】本発明によるTiN膜を第一の下部電極に用いて
作成した容量記憶素子の要部断面図。
【符号の説明】
1・・・Si基板 2・・・SiO2膜 3・・・n+Si(ソ−ス・ドレイン領域) 4・・・Wポリサイド(ワ−ド線) 5・・・Wポリサイド(下部ビット線) 6・・・多結晶プラグ 7・・・(200)面配向TiN膜 8・・・下部電極(Pt) 9・・・PZT膜 10・・・上部電極(Pt) 11・・・上部ビット線(W) 12・・・BPSG。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三木 浩史 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 藤崎 芳久 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平8−111510(JP,A) 特開 平8−250683(JP,A) 1996 Symposium on V LSI Technology,1996. Digest of Technica l Papers,米国,1996年 6月 11日,p.28−29 (58)調査した分野(Int.Cl.7,DB名) H01L 21/8242 H01L 21/822 H01L 27/04 H01L 27/108

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】第一の下部電極、第二の下部電極、ペロブ
    スカイト系絶縁膜、上部電極の順に積層されるキャパシ
    タを有する半導体装置において、第一の下部電極は(2
    00)面のX線回折強度が(111)面のX線回折強度
    よりも大きいことを特徴とする半導体装置。
  2. 【請求項2】第一の下部電極、第二の下部電極、ペロブ
    スカイト系絶縁膜、上部電極の順に積層されるキャパシ
    タにおいて、第一の下部電極は(200)面に配向して
    いることを特徴とする半導体装置。
  3. 【請求項3】請求項1及び2に記載の第一の下部電極の
    (200)面のX線回折強度の半値幅は10度以下であ
    ることを特徴とする半導体装置。
  4. 【請求項4】請求項1及び2に記載の第一の下部電極は
    Ti、TiN、Ta、TaN、W、WNの中のいずれか一種類からな
    ることを特徴とする半導体装置。
  5. 【請求項5】請求項1及び2に記載の第一の下部電極は
    TiNであり、第二の下部電極はPtであることを特徴とす
    る半導体装置。
  6. 【請求項6】請求項1及び2に記載の第一の下部電極中
    に含まれる酸素量、水素量はそれぞれ5%以下であり、
    アルゴン量は1%以下であることを特徴とする半導体装
    置。
  7. 【請求項7】ゲート電極とソース・ドレイン領域で形成
    されたMISFETと前記MISFETの上部に形成さ
    れたビット線と前記MISFETと前記ビット線の上部
    に形成されたキャパシタからなる半導体記憶装置におい
    て、前記キャパシタは前記ソース・ドレイン領域のいず
    れかに接続されたプラグの上部に(200)面配向した
    TiNからなる第一の下部電極と前記第一の下部電極上
    に形成されたPtからなる第二の下部電極と前記第二の
    下部電極上に形成されたPZTからなる容量絶縁膜と前
    記PZTからなる容量絶縁膜上に形成されたPtからな
    る上部電極から形成されていることを特徴とする半導体
    記憶装置。
  8. 【請求項8】第一の下部電極、第二の下部電極、ペロブ
    スカイト系絶縁膜、上部電極の順に積層されるキャパシ
    タを有する半導体装置の製造方法において前記第一の下
    部電極は、DCパワ−12W/平方センチメ−トル以上かつ圧
    力1mTorr以下のスパッタ法によってTiN膜により形成
    し、第二の下部電極は100nm以下のPt膜により形
    成することを特徴とする半導体装置の製造方法。
JP34942696A 1996-12-27 1996-12-27 半導体装置 Expired - Fee Related JP3444124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34942696A JP3444124B2 (ja) 1996-12-27 1996-12-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34942696A JP3444124B2 (ja) 1996-12-27 1996-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH10189904A JPH10189904A (ja) 1998-07-21
JP3444124B2 true JP3444124B2 (ja) 2003-09-08

Family

ID=18403673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34942696A Expired - Fee Related JP3444124B2 (ja) 1996-12-27 1996-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3444124B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768357B2 (ja) * 1998-12-01 2006-04-19 富士通株式会社 高誘電体キャパシタの製造方法
JP4778136B2 (ja) * 2000-08-18 2011-09-21 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2011258992A (ja) * 2000-08-24 2011-12-22 Rohm Co Ltd 半導体装置およびその製造方法
JP2006278489A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 圧電素子及びアクチュエータ装置並びに液体噴射ヘッド及び液体噴射装置
US7896479B2 (en) * 2008-04-30 2011-03-01 Seiko Epson Corporation Liquid jet head and a piezoelectric element
JP2009286118A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 液体噴射ヘッド及びアクチュエーター装置
JP2009286119A (ja) * 2008-04-30 2009-12-10 Seiko Epson Corp 液体噴射ヘッド及び圧電素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1996 Symposium on VLSI Technology,1996.Digest of Technical Papers,米国,1996年 6月11日,p.28−29

Also Published As

Publication number Publication date
JPH10189904A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
US6878602B2 (en) Dielectric cure for reducing oxygen vacancies
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
US6046469A (en) Semiconductor storage device having a capacitor and a MOS transistor
US6596583B2 (en) Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US5605858A (en) Method of forming high-dielectric-constant material electrodes comprising conductive sidewall spacers of same material as electrodes
US7227209B2 (en) Method of improved high K dielectric—polysilicon interface for CMOS devices
US6180974B1 (en) Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide
KR100297210B1 (ko) 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US20070045689A1 (en) Ferroelectric Structures Including Multilayer Lower Electrodes and Multilayer Upper Electrodes, and Methods of Manufacturing Same
JP3247023B2 (ja) 誘電体キャパシタ、不揮発性メモリおよびその製造方法
JP3444124B2 (ja) 半導体装置
JPH10173149A (ja) 半導体装置およびその製造方法
JPH0982915A (ja) 半導体装置の製造方法
US6531729B2 (en) Semiconductor device and method for fabricating the same
JP2001210795A (ja) 誘電体素子
KR100282459B1 (ko) 강유전성램 캐패시터의 제조방법
Gnade et al. Processing and device issues of high permittivity materials for DRAMS
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法
US20030155596A1 (en) Smiconductor device and method for fabricating the same
JPH06120423A (ja) 半導体装置およびその製造方法
JP3505497B2 (ja) 誘電体素子
KR0165352B1 (ko) 강유전체막 커패시터의 제조방법
JPH09223777A (ja) 白金薄膜,半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees