KR100292288B1 - 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치 - Google Patents

산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치 Download PDF

Info

Publication number
KR100292288B1
KR100292288B1 KR1019980016087A KR19980016087A KR100292288B1 KR 100292288 B1 KR100292288 B1 KR 100292288B1 KR 1019980016087 A KR1019980016087 A KR 1019980016087A KR 19980016087 A KR19980016087 A KR 19980016087A KR 100292288 B1 KR100292288 B1 KR 100292288B1
Authority
KR
South Korea
Prior art keywords
thin film
platinum thin
platinum
deposition
substrate
Prior art date
Application number
KR1019980016087A
Other languages
English (en)
Other versions
KR19980086779A (ko
Inventor
박동연
이동수
우현정
전동일
윤의준
Original Assignee
노영민
동양메이저 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970017211A external-priority patent/KR19980069763A/ko
Application filed by 노영민, 동양메이저 주식회사 filed Critical 노영민
Publication of KR19980086779A publication Critical patent/KR19980086779A/ko
Application granted granted Critical
Publication of KR100292288B1 publication Critical patent/KR100292288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Abstract

O2, O3, N2O, N2+O2또는 이들의 혼합가스와 같은 산소 성분과 불활성 가스(Ar, Ne, Kr, Xe)가 혼합된 분위기에서 백금 박막을 기판(상온~700 ℃로 가열된 기판) 위에 증착하고 난 다음 열처리하여 증착 동안에 혼입된 가스를 백금 박막으로부터 제거함으로써,(111),(200)및/또는(220)으로 우선 배향성이 조절된 백금 박막을 얻는다. 이 방법에 의해 형성된 백금 박막은 전기 전도성이 뛰어나고(저항이 15 μΩ-㎝ 미만), 전자 소자에 사용하기에 충분한 접착력을 가지며 힐록이나 핀홀, 기공과 같은 결함이 없다.

Description

산소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는 방법 및 장치{APPARATUS AND METHOD OF FORMING PREFERRED ORIENTATION-CONTROLLED PLATINUM FILM USING OXYGEN}
본 발명은 반도체 셀이나 센서의 하부 전극으로 사용되는 백금 박막의 증착 기술에 관한 것이다. 보다 구체적으로, 본 발명은 산소 성분(O2, O3, O2+N2, N2O, 또는 이들의 혼합가스)과 불활성 가스(Ar, Ne, Kr 또는 Xe)가 혼합된 분위기에서 하부 전극 막, 특히 백금 박막을 증착함으로써 이러한 막의 배향성과 미세 구조를 조절할 수 있는 막 제조 방법과, 이러한 백금 박막을 전극 중 하나로 가지는 전자소자 및 이러한 전자소자를 제조하는 방법에 관한 것이다. 이하의 설명에서 산소 성분은 O2, O3, O2+N2, N2O 또는 이들의 혼합가스를 말한다. 본 발명은 또한 하부 전극으로 사용되는 백금 박막을 제조하는 도중에 백금 박막의 우선 배향성이 소정의 방향을 향하도록 조절하고, 힐록(hilllock)이나 핀홀(pinhole) 또는 기공(pore)과 같은 구조결함이 없는 미세 구조를 백금 박막이 가지도록 조절함으로써 백금 박막의 특성을 개선하여 백금 박막을 고집적 메모리 셀이나 강유전체 센서 소자의 전극으로 사용하기에 적합하도록 하는 기술에 관한 것이다.
전자 소자에 사용되는 반도체 재료, 유전체 재료, 강유전체 재료, 초전도체 재료, 자기 세라믹 재료들은 전자 세라믹 부품이나 전자 소자의 기능 향상, 고집적화, 소형화에 따라 더 얇아지고 있다. 따라서, 전자 업계에서는 박막 형태의 세라믹 부품을 많이 사용한다. 박막 형태의 세라믹을 위해 사용되는 기판은 세 가지로 나눌 수 있는데, 첫째, 보통 실리콘 웨이퍼라고 부르는 단결정 실리콘 기판, 둘째, MgO, SrTiO3또는 Al2O3와 같은 기타 단결정 기판, 셋째, 알루미나 또는 다이아몬드와 같은 다결정 재료로 이루어진 기판으로 나누어진다. 이 가운데, 메모리 소자나 센서 소자와 같은 여러 가지 전자 소자를 만드는 종래 제조 공정에서는 실리콘 웨이퍼를 주로 사용했다.
종래 메모리 셀에서는 하부 전극으로서 폴리실리콘을 많이 사용했는데, 이것은 별다른 치명적인 문제점을 나타내지 않았다. 그러나, 1 기가비트(giga bit) 이상의 DRAM (Dynamic Random Access Memory)이나 새로운 비휘발성 메모리의 일종인FRAM (Ferroelectric Random Access Memory) 소자를 제조하는 데에는 하부 전극으로서 폴리실리콘을 더 이상 사용할 수 없는 것으로 인식되고 있는데, 그 이유는 페로브스카이트(perovskite) 구조의 산화막, 비스무스층상(bismuth-layered) 페로브스카이트 구조의 산화막, 텅스텐-브론즈형(tungsten-bronze type) 구조의 산화막, ReMnO3(여기서, Re는 희토류 원소를 말함), BaMF4(여기서, M은 Mn, Co, Ni, Mg, Zn을 말함)과 같은 고유전성 또는 강유전성 산화물 박막이 FRAM 소자나 1 기가비트 이상의 고집적 DRAM 소자 또는 산화물 박막 센서나 액츄에이터(actuator)의 핵심적인 부분에 사용되기 때문이다. 다시 말해서, 이러한 고유전성 산화막을 형성하려면 산화 분위기가 필요하고 고온(500 ℃ 이상)이 요구되는데, 이것은 폴리실리콘과 관련된 여러 문제를 일으킨다. 예를 들면, 고유전 물질을 캐패시터로 사용한 DRAM 셀에서 하부 전극으로 폴리실리콘을 사용하면, 고유전성 산화물 박막을 형성하는 동안의 고온(500 ℃ 이상)과 산화 분위기에 의한 폴리실리콘의 산화 때문에 심각한 문제가 발생한다. 이러한 이유로, 고유전성 또는 강유전성 산화막을 사용하는 메모리 셀에서는 폴리실리콘 대신에 백금을 전극으로 사용하는 방안이 연구되고 있다.
그러나, 백금 박막을 종래 방법에 의해 증착하는 것은 여러 가지 문제가 있는 것으로 알려져 있다. 우선, 절연 산화층과 백금층의 경계에서는 화학적 결합이 불가능하기 때문에, 백금 박막과 기판 사이의 접착력이 떨어진다. 이러한 문제를 해결하기 위한 시도 중 하나로서 백금층과 절연 산화층 사이에 접착층을 사용하는것이 있다. 백금 박막을 형성하기 전에 Ta, Ti, TiN 또는 W 중 하나 또는 둘로 구성된 박막을 절연 산화층 위에 형성하여, 상기 Ta, Ti, TiN 또는 W 중 하나 또는 둘로 구성된 박막이 절연 산화층과 백금 박막 사이에서 접착층의 역할을 하도록 한다.
그러나 이러한 방법을 사용하면, 하부 전극을 형성하는 공정이 복잡해 질 뿐만 아니라 다른 문제를 유발하는 것으로 알려져 있다. 특히, 후열처리 공정, 즉 고유전성/강유전성 산화막의 증착 공정 동안에 유입된 산소 가스는 백금 박막 내의 입계(grain boundary) 사이에 형성된 공극(void)을 통해 확산될 수 있다. 종래 공정에 의해 증착된 백금 박막의 결정립은 주상 구조를 가지고 주상 사이에는 공극이 존재하기 때문에, 위에서 얘기한 공정을 통해 유입된 산소는 백금 박막을 거쳐 접착층으로 쉽게 확산될 수 있다. 이러한 백금 박막을 통해 확산된 산소 가스는 접착층을 산화시키고 기판과 백금 박막 사이에 TiO2나 Ta2O5와 같은 산화 절연층을 형성하고, 그 결과 백금 박막의 전극 기능이 나빠지거나 전극 역할을 할 수 없게 된다. 특히, 접착층을 TiN으로 형성하는 경우에는, TiN 층의 표면에 TiO2산화층이 형성되는 동안 N2가스가 발생하고 이 N2가스에 의해 백금 박막이 기판으로부터 부풀어 올라 떨어지는 이른바 "버클링(buckling) 현상"이 생기기도 한다.
종래 방법에 따른 백금 박막 증착에서는 열처리 후에 또는 산화막의 증착 후에 백금 박막에 힐록, 핀홀 또는 기공이 형성된다. 이러한 힐록이나 핀홀, 기공은 회로 소자의 전기적 단락을 일으키거나 고유전성 또는 강유전성 산화층의불균질성(heterogeneity)을 유발한다.
이러한 문제점 때문에, IrO2, RuO2, LSCO, YBCO 등과 같은 산화물 전도체와, IrO2/Pt, RuO2/Pt, LSCO/Pt, YBCO/Pt 등과 같은 백금-산화물 복합 구조를 하부 전극으로 사용하는 기술이 제안되었다. 그러나, 상기 산화물 전도체를 하부 전극으로 사용하는 경우에는, 표면이 충분히 평탄하지 못하고 또는 누설 전류가 증가하게 된다. 또한, 후자, 즉 백금-산화물 복합 구조를 하부 전극으로 사용하는 경우에는 제조 공정이 복잡하게 된다.
종래 기술의 이러한 문제점의 해결 방안은 본 출원인이 출원한 대한민국 특허출원 제1994-31618호(1994년 11월 26일 출원)와 제1995-40450호(1995년 11월 8일 출원)에 개시되어 있다. 기판 위에 절연 박막을 형성하는 경우에 증착 분위기에 산소가 포함될 수 있다는 것은 이미 알려진 사실이다. 상기 두 특허 발명에 언급된 작용 효과는 새로운 기술을 제시한다. 상기 특허 발명에 따르면, 백금 박막은 실리콘 웨이퍼의 절연 산화층 위에 두 단계로 증착된다. 첫 번째 단계는 산소 함유 가스 분위기에서 순수 백금이 아닌 산소 함유 백금 박막을 형성하는 것이고, 두 번째 단계는 위 첫 번째 단계에서 형성된 백금 박막 위에 불활성 가스 분위기에서 백금층을 형성하는 것이다. 첫 번째 단계의 진행 중에 백금 박막에 혼입된 가스는 이 백금 박막을 백금 산화물의 분해 온도보다 더 높은 온도(PtO2인 경우에는 450 ℃ 이상, PtO인 경우에는 550 ℃ 이상)에서 열처리함으로써 제거된다. 증착 중에 백금 박막에 포함되었던 산소를 이러한 열처리에 의해 제거하고 나면 최종 백금 박막은 안정적인 박막이 된다. 따라서, 접착층을 사용할 필요가 없게 되고, 결국 접착층과 관련된 종래 문제점이 해결된다.
상기 특허에 개시된 바에 따르면, "산소 함유 가스 분위기"란 불활성 가스(Ar, Kr, Xe 또는 Ne)와 산소나 오존 가스 또는 산소 함유 가스의 혼합 가스를 의미한다. 그리고, "산소 함유 백금 박막"은 백금층에 산소가 포함되어서 부분적으로 백금 산화물을 형성하고 일부는 비정질 형태로 존재하는 것을 의미한다.
위에서 얘기한 종래 기술의 문제점 이외에도, 백금 박막의 결정 방향, 즉 배향성을 조절할 수 없다는 문제가 해결되지 않고 남아 있다. 이미 알려져 있는 바와 같이, 이방성 결정의 성질은 이 결정의 배향성에 의해 정해진다. 하부 전극 위에 형성되는 산화막의 결정 방향은 이 하부 전극의 결정 방향에 의존한다. 따라서, 하부 전극의 우선 배향성을 조절하는 것은 산화막의 우선 배향성을 조절하여 산화막이 원하는 물리적 성질을 가지도록 하는 데에 매우 중요하다.
당 기술분야에서는, 하부 전극으로 사용되는 백금 박막이(200)우선 배향성을 가지도록 증착된다면, 백금 박막 위에 형성되는 강유전성 산화물 박막은 한쪽 방향(예컨대, c 축 방향)으로 배향되려는 경향이 있는 것으로 알려져 있다. 이와 같이 배향성이 제어되면 전자 소자의 전기적 특성이 현저히 개선되고, 이 소자의 피로 효과(fatigue effect)도 감소할 것이다.
종래 방법에 의해 절연 산화층 위에 증착된 백금 박막은 보통(111)우선 배향성을 가진다. 이는 면심입방(FCC; Face Centered Cubic) 구조를 갖는 금속계에서 표면 에너지가 최소인 면은(111)이므로, 박막 증착시 표면 에너지만 고려한다면 박막은(111)로 배향되었을 때가 가장 안정적이기 때문이다.
현재까지 제안된 우선 배향성이 조절된 백금 박막을 형성하는 종래 방법들은 몇 가지 제한이 있다. 백금 박막의 우선 배향성을 변경하기 위한 종래 방법으로는 MgO, NaCl, KBr, SrTiO3, Al2O3, LaAlO3와 같은 물질의 단결정 기판 위에 백금 박막을 형성하는 방법이 있다. 그러나 이 방법은 공정을 복잡하게 하고 단결정 기판 자체의 단가가 비쌀 뿐만 아니라 현재 실리콘 집적회로 제조 기술에 적용하기 어렵다는 단점이 있다. 우선 배향성이 조절된 백금 박막을 형성하는 또 다른 종래 방법으로는 실리콘 기판이 아니라 유리 기판 위에 백금을 증착하여 우선 배향성이 조절된 백금 박막을 형성하거나, 실리콘 기판에 백금 박막을 증착하기 위한 보조 전극을 갖는 특수하게 설계된 스퍼터링 장비를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는 것이 있다. 그러나, 유리 기판 위에 백금 박막을 증착한 경우에는 10일간 열처리를 하였음에도 불구하고 증착 중에 혼입된 산소가 백금 박막에 잔류하여 백금 박막의 저항이 매우 높게 (18~30 μΩ-㎝) 나타났다. 따라서, 이 방법은 열처리 조건 때문에 실제 제조 공정에 적용하기에는 어려울 것으로 판단된다.
위의 설명으로부터 알 수 있듯이, 우선 배향성이 조절된 백금 박막을 다른 기판뿐만 아니라 실리콘 웨이퍼위에도 형성할 수 있는 별도의 개선된 방법이 필요하게 된다. 이러한 방법은 몇몇 적용 분야에 있어서는 기존의 실리콘 집적회로 기술과 호환성이 있어야 한다. 그리고, 우선 배향성이 조절된 백금 박막은 전자 소자의 성능을 향상시키기 위해서 저항이 낮아야 하고, 핀홀, 기공 또는 힐록이 최소인 것이 바람직하다.
앞에서 얘기한 문제점들은 본 출원인이 1996년 3월 21일자로 출원한 대한민국 특허출원 제1996-7663호에 개시된 특허발명, 즉 산소 함유 분위기에서(200)우선 배향성을 갖는 백금 박막을 실리콘 웨이퍼 위에 증착하는 기술에 의해 해결되었다. 위 특허발명에 따르면, 절연 산화층이 있는 실리콘 웨이퍼 위에 증착된 백금 박막은 접착력이 뛰어나고(200)우선 배향성을 갖는다.
백금 박막을 실리콘 기판에 증착할 때, 백금 박막의 미세 구조가 조절될 수 있고, 우선 배향성이(111),(200)또는(220)으로 조절될 수 있으며, DRAM, FRAM 또는 센서 소자에 필요한 우수한 전도성을 가지도록 증착하는 것에 대한 연구 결과는 지금까지 보고된 바 없다.
본 발명의 목적은 백금 박막의 우선 배향성과 미세구조가 접착층의 사용과는 관계없이 조절될 수 있는 백금 박막 제조방법과 이렇게 제조된 백금 박막을 제공하는 것이다.
본 발명의 다른 목적은 우선 배향성이 조절된 백금 박막을 갖는 전자 소자를 제조하는 방법과 이러한 방법에 의해 제조된 전자 소자를 제공하는 것이다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따라 형성된 백금 박막을 구비한 전자 소자의 제조 단계를 설명하는 단면도,
도 2는 본 발명의 다른 실시예에 따라 백금 박막과 기판을 전기적으로 절연하는 절연층이 증착되는 도 1a~1c의 방법의 변형례를 설명하는 단면도,
도 3a 내지 도 3d는 도 1a~1c의 제조 방법의 또 다른 변형례에 따른 제조 단계를 설명하는 단면도,
도 4는 본 발명의 또 다른 실시예에 따라 기판과 백금 박막 사이에 절연층이 개재된 도 3a~3d의 제조 방법의 변형례를 설명하는 단면도,
도 5는 본 발명의 특정 실시예에 따른 비휘발성 강유전성 메모리 소자의 단면도,
도 6은 본 발명의 특정 실시예에 사용될 수 있는 예시적 박막 형성 장치의 개략도,
도 7a 내지 도 7d는 본 발명의 특정 실시예에 따른, 증착된 백금 박막의(200)우선 배향도(%)와 4가지 증착 공정 변수의 관계를 설명하는 도면,
도 8a 내지 도 8h는 본 발명의 실험예 1~8에 따라 증착된 백금 박막의 X 선 회절(XRD) 패턴을 나타내는 그래프,
도 9a 및 도 9b는 각각 종래 방법에 따라 증착된 백금 박막을 10000 배 확대한 전자 현미경 평면 사진 및 50000 배 확대한 전자 현미경 단면 사진,
도 9c 및 도 9d는 각각 본 발명의 실험예 3에 따라 증착된 백금 박막을 50000 배 확대한 전자 현미경 평면 및 단면 사진.
<도면의 주요 부분에 대한 부호의 설명>
100, 300 : 기판
104, 108, 304, 308 : 백금 박막
112, 316 : 산화막
116, 320 : 절연층
이러한 목적을 달성하기 위한 본 발명에 따른 한 방법은 기판 위에 백금 박막을 형성하는 방법으로서, 기판을 제공하는 단계와, 산소 성분(O2, O3, N2+O2, N2O또는 이들의 혼합가스)을 함유한 불활성 가스 분위기에서 상기 기판의 상부면에 백금을 증착하여 산소 함유 백금 박막을 증착하는 단계와, 상기 산소 함유 백금 박막을 450~1000 ℃의 온도, 즉 백금 산화물의 분해 온도보다 더 높은 온도에서 열처리하여 증착 과정에서 백금 박막에 혼입된 가스를 제거하는 열처리 단계를 포함한다. 이러한 백금 박막의 배향성은 다음 변수 중 최소한 하나를 변경함으로써 조절할 수 있다. 이러한 변수에는 불활성 가스와 산소 성분을 함유한 전체 분위기에 대한 산소 성분의 분압비, 증착 중의 기판 온도, 열처리 조건이 있다. 백금 박막은 특정 실시예에 따라 두 단계 또는 그 이상의 단계를 거쳐 형성된다.
본 발명에 따르면, 백금 박막은, DC/RF 마그네트론 스퍼터링법, DC/RF 스퍼터링법, 유기금속 화학기상증착법, 부분 이온화 증착법, 진공 증착법, 레이저 증착법(laser ablation), 전기 도금법 중 어느 한 방법에 의해 증착될 수 있다.
본 발명의 다른 실시예에서는 고유전성 또는 강유전성 산화막을 백금 박막 위에 형성함으로써 위에서 설명한 백금 박막 형성법을 전자 소자의 제조 공정에 적용할 수 있다. 이 경우에는, 예를 들어서, 백금 박막은 하부 전극의 역할을 한다. 백금 박막이 적용되는 전자 소자에 따라서는 기능성 중간막(예컨대, 절연층, 전도성 플러그, 접착층 또는 확산 장벽층)을 여러 실시예에 따라 백금 박막과 기판 사이에 형성할 수도 있다. 다른 실시예에 따르면, 본 발명은 메모리 셀이나 센서 소자에 필요한 바람직한 특성을 전자 소자가 가지도록 한다.
이하, 첨부한 도면 및 실시예를 참조로 본 발명을 상세하게 설명한다.
본 발명에 따르면, 우선 배향성이 조절된 백금 박막을 제조하는 방법과 이방법에 의해 제조된 백금 박막이 제공된다. 본 발명의 다른 실시예에 따르면, 우선 배향성이 조절된 백금 박막을 갖는 전자 소자를 제조하는 방법과 이 방법에 의해 제조된 전자소자가 제공된다. 본 발명의 여러 실시예는 산소를 함유한 분위기에서 백금 박막을 증착하고 열처리하여 백금 박막의 배향성이(111),(200)및/또는(220)이 되게 함으로서 백금 박막의 우선 배향성을 자유롭게 조절할 수 있는 방법이 제공된다.
특히, 본 발명의 여러 가지 실시예들은 도 1a~1c, 도 2, 도 3a~3d, 도 4를 참조로 이하에서 설명한다. 위 실시예에서는 우선 배향성이 조절된 백금 박막이 기판 위에 형성된다. 본 발명의 특정 실시예에서, 산소 성분과 불활성 가스가 혼합된 분위기에서 백금을 증착하여 산소 함유 백금 박막을 기판 위에 증착하고, 이 산소 함유 백금 박막을 열처리하여 백금 박막에 함유된 산소 성분을 제거하는데, 여기서 백금 박막의 우선 배향성은, 불활성 가스와 산소 성분을 포함하는 전체 가스에 대한 산소 성분의 분압비, 증착 동안의 기판 온도, 열처리 조건과 같은 변수 중 최소한 한 변수를 변경함으로써 조절할 수 있다. 불활성 가스는 Ar, Ne, Kr 또는 Xe 중 하나이다. 본 발명은 전자 소자를 제조하는 공정에도 적용될 수 있다. 몇몇 실시예의 경우 백금 박막 위에 강유전성 박막이 형성되어 그 백금 박막이, 예컨대 하부 전극의 기능을 할 수 있다. 몇몇 실시예에서는, 백금 박막이 적용되는 전자 소자의 형태에 따라, 백금 박막과 기판 사이에 기능성 중간막(예를 들면, 절연층, 도전성 플러그, 접착층 또는 확산 장벽층)이 마련될 수 있다. 기능성 박막으로 이용될 수 있는 여러 가지 재료에 대해서는 아래에서 상세하게 논의할 것인바, 그 재료는 후술되는 실시예에 일반적으로 적용될 수 있다.
기판 재료는, 실리콘(Si), 게르마늄(Ge), 다이아몬드(C)와 같은 단일성분 반도체 재료; GaAs, InP, SiGe, SiC과 같은 화합물 반도체 재료; SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5, AlN 등의 세라믹 단결정이나 다결정; Au, Ag, Al, Ir, Pt, Cu, Pd, Ru, W와 같은 금속; BSG, PSG, BPSG, Si 등의 비정질/유리질 재료로 이루어진 군에서 선택될 수 있다.
절연층 역할을 하는 기능성 중간막으로 사용되는 재료에는 SiO2, Si3N4, BPSG, MgO, CaO, CaF2, Al2O3, ZrO2, TiO2, B2O3가 포함된다.
본 발명에 따르면, 백금 박막은 DC/RF 마그네트론 스퍼터링법, DC/RF 스퍼터링법, 유기금속 화학기상증착법, 부분 이온화 빔 증착법, 진공 기상증착법, 레이저 증착법, 전기 도금법 중 한가지 방법에 의해 증착될 수 있다.
본 발명에 따른 백금 박막을 갖는 전자소자를 제조하는 방법은 백금 박막을 증착한 다음 백금 박막의 상부면에 고유전성/강유전성 막을 형성하는 단계를 포함한다. 예컨대, BT(BaTiO3), BST(Ba1-xSrxTiO3), ST(SrTiO3), PT(PbTiO3), PZT(Pb(Zr,Ti)O3), PLT(Pb1-xLaxTiO3), PLZT(x/y/zPb1-xLax)(ZryTiz)1-x/4O3, PMN(PbMg1/3Nb2/3O3), LiNbO3, LiTaO3, KNbO3, K(Ta,Nb)O3, CaTiO3, SrSnO3, NaNbO3, LaAlO3, YAlO3와 같은 페로브스카이트 구조의 산화막; SrBi2Nb2O9, SrBi2Ti2O9,SrBi2Ta2O9, SrBi2(TaxNb1-x)2O9, Bi4Ti3O12와 같은 비스무스층상 페로브스카이트 구조의 산화막; Sr1-xBaxNb2O6, (Sr,Ba)0.8RxNa0.4Nb2O6(R;Cr,Zn,Y),(Pb,Ba)Nb2O6, (K,Sr)Nb2O6, (Pb,K)Nb2O6, Pb2KNb5O15, K3Li2Nb5O15, (K,Na)3Li2Nb5O15, K2LiNb5O15와 같은 텅스텐-브론즈형 구조의 산화막; ReMnO3(여기서, Re는 희토류 원소); BaMF4(여기서 M은 Mn, Co, Mg 또는 Zn); 또는 KMgF3가 고유전성 산화막이나 강유전성 산화막으로 사용될 수 있다.
도 1a~1c는 본 발명에 따라 증착된 백금 박막을 구비하는 전자소자를 제조하는 단계들을 설명하기 위한 단면도이다.
먼저, 도 1a를 참조하면, 백금 박막(104)이 기판(100) 위에 증착된다. 증착 분위기는 불활성 가스(Ar, Ne, Xe 또는 Kr)와 산소 성분을 포함하며, 온도 범위는 상온과 500 ℃ 사이이다. 따라서, 산소 성분이 백금 박막(104)에 혼입된다. 도 1b를 참조하면, 기판(100) 위에 형성된 백금 박막(104)을 온도 범위 450~1000 ℃에서 열처리하여 백금 박막(104)으로부터 산소 성분을 제거한다. 이러한 공정은 백금 박막(104)을 변화시켜 거의 산소 성분이 없는 백금 박막(108)이 되도록 한다. 백금 박막(108) 위에는 도 1c에 도시한 것처럼, 고유전성/강유전성 산화막(112)이 있기 때문에 백금 박막은 DRAM 셀, 고유전성/강유전성 메모리 셀 또는 센서 소자의 하부 전극으로 사용될 수 있다. 도면에 나타내지는 않았지만, 캐패시터와 같은 부품들은 하부 전극과 동일한 재료, 즉 백금이나 기타 다른 전도성 재료를 구비하는상부 전극을 형성함으로써 제조할 수 있다.
도 1a~1c에 도시한 실시예에서 위에서 설명한 방법에 의해 형성된 백금 박막의 우선 배향성은, 불활성 가스와 산소 성분을 함유하는 전체 가스에 대한 산소 성분의 분압비, 증착 동안의 기판 온도, 열처리 조건과 같은 변수 중 최소한 하나에 의해 조절될 수 있다.
도 2는 도 1a~1c의 방법의 변형 실시예를 설명하기 위한 단면도이다. 도 2를 참조하면, SiO2, Si3N4와 같은 절연층(116)은 기판(100)과 이 기판의 최상부면에 형성되는 백금 박막(108) 사이에 형성된다. 절연층(116) 위에 형성된 백금 박막(108)은 산소 성분과 불활성 가스를 포함한 분위기에서 증착되고, 도 1b에 도시한 것처럼 열처리된다. 이 실시예에서 백금 박막의 배향성은 다음의 변수, 즉 불활성 가스와 산소 성분을 함유하는 전체 가스에 대한 산소 성분의 분압비, 증착 동안의 기판 온도, 열처리 조건 중 최소한 하나를 바꿈으로써 조절할 수 있다.
이와는 달리, 백금 박막을 도 3a~3d에 도시한 것처럼 2 이상의 단계를 거쳐 증착하는 것도 가능하다. 도 3a~3d는 본 발명에 따라 증착되는 백금 박막을 구비하는 전자 소자를 제조하는 과정을 나타낸다. 도 3a를 참조하면, 백금 박막의 제1 두께부(304)는 불활성 가스 분위기에서 기판(300)의 최상부면 위에 증착된다. 그 다음에, 백금 박막의 제2 두께부(308)는 도 3b에 도시한 것처럼 산소 성분과 불활성 가스가 혼합된 분위기에서 제1 두께부(304)의 상부면에 증착된다. 도 3c는 제2 두께부(308)를 스퍼터링할 때 혼입된 가스를 제거하는 열처리 공정을 나타낸다.이 열처리 공정에 의해 백금 박막(304, 308)은 거의 산소 성분이 없는 백금 박막(306)으로 바뀐다. 도 3d에 도시한 것처럼, 고유전성/강유전성 산화막(316)을 열처리된 백금 박막(306, 즉 304+308)의 상부면에 형성하고, 하부 전극과 동일한 재료나 다른 전도성 재료로 이루어진 상부 전극(도 3d에는 도시되지 않음)을 형성함으로써 캐패시터와 같은 전자 부품을 제조한다.
도 4는 도 3a~3d의 방법의 변형예로서, 절연층(320)이 기판(300)과 백금 박막(306) 사이에 증착된다.
도 3a~3d 및 도 4에는 백금 박막을 2 단계로 증착하는 방법을 도시하고 있는데, 이것은 예시적인 것에 지나지 않는다. 예컨대, 백금 박막을 다른 특정 실시예에 따라서 3 단계 이상을 거쳐 증착하는 것도 가능하다. 3 단계 이상으로 백금 박막을 증착하는 경우에, 첫째 단계에서 불활성 가스인 아르곤만 사용하여 제1 두께의 백금 박막을 형성한다. 두 번째 단계에서는 아르곤 가스와 산소 성분이 혼합된 가스를 사용하여 제2 두께의 백금 박막을 형성한다. 나머지 단계에서는 불활성 가스나 산소와 불활성 가스가 혼합된 가스를 사용하여 제3 두께의 백금 박막을 증착한다.
예시적 전자소자의 설명
도 5는 본 발명에 따라 제조될 수 있는 비휘발성 강유전성 메모리 소자와 같은 예시적인 전자 소자의 개략도이다. 도 5에 나타낸 것처럼, 기판(500)의 셀 영역에 형성된 트랜지스터는 게이트 전극(502), 소스/드레인 영역(504)을 갖는다. 이 비휘발성 메모리 소자에는 강유전성 캐패시터도 형성되어 있다. 캐패시터는 상부 캐패시터 전극(510), 하부 캐패시터 전극(512) 및 이 전극들(510, 512) 사이에 형성된 강유전성 재료(514)(예컨대, PZT)를 구비한다. 하부 캐패시터 전극(512) 밑에는 중간층(516)(예컨대, TiO2)이 있는데, 이 중간층(516)은 기판(500) 위의 절연층(518) 위에 형성된다. 위에서 설명한 것처럼, 본 발명은 하부 전극(512) 및/또는 상부 전극(510)으로 사용하기 위한 우선 배향성이 조절된 백금을 증착하는 데에 사용할 수 있다.
도 5는 본 발명의 특정 실시예에 따라 제조될 수 있는 집적회로 소자의 일례를 나타내는 것에 불과하며, 다른 실시예를 통해 도 5와는 다른 소자를 제조할 수 있다.
예시적 박막 형성장치의 설명
본 발명에 따르면, 백금 박막은 다음과 같은 방법, 즉 DC/RF 마그네트론 스퍼터링법, DC/RF 스퍼터링법, 유기금속 화학기상증착법, 부분 이온화 증착법, 진공 증착법, 레이저 증착법, 전기 도금법 중 어느 한 방법을 사용하여 증착할 수 있다.
도 6은 본 발명의 일실시예에 따라 사용될 수 있는 DC 스퍼터링 장치(600)와 같은 박막 형성장치의 개략도이다. 도 6의 스퍼터링 장치에서, 백금 타겟(602)(증착할 백금 재료로 이루어진 판)은 100~200 와트의 DC 전원(606)의 음극에 연결되고(RF 스퍼터링 장치인 경우에는 RF 전원에 연결됨), 백금 타겟(602)쪽을 향해 있는 기판 홀더(604)는 접지되며(도 6에 나타낸 것처럼), 기판 홀더(604) 아래의 가열장치에 의해 가열될 수 있다. 본 실시예에서, 기판의 직경이 2 인치, 4 인치, 6 인치인 각각의 경우에 직경이 2 인치, 4 인치, 6 인치인 백금 타겟(602)을 사용할 수 있다. 아래에서 설명하는 실시예에서는 직경이 4 인치인 백금 타겟(602)과 기판을 사용하였다. 아르곤과 같은 불활성 가스는 가스 라인(608)을 통해 가스통(612)으로부터 스퍼터링 장치로 공급되는데, 공급되는 가스의 양은 유량 조절기(610)에 의해 조절된다. 앞에서 설명한 것처럼, 불활성 가스는 Ar, Ne, Kr 또는 Xe이다. 질소를 사용하는 경우, 질소 가스통(614)에서 나온 가스는 유량 조절기(616)에 의해 조절된 양만큼 가스 라인(608)을 통해 공급된다. 산소의 공급도 이것과 마찬가지로, 유량 조절기(615)에 의해 조절된 양만큼 산소 가스통(613)으로부터 가스 라인(608)을 통해 공급된다. 본 실시예에서는 밸브(618)를 불활성 가스통(612), 산소 가스통(613), 질소 가스통(614)에 사용한다. 본 실시예에서, 스퍼터링 장치는 기본 압력을 10-6Torr 이하로 유지한다. 본 실시예에서는 글로우 방전(glow discharge)을 일으키고 또한 이를 유지하기 위하여 배기 밸브(624)를 사용하여 총 가스 압력을 수 mTorr 범위로 유지한다. 글로우 방전이 시작되면, 양이온이 타겟(602)을 때리는데, 이 때 타겟(602)으로부터 백금 원자들이 튀어나온다. 그 후 슬라이딩 셔터(620; sliding shutter)를 열어 기판 홀더(604)를 노출시키면 기판 홀더(604) 위에 장착된 기판(622) 상에 백금 원자들이 응축되어 백금 박막을 형성하게 된다. 본 실시예에서 타겟(602)과 기판 홀더(604)는 약 30°만큼 서로 기울어져 있다. 본 실시예에서 스퍼터링 증착 중에 기판 홀더(604)는 기판(622) 전체에 균일한 백금 박막을 증착시키기 위하여 3 rpm의 회전수로 회전한다. 스퍼터링 증착을 하기 전에 기판(622)은 기판 홀더(604)가 설치되어 있는 반응실(main chamber)과 연결되어 있는 로드 록 챔버(load lock chamber; 도시하지 않음)를 통해 자석 막대를 이용하여 스퍼터링 장치(600) 안으로 운반된다. 스퍼터링 증착 중에는, 반응실 내의 전체 가스 압력은 진공 장치(도시하지 않음)에 연결된 배기 밸브(624)에 의해 지정된 값으로 조절된다. 배기 밸브(624)는 또한 장치(600)에서 빠져나오는 배기량도 조절한다. 본 실시예의 스퍼터링 증착 장치(600)에서는 우선 배향성이 조절된 백금 박막을 기판(622)(본 실시예에서는 실리콘 기판) 위에 증착하기 위하여 보조 전극을 사용하지 않는다는 점에 주목하여야 한다. 몇몇 실시예에서는 DC/RF 마그네트론 스퍼터링을 위하여 마그네트론 총(magnetron gun)을 사용한다.
예시적 백금 증착 공정의 설명
아르곤과 같은 불활성 가스와 산소 가스를 사용하여 우선 배향성이 조절된 백금 박막을 스퍼터링 증착하기 위한 증착 조건과 변수들은 다음과 같다. 증착되는 백금 박막의 배향성을 조절하기 위해서는 다음의 4가지 변수가 중요하다. 즉, (1) 기판 온도 (Ts), 보다 구체적으로 설명하면, 증착 중의 기판 표면의 온도, (2) 가스 중의 산소 가스의 함량(FO2(%로 표기)=100×(O2분압/총 가스압력)), (3) 총 가스 압력(Ptot=불활성 가스 분압 + O2분압), 보다 구체적으로 설명하면, 막 증착 중의 총 가스 압력, (4) 막 증착 속도(DR(Å/분)=막 두께/막 증착 시간)의 변수가 고려되는데, 이들 4가지 변수는 증착된 백금 박막의 여러 가지 성질들, 예컨대, 우선배향성, 힐록 및/또는 핀홀 형성, 막의 잔류 응력 등을 결정한다. 우선 배향성이 조절되고 결함이 없는 백금 박막을 만들기 위해서는 이 4가지 변수들은 각각 아래에서 설명하는 것과 같이 어떤 특정한 범위 내에 있도록 제어하여야 한다.
(200) 우선 배향된 백금 박막에 대한 증착 조건
도 7a~7d는 증착된 백금 박막에서(200)우선 배향도(%)와 위에서 얘기한 4가지 공정 변수의 관계를 나타낸다. 특히,(200)우선 배향도는 다음과 같이 정의된다.
f(200)= 100 × [I(200)/(I(111)+ I(200)+ I(220))](%), 여기서 I(hkl)은 (hkl) 평면의 X선 회절의 강도를 의미한다.
도 7a는 기판 온도(Ts)의 변화가(200)배향도에 미치는 영향을 나타낸다. 도 7a의 데이터에 대해서 Ptot=2 mTorr이고 DR=130 Å/분이다. 산소의 양이 작은 경우(FO2=3 %),(200)배향성을 얻기 위한 온도(Ts) 범위는 도 7a에 나타난 것처럼, 산소의 양이 많은 경우(FO2=15 %) 보다 더 낮다. FO2=3 %일 때 100 %에 가까운(200)배향성은 기판 온도가 약 180 ℃일 때 얻어지고, FO2=15 %일 때 100 %에 가까운(200)배향성은 기판 온도가 약 410 ℃일 때 얻어진다.
도 7b는 산소 함량(FO2)이(200)배향도에 미치는 영향을 나타낸다. 도 7b의 데이터에 대하여, Ptot=10 mTorr이고 DR=150 Å/분이다. 도 7b에 나타낸 것처럼, 낮은 Ts(100 ℃)일 때,(200)배향성을 얻기 위한 산소 함량은 Ts가 높은(500 ℃)경우에 비해 더 작다. 산소 함량이 약 5 %일 때 거의 100 %의(200)배향성은 백금 박막을 100 ℃ 기판 온도에서 증착했을 때 얻어진다. 이에 비해서, 산소 함량이 약 13 %일 때, 거의 100 %의(200)배향성은 백금 박막을 500 ℃ 기판 온도에서 증착했을 때 얻어진다.
도 7c는 총 가스 압력(Ptot)의 변화가(200)우선 배향도에 미치는 영향을 나타낸다. 도 7c에 도시한 데이터에 대하여, FO2=6 %, Ts=300 ℃, DR=150 Å/분이다. 도 7c에 도시한 것처럼, 거의 100 %가(200)배향성 조절된 백금 박막을 얻기 위해서는 총 가스 압력을 약 10~12 mTorr의 범위에 있도록 해야 한다.
도 7d는 증착 속도가(200)배향도이 미치는 영향을 나타낸다. 도 7d의 데이터에 대하여, Ptot=10 mTorr, Ts=300 ℃이다. 산소 함량이 낮은 경우(FO2=3 %),(200)우선 배향성을 얻기 위한 증착 속도의 범위는 도 7d에 도시한 것처럼, 산소 함량이 높은 경우(FO2=15 %)인 경우보다 작다. FO2가 3 %일 때 거의 100 %의(200)우선 배향성을 얻기 위해서는 증착 속도가 약 140 Å/분인 반면에, FO2가 15 %일 때 거의 100 %의(200)우선 배향성을 얻기 위해서는 증착 속도가 약 260 Å/분이다.
(200)우선 배향도와 4가지 변수의 관계에 대한 위의 설명으로부터, 아르곤과 산소 가스 증착 분위기에서의 증착 조건에 대한 바람직한 범위는 다음과 같다. 즉, 증착 온도 Ts는 약 100~500 ℃, 산소의 함량 FO2는 약 3~15 %, 총 가스 압력 Ptot는 약 10~12 mTorr, 증착 속도 DR은 약 120~270 Å/분이다.
(111) 우선 배향된 백금 박막의 증착 조건
(111)우선 배향성을 갖는 백금 박막을 증착하기 위한 증착 조건을 찾기 위하여 비슷한 실험을 하였는데, 증착된 백금 박막의(111)우선 배향도는 다음과 같이 정의된다.
f(111)= 100 × [(I(111))/(I(111)+ I(200)+ I(220))] (%), 여기서 I(hkl)은 (hkl) 평면의 X선 회절의 강도를 나타낸다. 바람직한 증착 조건을 정하기 위하여 우선 배향성이(111)인 백금 박막을 증착하는 실험을 하였다.(111)우선 배향된 백금 박막에 대하여, 아르곤과 산소 가스 분위기에서 바람직한 증착 조건은 다음과 같다. 즉, 증착 온도 Ts는 약 100~600 ℃, 산소의 함량 FO2는 약 1~10 %, 총 가스 압력 Ptot는 약 5~7 mTorr, 증착 속도 DR은 약 80~240 Å/분이었다. 이러한 증착 조건을 적용하여, 결함이 없는(111)우선 배향된 백금 박막을 얻을 수 있었다. 기판 온도를 높이면, 더 높은 산소 함량이 필요하게 된다. 또한, Ptot가 너무 낮고 산소 함량이 너무 높으면,(111)우선 배향 조절된 백금 박막에 힐록이 발생하였다. 그리고, Ptot가 너무 높고 산소 함량이 너무 낮으면,(111)우선 배향 조절된 백금 박막에 핀홀이 발생하였다.
(220) 우선 배향된 백금의 증착 조건
(220)우선 배향성을 갖는 백금 박막을 증착하기 위한 증착 조건을 찾기 위하여 비슷한 실험을 하였는데, 증착된 백금 박막의(220)우선 배향도는 다음과 같이 정의된다.
f(220)= 100 × [(I(220))/(I(111)+ I(200)+ I(220))] (%), 여기서 I(hkl)은 (hkl) 평면의 X선 회절의 강도를 나타낸다. 바람직한 증착 조건을 정하기 위하여 우선 배향성이(220)인 백금 박막을 증착하는 실험을 하였다.(220)우선 배향된 백금 박막에 대하여, 아르곤과 산소 가스 분위기에서 바람직한 증착 조건은 다음과 같다. 즉, 증착 온도 Ts는 약 100~500 ℃, 산소의 함량 FO2는 약 15~25 %, 총 가스 압력 Ptot는 약 5~6 mTorr, 증착 속도 DR은 약 100~300 Å/분이었다. 이러한 증착 조건을 적용하여, 결함이 없는(220)우선 배향 조절된 백금 박막을 얻을 수 있었다.(220)우선 배향성 백금 박막은 낮은 압력과 높은 산소 함량에서 얻을 수 있었다. 가스의 압력이 너무 낮으면 힐록이 막에 형성되었다.
여기서 주목할 것은 이들 4 가지 변수값들은 범용적으로 사용될 수 없다는 것이다. 즉, 사용되는 박막 형성 장비가 달라지면 특정 성질을 갖는 박막을 얻기 위해 사용되는 변수값들이 달라진다. 예를 들면, 이들 변수들은 반응기의 크기, 타겟과 기판 사이의 거리와 같은 기하학적 요인이나, 마그네트론 스퍼터링 장비의 경우에는 마그네트론 총의 자기장의 강도와 같은 다른 요인에 의해 달라진다.
우선 배향성이 조절되고 결함이 없는 백금 박막을 얻는 데에는 증착 동안의 이러한 공정 변수들뿐만 아니라 열처리 조건도 중요하다. 증착된 백금 박막에서 대부분의 산소 성분 가스를 제거하기 위해서는 열처리 온도의 범위를 약 450~1000 ℃으로 하는 것이 바람직하다.
실험 결과
실험예 1
SiO2절연층을 실리콘 웨이퍼 위에 형성하였다. 산소 함유 분위기에서 두께가 2000 Å인 백금 박막을 이 절연층 위에 증착하였다.
- 증착 방법 : DC 마그네트론 스퍼터링
- 증착 분위기 : Ar + O2
- 전체 증착 분위기에 대한 산소 분압비 : 10 %
- 기판 온도 : 상온
- 열처리 조건 : 공기 분위기에서 800 ℃, 2 시간
이 실험예 1에서 형성된 백금 박막은 도 8a에 도시한 바와 같이(200)우선 배향성을 가진다.
실험예 2
기판 온도를 300 ℃로 바꾸고 열처리 조건을 700 ℃, 1 시간으로 바꾼 것을 제외하고는 실험예 1과 동일한 조건에서 백금 박막을 증착하였다. 백금 박막의 우선 배향성은 도 8b에 도시한 바와 같이(200)이다.
실험예 3
SiO2절연층을 실리콘 웨이퍼 위에 형성하고, 두께가 2000 Å인 백금 박막을 산소 함유 분위기에서 상기 절연층 위에 형성하였다.
- 증착 방법 : DC 마그네트론 스퍼터링
- 증착 분위기 : Ar + O2
- 전체 증착 분위기에 대한 산소 분압 : 30 %
- 기판 온도 : 600 ℃
- 열처리 조건 : 공기 분위기에서 700 ℃, 1 시간
이러한 조건에서 증착된 백금 박막은 도 8c에 도시한 것처럼,(111)우선 배향성을 가진다.
실험예 4
SiO2절연층을 실리콘 웨이퍼 위에 형성하고, 두께가 2000 Å인 백금 박막을 산소 함유 분위기에서 상기 절연층 위에 형성하였다.
- 증착 방법 : DC 마그네트론 스퍼터링
- 증착 분위기 : Ar + O2
- 전체 증착 분위기에 대한 산소의 분압비 : 15 %
- 기판 온도 : 400 ℃
- 열처리 조건 : 공기 분위기에서 700 ℃, 1 시간
백금 박막은 도 8d에 도시한 것처럼,(111)배향성과(200)배향성이 혼재한다.
실험예 5
SiO2절연층을 실리콘 웨이퍼 위에 형성하고, 두께 2000 Å의 백금 박막을 산소 함유 분위기에서 상기 절연층 위에 증착하였다.
- 증착 방법 : DC 마그네트론 스퍼터링
- 증착 분위기 : Ar + (O2+ N2)
- 전체 증착 분위기에 대한 산소-질소 혼합 가스의 분압비 : 10 %
- 기판 온도 : 300 ℃
- 열처리 조건 : 공기 분위기에서 600 ℃, 1 시간
도 8e에서 보는 것처럼, 백금 박막의 우선 배향성은(200)이다.
실험예 6
기판 온도가 500 ℃인 점을 제외하고는 실험예 5와 동일한 조건에서 실험하였다. 이렇게 해서 얻어진 백금 박막의 우선 배향성은 도 8f에서 보는 것처럼(111)이다.
실험예 7
기판 온도를 상온으로 바꾼 점 이외에는 실험예 5와 동일한 조건에서 실험하였다. 이 실험예의 백금 박막은 도 8g에 나타낸 것처럼,(111)배향성과(200)배향성이 혼재해 있다.
실험예 8
실리콘 웨이퍼 위에 SiO2절연층을 형성하고 이 절연층 위에 2000 Å 두께의 백금 박막을 산소 함유 분위기에서 증착하였다.
- 증착 방법 : DC 마그네트론 스퍼터링
- 증착 분위기 : Ar + O2
- 전체 증착 분위기에 대한 산소 분압비 : 25 %
- 기판 온도 : 200 ℃
- 열처리 조건 : 공기 분위기에서 600 ℃, 1 시간
백금 박막은 도 8h에 나타낸 것처럼,(200)우선 배향성을 갖는다.
도 9a와 도 9b는 종래 기술에 따라 증착된 백금 박막을 각각 10000 배로 확대한 전자 현미경 평면 사진과 50000 배로 확대한 전자 현미경 단면 사진을 보여준다. 여기서, 백금 박막은 티타늄 접착층이 증착된 SiO2기판 위에 아르곤 분위기에서 증착되고 600 ℃에서 약 1 시간 동안 열처리된다. 도 9a에서 관찰할 수 있는 많은 백색 반점들은 종래 기술에 따른 백금 박막의 힐록 또는 돌출부이다. 또한, 도 9b의 단면 사진을 통해 분명하게 볼 수 있는 것처럼, 종래 기술에 따른 백금 박막은 이러한 힐록 때문에 매우 거친 면을 가진다.
도 9c와 도 9d는 본 발명의 실험예 3에 의해 증착된 백금 박막을 각각 50000 배로 확대한 전자 현미경 평면 사진과 단면 사진을 보여준다. 종래 기술에 따른 백금 박막과 비교했을 때 본 발명에 따른 백금 박막은 도 9c에서 보는 것과 같이 힐록이나 다른 결함이 없다는 것을 알 수 있다. 또한, 도 9d의 단면 사진에서 보는 것처럼, 백금 박막의 표면이 평탄하다. 이 예에서는 본 발명에 따른 백금 박막은 힐록이 없고 표면이 평탄하다는 것을 보여준다.
본 발명의 다른 실험예에 의해 형성된 백금 박막 또한 동일한 결과를 나타낸다. 이로써, 본 발명에 따른 백금 박막은 종래 기술에 의한 백금 박막과 비교했을때, 배향성이 조절되고 힐록이나 핀홀 또는 버클링이 생기지 않고 치밀한 구조를 가지고 있음을 알 수 있다. 본 발명에 따른 백금 박막은 전기적 특성도 뛰어나고 저항이 15 μΩ-㎝ 미만이다.
이상 설명한 바와 같이, 본 발명에 따르면, 불활성 가스와 산소 성분을 함유한 전체 가스에 대한 산소 성분의 분압비, 증착 중의 기판 온도, 열처리 조건과 같은 공정 변수 중 최소한 하나를 변화시킴으로써 백금 박막의 우선 배향성을 조절하는 것이 가능하다. 백금 박막의 우선 배향성을 자유롭게 조절할 수 있기 때문에, 백금 박막을 하부 전극으로 사용하는 특정 전자소자에 요구되는 특성을 가지는 백금 박막을 형성하는 것이 가능하게 된다.

Claims (39)

  1. 메모리 소자와 센서 소자에 사용되며 우선 배향성이(111),(200)및/또는(220)으로 조절된 백금 박막을 형성하는 방법에 있어서,
    실리콘 기판을 제공하는 단계와,
    상기 실리콘 기판의 상부면에 절연층을 형성하는 단계와,
    O2, O3, N2O, N2+O2및 이것들의 혼합 가스로 이루어진 군에서 선택된 산소 성분과 불활성 가스가 혼합된 분위기에서 상기 절연층의 상부면에 백금 박막을 증착하여 상기 산소 성분을 함유한 백금 박막을 얻는 백금 박막 증착 단계와,
    상기 산소 성분을 함유한 백금 박막을 백금 산화물의 분해 온도보다 더 높은 450~1000 ℃에서 열처리하여 상기 증착 단계에서 혼입된 가스를 상기 백금 박막으로부터 제거함으로써, 상기 백금 박막은 힐록, 핀홀, 기공과 같은 결함이 없는 미세구조를 가지며 백금 박막의 저항이 15 μΩ-㎝ 미만이 되게 하는 열처리 단계를 포함하는 것을 특징으로 하는 백금 박막 형성방법.
  2. 제1항에서, 상기 백금 박막의 우선 배향성은, 상기 불활성 가스와 산소 성분이 혼합된 전체 가스에 대한 산소 성분의 분압비, 상기 증착 중의 기판 온도, 열처리 조건 중 최소한 하나의 변수에 의해 조절되는 것을 특징으로 하는 백금 박막 형성방법.
  3. 제1항에서, 상기 불활성 가스는 Ar, Ne, Kr 또는 Xe인 것을 특징으로 하는 백금 박막 형성방법.
  4. 제1항에서, 상기 산소 성분의 분압비는 50 % 이하인 것을 특징으로 하는 백금 박막 형성방법.
  5. 제1항에서, 상기 증착 중의 기판 온도는 상온과 700 ℃ 사이에 있는 것을 특징으로 하는 백금 박막 형성방법.
  6. 제1항에서, 다음의 식[여기서, (hkl)은(111),(200),(220), I는 X 선의 회절 강도, ∑I(hkl)=I(111)+I(200)+I(220)임]에 의해 표현되는 백금 박막의 우선 배향도가 80 % 보다 크도록 상기 배향성이 조절되는 것을 특징으로 하는 백금 박막 형성방법.
  7. 제1항에서, 상기 절연층은 SiO2, Si3N4, BPSG, MgO, CaO, CaF2, Al2O3, B2O3, BSG 및 PSG로 구성된 군에서 선택되는 재료에 의해 형성되는 것을 특징으로 하는 백금 박막 형성방법.
  8. 제1항에서, 상기 백금 박막은 DC/RF 스퍼터링법, DC/RF 마그네트론 스퍼터링법, 유기금속 화학기상증착법, 진공 증착법, 레이저 증착법, 부분 이온화 빔 증착법 및 전기 도금법으로 이루어진 군에서 선택되는 방법에 의해 증착되는 것을 특징으로 하는 백금 박막 형성방법.
  9. 우선 배향성이 조절된 백금 박막을 형성하는 방법에 있어서,
    기판을 제공하는 단계와,
    O2, O3, N2O, N2+O2및 이것들의 혼합 가스로 이루어진 군에서 선택된 산소 성분과 불활성 가스가 혼합된 분위기에서 상기 기판에 백금 박막을 증착하여 상기 산소 성분을 함유한 백금 박막을 얻는 백금 박막 증착 단계와,
    상기 산소 성분을 함유한 백금 박막을 백금 산화물의 분해 온도보다 더 높은 450~1000 ℃에서 열처리하여 상기 증착 단계에서 혼입된 가스를 상기 백금 박막으로부터 제거하는 단계를
    포함하는 것을 특징으로 하는 백금 박막 형성방법.
  10. 제9항에서, 상기 백금 박막을 증착하기 전에 상기 기판의 상부표면에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 백금 박막 형성방법.
  11. 제10항에서, 상기 절연층은 SiO2, Si3N4, BPSG, MgO, CaO, CaF2, Al2O3, B2O3,BSG 및 PSG로 이루어진 군에서 선택되는 재료로부터 형성되는 것을 특징으로 하는 백금 박막 형성방법.
  12. 제9항에서, 상기 백금 박막의 우선 배향성은, 상기 불활성 가스와 산소 성분이 혼합된 전체 가스에 대한 산소 성분의 분압비, 상기 증착 중의 기판 온도, 열처리 조건 중 최소한 하나의 변수에 의해 조절되는 것을 특징으로 하는 백금 박막 형성방법.
  13. 제9항에서, 상기 불활성 가스는 Ar, Ne, Kr 또는 Xe인 것을 특징으로 하는 백금 박막 형성방법.
  14. 제9항에서, 상기 전체 가스에 대한 산소의 분압비는 50 % 미만인 것을 특징으로 하는 백금 박막 형성방법.
  15. 제9항에서, 상기 기판의 온도는 상온~700 ℃의 범위에 있는 것을 특징으로 하는 백금 박막 형성방법.
  16. 제9항에서, 다음의 식[여기서, (hkl)은(111),(200),(220), I는 X 선의 회절 강도, ∑I(hkl)=I(111)+I(200)+I(220)임]에 의해 표현되는백금 박막의 우선 배향도가 80 %보다 크도록 상기 우선 배향성이 조절되는 것을 특징으로 하는 백금 박막 형성방법.
  17. 제9항에서, 상기 백금 박막은 열처리 후 저항이 15 μΩ-㎝ 미만인 것을 특징으로 하는 백금 박막 형성방법.
  18. 제9항에서, 상기 백금 박막은 DC/RF 스퍼터링법, DC/RF 마그네트론 스퍼터링법, 유기금속 화학기상증착법, 진공 증착법, 레이저 증착법, 부분 이온화 빔 증착법 및 전기 도금법으로 이루어진 군에서 선택되는 방법에 의해 증착되는 것을 특징으로 하는 백금 박막 형성방법.
  19. 제9항에서, 상기 기판은 실리콘(Si), 게르마늄(Ge) 또는 다이아몬드(C)의 단일성분 반도체; GaAs, InP, SiGe 또는 SiC의 화합물 반도체; SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등의 세라믹 단결정이나 다결정; Au, Ag, Al, Ir, Pt, Cu, Pd, Ru 또는 W의 금속; 및 BSG, PSG, BPSG 또는 Si 등의 비정질/유리질 재료로 이루어진 군에서 선택되는 재료에 의해 형성되는 것을 특징으로 하는 백금 박막 형성방법.
  20. 우선 배향성이(100),(200)및/또는(220)으로 조절된 백금 박막을 하부 전극으로 사용하는 전자 소자를 제조하는 방법에 있어서,
    기판을 제공하는 단계와,
    O2, O3, N2O, N2+O2및 이것들의 혼합 가스로 이루어진 군에서 선택된 산소 성분과 불활성 가스가 혼합된 분위기에서 상기 기판에 백금 박막을 증착하여 상기 산소 성분을 함유한 백금 박막을 얻는 백금 박막 증착 단계와,
    상기 산소 성분을 함유한 백금 박막을 백금 산화물의 분해 온도보다 더 높은 450~1000 ℃에서 열처리하여 상기 증착 단계에서 혼입된 가스를 상기 백금 박막으로부터 제거하는 단계와,
    상기 백금 박막의 최상부면에 고유전성/강유전성 막을 형성하는 단계를
    포함하는 것을 특징으로 하는 전자소자 제조방법
  21. 제20항에서, 상기 백금 박막의 우선 배향성은, 상기 불활성 가스와 산소 성분이 혼합된 전체 가스에 대한 산소 성분의 분압비, 상기 증착 중의 기판 온도, 열처리 조건 중 최소한 하나의 변수에 의해 조절되는 것을 특징으로 하는 전자소자 제조방법
  22. 제20항에서, 상기 백금 박막을 증착하기 전에 상기 기판의 상부면 위에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자소자 제조방법
  23. 제22항에서, 상기 절연층은 SiO2, Si3N4, BPSG, MgO, CaO, CaF2, Al2O3, B2O3, BSG 및 PSG로 이루어진 군에서 선택되는 재료로부터 형성되는 것을 특징으로 하는 전자소자 제조방법
  24. 제20항에서, 상기 불활성 가스는 Ar, Ne, Kr 또는 Xe인 것을 특징으로 하는 전자소자 제조방법
  25. 제20항에서, 상기 전체 가스에 대한 산소의 분압비는 50 % 이하인 것을 특징으로 하는 전자소자 제조방법
  26. 제20항에서, 상기 기판의 온도는 상온~700 ℃의 범위에 있는 것을 특징으로 하는 전자소자 제조방법
  27. 제20항에서, 다음의 식[여기서, (hkl)은(111),(200),(220), I는 X 선의 회절 강도, ∑I(hkl)=I(111)+I(200)+I(220)임]으로 표현되는 백금 박막의 우선 배향도가 80 % 보다 크도록 상기 백금 박막의 우선 배향성이 조절되는 것을 특징으로 하는 전자소자 제조방법
  28. 제20항에서, 상기 백금 박막은 DC/RF 스퍼터링법, DC/RF 마그네트론 스퍼터링법, 유기금속 화학기상증착법, 진공 증착법, 레이저 증착법, 부분 이온화 빔 증착법 및 전기 도금법으로 이루어진 군에서 선택되는 방법에 의해 증착되는 것을 특징으로 하는 전자소자 제조방법
  29. 제20항에서, 상기 기판은 실리콘(Si), 게르마늄(Ge) 또는 다이아몬드(C)의 단일성분 반도체; GaAs, InP, SiGe 또는 SiC의 화합물 반도체; SrTiO3, LaAlO3, Al2O3, KBr, NaCl, ZrO2, Si3N4, TiO2, Ta2O5또는 AlN 등의 세라믹 단결정이나 다결정; Au, Ag, Al, Ir, Pt, Cu, Pd, Ru 또는 W의 금속; 및 BSG, PSG, BPSG 또는 Si의 비정질/유리질 재료로 이루어진 군에서 선택된 재료로 형성되는 것을 특징으로 하는 전자소자 제조방법
  30. 제20항에서, 상기 고유전성/강유전성 막은 페로브스카이트 구조의 산화막{BT(BaTiO3), BST(Ba1-xSrxTiO3), ST(SrTiO3), PT(PbTiO3), PZT(Pb(Zr,Ti)O3, PLT(Pb1-xLaxTiO3), PLZT(x/y/zPb1-xLax)(ZryTiz)1-x/4O3, PMN(PbMg1/3Nb2/3O3), LiNbO3, LiTaO3, KNbO3, K(Ta,Nb)O3, CaTiO3, SrSnO3, NaNbO3, LaAlO3, YAlO3}; 비스무스층상 페로브스카이트 구조의 산화막 {SrBi2Nb2O9, SrBi2Ti2O9, SrBi2Ta2O9, SrBi2(TaxNb1-x)2O9, Bi4Ti3O12}; 텅스텐-브론즈형 구조의 산화막 {Sr1-xBaxNb2O6, (Sr,Ba)0.8RxNa0.4Nb2O6(R;Cr,Zn,Y),(Pb,Ba)Nb2O6, (K,Sr)Nb2O6, (Pb,K)Nb2O6,Pb2KNb5O15, K3Li2Nb5O15, (K,Na)3Li2Nb5O15, K2LiNb5O15}; ReMnO3(여기서, Re는 희토류 원소); BaMF4(여기서 M은 Mn, Co, Mg 또는 Zn); 및 KMgF3로 이루어진 군에서 선택되는 재료로부터 형성되는 것을 특징으로 하는 전자소자 제조방법
  31. 우선 배향성이(100),(200)및/또는(220)으로 조절된 백금 박막을 상부 전극으로 사용하는 전자 소자를 제조하는 방법에 있어서,
    기판을 제공하는 단계와,
    하부 전극을 상기 기판의 상부면에 증착하는 단계와,
    상기 하부 전극의 상부면에 고유전성/강유전성 막을 형성하는 단계와,
    O2, O3, N2O, N2+O2및 이것들의 혼합 가스로 이루어진 군에서 선택된 산소 성분과 불활성 가스가 혼합된 분위기에서 상기 고유전성/강유전성 막의 상부면에 백금 박막 상부 전극을 증착하여 상기 산소 성분을 함유한 백금 박막을 얻는 백금 박막 상부 전극 증착 단계와,
    상기 산소 성분을 함유한 백금 박막을 백금 산화물의 분해 온도보다 더 높은 450~1000 ℃에서 열처리하여 상기 증착 단계에서 혼입된 가스를 상기 백금 박막으로부터 제거하는 단계를
    포함하는 것을 특징으로 하는 전자소자 제조방법
  32. 제31항에서, 상기 백금 박막의 우선 배향성은, 상기 불활성 가스와 산소 성분이 혼합된 전체 가스에 대한 산소 성분의 분압비, 상기 증착 중의 기판 온도, 열처리 조건 중 최소한 하나의 변수에 의해 조절되는 것을 특징으로 하는 전자소자 제조방법
  33. 제31항에서, 상기 하부 전극을 증착하기 전에 상기 기판의 상부 표면에 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자소자 제조방법
  34. 제33항에서, 상기 절연층은 SiO2, Si3N4, BPSG, MgO, CaO, CaF2, Al2O3, B2O3, BSG 및 PSG로 이루어진 군에서 선택되는 재료로부터 형성되는 것을 특징으로 하는 전자소자 제조방법
  35. 제31항에서, 상기 불활성 가스는 Ar, Ne, Kr 또는 Xe인 것을 특징으로 하는 전자소자 제조방법
  36. 제31항에서, 상기 전체 가스에 대한 산소의 분압비는 50 % 이하인 것을 특징으로 하는 전자소자 제조방법
  37. 제31항에서, 상기 기판의 온도는 상온~700 ℃의 범위에 있는 것을 특징으로 하는 전자소자 제조방법
  38. 제31항에서, 다음의 식[여기서, (hkl)은(111),(200),(220), I는 X 선의 회절 강도, ∑I(hkl)=I(111)+I(200)+I(220)임]에 의해 표현되는 백금 박막의 우선 배향도가 80 % 보다 크도록 상기 백금 박막의 우선 배향성이 조절되는 것을 특징으로 하는 전자소자 제조방법
  39. 제31항에서, 상기 백금 박막은 DC/RF 스퍼터링법, DC/RF 마그네트론 스퍼터링법, 유기금속 화학기상증착법, 진공 증착법, 레이저 증착법, 부분 이온화 빔 증착법 및 전기 도금법으로 이루어진 군에서 선택되는 방법에 의해 증착되는 것을 특징으로 하는 전자소자 제조방법.
KR1019980016087A 1997-05-06 1998-05-06 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치 KR100292288B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR19970017209 1997-05-06
KR1019970017211A KR19980069763A (ko) 1997-01-07 1997-05-06 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
KR1019970017209 1997-05-06
KR101997017209 1997-05-06
KR1019970017211 1997-05-06
KR101997017211 1997-05-06

Publications (2)

Publication Number Publication Date
KR19980086779A KR19980086779A (ko) 1998-12-05
KR100292288B1 true KR100292288B1 (ko) 2001-08-07

Family

ID=26632710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016087A KR100292288B1 (ko) 1997-05-06 1998-05-06 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치

Country Status (4)

Country Link
US (1) US6498097B1 (ko)
EP (1) EP0883167A3 (ko)
JP (1) JP2974006B2 (ko)
KR (1) KR100292288B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2745589C1 (ru) * 2020-01-22 2021-03-29 федеральное государственное бюджетно образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
JP3159255B2 (ja) * 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP4422678B2 (ja) * 2002-12-17 2010-02-24 イブル・フォトニクス・インコーポレイテッド 蒸着法を用いた強誘電性単結晶膜構造物の製造方法
US7063984B2 (en) * 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US7616757B2 (en) * 2004-08-30 2009-11-10 Erdman Joseph L Scalable call center telecommunications system
KR100718839B1 (ko) * 2005-08-31 2007-05-16 삼성전자주식회사 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR101557784B1 (ko) * 2008-03-11 2015-10-06 카네기 인스티튜션 오브 워싱턴 순수한 압전 재료들의 새로운 종류
KR20110121890A (ko) * 2010-05-03 2011-11-09 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
US8647723B2 (en) * 2010-10-22 2014-02-11 GM Global Technology Operations LLC Nucleation of ultrathin, continuous, conformal metal films using atomic layer deposition and application as fuel cell catalysts
JP5690207B2 (ja) * 2011-05-11 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
US8574983B2 (en) 2011-05-13 2013-11-05 Intermolecular, Inc. Method for fabricating a DRAM capacitor having increased thermal and chemical stability
JP5333527B2 (ja) * 2011-06-20 2013-11-06 トヨタ自動車株式会社 酸素センサの製造方法
US8633118B2 (en) * 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US9979028B2 (en) 2013-12-13 2018-05-22 GM Global Technology Operations LLC Conformal thin film of precious metal on a support
JP6721856B2 (ja) 2015-08-07 2020-07-15 セイコーエプソン株式会社 圧電素子の製造方法
US10896950B2 (en) * 2017-02-27 2021-01-19 Nxp Usa, Inc. Method and apparatus for a thin film dielectric stack
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US10923286B2 (en) 2018-02-21 2021-02-16 Nxp Usa, Inc. Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device
CN113278935B (zh) * 2021-05-07 2022-12-09 昆明贵研新材料科技有限公司 一种氧化铂电极及其制备方法和用途
CN114752892A (zh) * 2022-03-17 2022-07-15 江苏精瓷智能传感技术研究院有限公司 一种超大晶粒的铂薄膜及其制备方法
CN116926672A (zh) * 2022-04-07 2023-10-24 北京大学 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法
CN115058686B (zh) * 2022-06-17 2024-02-20 广东风华高新科技股份有限公司 一种调控Pt膜层晶体生长取向的制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450551C2 (de) 1974-10-24 1977-01-13 Heraeus Gmbh W C Elektrischer messwiderstand fuer ein widerstandsthermometer und verfahren zu seiner herstellung
DE2507731C3 (de) 1975-02-22 1978-09-07 Deutsche Gold- Und Silber-Scheideanstalt Vormals Roessler, 6000 Frankfurt Meßwiderstand für Widerstandsthermometer und Verfahren zu seiner Herstellung
US4129848A (en) 1975-09-03 1978-12-12 Raytheon Company Platinum film resistor device
US4253931A (en) 1979-11-30 1981-03-03 General Motors Corporation Electrode sputtering process for exhaust gas oxygen sensor
US4375056A (en) 1980-02-29 1983-02-22 Leeds & Northrup Company Thin film resistance thermometer device with a predetermined temperature coefficent of resistance and its method of manufacture
US4396899A (en) 1980-04-16 1983-08-02 Kabushiki Kaisha Kirk Platinum thin film resistance element and production method therefor
US4966865A (en) 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4804438A (en) 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US4952904A (en) 1988-12-23 1990-08-28 Honeywell Inc. Adhesion layer for platinum based sensors
JPH045874A (ja) * 1990-04-21 1992-01-09 Matsushita Electric Ind Co Ltd 強誘電体薄膜およびその製造方法
US5104684A (en) 1990-05-25 1992-04-14 Massachusetts Institute Of Technology Ion beam induced deposition of metals
JPH04259380A (ja) 1991-02-13 1992-09-14 Mitsubishi Materials Corp Ｐｚｔ強誘電体薄膜の結晶配向性制御方法
US5142437A (en) 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
JPH05235416A (ja) 1992-02-21 1993-09-10 Murata Mfg Co Ltd 強誘電体薄膜素子
US5191510A (en) 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JPH06108242A (ja) 1992-09-25 1994-04-19 Minolta Camera Co Ltd 薄膜電極および薄膜製造装置
US5514484A (en) 1992-11-05 1996-05-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film
US5348894A (en) 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JP3412051B2 (ja) 1993-05-14 2003-06-03 日本テキサス・インスツルメンツ株式会社 キャパシタ
US5320978A (en) 1993-07-30 1994-06-14 The United States Of America As Represented By The Secretary Of The Navy Selective area platinum film deposition
US5440173A (en) 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same
US5650362A (en) 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
JPH07263570A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 誘電体装置の製造方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5498569A (en) 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
KR0174594B1 (ko) * 1994-11-26 1999-04-01 이재복 실리콘 웨이퍼상에 백금 박막을 형성하는 방법, 그 방법에 의하여 제조된 실리콘 기판 및 그 기판을 이용한 반도체 소자
KR100207444B1 (ko) * 1995-03-14 1999-07-15 윤종용 반도체 장치의 고유전막/전극 및 그 제조방법
US5650202A (en) 1996-07-18 1997-07-22 The United States Of America As Represented By The Secretary Of The Army Method for forming a platinum coating on non-coductive substrates such as glass
US6054331A (en) * 1997-01-15 2000-04-25 Tong Yang Cement Corporation Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2745589C1 (ru) * 2020-01-22 2021-03-29 федеральное государственное бюджетно образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Also Published As

Publication number Publication date
JP2974006B2 (ja) 1999-11-08
US6498097B1 (en) 2002-12-24
EP0883167A2 (en) 1998-12-09
EP0883167A3 (en) 1999-07-21
JPH10326755A (ja) 1998-12-08
KR19980086779A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100292288B1 (ko) 산소를사용하여우선배향성이조절된백금박막을형성하는방법및장치
US6054331A (en) Apparatus and methods of depositing a platinum film with anti-oxidizing function over a substrate
KR100262909B1 (ko) 질소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는방법 및 그 방법에 의해 형성된 백금 박막을 구비하는 전자소자
JP3159255B2 (ja) 強誘電体容量で用いる電極のスパッタ成長方法
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US5973911A (en) Ferroelectric thin-film capacitor
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
KR100262908B1 (ko) 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
JPH1041486A (ja) 半導体装置の強誘電体膜及びその形成方法
JP3594787B2 (ja) 半導体装置及びその製造方法
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
US6504228B1 (en) Semiconductor device and method for manufacturing the same
JP4778136B2 (ja) 半導体装置およびその製造方法
KR100315885B1 (ko) 전자부품에서사용하기위한유전체박막형성방법
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
KR19980082338A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
Al-Shareef et al. Electrode materials for ferroelectric thin film capacitors and their effect on the electrical properties
KR100326585B1 (ko) 강유전체캐패시터의제조방법
JPH0657411A (ja) 誘電体薄膜の製造方法および装置
KR20010045568A (ko) 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법
KR100288501B1 (ko) 비스무쓰 층상 산화물 강유전체 박막의 제조방법
KR19980069763A (ko) 배향성이 제어되는 백금 박막과 그러한 백금 박막을 구비한 전자 소자의 제조 방법 및 그 방법에 의해 형성된 백금 박막과 백금 박막이 구비된 전자 소자
KR19980031893A (ko) 계면 공학을 이용한 강유전체 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee