KR100326585B1 - 강유전체캐패시터의제조방법 - Google Patents

Abstract

본 발명은 강유전체 캐패시터의 제조방법에 관한 것으로서, 좀더 상세하게는 SiO₂/Si 기판상에 하부 금속전극막, 전도성 산화막, 강유전체막, 전도성 산화막 및 상부 금속전극막을 순차적으로 적층시키는 강유전체 캐패시터의 제조방법에 있어서, 상기 전도성 산화막이 하부 금속전극막을 증착한후 열처리를 하지 않고 상기 전도성 산화막을 증착하여 하부금속전극과 같이 열처리를 하는 공정으로 이루어지는 강유전체 캐패시터의 제조방법에 관한 것이다.

Description

강유전체 캐패시터의 제조방법

본 발명은 강유전체 캐패시터의 제조방법에 관한 것으로, 좀 더 상세하게는 금속전극막을 열처리하지 않고 그 위에 얇은 산화막을 증착하여 열처리조건을 변화시키므로서 금속전극막과 전도성 산화막간의 접촉성 및 강유전체의 물성을 변화시켜 캐패시터의 전기적 특성을 개선하는 방법에 관한 것이다.

강유전체 캐패시터는 전하의 전달을 위해 전도성이 좋은 전극을 필요로 한다. 일반적으로 사용되는 백금 전극은 막 피로현상으로 인한 전기적 특성 저하가 문제가 되고 있고 전도성 산화물 전극은 누설전류가 커서 정보 저장시간이 짧아 기억소자에 적용하기 어려운 실정이었다.

기존의 전극은 금속물질의 경우 주로 Pt 또는 Pt/Ti을 사용하고 있었으나 금속전극과 강유전체 계면에 축적되는 산소공핍(Oxygen vacancy)들로 인한 전기적 특성 저하가 문제였다. 강유전체에서 확산되는 산소공핍들은 계면에 계속 축적되어 분극 반전시 분극값이 급격히 줄어들어 막 피로를 초래한다. 산소 공핍이 계면으로 확산되어 공간전하(charge) 영역을 형성하는 것을 막기 위해서 제시된 RuO₂와 같은 전도성 산화물 전극은 막 피로현상은 개선할 수 있었지만 누설전류가 큰 단점이 문제가 되었고, 그것은 전도성 산화물 전극과 강유전체 계면에 존재하는 결함상태(defect state)들로 인한 전자 장벽값(Barrier height)이 감소되어 누설전류를 증가시키거나 하부전극의 루테늄(Ru) 금속이 PZT(PbZrTiO₃)의 형성시 확산되어 PZT의 결정입자(grain) 경계에서 PbO와 반응하여 전도성 물질인 납-루테늄산염(lead ruthenate(PbRuO_3-x))이 형성되어 강유전체 박막의 전기저항을줄이기 때문인 것으로 인식되어 왔다. 누설전류 이외도 RuO₂전극을 종래의 방식대로 SiO₂상에 증착한 경우 분극값이 금속전극의 경우에 비하여 상대적으로 적은 것도 개선이 요구되어 왔다.

그러한 단점을 개선하기 위해 최근 다층구조 전극막에 대한 연구가 진행중이다. 다층구조 전극의 경우 여러가지 형태가 가능하나 금속전극을 주 전극으로 사용하고 얇은 전도성 산화막을 보조전극으로 사용하여 단지 산화막을 사용하였을시의 단점인 낮은 분극 및 높은 항전계(coercive field) 값을 개선하는 공정을 제시했었다. 그러나, 그러한 공정은 적층되는 순서로 각각의 막마다 열처리를 하였을 경우에 누설전류의 감소가 종래보다 향상되었으나 하부금속 전극과 전도성 산화막의 접촉성이 양호하지 못하여서 하부 금속전극 및 전도성 산화막을 형성시키는 효과를 반감시켰었다.

따라서, 본 발명의 목적은 상기 문제점을 해결하기 위하여 하부 금속전극을 증착한후 열처리를 하지 않고 얇은 전도성 산화막(RuO_2-x, IrO_2-x또는 RuO_2-x)을 금속막 위에 증착시키고 하부금속전극과 같이 열처리를 하므로서 전도성 산화막의 생성조건을 변화시키고 그 위에 생성(nucleation)되는 유전막의 물성의 변화 및 하부 금속전극과 전도성 산화막의 접촉성을 향상시켜 그에 따른 전기적 성질을 개선하는 강유전체 캐패시터의 제조방법을 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 강유전체 캐패시터의 제조방법은 SiO₂/Si 기판상에 하부 금속전극막, 전도성 산화막, 강유전체, 전도성 산호막, 상부금속전극막을 순차적으로 적층시키는 것으로 이루어지는 강유전체 캐패시터의 제조방법에 있어서, 상기 전도성 산화막을 하부 금속전극막이 형성된 후 열처리를 하지않고 그상부에 전도성 산화막을 증착시켜 하부전극과 같이 열처리를 하여 형성시키는 공정으로 구성된다.

이하 본 발명을 첨부한 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.

제 1도는 가)-바)는 본 발명의 강유전체 캐패시터의 제조공정도로서, 도면중 부호 1은 Ti층, 2는 하부금속전극막, 3은 전도성 산화막, 4는 강유전체층, 5는 전도성 산화막, 6은 상부 금속전극막, 7은 SiO₂/Si 기판이다.

본 발명의 방법이 적용되는 구조는 최근 연구중인 전극의 구조를 약간 변경하여 각각이 지니고 있는 장범을 취합하는 형태를 가지고 있으나 전도성 산화막의 증착조건에 따라 그상부에 형성되는 유전물의 결정성과 배양성이 달라 궁극적으로 캐패시터의 전기적 특성이 산화물의 물성에 의해서 결정되는 구조를 택한다. 기본적인 전극구조는 다층구조(mutilayer structure)로 현재의 실리콘(Si) 공정에 큰 어려움 없이 적용할 수 있으며 증착 방법은 스퍼터링(sputtering)을 우선적으로 한다. 제 1도의 가)에서 도시한 바와 같이 SiO₂/Si기판(7) 상부에 하부전극으로 사용되도록한 금속막의 접착을 증진시키도록 티타늄(Ti, 1)을 얇게 스퍼터링으로 증착한다(약 20nm). 이경우 티타늄막의 두께는 그 상부에 증착되는 금속막의 두께에 따라 결정되며 대체로 금속막 두께의 약 10%가 적합하다. 그후 나)도에 도시된 바와같이 직류마그네트론 스퍼터링방법으로 출력 300W, 압력 10mTorr, 기판거리 100mm, 증착온도 200℃의 증착조건으로 두께 200nm로 증착한 후 열처리를 하지 않고 금속막(2)을 증착하며 이때 무엇보다 열처리를 하지 않아야 된다는 것이 중요하다. 하부 금속 전극만(2) 증착 후에는 제 1도의 다)에 보인 바와같이 반응성 스퍼터링(sputtering) 방식 또는 MOCVD법으로 산소가스 분압 약 20% - 40%하에서 약 30-100 nm 두께의 전도성 산화막(3)을 증착한다. 이때, 산화막(3)의 물질로는 RuO_2-x, IrO_2-x및 RhO_2-x(여기서, x는 2 보다 작다)로 구성된 군으로부터 선택되며, 바람직하기로는 RuO₂, IrO₂및 RhO₂등이 선택된다. 또한, 산소가스의 분압은 전동성 산화막의 위에 적층되는 강유전체의 배양성에 큰 영향을 미치지 않으나 상기 범위의 상한인 40%를 초과하게될 경우에 막의 균열이 일어나며 상기 분압이 20%보다 작을 경우에는 전도성 산화막의 조성비에 영향을 미쳐서 원하는 산소공핍을 흡수할 수 있는 전도성 산화막의 조성비를 얻을 수 없으며 약 20%-30%가 적당하다. 그후 550℃에서 30분동안 열처리하지 않은 하부 금속전극과 같이 열처리를 한다. 제 1도의 라)에 도시된 바와같이 유전물질(PZT, 4)을 전도성 산화막위에서 스핀코팅(spining coating)법으로 두께 300nm로 증착하고 650℃에서 1 시간동안 열처리 한 후 제 1도의 마)에 도시된 바와같이 얇은 산화물층(oxide layer)을 상기 전도성 산화막(3)과 같은 방법 및 조건으로 증착하고 바)에 도시된 바와 같이 마지막으로 금속막을 상기 하부전극과 같은 구조로 유사한 조건에서 증착하여 강유전체 캐패시터를 제조한다.

한편, 본 발명은 전극과 강유전체간의 계면에 얇은 산화막(RuO_2-x, IrO_2-x또는 RhO_2-x)을 입혀 강유전체에서 확산되어 오는 산소공핍들을 흡수하여 계면에 선형 유전특성을 나타내는 공간전하(space charge) 영역 형성을 억제하고 금속 전극이 가지고 있는 장점인 누설전류 특성을 유지할 수 있도록 전도성 산화막/금속막 전극구조를 적용한다. 또한, 전극 공정 순서는 금속의 접착성을 증진시키기 위해 접착용으로 티타늄층을 얇게 증착시킨 후 전기전도성이 좋고 누설전류 특성이 우수한 금속전극막을 증착시키고 산소 공핍(oxygen vacancy)흡수용 얇은 전도성 산화막을 증착시킨다. 상기 얇은 산화막 위에 유전물질이 증착, 생성되므로 실질적인 기판 역할을 하는 전도성 산화막이 유전물질의 결정 및 배양성에 영향을 미치고 이에따라 캐패시터의 전기적 특성이 변하기 때문에 전도성 산화물의 증착 및 생성을 조절하여 캐패시터의 전기적 특성을 개선한다. 이러한 접근방식은 SiO₂/Si 기판 대신 MgO^[1]또는 YbCo^[2]와 같은 단결정 기판을 이용하여 금속막의 방향성 성장을 유도하고 그에 따른 유전물질의 특성을 변화시켜 이력특성을 개선하려는 노력과 비슷하나 기판의 변경 대신 계면공학(interfacial engineering)적 측면에서 계면을 제어하는 것이 틀린점이고, 상기 계면공학적 측면에서 우선적으로 고려되는 주요소로는 강유전체의 하부에 형성되는 금속막의 열처리 조건, 전도성 산화막의 증착 및 열처리 조건이다. 하부의 금속전극막의 열처리 조건이 바뀜에 따라 결정입자 크기(grain size) 및 응력(stress)이 변하고 그 위에서 생성되는 전도성 산화막의 특성이 바뀐다. 물론, 그러한 특성변화는 전도성 산화막의 증착조건(O₂, 온도) 열처리 조건(온도, 시간)에 의해서 결정된다. 즉, 전도성 산화막의 생성 및 성장과정이 유전물의 생성 및 성장에 영향을 미치기 때문에 전도성 산화막을 비정질인 SiO₂위에서 생성시키지 않고 금속막 위에서 생성시키며, 금속전극막의 열처리 과정과 그 상부의 산화막 증착시의 조건들을 적절하게 선택하여 강유전체 전기적 특성을 개선한다. 또한 하부 금속전극막을 증착후에 열처리하지 않으면 하부 금속전극을 형성하는 구성성분이 안정적이지 못하게 되며, 상부에 적층되는 전도성 산화막과 하부 금속전극막을 같이 열처리하면 하부 금속전극의 구성성분이 전도성 산화막으로 확산이 일어나서 상기 두막 상호간의 접촉성이 양호해진다.

이하 실시예를 통하여 본 발명의 효과를 좀 더 구체적으로 살펴보지만, 하기예에 본 발명의 범주가 한정되는 것은 아니다.

실시예 1

상기 전도성 산화막을 RuO₂로 하고 금속전극을 백금으로 하여 스퍼터링법으로 실험하였다. 백금 금속전극의 공정조건도 RuO₂산화물 결정 및 배양성에 영향을 줄 수 있으나 우선적으로 한가지 경우에 대하여 고려한다. 하부전극으로 백금을 직류 마그네트론(magnetron) 스퍼터링방법으로 증착하였으며 공정조건은 출력 300W, 압력 10mTorr, 100mm 기판거리에서 증착시 온도(Ts)는 200℃이었고, 두께 200nm로 증착후 열처리는 하지 않았다. 약 200nm의 백금막 위에 RuO₂산화막을 산소가스의 분압이 약 20%인 상태에서 50nm두께로 증착하였다. 증착 후 PZT막을 증착하기 전에 RuO₂의 조성을 안정시키고 루테늄금속을 줄이기 위해서 550℃에서 30분 동안 열처리를 하였다. PZT는 스핀코팅(spin coating)방법을 이용항 약 300nm 두께로 증착하였으며 증착 후 650℃에서 60분 동안 열처리를 하고 그위에 얇은 산화막을 상기 산화막과 같은 조건 및 방법으로 증착하고 상부전극인 백금을 상기 상부전극과 같은 조건 및 방법으로 증착하여 강유전체 캐패시터를 제조하였다.

실시예 2

산소분압 40% 및 백금 금속전극을 증착하지 않은 것을 제외하고는 실시예 1과 동일하게 제조하였다.

실시예 1과 같은 제조된 강유전체 캐패시터에서 얻은 이력곡선(hysteresis loop)특성을 제 2도에, 피로수면을 제 3도에 도시하였다. 우선, 이력곡선의 경우, 제 2도에 도시된 바와 같이 Pt 및 RuO₂전극으로 구성된 캐패시터들에서 얻어진 것들에 비하여 모양이 정방형을 나타내어 잔류분극(Pr)값이 크고 항전계(Ec)가 작은 특성이 관찰되었으며, 또한 제 3도에 도시된 바와 같이 피로특성도 10¹¹횟수까지 분극값이 많이 변하지 않고 유지되었으며, 전류-전압 측정에서 얻어진 누설전류치는 5V 입력전압에서 10^-9A, 단위면적당 누설전류는 4 ×10^-6A/㎠이었다.

또한, 산화막의 생성 및 성장조건에 따른 유전막의 배양성은 X-선 회절 실험으로 측정하여 비교하였는데, 실시예 1에 대한 것을 제 4도에, 실시예 2에 대한 것을 제 5도에 도시하였다.

제 5도에서 Pt층이 없는 RuO₂위에서 생성된 PZT는 (110)면이 주성장면이나 RuO₂/Pt 위에 생성된 PZT는 (100)면 성분이 대부분이고 (110)면은 적은 것을 알 수 있다. 또한, RuO₂생성시 산소의 분압은 PZT막의 배양성에 큰 영향을 미치지 않는 것으로 판명되나 산소의 양이 과다할 시 (40%이상) RuO₂막이 균열되고 그로인하여 PZT막 형성이 어려운 점이 있어 20-30%의 산소 양이 바람직하다.

따라서, 본 발명에 의한 다층구조 전극막 강유전체 캐패시터 제조기술은 종래의 백금전극이 가지고 있었던 막 피로현상을 개선하고 RuO₂전극이 가지고 있었던 누설전류특성을 향상시키며 종래의 RuO₂또는 백금 전극보다 이력특성, 잔류분극(Pr), 금속전극과 전도성 산화막의 접촉성, 항전계(Ec) 및 이력곡선형태가 우수한 효과가 있다.

제 1도의 가) ∼ 바)는 본 발명에 따른 캐패시터의 전도성산화막을 기판상에 막을 증착하는 순서를 나타내는 개략도,

제 2도는 본 발명에 따른 강유전체 캐패시터의 이력곡선의 특성을 나타낸 그래프,

제 3도는 본 발명에 따른 강유전체 캐패시터의 피로(fatigue)수명을 나타낸 그래프,

제 4도는 본 발명에 따른 강유전체 캐패시터의 X-선 회절패턴(patterns)(20% O₂)을 나타낸 그래프,

제 5도는 본 발명에 따른 강유전체 캐패시터의 X-선 회절패턴(40% O₂)을 나타낸 그래프,

제 6도의 a), b)는 본 발명에 따른 투과전자현미경(TEM)으로 얻은 강유전체의 PZT결정입자의 단면 사진.

Claims (4)

1. SiO₂/Si 기판상에 형성된 하부 금속전극막, 전도성 산화막, 강유전체막, 전도성 산화막 및 상부 금속전극막을 순차적으로 적층시키는 강유전체 캐패시터의 제조방법에 있어서,

   상기 전도성 산화막이 하부 금속전극막을 증착한 후 열처리를 하지 않고 상기 전도성 산화막을 증착하여 하부 금속전극과 같이 열처리를 하는 공정으로 이루어지는 것을 특징으로 강유전체 캐패시터의 제조방법.
2. 제 1항에 있어서, 상기 전도성 산화막이 RuO_2-x, IrO_2-x및 RuO_2-x(여기서, x는 2보다 작다)으로 구성된 군으로부터 하나가 선택되어 지는 것을 특징으로 하는 강유전체 캐패시터의 제조방법.
3. 제 1항에 있어서, 상기 전도성 산화막의 형성공정후 산소분위기 20%-40%하에서 540℃-560℃로 25-35분동안 열처리하는 것을 특징으로 하는 강유전체 캐패시터의 제조방법.
4. 제 1항에 있어서, 상기 전도성 산화막의 두께가 30-100nm인 것을 특징으로 하는 강유전체 캐패시터의 제조방법.