KR20060048987A - 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 - Google Patents
강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 Download PDFInfo
- Publication number
- KR20060048987A KR20060048987A KR1020050070076A KR20050070076A KR20060048987A KR 20060048987 A KR20060048987 A KR 20060048987A KR 1020050070076 A KR1020050070076 A KR 1020050070076A KR 20050070076 A KR20050070076 A KR 20050070076A KR 20060048987 A KR20060048987 A KR 20060048987A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- layer
- electrode
- metal
- ferroelectric capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 17
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 17
- 239000000956 alloy Substances 0.000 abstract description 17
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 230000003064 anti-oxidating effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 66
- 239000000463 material Substances 0.000 description 17
- 239000000203 mixture Substances 0.000 description 16
- 239000010409 thin film Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 229910001069 Ti alloy Inorganic materials 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 229910000929 Ru alloy Inorganic materials 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000010970 precious metal Substances 0.000 description 3
- 229910000923 precious metal alloy Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910000575 Ir alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910003077 Ti−O Inorganic materials 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자에 관한 것이다. 강유전체 캐패시터에 있어서, Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층; 상기 제 1전극층 상에 형성된 강유전체층; 및 상기 강유전체층 상에 형성된 제 2전극층;을 포함하는 강유전체 캐패시터를 제공한다. 이에 따라 별도의 산화 방지막 등이 필요 없으며, 내산화성을 향상시킬 수 있고, 단순한 구조를 지니며, 경제적으로 우수한 합금 전극 및 이를 포함하는 강유전체 캐패시터를 제공할 수 있다.
Description
도 1는 종래 기술에 의한 강유전체 캐패시터의 구조를 나타낸 도면이다.
도 2a는 종래 기술에 의한 3차원 강유전체 캐패시터의 구조를 나타낸 도면이며, 도 2b는 도 2a의 캐패시터(C) 부분을 확대해서 나타낸 도면이다.
도 3a 및 도 3b는 본 발명의 실시예에 의한 강유전체 캐패시터를 나타낸 도면이다.
도 4는 Ti-Ir 합금의 조성 및 온도 변화에 따른 상변태도(Phase Transition Diagram)를 나타낸 도면이다.
도 5a 및 도 5b는 Ir 단일 금속층과 Ir5Ti, Ir5Ti2 및 Ir5Ti3 합금 합금막 상에 PZT 박막을 형성시킨 4개의 시편에 대해 XRD로 결정 배향성을 조사하여 나타낸 도면이다.
도 6a 및 도 6b는 Ir 단금속 및 본 발명에 의한 Ir-Ru 합금을 형성시키고, 이를 섭씨 약 600도의 산소 분위기 하에서 열처리 한 뒤의 표면 이미지를 나타낸 도면이다.
도 7a 및 도 7b는 Ir 단금속과 본 발명에 의한 Ir-Ti 합금 전극 상에 강유전성 물질인 PZT를 증착하여 강유전체층을 형성시킨 후, 그 전기적 특성을 측정하여 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11... 하부 구조체 12... 하부 전극
12a... 귀금속 합금 전극층 12b... 귀금속 합금 산화물층
13... 상부 전극 21... 반도체 기판
22a... 제 1불순물 영역 22b... 제 2불순물 영역
23... 채널 영역 24... 게이트 구조체
24a... 게이트 절연층 24b... 게이트 전극층
25... 전도성 플러그 26... 산화 방지막
27a, 27b... 절연층 28a... 접합층
28b... 시드층 31... 하부 전극
32... 강유전체층 33... 상부 전극
본 발명은 강유전체 캐패시터에 관한 것으로, 보다 상세하게는 Ir 또는 Ru과 금속 물질로 형성된 합금으로 강유전체 캐패시터의 하부 전극을 형성시켜 그 특성을 향상시킨 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자에 관한 것 이다.
반도체 산업이 발전하면서 단위 면적 당 높은 밀도를 지니는 메모리 소자가 요구되고 있다. 비휘발성 메모리 소자의 하나인 FRAM(Ferroelectric Random Access Memory : 강유전체 메모리)은 CMOS 공정 중 캐패시터 부분에 강유전 물질을 포함하는 비휘발성 메모리이다.
도 1은 미국 특허 제 6,284,654호에 나타낸 귀금속을 이용한 이중 구조의 전극 구조체를 나타낸 것이다. 도 1을 참조하면, 하부 구조체(11), 하부 전극(12), 강유전체 캐패시터(13) 및 상부 전극을 나타낸 도면이다. 여기서, 하부 전극(12)은 Pt, Ir, Ru, Rh 또는 Pd와 같은 귀금속으로 형성시킨 합금 전극층(12a)과 귀금속 합금 전극 산화층(12b)을 포함하는 이중 구조를 나타내고 있다. 도 1과 같은 귀금속 합금 전극은 그 조성에 따른 구체적인 성질이 나타나 있지 않아 단순한 합금 전극으로 효과를 나타내기 어렵기 때문에 문제가 있다.
강유전체 메모리의 캐패시턴스는 하기 수학식 1에 나타내었다.
여기서, C는 캐패시턴스, ε은 물질 특성인 유전 상수, d는 유전체층의 두께이며, A는 단위 면적을 나타낸다.
수학식 1을 참조하면, 캐패시턴스는 유전체층의 두께에 반비례하고, 유전 상수 및 단위 면적의 크기에 비례하는 것을 알 수 있다. 즉, 캐패시턴스를 높이기 위 해서는 캐패시터의 면적(A)을 늘이거나, 유전율이 높은 재료를 사용하는 것이 바람직하다. 캐패시터의 면적을 늘이기 위해 3차원 구조의 강유전체 캐패시터에 관한 많은 연구가 진행중이다. 일반적인 3차원 강유전체 캐패시터를 포함하는 메모리 소자를 도 2a에 나타내었다.
도 2a를 참조하면, 반도체 기판(21)에 소정의 불순물을 도핑한 제 1불순물 영역(22a) 및 제 2불순물 영역(22b)이 형성되어 있다. 제 1불순물 영역(22a) 및 제 2불순물 영역(22b) 사이에는 채널 영역(23)이 형성되어 있으며, 채널 영역(23) 상에는 게이트 구조체(24)가 형성되어 있다. 게이트 구조체(24)는 게이트 절연층(24a) 및 게이트 전극층(24b)을 포함한다. 이는 트랜지스터 구조를 나타내며, 강유전체 캐패시터(C)는 드레인(drain)으로 불리는 제 2불순물 영역(22b)과 전도성 플러그(25)를 통하여 전기적으로 연결되어 있다.
도 2b는 도 2a에 나타낸 강유전체 캐패시터(C)의 3차원 구조체를 확대하여 나타낸 도면이다. 도 2b를 참조하면, 종래의 일반적인 3차원 강유전체 캐패시터(C)는 전도성 플러그(25)상에 TiAlN 등으로 이루어진 산화 방지층(26)이 형성되며, 그 측부를 둘러싼 절연층(27b)의 홀(hole) 내에 접착층(28a), 하부 전극(12), 강유전체층(13) 및 상부 전극(14)이 순차적으로 형성된 구조를 지니고 있다.
이와 같은 3차원 강유전체 캐패시터(C) 구조의 문제점을 나타내면 다음과 같다.
첫째, 하부 전극(14) 하부의 전도성 플러그(25)의 산화를 방지하기 위한 산화 방지층(26)을 별도로 형성시켜야 한다.
둘째, 3차원 구조의 강유전체 캐패시터의 하부 전극(12)을 형성하는 경우, 강유전체층(13)의 결정성 향상 및 하부 전극(12)의 접착성을 향상시키기 위해 접착층(28a)이 필요하다.
셋째, PZT과 같은 강유전성 물질의 결정성을 향상시키기 위해, 예를 들어 PbTiO3와 같은 시드층(seed layer)(28b)을 형성시켜야 한다. 이와 같이 특성 기능을 위해 추가되는 층에 의해 강유전체 캐패시터 자체의 두께가 두꺼워지므로 구조적으로 3차원 캐패시터를 형성시키기 어렵게 된다.
넷째, Ir이나 Ru 등의 귀금속 물질을 하부 전극(12)으로 사용하게 되므로 제조 비용 자체가 크게 상승하는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여, 별도의 산화 방지층이 필요 없으므로 소자의 두께를 감소시킬 수 있어, 그 구조가 간단한 합금 전극을 제공하는 것을 목적으로 한다. 또한, 누설 전류 특성이 감소되며, 낮은 비저항과 안정된 분극 값을 지님으로써 안정된 전기적 특성을 나타내는 합금 전극 및 강유전체 캐패시터를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
강유전체 캐패시터에 있어서,
Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성 된 제 1전극층;
상기 제 1전극층 상에 형성된 강유전체층; 및
상기 강유전체층 상에 형성된 제 2전극층;을 포함하는 강유전체 캐패시터를 제공한다.
본 발명에 있어서, 상기 강유전체층은 Pb-Zr-Ti, Sr-Bi-Ta, Bi-La-Ti 또는 Ba-Sr-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 강유전체층은 Pb-Zr-Ti를 포함하여 형성되며, 상기 제 2금속은 Pb, Zr 또는 Ti 중 어느 하나인 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1전극층은 Ir-Ti 또는 Ru-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1전극층은 Ir3Ti의 화학식을 지닌 화합물을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제 2금속은 Ti이며, 상기 제 1전극은 IrTiOx 또는 RuTiOx 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1전극층은 IryTi1 -y를 포함하며, 상기 y는 0.50 내지 0.97 범위인 것을 특징으로 한다.
또한, 본 발명에서는 강유전성 메모리 소자에 있어서,
하부 구조체;
상기 하부 구조체 상에 형성되며, Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층;
상기 제 1전극층 상에 형성된 강유전체층; 및
상기 강유전체층 상에 형성된 제 2전극층;을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 구조체는,
반도체 기판;
상기 반도체 기판에 형성된 제 1불순물 영역과 제 2불순물 영역;
상기 제 1불순물 영역과 제 2불순물 영역 사이의 상기 반도체 기판 상에 형성된 게이트 구조체; 및
상기 제 2불순물 영역 및 상기 하부 전극을 전기적으로 연결하며 형성된 전도성 플러그;를 포함하는 강유전체 메모리 소자를 제공한다.
또한, 본 발명에서는 강유전체 캐패시터의 제조 방법에 있어서,
Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층을 형성하는 단계;
상기 제 1전극층 상에 강유전체층을 형성하는 단계; 및
상기 강유전체층 상에 제 2전극층을 형성하는 단계;를 포함하는 강유전체 캐패시터의 제조 방법을 제공한다.
이하, 도면을 참조하여 본 발명에 의한 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자의 제조 방법에 대해 보다 상세하게 설명하고자 한다.
도 3a는 본 발명의 실시예에 의한 강유전체 캐패시터를 나타낸 도면이다. 도 3a를 참조하면, 본 발명에 의한 강유전체 캐패시터는 하부 전극(31), 강유전체층 (32) 및 상부 전극(33)을 포함한다. 본 발명에서는 하부 전극(31)을 Ir 또는 Ru 중 적어도 어느 하나의 제 1금속 물질과 다른 제 2의 금속 성분을 부가하여 합금 전극으로 형성한 것이다. 이때, 제 2의 금속 물질은 Pb, Zr 또는 Ti 중 적어도 어느 한 물질이 될 수 있다. 예를 들어, 하부 전극은 Ir-Ti 합금으로 형성되며, 여기서 Ti는 0.03 < Ti < 50 at%의 범위를 지닌 것이 바람직하다. 구체적인 화학식으로 Ir3Ti 합금으로 형성될 수 있다. 그리고, 하부 전극(31) 표면에는 산화에 의한 산화층이 더 형성될 수 있다. 예를 들어, Ir-Ti 또는 Ru-Ti 합금의 하부 전극(31) 표면에는 산화에 의한 IrTiOx 또는 RuTiOx 산화층이 형성된다.
강유전체층(32)은 PZT 등의 강유전성 물질이 포함되며, 일반적으로 강유전체 캐패시터에 강유전성 물질로 사용되는 것이면 제한이 없다. 구체적으로 Pb-Zr-Ti(PZT, PbZrTiO3), Sr-Bi-Ta(SBT, SrBiTa2O9), Bi-La-Ti(BLT, (BiLa)4Ti3O12) 또는 Ba-Sr-Ti(BST, BaSrTiO3) 등이 사용될 수 있다. 그리고, 상부 전극(33)은 하부 전극(33)과 동일한 물질을 사용할 수 있으며, 기타 일반적으로 사용하는 귀금속 등의 전도성 물질을 사용할 수 있다.
도 3b는 본 발명의 실시예에 의한 강유전체 캐패시터의 3차원 구조를 나타낸 도면이다. 이는 상술한 도 2a 및 도 2b에 나타낸 종래의 3차원 강유전체 캐패시터와 대응되는 것이다. 도 3b를 참조하면, 전도성 플러그(25) 상에 Ir 또는 Ru를 포함하는 합금 전극으로 하부 전극(31)으로 형성시키고, 그 상부에 강유전체층(32) 및 상부 전극(33)이 순차적으로 형성되어 있다. 도 3b를 도 2a 및 도 2b의 종래 기 술에 의한 강유전체 캐패시터와 비교하면, 산화 방지막, 접착층 및 강유전체층을 위한 시드층이 필요 없는 것을 알 수 있다. 물론, 산화 방지막, 접착층 및 강유전체층을 위한 시드층을 더 부가하여 형성시킬 수 있다. 이때의 하부 전극(31), 강유전체층(32) 및 상부 전극(33)은 상술한 도 3b의 설명에서 나타낸 물질을 그대로 사용할 수 있다.
도 3b에 나타낸 본 발명의 실시예에 의한 강유전체 캐패시터 구조를 도 2a의 캐패티서(C)에 사용하게 되면, 강유전체 메모리 소자로 응용 가능하다. 구체적으로 도 2a 및 도 3b를 참조하면, 반도체 기판(21)에 소정의 불순물을 도핑한 제 1불순물 영역(22a) 및 제 2불순물 영역(22b)이 형성되어 있다. 그리고, 제 1불순물 영역(22a) 및 제 2불순물 영역(22b) 사이에는 채널 영역(23)이 형성되어 있으며, 채널 영역(23) 상에는 게이트 구조체(24)가 형성되어 있다. 게이트 구조체(24)는 게이트 절연층(24a) 및 게이트 전극층(24b)을 포함한다. 이와 같은 구조는 강유전체 메모리 소자에 있어서, 기본적인 하부 구조체 구조이며, 드레인(drain)으로 불리는 제 2불순물 영역(22b)과 연결된 전도성 플러그(25) 상부에 도 3b에 나타낸 강유전체 캐패시터를 형성시키면 강유전체 메모리 소자로 사용할 수 있다. 반도체 기판(21)은 통상적으로 쓰이는 Si 등을 사용한다. 그리고, 게이트 절연층(24a)로는 SiO2, Ta2O5 등의 산화막이나 기타 절연물질을 이용할 수 있다. 그리고, 게이트 전극층(24b)으로는 Al, Pt 또는 W와 같은 전도성 물질을 사용한다. 절연층(27a)으로는 SiO2 등의 절연 물질을 사용한다.
본 발명의 실시예에 의한 강유전체 캐패시터는 스퍼터링(sputtering) 등의 물리 기상 성장법(physical vapor deposition :PVD), 화학 기상 성장법(chemical vapor deposition : CVD) 또는 원자핵 증착법(atomic layer deposition : ALD)에 의해 형성시킬 수 있다. 예를 들어 하부 전극(31)을 구성하는 Ir 또는 Ru 중 어느 하나의 물질과 Pb, Zr 또는 Ti 중 적어도 어느 하나의 같은 물질의 타겟을 스퍼터링 장치에 장착하여 스퍼터링을 실시하여 하부 전극(31)을 형성 가능하다. 이때, 각 물질들의 개별 타겟(single target)을 챔버 내에 장착하여 코스퍼터링(co-sputtering) 공정을 실시하거나, 합금 타겟 형태로 공정을 실시할 수 있다. 그리고 산화막 형태의 하부 전극(31)을 형성하는 경우 산소 분위기 하에서 실시한다.
강유전체층(32)을 형성하는 경우에는 종래에 일반적으로 알려진 공정을 사용하여 진행할 수 있으며, 예를 들어 미국 특허 제 6,337,216호 또는 제 6,605,835호에 개시된 강유전체 메모리 소자의 제조 공정을 응용할 수 있다.
이하, 본 발명의 실시예에 의한 강유전체 캐패시터의 하부 전극(31)의 특성에 대해 상세히 살펴보고자 한다.
표 1은 하부 전극 Ir-Ti 합금으로 형성시킨 경우, Ti 조성에 따른 하부 전극의 전기 전도도(비저항값)을 측정하여 정리한 것이다.
| As-Depo | 섭씨 550도(O2) | 섭씨 600도(O2) | |
| Ir(100%, A) | 14.2(μΩ㎝) | 13.5 | 13.6 |
| Ir0.93Ti0.07(B) | 80.1 | 81.5 | 48.7 |
| Ir0.85Ti0.15(C) | 95.9 | 95.7 | 60.7 |
| Ir0.76Ti0.24(D) | 135.7 | 70.1 | 46.3 |
| Ir0.62Ti0.38(E) | 184 | 95 | 57 |
| Ir0.53Ti0.47(F) | 206 | 298 | 303 |
표 1에는 Ir-Ti 합금에서 Ti 조성(at% : atomic percent)을 0(A 조성), 7(B 조성), 15(C 조성), 24(D 조성), 38(E 조성) 및 47(F 조성) at%로 변화시키면서 형성한 경우, 초기 증착 상태에서의 비저항 값과 섭씨 약 550도와 600도의 산소 분위기 하에서 약 30분간 열처리한 뒤의 비저항 값이 나타나있다.
표 1을 참조하면, Ti의 조성을 달리하여 형성한 Ir-Ti 합금에 대해 고온의 산소 분위기에서 열처리한 뒤의 비저항 값은 비교적 안정적인 분포를 나타내는 것을 알 수 있다. 특히, B, C, D 및 E 시편 범위 내인 경우 매우 우수한 상태의 비저항 값의 분포를 나타내었다. 본 발명자는 이와 같은 비저항 값이 안정적인 분포를 나타내는 Ti의 조성 범위가 0.03 < Ti < 50 at%인 경우, 강유전체 캐패시터의 하부 전극으로 우수한 특성을 나타내는 것을 확인할 수 있었다. 특히, E 시편(at% 76:24, Ir3Ti)인 경우를 살펴보면 산소 분위기 하의 열처리 온도가 섭씨 약 550도 및 600도인 경우 as-depo 상태에 비해 매우 낮은 비저항 값을 나타내는 것을 알 수 있다. 이는 산소 분위기 하에서 고온 열처리를 실시하면, Ir-Ti 표면에 극박의 자연 산화막을 형성시켜 Ir-Ti 내부의 산화를 억제시킴으로써 낮은 비저항 값을 지니게 되는 것으로 사료된다. 그러나, F 시편의 경우, 열처리에 의해 오히려 비저항 값이 증가하였으며, 이는 고온 산화 과정에서 산소가 Ir-Ti 표면 내부로 침투하여 오히려 비저항 값이 증가하는 것으로 판단된다.
B, C, D 및 E 시편의 경우 고온공정에서의 비저항 값이 감소함에 의해서 강유전체의 캐패시터로서의 우수한 특성을 나타낼 수 있는 것으로 사료된다. 즉, 본 발명의 실시예에 의한 강유전체 메모리 소자의 형성시 하부 전극이 고온 산화 과정에서 안정된 전극 특성을 나타냄에 의해, 도 2b와 같은 종래 기술에서 일반적으로 사용되는 산화 방지막(26)의 필요성을 줄일 수 있다. B, C, D 및 E 시편의 경우, 고온 산화 공정에 의해 Ir-Ru 합금 전극 표면에 Ir-Ti-O와 같은 산화막이 형성된 경우에도 우수한 특성을 나타내는 것으로, 임의로 Ir-Ti-O 산화막을 형성시켜도 동일한 효과를 나타낼 수 있다.
도 4는 Ti-Ir 합금의 조성 및 온도 변화에 따른 상변태도(Phase Transition Diagram)를 나타낸 것이다. 표 1의 A, B, C, D, E 시편들이 해당하는 조성 영역에 대해 화살표로 표시를 하였다. B 내지 E 시편이 존재하는 특히, Ir3Ti의 중간 화합물 조성이 높은 비율로 분포한다. Ir3Ti에 대해 XRD(X-ray Deffraction : X 선 회절) 등에 의해 분석을 해보면, 그 결정 구조(cubic) 및 격자 상수(3.84Å)가 강유전성 물질인 PZT와 유사한 것을 알 수 있다. 따라서, 그 상부에 PZT와 같은 강유전성 물질을 형성시키는 경우, 결정 성장을 용이하게 유도 할 수 있으며, 격자 불일치에 의한 격자 결함을 최소화시킬 수 있다. B 내지 D 시편들은 상온에서 Ti의 조성이 0 내지 42 at%의 상들의 범위에 존재하는 것을 알 수 있다.
다음으로, Ir-Ti 합금 전극 상에 형성시킨 강유전체층, 예를 들어 PZT층을 형성시키는 경우 그 결정 배향성에 대해 설명한다.
도 5a는 Ir 단금속과 Ir5Ti, Ir5Ti2 및 Ir5Ti3 합금 합금막 상에 강유전층으로 PZT 박막을 형성시킨 4개의 시편에 대해 XRD로 결정 배향성을 조사하여 그 결과를 그래프로 나타낸 것이다.
도 5a를 참조하면, (100), (110) 및 (111)의 결정 방향을 지닌 PZT 박막의 형성 피크(peak)가 각 시편에서 나타나는 것을 알 수 있다. 특히, (111) 결정 방향성은 Ir 단금속(single metal) 상에 형성시킨 PZT 박막 시편에서는 상대적으로 낮으며, Ir-Ti의 합금 박막에서는 높게 나타나는 것을 알 수 있다.
도 5b는 PZT 안정상의 결정 방향인 (111)피크의 상대적인 강도를 계산하여 그래프로 나타낸 것이다.
도 5b를 참조하면, Ir 단금속 상에 형성된 PZT 막의 (111) 결정 방향의 강도가 겨우 43%로 상대적인 (111) 결정 배향성이 가장 낮은 것을 알 수 있다. 이에 비해 Ir5Ti, Ir5Ti2 및 Ir5Ti3 합금 전극 상에 PZT 막을 형성시킨 경우 모두 Ir 단금속 상에 형성시킨 PZT 막보다 (111) 방향의 결정 배향성이 높다.
PZT 박막에서는 (111)이 안정화된 상(phase)을 나타내며, 따라서, Ir-Ti 합금 박막 상에서 PZT를 형성시키는 경우 격자 결함을 줄일 수 있음을 알 수 있다.
다음으로, Ir 단금속 및 Ir-Ru 합금의 표면 거칠기(surface roughness) 특성을 살펴보고자 한다. 도 6a 및 도 6b는 각각 열처리를 실시하기 전 및 실시한 후의 AFM(atomic force microscope) 이미지를 나타낸 것이다.
도 6a의 좌측 이미지는 Ar 가스 분위기 하에서 DC 스퍼터링 공정으로 Ir 타겟을 이용하여 Si 기판 상에 Ir 박막을 약 100nm 두께로 형성시킨 것이다. 이때의 표면 거칠기는 약 4.8Å(RMS : root mean square)이었다. 도 6a의 우측 이미지는 Ar 가스 분위기 하에서 DC 스퍼터링 공정으로 Ir 타겟 및 Ti 타겟을 이용하여 Si 기판 상에 Ir0 .76Ti0 .24 박막을 약 100nm 두께로 형성시킨 것이다. 이때의 표면 거칠기는 약 5.0Å(RMS : root mean square)이었다.
도 6b의 좌측 이미지는 100nm 두께의 Ir 단금속 박막에 대해 섭씨 약 600도에서 30분 동안 열처리를 실시한 시편의 AFM 이미지로서, 표면 거칠기가 약 130Å로 크게 증가한 것을 알 수 있다. 도 6b의 우측 이미지는 100nm 두께의 Ir0 .76Ti0 .24 박막에 대해 섭씨 약 600도에서 30분 동안 열처리를 실시한 시편의 AFM 이미지로서, 표면 거칠기가 약 27Å로 Ir 단금속 박막에 비해 표면 거칠기의 증가가 작은 것을 알 수 있다.
도 6b에 나타난 바와 같이 Ir 단금속의 경우 산소 분위기 하에서 열처리를 하게 되면, 그 표면 산화 등에 의해 결정립 상이 돌출하고 결정들의 크기가 매우 불규칙적으로 형성되기 때문에 표면 거칠기가 증가된 것으로 사료된다. 반면, Ir-Ti 합금의 경우 그 결정립의 크기가 고온 열처리 후에도 변화가 작고, 결정립은 미세한 크기를 지니며, 상대적으로 균일한 크기로 분포하는 것으로 사료된다. 이 같이 표면 거칠기가 작은 박막 상에 강유전체 물질의 증착하는 경우, 결정 성장에 유리하다. 강유전체 물질의 경우에도 평탄한 구조 위에서 성장시키는 것이 바람직하며, 만일 거친 표면에서 성장시키는 경우에는 강유전체층의 표면 거칠기도 증가하며, 누설 전류(leakage current)가 증가하는 문제점이 발생 될 수 있다.
도 7a 및 도 7b는 Ir 단금속과 Ir-Ti 합금 전극 상에 강유전성 물질인 PZT를 증착하여 강유전체층을 형성시킨 후, 그 전기적 특성을 측정하여 나타낸 그래프이다. 여기서, 세로축은 인가 전압(voltage)을 나타내며, 가로축은 분극 값(polarization : μC/cm2)을 나타낸다.
도 7a는 100nm의 Ir 단금속 상에 PZT를 섭씨 530도에서 약 120nm 두께로 증착하고, 그 상부에 Pt 전극을 약 100nm 두께로 증착한 시편에 대해 관한 것이다. 도 7a를 참조하면, 3V의 인가 시 잔류 분극 값은 약 73μC/cm2 로 높은 값을 나타내고 있다. V 값이 3 또는 -3V 영역에서 그래프의 단부가 날카롭지 못하고 무딘 상태이다. 이는 통상적으로 탈분극(depolarization)과 누설 전류 특성을 나타내는 것으로 알려져 있다. 항전압(coercive voltage : Vc)은 약 -0.72이며, +Vc값은 0.87로 그래프가 전체적으로 +전압 영역으로 치우쳐져 있는 것을 알 수 있다. 결과적으로 Ir단금속을 하부 전극으로 사용한 경우, PZT 박막은 안정된 특성을 나타내지 못하는 것을 알 수 있다.
도 7b는 100nm의 Ir0 .76Ti0 .24 합금 박막 상에 PZT를 섭씨 530도에서 약 120nm 두께로 증착하고, 그 상부에 Pt 전극을 약 100nm 두께로 증착한 시편에 대해 관한 것이다. 도 7b를 참조하면, V 값이 3 또는 -3V 영역에서 그래프의 단부가 날카롭게 이어진 것을 알 수 있다. 그리고, 잔류 분극 값이 77μC/cm2으로 높으며, 누설 전류 특성이 나타나지 않고, 항전압 Vc도 -Vc=-0.8, +Vc=0.83으로 안정적인 것을 알 수 있다. 결과적으로, Ir0 .76Ti0 .24 합금 박막 상에 PZT를 형성시킨 경우, PZT 박막의 안정적인 특성이 나타나는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면, 다음과 같은 효과가 있다.
첫째, 종래 전도성 플러그와 하부 전극 사이에 사용되던 별도의 접착층을 형성시킬 필요가 없어 전체적인 소자의 두께를 감소시킬 수 있는 간단한 구조에 전기적 특성이 우수한 하부 전극을 제공할 수 있다.
둘째, Ir 또는 Ru 중 적어도 어느 하나의 금속과 Pd, Zr 또는 Ti 중 적어도 어느 하나의 금속으로 강유전체 캐패시터의 하부 전극을 형성시키는 경우, 그 상부에 자연적으로 형성시키므로, 별도의 산화물 전극을 형성시키는 공정이 필요 없고 전극 내부로의 산소의 확산을 방지할 수 있다.
셋째, 감소된 표면 거칠기를 지닌 하부 전극을 제공할 수 있으며, 그 상부에 형성되는 강유전체층의 결정 성장이 용이하여 제조 시 유리하고, 큰 잔류 분극 값과, 낮은 누설 전류를 지니는 등 전기적 특성이 향상된 강유전체 메모리 소자를 제 공할 수 있다.
Claims (22)
- 강유전체 캐패시터에 있어서,Ir 또는 Ru 중 적어도 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층;상기 제 1전극층 상에 형성된 강유전체층; 및상기 강유전체층 상에 형성된 제 2전극층;을 포함하는 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 강유전체층은 Pb-Zr-Ti, Sr-Bi-Ta, Bi-La-Ti 또는 Ba-Sr-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 강유전체층은 Pb-Zr-Ti를 포함하여 형성되며, 상기 제 2금속은 Pb, Zr 또는 Ti 중 어느 하나인 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 제 1전극층은 Ir-Ti 또는 Ru-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 제 1전극층은 Ir3Ti의 화학식을 지닌 화합물을 포함하는 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 제 2금속은 Ti이며, 상기 제 1전극은 IrTiOx 또는 RuTiOx 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 1항에 있어서,상기 제 1전극층은 IryTi1 -y를 포함하며, 상기 y는 0.50 내지 0.97 범위인 것을 특징으로 하는 강유전체 캐피시터.
- 강유전성 메모리 소자에 있어서,하부 구조체;상기 하부 구조체 상에 형성되며, Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층;상기 제 1전극층 상에 형성된 강유전체층; 및상기 강유전체층 상에 형성된 제 2전극층;을 포함하는 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 하부 구조체는,반도체 기판;상기 반도체 기판에 형성된 제 1불순물 영역과 제 2불순물 영역;상기 제 1불순물 영역과 제 2불순물 영역 사이의 상기 반도체 기판 상에 형성된 게이트 구조체; 및상기 제 2불순물 영역 및 상기 하부 전극을 전기적으로 연결하며 형성된 전도성 플러그;를 포함하는 것을 특징으로 하는 강유전체 메모리 소자.
- 제 8항에 있어서,상기 강유전체층은 Pb-Zr-Ti, Sr-Bi-Ta, Bi-La-Ti 또는 Ba-Sr-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 강유전체층은 Pb-Zr-Ti를 포함하여 형성되며, 상기 제 2금속은 Pb, Zr 또는 Ti 중 어느 하나인 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 제 1전극층은 Ir-Ti 또는 Ru-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 제 1전극층은 Ir3Ti의 화학식을 지닌 화합물을 포함하는 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 제 2금속은 Ti이며, 상기 제 1전극은 IrTiOx 또는 RuTiOx 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터.
- 제 8항에 있어서,상기 제 1전극층은 IryTi1 -y를 포함하며, 상기 y는 0.50 내지 0.97 범위인 것을 특징으로 하는 강유전체 캐피시터.
- 강유전체 캐패시터의 제조 방법에 있어서,Ir 또는 Ru 중 어느 하나인 제 1금속 및 제 2금속을 포함하는 화합물로 형성된 제 1전극층을 형성하는 단계;상기 제 1전극층 상에 강유전체층을 형성하는 단계; 및상기 강유전체층 상에 제 2전극층을 형성하는 단계;를 포함하는 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 강유전체층은 Pb-Zr-Ti, Sr-Bi-Ta, Bi-La-Ti 또는 Ba-Sr-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 강유전체층은 Pb-Zr-Ti를 포함하여 형성되며, 상기 제 2금속은 Pb, Zr 또는 Ti 중 어느 하나인 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 제 1전극층은 Ir-Ti 또는 Ru-Ti 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 제 1전극층은 Ir3Ti의 화학식을 지닌 화합물을 포함하는 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 제 2금속은 Ti이며, 상기 제 1전극은 IrTiOx 또는 RuTiOx 중 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 강유전체 캐패시터 제조 방법.
- 제 16항에 있어서,상기 제 1전극층은 IryTi1 -y를 포함하며, 상기 y는 0.50 내지 0.97 범위인 것을 특징으로 하는 강유전체 캐피시터 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20040061793 | 2004-08-05 | ||
| KR1020040061793 | 2004-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060048987A true KR20060048987A (ko) | 2006-05-18 |
| KR100707201B1 KR100707201B1 (ko) | 2007-04-13 |
Family
ID=36080775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050070076A KR100707201B1 (ko) | 2004-08-05 | 2005-07-30 | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7598095B2 (ko) |
| EP (1) | EP1624479A3 (ko) |
| JP (1) | JP2006049916A (ko) |
| KR (1) | KR100707201B1 (ko) |
| CN (1) | CN1738052A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035193B2 (en) | 2008-04-18 | 2011-10-11 | Hynix Semiconductor Inc. | Method of fabricating capacitor in semiconductor device |
| KR20170105604A (ko) * | 2015-02-17 | 2017-09-19 | 마이크론 테크놀로지, 인크 | 메모리 셀 |
| US11393978B2 (en) | 2015-07-24 | 2022-07-19 | Micron Technology, Inc. | Array of cross point memory cells |
| US11600691B2 (en) | 2017-01-12 | 2023-03-07 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US11935574B2 (en) | 2019-07-10 | 2024-03-19 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4637733B2 (ja) * | 2005-11-30 | 2011-02-23 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| KR100833080B1 (ko) * | 2006-12-27 | 2008-05-27 | 동부일렉트로닉스 주식회사 | 자기 메모리 장치 및 그 제조방법 |
| DE102008015270A1 (de) * | 2008-03-20 | 2009-10-15 | Qimonda Ag | Herstellungsverfahren einer leitfähigen Schicht für eine integrierte Schaltung |
| JP5615590B2 (ja) * | 2009-07-16 | 2014-10-29 | 日本碍子株式会社 | 結晶配向セラミックスの製造方法 |
| JP5615591B2 (ja) * | 2009-07-16 | 2014-10-29 | 日本碍子株式会社 | 結晶粒子の製造方法及び結晶配向セラミックスの製造方法 |
| US8518791B2 (en) * | 2011-08-12 | 2013-08-27 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors |
| US8552515B2 (en) | 2011-08-12 | 2013-10-08 | Cypress Semiconductor Corporation | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps |
| US9337210B2 (en) | 2013-08-12 | 2016-05-10 | Micron Technology, Inc. | Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors |
| US9472560B2 (en) | 2014-06-16 | 2016-10-18 | Micron Technology, Inc. | Memory cell and an array of memory cells |
| US9159829B1 (en) | 2014-10-07 | 2015-10-13 | Micron Technology, Inc. | Recessed transistors containing ferroelectric material |
| US9853211B2 (en) | 2015-07-24 | 2017-12-26 | Micron Technology, Inc. | Array of cross point memory cells individually comprising a select device and a programmable device |
| US11158642B2 (en) * | 2017-02-09 | 2021-10-26 | Texas Instruments Incorporated | Capacitor comprising a bismuth metal oxide-based lead titanate thin film |
| CN109509833B (zh) * | 2017-09-15 | 2023-02-03 | 旺宏电子股份有限公司 | 半导体装置及其制造方法 |
| US20200212055A1 (en) * | 2018-12-28 | 2020-07-02 | Intel Corporation | Integration scheme for ferroelectric memory with a deep trench structure |
| US11398570B2 (en) | 2019-04-08 | 2022-07-26 | Kepler Computing Inc. | Doped polar layers and semiconductor device incorporating same |
| KR20210078232A (ko) * | 2019-12-18 | 2021-06-28 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이를 포함한 비휘발성 메모리 장치 |
| TWI744784B (zh) * | 2020-02-03 | 2021-11-01 | 財團法人工業技術研究院 | 鐵電記憶體及其製造方法 |
| WO2022110218A1 (zh) * | 2020-11-30 | 2022-06-02 | 华为技术有限公司 | 一种铁电存储器及电子设备 |
| EP4170063A1 (de) * | 2021-10-19 | 2023-04-26 | Technische Universität Berlin | Methode zur herstellung aktiver und stabiler titanbasierter mischoxidkatalysatoren mit optimierter edelmetallverteilung durch oberflächenkonforme atomlagenabscheidung |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861286A (ja) * | 1981-10-08 | 1983-04-12 | Tdk Corp | 電解用電極およびその製造方法 |
| JP3412051B2 (ja) | 1993-05-14 | 2003-06-03 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
| US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| US6075264A (en) * | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| JP4322347B2 (ja) * | 1999-03-15 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| US6190963B1 (en) * | 1999-05-21 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same |
| JP3914681B2 (ja) * | 2000-03-08 | 2007-05-16 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| US6409792B1 (en) * | 2000-11-06 | 2002-06-25 | Rmi Titanium Company | Process for melting and casting ruthenium-containing or iridium-containing titanium alloys |
| KR100389032B1 (ko) * | 2000-11-21 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 제조 방법 |
| US6368910B1 (en) * | 2000-11-24 | 2002-04-09 | Winbond Electronics Corp. | Method of fabricating ruthenium-based contact plug for memory devices |
| KR100406536B1 (ko) * | 2001-03-28 | 2003-11-20 | 주식회사 하이닉스반도체 | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 |
| KR100389033B1 (ko) * | 2001-04-11 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리소자 및 그 제조방법 |
| US6885570B2 (en) * | 2001-11-09 | 2005-04-26 | Interuniversitair Microelektronica Centrum vzw (IMEC vzw) | Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug |
| KR100440072B1 (ko) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| US6528386B1 (en) * | 2001-12-20 | 2003-03-04 | Texas Instruments Incorporated | Protection of tungsten alignment mark for FeRAM processing |
| KR100524935B1 (ko) * | 2002-11-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
-
2005
- 2005-07-28 EP EP05254742A patent/EP1624479A3/en not_active Withdrawn
- 2005-07-30 KR KR1020050070076A patent/KR100707201B1/ko not_active IP Right Cessation
- 2005-08-01 US US11/193,415 patent/US7598095B2/en active Active
- 2005-08-05 JP JP2005227776A patent/JP2006049916A/ja not_active Withdrawn
- 2005-08-05 CN CNA2005100897446A patent/CN1738052A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035193B2 (en) | 2008-04-18 | 2011-10-11 | Hynix Semiconductor Inc. | Method of fabricating capacitor in semiconductor device |
| KR20170105604A (ko) * | 2015-02-17 | 2017-09-19 | 마이크론 테크놀로지, 인크 | 메모리 셀 |
| KR20200027573A (ko) * | 2015-02-17 | 2020-03-12 | 마이크론 테크놀로지, 인크 | 메모리 셀 |
| KR20210022151A (ko) * | 2015-02-17 | 2021-03-02 | 마이크론 테크놀로지, 인크 | 메모리 셀 |
| US11393978B2 (en) | 2015-07-24 | 2022-07-19 | Micron Technology, Inc. | Array of cross point memory cells |
| US11600691B2 (en) | 2017-01-12 | 2023-03-07 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US11935574B2 (en) | 2019-07-10 | 2024-03-19 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
Also Published As
| Publication number | Publication date |
|---|---|
| US7598095B2 (en) | 2009-10-06 |
| JP2006049916A (ja) | 2006-02-16 |
| CN1738052A (zh) | 2006-02-22 |
| US20060027847A1 (en) | 2006-02-09 |
| EP1624479A2 (en) | 2006-02-08 |
| EP1624479A3 (en) | 2008-07-16 |
| KR100707201B1 (ko) | 2007-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100707201B1 (ko) | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 | |
| KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
| Ezhilvalavan et al. | Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs | |
| US5665628A (en) | Method of forming conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes | |
| US5622893A (en) | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| US5554564A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| US6610549B1 (en) | Amorphous barrier layer in a ferroelectric memory cell | |
| KR100373079B1 (ko) | 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법 | |
| KR100355585B1 (ko) | 박막커패시터 | |
| US6285048B1 (en) | Barium strontium titanate integrated circuit capacitors and process for making the same | |
| US6340621B1 (en) | Thin film capacitor and method of manufacture | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| KR20050076895A (ko) | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 | |
| US20080019075A1 (en) | Dielectric capacitor | |
| KR100601959B1 (ko) | Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 | |
| US6720096B1 (en) | Dielectric element | |
| US6312567B1 (en) | Method of forming a (200)-oriented platinum layer | |
| KR20010045968A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| Vedula et al. | New electrode-barrier structures for high density ferroelectric memories | |
| Srivastava et al. | LaNiO3 as contact material for (Ba, Sr) TiO3 dielectric thin films | |
| KR20010039395A (ko) | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 | |
| Furuya et al. | Improvement of Hydrogen Degradation in Pt/SrBi2Ta2-xNbxO9/Pt Capacitor | |
| JPH08250660A (ja) | キャパシタンス素子、及びキャパシタンス素子製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |