KR100440072B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100440072B1
KR100440072B1 KR10-2001-0077848A KR20010077848A KR100440072B1 KR 100440072 B1 KR100440072 B1 KR 100440072B1 KR 20010077848 A KR20010077848 A KR 20010077848A KR 100440072 B1 KR100440072 B1 KR 100440072B1
Authority
KR
South Korea
Prior art keywords
film
forming
diffusion barrier
rutin
halogen substituted
Prior art date
Application number
KR10-2001-0077848A
Other languages
English (en)
Other versions
KR20030047372A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0077848A priority Critical patent/KR100440072B1/ko
Priority to US10/315,425 priority patent/US6818522B2/en
Priority to CNB021518610A priority patent/CN1215549C/zh
Publication of KR20030047372A publication Critical patent/KR20030047372A/ko
Application granted granted Critical
Publication of KR100440072B1 publication Critical patent/KR100440072B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, MIM 구조의 캐패시터 형성공정시 고유전율의 유전체막을 적용하되, 후속 열처리공정으로 소자의 특성 열화를 방지하기 위하여, 캐패시터용 콘택플러그 상에 확산방지막을 RuTiN/RuTiO 의 단일 적층구조 또는 다층 적층구조를 갖는 비정질 형태로 형성하고 상기 확산방지막을 조밀화시키며 산소를 충진시킨 다음, 하부전극, 유전체막 및 상부전극을 형성함으로써 반도체소자의 고집적화를 가능하게 하게 하고 그에 따른 소자의 특성 열화를 방지하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 엠.아이.엠 ( metal-insulator-metal, MIM ) 구조를 가지며 고유전율의 유전체막을 사용하는 경우 캐패시터의 하부전극으로 루테늄 ( Ru )을 사용할 때 소자의 특성 열화를 최소화시킬 수 있는 확산방지막을 형성하는 기술에 관한 것이다.
현재 루테늄막의 증착 공정시 반응가스로 산소가스를 사용하고 있다.
산소가스의 경우 원료물질인 Tris ( 2,4-octanedionato ) 루테늄의 분자구조를 깨뜨려서 루테늄 증착을 용이하게 하는 역할을 한다.
그러나, 높은 온도에서 사용하는 경우 루테늄막 내에 산소 및 탄소가 포함되는 문제를 갖는다.
특히, 상기 루테늄막 내의 산소는 후속공정으로 형성되는 유전체막인 탄탈륨산화막 증착후 후속 열처리공정을 실시할 때 확산방지막으로 사용되는 TiN 막을 산화시켜 산화막을 형성함으로써 캐패시터의 작동을 어렵게 하고, 루테늄막으로 형성되는 하부전극이 리프트-오프 ( lift-off ) 될 수 있는 문제점이 있다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 화학적으로 결합이 강하고 산소의 빠른 확산경로가 없는 비정질의 미세구조를 가지며 전기적으로 저항이 낮은 확산방지막을 제조함으로써 후속 고온 공정에서 소자의 특성 열화를 방지할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 캐패시터용 콘택플러그, 폴리실리콘막
13 : 확산방지막, RuTiO/RuTiN 15 : 제1루테늄막, 하부전극
17 : 유전체막 19 : 제2루테늄막 또는 TiN, 상부전극
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,(a) 캐패시터용 콘택플러그 상부에 RuTiN막 또는 RuTiN/RuTiO적층막을 포함하는 확산방지막을 형성하는 단계;(b) 상기 확산방지막을 O2분위기에서 급속열처리하는 단계; 및
(c) 상기 확산방지막 상부에 하부전극, 유전막 및 상부전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 한다.상기의 공정을 포함하는 본 발명은 상기 RuTiN/RuTiO적층막을 포함하는 확산방지막은 복수개의 RuTiN/RuTiO적층막이 적층된 적층구조를 더 포함하는 것과,상기 O2분위기에서 급속열처리하는 단계는 이온화된 기체를 이용하여 상기 확산방지막의 표면을 조밀하게 하는 단계를 더 포함하는 것과,상기 RuTiN막을 포함하는 확산방지막을 형성하는 단계는 100∼900℃의 온도에서 CVD 방법을 이용하여 상기 RuTiN막을 200∼1000Å의 두께로 형성하는 공정인 것과,상기 RuTiN막은 Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, N을 1∼160atom parts 포함하는 것과,상기 RuTiN막은 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, N을 6∼67atom parts 포함하는 것과,상기 RuTiN/RuTiO적층막을 포함하는 확산방지막을 형성하는 단계는 100∼900℃의 온도에서 CVD 방법을 이용하여 상기 RuTiO막을 200∼1000Å 두께로 형성하는 공정인 것과,상기 RuTiN/RuTiO적층막 중 RuTiO막은 Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, O를 1∼100atom parts 포함하는 것과,상기 RuTiN/RuTiO적층막 중 RuTiO막은 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, O를 6∼67atom parts 포함하는 것을 특징으로 한다.또한, 상기 확산방지막을 형성하는 단계는 퍼지 (purge) 공정을 더 포함하되, 상기 퍼지 공정은 퍼지 기체로서 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 이용하는 것과,상기 확산방지막을 형성하는 단계는 Ru의 선구물질로 RuX2또는 RuX3중에서 선택된 어느 하나를 사용하는 것과 (단, X는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates),상기 Ru의 선구물질은 bis(ethylcyclopentadienyl) ruthenium, tris(2,4-octane dionato) ruthenium 또는 tris(6-methyl-2,4-heptanedionato) ruthenium인 것과,상기 확산방지막을 형성하는 단계는 Ti의 선구물질로 TiY4또는 TiY2중에서 선택된 어느 하나를 사용하는 것과 (단, Y는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates),상기 Ti 선구물질은 Ti(Cl)4또는 tetra isopropoxide titanium인 것과,상기 확산방지막을 형성하는 단계는 O2, NH3, H2O, H2O2, ROH, RCOOH, C2-C10diol 또는 이들의 혼합기체를 반응기체로 사용하는 것과 (단, R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy 또는 할로겐이 치환된 C6-C12aryl임),상기 (b) 단계의 급속열처리하는 단계는 O2분위기, Ar 및 O2혼합가스 분위기 또는 N2및 O2혼합가스 분위기에서 수행되는 것과,상기 급속열처리하는 단계는 (i) 이온화된 O2, 이온화된 Ar, 이온화된 Ar 및 O2, 이온화된 N2또는 이온화된 N2및 O2를 이용하여 상기 확산방지막을 때려 주고 열처리한 후, O2이온을 사용하여 균일한 산화층을 형성하는 공정, (ii) NH3가스 분위기, NH3플라즈마 분위기 또는 NH3/O2플라즈마 분위기에서 상기 확산방지막을 열처리한 후, O2이온을 사용하여 상기 확산방지막 표면에 균일한 산화층을 형성하는 공정, (iii) UV-O3로 열처리하여 표면층을 형성하는 공정 또는 이들 공정의 조합으로 수행하는 것과,상기 급속열처리하는 단계는 100∼650℃ 온도에서 1∼5분 동안 수행되는 것과,상기 유전막은 Ta2O5막, BST막, PZT막, SBT막, BLT막 및 이들의 조합으로 이루어지는 군에서 선택된 어느 하나인 것을 특징으로 한다.한편, 본 발명의 원리는 고온 및 산소분위기에 대하여 내성을 가지는 확산방지막을 형성하여 후속 고온 열처리공정에 의한 소자의 특성 열화를 방지하는 것으로서, 확산방지막을 보다 상세하게 설명하면 다음과 같다.확산방지막은 산소의 확산을 막을 수 있어야 하며 산화에 대한 저항력이 있어야 한다. 산소의 확산을 고온에서 방지하기 위해서는 확산방지막의 미세구조가 비정질이어야 하며, 이 비정질의 미세구조는 고온에서도 결정화가 진행되지 않아야 된다. 왜냐하면 결정화로 인하여 산소의 빠른 확산경로인 결정입계가 발생되기 때문이다. 또한, 확산방지막은 산화를 방지하기 위하여 각각의 구성 물질들이 강한 화학적 결합을 이루도록 해야 하고, 산소와의 반응 후에도 전도성이 유지되어야 한다.이를 위해 본 발명에서는 기지(matrix)로서 준귀금속인 Ru에 산소 또는 질소를 첨가하고, 내열금속으로서 소량의 Ti을 첨가하여 확산방지막을 형성함으로써, 산소 또는 질소에 의한 강한 화학적 결합으로 비정질의 미세구조를 이루고, 내열금속인 Ti에 의해 고온까지 비정질의 미세구조가 유지될 수 있을 뿐만 아니라, 준귀금속인 Ru의 사용으로 인해 산소와의 반응 후에도 전도성 산화막이 형성되어 전기적인 특성 저하가 방지된다.본 발명에 따른 RuTiN막 및 RuTiO막이 형성되는 반응을 설명하면 다음과 같다.본 발명에서는 Ru의 선구물질로서 RuX2을 사용하고, Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 NH3를 사용하여 제 1 식 및 제 2 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiN막을 형성한다.RuX2---(NH3)---> Ru + 2HX(↑) ------------ 제 1 식TiY4---(NH3)---> TiN + 2HY(↑) ------------ 제 2 식반응기체인 NH3는 상기 반응식에 따라 Ru의 선구물질 및 Ti의 선구물질과 반응하여 Ru 및 TiN을 형성함으로써 Ru 및 TiN이 불규칙적으로 증착된 RuTiN막이 형성되도록 하고, 휘발성이 강한 반응생성물인 HX 및 HY를 만들어 진공으로 쉽게 제거되도록 한다.그리고, Ru의 선구물질로서 RuX2를 사용하고 Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 O2를 사용하여 제 3 식 및 제 4 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiO막을 형성한다.RuX2---(O2)---> RuOx+ 2XO2(↑) ------------ 제 3 식TiY4---(O2)---> TiOx+ 4YO2(↑) ------------ 제 4 식반응기체인 O2는 상기 반응식에 따라 Ru의 선구물질 및 Ti의 선구물질과 반응하여 RuOx및 TiOx을 형성함으로써 RuOx및 TiOx이 불규칙적으로 증착된 RuTiO막이 형성되도록 하고, 휘발성이 강한 반응생성물인 XO2및YO2를 만들어 진공으로 쉽게 제거되도록 한다.또한, 본 발명에서는 Ru의 선구물질 및 Ti의 선구물질을 달리하여 하기와 같이 RuTiN막 및 RuTiO막을 형성할 수 있다.Ru의 선구물질로서 RuX3을 사용하고, Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 NH3를 사용하여 제 5 식 및 제 6 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiN막을 형성한다.RuX3---(NH3)---> Ru + 3HX(↑) ------------ 제 5 식TiY4---(NH3)---> TiN + HY(↑) ------------ 제 6 식반응기체인 NH3는 상기 반응식에 따라 Ru의 선구물질 및 Ti의 선구물질과 반응하여 Ru 및 TiN을 형성함으로써 Ru 및 TiN이 불규칙적으로 증착된 RuTiN막이 형성되도록 하고, 휘발성이 강한 반응생성물인 HX 및 HY를 만들어 진공으로 쉽게 제거되도록 한다.그리고, Ru의 선구물질로서 RuX3를 사용하고 Ti의 선구물질로서 TiY2를 사용하며, 반응기체로서 O2를 사용하여 제 7 식 및 제 8 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiO막을 형성한다.RuX3---(O2)---> RuOx+ 3XO2(↑) ------------ 제 7 식TiY2---(O2)---> TiOx+ 2YO2(↑) ------------ 제 8 식반응기체인 O2는 상기 반응식에 따라 Ru의 선구물질 및 Ti의 선구물질과 반응하여 RuOx및 TiOx을 형성함으로써 RuOx및 TiOx이 불규칙적으로 증착된 RuTiO막이 형성되도록 하고, 휘발성이 강한 반응생성물인 XO2및 YO2를 만들어 진공으로 쉽게 제거되도록 한다.이때, 상기 확산방지막은 RuTiN막, RuTiN/RuTiO적층막 또는 복수개의 RuTiN/RuTiO적층막이 적층된 적층구조로 형성될 수 있다.이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하면 다음과 같다.도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 폴리실리콘으로 형성되는 콘택플러그 상부에 확산방지막이 형성되고, 확산방지막 상부에 하부전극, 유전막 및 상부전극의 순서로 형태와 관계없이 적층된 것을 도시한 것이다.먼저, 도 1a를 참조하면 콘택플러그(11) 상부에 확산방지막(13)을 형성한다. 이때, 확산방지막(13)은 RuTiN막, RuTiN/RuTiO적층막 또는 복수개의 RuTiN/ RuTiO적층막이 적층된 적층구조를 포함하며, 막 형성 후에는 표면을 조밀하게 하거나 산소를 충진시키는 것이 바람직하다.확산방지막(13)에서 상기 RuTiN막은 100∼900℃의 온도에서 CVD 방법으로 200∼1000Å의 두께로 형성한 것으로, Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, N을 1∼160atom parts 포함하고, 바람직하게는 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, N을 6∼67atom parts 포함한다.그 형성방법을 상세히 살펴보면, 상기 RuTiN막은 Ru의 선구물질로서 RuX2를 사용하고, Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 NH3를 사용함으로써, 상기 제 1 식 및 제 2 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 형성된다.이때, 반응기체인 NH3는 Ru의 선구물질 및 Ti의 선구물질과 반응하여 Ru 및 TiN을 생성함으로써, Ru 및 TiN이 불규칙적으로 증착된 RuTiN막이 형성되도록 하고, 휘발성이 강한 반응생성물인 HX 및 HY를 만들어 진공으로 쉽게 제거되도록 한다.확산방지막(13)에서 상기 RuTiO막은 100∼900℃의 온도에서 CVD 방법으로 200∼1000Å의 두께로 형성한 것으로, Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, O를 1∼100atom parts 포함하고, 바람직하게는 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, O를 6∼67atom parts 포함한다.그 형성방법을 상세히 살펴보면, Ru의 선구물질로서 RuX2를 사용하고, Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 O2를 사용하여, 상기 제 3 식 및 제 4 식에서의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiO막이 형성된다.이때, 반응기체인 O2는 Ru의 선구물질 및 Ti의 선구물질과 반응하여 RuOx및 TiOx을 생성함으로써, RuOx및 TiOx이 불규칙적으로 증착된 RuTiO막이 형성되도록 하고, 휘발성이 강한 반응생성물인 XO2및 YO2를 만들어 진공으로 쉽게 제거되도록 한다.상기 Ru의 선구물질인 RuX2에서, X는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates 등이다. 구체적인 예로서, bis(ethylcyclopentadienyl) ruthenium, tris(2,4-octanedionato) ruthenium 또는 tris(6-methyl-2,4-heptanedionato) ruthenium를 들 수 있다.또한, 상기 Ti의 선구물질인 TiY4에서, Y는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates 등이다. 구체적인 예로서, Ti(Cl)4또는 tetra isopropoxide titanium를 들 수 있다.확산방지막(13)의 증착공정시 사용되는 반응기체로는 상기한 O2및 NH3이외에도, H2O, H2O2, ROH, RCOOH, C2-C10diol 또는 이들의 조합에 의한 혼합기체 등을 사용할 수 있다.상기 R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy 또는 할로겐이 치환된 C6-C12aryl 등이다.확산방지막(13)의 증착공정시에는 퍼지 공정이 수반되는데, 이때 사용되는 퍼지 기체로는 N2, He, Ne, Ar, H2또는 이들의 조합에 의한 혼합기체를 사용한다.상기 RuTiN막 또는 상기 RuTiO막의 표면을 조밀하게 하거나 산소를 충진시키는 방법은 다음과 같다.먼저, 상기 RuTiN막 또는 RuTiO막 표면에 산소를 충진하는 방법은 다음과 같다.a) O2분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 RuTiN막 또는 RuTiO막을 급속열처리하는 방법;b) Ar 및 O2혼합가스 분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 Ar 및 O2의 양을 변화시키면서 RuTiN막 또는 RuTiO막을 급속열처리하는 방법;c) N2및 O2혼합가스 분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 N2및 O2의 양을 변화시키면서 RuTiN막 또는 RuTiO막을 급속열처리하는 방법; 또는d) 상기의 방법들을 조합한 방법이 있다.또한, 상기 RuTiN막 또는 RuTiO막 표면을 조밀하게 함과 동시에 산소를 충진시키는 방법은 다음과 같다.a) O2를 이온화시켜 RuTiN막 또는 RuTiO막을 때려 주어 막질을 조밀하게 만들고, 100∼650℃ 온도에서 1∼5분 동안 열처리한 다음, O2이온을 사용하여 균일한 산화층을 형성하는 방법;b) Ar을 이온화시켜 RuTiN막 또는 RuTiO막을 때려 주어 막질을 조밀하게 만들고, 100∼650℃ 온도에서 1∼5분 동안 열처리한 다음, O2이온을 사용하여 균일한 산화층을 형성하는 방법;c) Ar 및 O2를 이온화시켜 RuTiN막 또는 RuTiO막을 때려 주어 막질을 조밀하게 만들고, 100∼650℃ 온도에서 1∼5분 동안 열처리한 다음, O2이온을 사용하여 균일한 산화층을 형성하는 방법;d) N2를 이온화시켜 RuTiN막 또는 RuTiO막을 때려 주어 막질을 조밀하게 만들고, 100∼650℃ 온도에서 1∼5분 동안 열처리한 다음, O2을 사용하여 균일한 산화층을 형성하는 방법;e) N2및 O2를 이온화시켜 RuTiN막 또는 RuTiO막을 때려 주어 막질을 조밀하게 만들고, 100∼650℃ 온도에서 1∼5분 동안 동안 RuTiN막 또는 RuTiO막을 열처리한 다음, O2이온을 사용하여 균일한 산화층을 형성하는 방법;f) NH3가스 분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 RuTiN막 또는 RuTiO막을 열처리한 다음 O2이온을 사용하여 균일한 산화층을 형성하는 방법;g) NH3플라즈마 분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 RuTiN막 또는 RuTiO막을 열처리한 다음 O2이온을 사용하여 균일한 산화층을 형성하는 방법;h) NH3/O2플라즈마 분위기에서, 100∼650℃ 온도에서, 1∼5분 동안 RuTiN막 또는 RuTiO막을 열처리한 다음 O2이온을 사용하여 균일한 산화층을 형성하는 방법;i) UV-O3로 100∼650℃ 온도에서 1∼5분 동안 RuTiN막 또는 RuTiO막을 열처리하는 방법; 또는j) 상기의 방법들을 조합한 방법이 있다.도 1b를 참조하면, 확산방지막(13) 상부에 Ru막을 증착시켜 하부전극(15)을 형성한다.도 1c를 참조하면, 하부전극(15) 상부에 고유전율을 갖는 유전막(17)을 형성한다. 이때, 유전막(17)은 Ta2O5막, BST막, PZT막, SBT막, BLT막 또는 이들의 조합으로 이루어지는 것으로 형성한다.도 1d를 참조하면, 유전막(17) 상부에 TiN막 또는 Ru막을 증착시켜 상부전극(19)을 형성한다.본 발명의 다른 실시예는 Ru의 선구물질로서 RuX3을 사용하고, Ti의 선구물질로서 TiY4를 사용하며, 반응기체로서 NH3를 사용하여 상기 제 5 식 및 제 6 식의 반응에 따라 100∼900℃로 가열된 기판 표면에 RuTiN막을 형성하는 것이다.이때 반응기체인 NH3는 Ru의 선구물질 및 Ti의 선구물질과 반응하여 Ru 및 TiN을 생성함으로써, Ru 및 TiN이 불규칙적으로 증착된 RuTiN막이 형성되도록 하고, 휘발성이 강한 반응생성물인 HX 및 HY를 만들어 진공으로 쉽게 제거되도록 한다.상기 Ru의 선구물질인 RuX3에 있어서, X는 전술한 바와 같다.또한 본 발명의 또 다른 실시예는 Ru의 선구물질로서 RuX3을 사용하고 Ti의 선구물질로서 TiY2를 사용하며, 반응기체로서 O2를 사용하여 상기 제 7 식 및 제 8 식에서와 같은 반응으로 100∼900℃ 온도의 기판 표면에 RuTiO막을 형성하는 것이다.이때 반응기체인 O2는 Ru의 선구물질 및 Ti의 선구물질과 반응하여 RuOx및 TiOx을 만듦으로써, RuOx및 TiOx이 불규칙적으로 증착된 RuTiO막이 형성되도록 하고, 이때 휘발성이 강한 반응생성물인 XO2및 YO2를 만들어 진공으로 쉽게 제거되도록 한다.상기 Ti의 선구물질인 TiY2에 있어서, Y는 전술한 바와 같다.
이상에서 설명한 바와 같이 본 발명에서는 고유전율을 갖는 유전막의 증착 및 열처리 공정시 산소의 확산을 효과적으로 차단할 수 있어 소자의 특성 열화를 방지하고, 그로 인하여 DRAM 및 FeRAM의 특성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (19)

  1. (a) 캐패시터용 콘택플러그 상부에 RuTiN막 또는 RuTiN/RuTiO적층막을 포함하는 확산방지막을 형성하는 단계;
    (b) 상기 확산방지막을 O2분위기에서 급속열처리하는 단계; 및
    (c) 상기 확산방지막 상부에 하부전극, 유전막 및 상부전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 RuTiN/RuTiO적층막을 포함하는 확산방지막은 복수개의 RuTiN/RuTiO적층막이 적층된 적층구조를 더 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 O2분위기에서 급속열처리하는 단계는 이온화된 기체를 이용하여 상기 확산방지막의 표면을 조밀하게 하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 RuTiN막을 포함하는 확산방지막을 형성하는 단계는 100∼900℃의 온도에서 CVD 방법을 이용하여 상기 RuTiN막을 200∼1000Å의 두께로 형성하는 공정인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    상기 RuTiN막은 Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, N을 1∼160atom parts 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 제 5 항에 있어서,
    상기 RuTiN막은 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, N을 6∼67atom parts 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  7. 제 1 항에 있어서,
    상기 RuTiN/RuTiO적층막을 포함하는 확산방지막을 형성하는 단계는 100∼900℃의 온도에서 CVD 방법을 이용하여 상기 RuTiO막을 200∼1000Å 두께로 형성하는 공정인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 제 1 항에 있어서,
    상기 RuTiN/RuTiO적층막 중 RuTiO막은 Ru 100atom parts에 대하여 Ti을 11∼100atom parts 포함하고, O를 1∼100atom parts 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  9. 제 8 항에 있어서,
    상기 RuTiN/RuTiO적층막 중 RuTiO막은 Ru 100atom parts에 대하여 Ti을 11∼67atom parts 포함하고, O를 6∼67atom parts 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  10. 제 1 항에 있어서,
    상기 확산방지막을 형성하는 단계는 퍼지 (purge) 공정을 더 포함하되, 상기 퍼지 공정은 퍼지 기체로서 N2, He, Ne, Ar, H2또는 이들의 혼합기체를 이용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  11. 제 1 항에 있어서,
    상기 확산방지막을 형성하는 단계는 Ru의 선구물질로 RuX2또는 RuX3중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법 (단, X는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates).
  12. 제 11 항에 있어서,
    상기 Ru의 선구물질은 bis(ethylcyclopentadienyl) ruthenium, tris(2,4-octane dionato) ruthenium 또는 tris(6-methyl-2,4-heptanedionato) ruthenium인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  13. 제 1 항에 있어서,
    상기 확산방지막을 형성하는 단계는 Ti의 선구물질로 TiY4또는 TiY2중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법 (단, Y는 H, F, Cl, Br, I, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, C1-C8alkylcyclopentadienyl, cyclopentadienyl, β-diketonates, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy, 할로겐이 치환된 C6-C12aryl, 할로겐이 치환된 C1-C8alkylcyclopentadienyl, 할로겐이 치환된 cyclopentadienyl 또는 할로겐이 치환된 β-diketonates).
  14. 제 13 항에 있어서,
    상기 Ti 선구물질은 Ti(Cl)4또는 tetra isopropoxide titanium인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  15. 제 1 항에 있어서,
    상기 확산방지막을 형성하는 단계는 O2, NH3, H2O, H2O2, ROH, RCOOH, C2-C10diol 또는 이들의 혼합기체를 반응기체로 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법 (단, R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, 할로겐이 치환된 C1-C10alkyl, 할로겐이 치환된 C2-C10alkenyl, 할로겐이 치환된 C1-C8alkoxy 또는 할로겐이 치환된 C6-C12aryl임).
  16. 제 1 항에 있어서,
    상기 (b) 단계의 급속열처리하는 단계는 O2분위기, Ar 및 O2혼합가스 분위기 또는 N2및 O2혼합가스 분위기에서 수행되는 것을 특징으로 반도체소자의 캐패시터 형성방법.
  17. 제 3 항에 있어서,
    상기 급속열처리하는 단계는 (i) 이온화된 O2, 이온화된 Ar, 이온화된 Ar 및 O2, 이온화된 N2또는 이온화된 N2및 O2를 이용하여 상기 확산방지막을 때려 주고 열처리한 후, O2이온을 사용하여 균일한 산화층을 형성하는 공정, (ii) NH3가스 분위기, NH3플라즈마 분위기 또는 NH3/O2플라즈마 분위기에서 상기 확산방지막을 열처리한 후, O2이온을 사용하여 상기 확산방지막 표면에 균일한 산화층을 형성하는 공정, (iii) UV-O3로 열처리하여 표면층을 형성하는 공정 또는 이들 공정의 조합으로 수행하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 급속열처리하는 단계는 100∼650℃ 온도에서 1∼5분 동안 수행되는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  19. 제 1 항에 있어서,
    상기 유전막은 Ta2O5막, BST막, PZT막, SBT막, BLT막 및 이들의 조합으로 이루어지는 군에서 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR10-2001-0077848A 2001-12-10 2001-12-10 반도체소자의 캐패시터 형성방법 KR100440072B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0077848A KR100440072B1 (ko) 2001-12-10 2001-12-10 반도체소자의 캐패시터 형성방법
US10/315,425 US6818522B2 (en) 2001-12-10 2002-12-10 Method for forming capacitor of semiconductor device with RuTiN and RuTiO diffusion barrier
CNB021518610A CN1215549C (zh) 2001-12-10 2002-12-10 用于形成半导体器件电容器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077848A KR100440072B1 (ko) 2001-12-10 2001-12-10 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20030047372A KR20030047372A (ko) 2003-06-18
KR100440072B1 true KR100440072B1 (ko) 2004-07-14

Family

ID=33432398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077848A KR100440072B1 (ko) 2001-12-10 2001-12-10 반도체소자의 캐패시터 형성방법

Country Status (3)

Country Link
US (1) US6818522B2 (ko)
KR (1) KR100440072B1 (ko)
CN (1) CN1215549C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
EP1624479A3 (en) * 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR100881717B1 (ko) * 2006-12-27 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
US7976897B2 (en) * 2007-02-21 2011-07-12 Micron Technology, Inc Thermal chemical vapor deposition methods, and thermal chemical vapor deposition systems
KR100869343B1 (ko) 2007-08-31 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100971413B1 (ko) * 2008-04-18 2010-07-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004087A (ko) * 1995-06-09 1997-01-29 구자홍 박막 커패시터
KR970013305A (ko) * 1995-08-21 1997-03-29 김광호 반도체 메모리장치의 커패시터 및 그 제조 방법
KR19980026333A (ko) * 1996-10-09 1998-07-15 문정환 커패시터의 구조 및 제조방법
KR19980026823A (ko) * 1996-10-11 1998-07-15 김광호 반도체장치의 커패시터 및 그 제조방법
KR19980060528A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
KR100235949B1 (ko) * 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
KR100273228B1 (ko) * 1997-09-27 2001-01-15 김영환 캐패시터제조방법
US6236113B1 (en) * 1999-03-05 2001-05-22 Sharp Laboratories Of America, Inc. Iridium composite barrier structure and method for same
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100436050B1 (ko) * 2001-08-24 2004-06-12 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100414872B1 (ko) * 2001-08-29 2004-01-13 주식회사 하이닉스반도체 반도체소자 및 그 제조 방법
JP4467229B2 (ja) * 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100424710B1 (ko) * 2001-11-21 2004-03-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100399073B1 (ko) * 2001-11-21 2003-09-26 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004087A (ko) * 1995-06-09 1997-01-29 구자홍 박막 커패시터
KR970013305A (ko) * 1995-08-21 1997-03-29 김광호 반도체 메모리장치의 커패시터 및 그 제조 방법
KR100235949B1 (ko) * 1996-06-27 1999-12-15 김영환 반도체 소자의 캐패시터 제조 방법
KR19980026333A (ko) * 1996-10-09 1998-07-15 문정환 커패시터의 구조 및 제조방법
KR19980026823A (ko) * 1996-10-11 1998-07-15 김광호 반도체장치의 커패시터 및 그 제조방법
KR19980060528A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 캐패시터 제조방법
KR100273228B1 (ko) * 1997-09-27 2001-01-15 김영환 캐패시터제조방법
US6236113B1 (en) * 1999-03-05 2001-05-22 Sharp Laboratories Of America, Inc. Iridium composite barrier structure and method for same
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
CN1427464A (zh) 2003-07-02
US20040110356A1 (en) 2004-06-10
CN1215549C (zh) 2005-08-17
KR20030047372A (ko) 2003-06-18
US6818522B2 (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR100624903B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100440072B1 (ko) 반도체소자의 캐패시터 형성방법
KR100424710B1 (ko) 반도체 소자의 제조방법
TW476128B (en) Integrated method and apparatus for forming an enhanced capacitor
KR100443350B1 (ko) 스트론튬루테늄산화물의 단원자층 증착 방법
KR100902102B1 (ko) 반도체 소자의 캐패시터 및 그의 제조방법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100406546B1 (ko) 캐패시터의 제조 방법
KR100408726B1 (ko) 반도체소자의 캐패시터 형성방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100268792B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100498588B1 (ko) 산소확산배리어막 및 그를 구비한 반도체장치
KR20020001373A (ko) 반도체 소자의 커패시터 제조 방법
KR100646921B1 (ko) 커패시터 제조 방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR101016952B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100503963B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020050416A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100444303B1 (ko) 반도체소자의 캐패시터 형성방법
KR20020050364A (ko) 반도체 소자의 캐패시터 제조 방법
KR20020065246A (ko) 반도체 커패시터의 제조방법
KR20020055319A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee