KR100504062B1 - 스퍼터 타겟, 배리어막 및 전자 부품 - Google Patents

스퍼터 타겟, 배리어막 및 전자 부품 Download PDF

Info

Publication number
KR100504062B1
KR100504062B1 KR10-2002-7014056A KR20027014056A KR100504062B1 KR 100504062 B1 KR100504062 B1 KR 100504062B1 KR 20027014056 A KR20027014056 A KR 20027014056A KR 100504062 B1 KR100504062 B1 KR 100504062B1
Authority
KR
South Korea
Prior art keywords
film
alloy
target
sputter target
barrier film
Prior art date
Application number
KR10-2002-7014056A
Other languages
English (en)
Other versions
KR20030032937A (ko
Inventor
스즈끼유끼노부
이시가미다까시
고사까야스오
후지오까나오미
와따나베다까시
와따나베고이찌
사노겐야
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030032937A publication Critical patent/KR20030032937A/ko
Application granted granted Critical
Publication of KR100504062B1 publication Critical patent/KR100504062B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

스퍼터 타겟은 1 내지 30 원자 ％ 범위의 Al을 함유하는 Ti-Al 합금으로 이루어진다. 스퍼터 타겟을 구성하는 Ti-Al 합금에 있어서, Al은 Ti 속에 고용한 상태, 및 Ti와 금속간 화합물을 형성한 상태 중 적어도 한 쪽 상태로 존재하고 있고, 또한 타겟 전체적으로 Al 함유량의 변동이 10 ％ 이내로 되어 있다. 또한, Ti-Al 합금의 평균 결정 입경은 500 ㎛ 이하이며, 또한 타겟 전체적으로 결정 입경의 변동은 30 ％ 이내로 되어 있다. 이러한 Ti-Al 합금으로 이루어지는 스퍼터 타겟을 이용하여, 배리어막으로서의 Ti-Al-N막이 성막된다. 전자 부품은 반도체 기판 상에 형성된 배리어막을 구비한다.

Description

스퍼터 타겟, 배리어막 및 전자 부품{SPUTTER TARGET, BARRIER FILM AND ELECTRONIC COMPONENT}
본 발명은, 반도체 기판 등에 대한 배리어재의 형성에 적합한 스퍼터 타겟과, 그것을 이용한 배리어막 및 전자 부품에 관한 것이다.
최근, 기억 매체로서 강유전체 박막을 이용한 기억 장치, 소위 강유전체 메모리(FRAM)의 개발이 왕성하게 행해지고 있다. 강유전체 메모리는 불휘발성이며, 전원을 떨어뜨린 후도 기억 용량을 잃지 않는다는 특징을 갖는다. 또한, 강유전체 박막의 막 두께가 충분히 얇은 경우에는 자발 분극의 반전이 빠르며, DRAM마다 고속의 기록 및 판독이 가능하다. 1비트의 메모리 셀을 1개의 트랜지스터와 1개의 강유전체 캐패시터로 제작할 수 있으므로, 강유전체 메모리는 대용량화에도 적합하다.
강유전체 재료로서는, 주로 페로브스카이트형 구조를 갖는 지르콘산 티탄산 납[PbZrO3과 PbTiO3의 고용체(PZT)]이 이용되고 있다. 그러나, PZT는 큐리 온도가 높고(300 ℃ 정도), 자발 분극이 크다는 등의 특징을 갖는 반면, 주성분인 Pb의 확산 및 증발이 비교적 낮은 온도(500 ℃ 정도)에서 쉽게 일어나게 되는 문제를 갖고 있으며, 미세화에는 대응하기 어렵다고 일컬어지고 있다. PZT 이외에서는 티탄산 바륨[BaTiO3(BTO)]이 대표적인 강유전체로서 알려져 있다. 그러나, BTO는 PZT와 비교하여 잔류 분극이 작고, 게다가 큐리 온도가 낮기(120 ℃ 정도) 때문에, 잔류 분극의 온도 의존성이 크다는 등의 난점을 갖고 있다.
이에 대해, Pt/MgO(100) 기판 상에 BTO를 에피택셜 성장시킴으로써, 예를 들어 막 두께 60 ㎚의 BTO막이 200 ℃ 이상의 큐리 온도를 나타내는 것이 발견되어 있다. 또한, Pt나 루테늄산 스트론튬[SrRuO3(SRO)]으로 이루어지는 하부 전극 상에, 티탄산 바륨 스트론튬[BaaSr1-aTriO3(BSTO)]을 에피택셜 성장시키면, 본래 강유전성을 나타내지 않은 조성 영역(a ≤ 0.7)에서 강유전성이 발현되는 것이 확인되어 있다. 이것은 BSTO 결정의 c축 방향의 격자가 신장되는 것에 유래한다.
이러한 Ba 리치의 BSTO막은, 강유전 큐리 온도가 고온측으로 시프트하므로, 실온 영역에서 큰 잔류 분극을 얻을 수 있고, 또한 85 ℃ 정도까지 온도를 올려도 충분히 큰 잔류 분극을 유지할 수 있다. 따라서, FRAM의 기억 매체에 적합한 강유전체막을 실현하는 것이 가능해진다. 한편, Sr 리치의 BSTO를 이용한 경우에는 다결정막에서 캐패시터를 제작하였을 때의 유전율의 수배(예를 들어 8O0 이상)에 도달하는 유전율을 갖는 박막 캐패시터를 얻을 수 있다. 이러한 유전 특성은 DRAM에 적합하다.
상술한 바와 같이, 에피택셜 성장시킨 BTO막이나 BSTO막 등을 갖는 박막 캐패시터를 이용하여, FRAM나 DRAM 등의 반도체 메모리를 실용화하는 것이 기대되고 있다. 이들을 실용화하는 데 있어서는, 스위치용 트랜지스터를 형성한 반도체 기판과 페로브스카이트형 산화물막을 이용한 메모리 셀(박막 캐패시터)을 조합시킬 필요가 있다. 이 때, 박막 캐패시터의 하부 전극이나 유전체 박막을 구성하는 Pt, Ru, Sr, Ba 등의 원소가 트랜지스터 중으로 확산되면, 스위칭 동작에 악영향을 끼친다고 하는 문제가 있다.
이러한 점으로부터, 반도체 기판과의 사이에는 상호 확산을 막는 배리어막을 형성할 필요가 있다. 또한, 상술한 바와 같은 에피택셜 효과를 얻기 위해서는, 배리어막 자체를 반도체 기판 상에 에피택셜 성장시킬 필요가 있다. 이러한 배리어막으로서는, 질화 티탄(TiN)막이나 TiN과 질화 알루미늄(AlN)과의 고용체인 Ti1-XAlXN(Ti-Al-N)막을 이용하는 것이 검토되고 있다.
TiN은 Al 등에 대한 배리어성이 높고, 통상의 Si 장치에 있어서도 배리어 메탈로서 이용되고 있다. 또한, 고융점의 화합물(300O ℃ 이상)이기 때문에 열적 안정성도 높고, 또한 비저항이 다결정막에서 50 μΩㆍ㎝ 정도, 에피택셜막에서 18 μΩㆍ㎝ 정도로 매우 낮으므로, 막 두께 방향의 전기 특성을 이용할 경우에 컨택트 저항이 낮아진다는 이점이 있다.
그러나, 박막 캐패시터의 배리어막으로서 TiN을 이용한 경우, 소자 제조 공정 중에 예를 들어 강유전체막의 결정 제어를 위해 실시되는 고온하(예를 들어 600 ℃ 이상)에서의 어닐에 의해, TiN막 상에 산소가 확산되어 TiN 속의 질소(N)와 산소(O)가 치환되어 산화막, 즉 TiO2가 형성되어 버린다. Pt나 SRO 등으로 이루어지는 하부 전극은 TiN막 표면에 생성하는 TiO2에 의거하여 체적이 팽창되거나, 또한 N2 가스가 발생하는 것 등에 기인하여 부착력이 저하되어 버린다. 그 결과로서, 하부 전극에 벗겨짐이 생겨 버린다고 하는 문제가 있다.
한편, TiN에 Al을 첨가하여 Ti1-XAlXN(Ti-Al-N)막으로 함으로써 내산화성을 높일 수 있다. Ti-Al-N막은 Ti1-XAlX 합금(Ti-Al 합금) 타겟을 이용하여, 아르곤(Ar) 및 질소(N) 분위기 속에서 화상(化相) 스퍼터함으로써 형성된다. Ti-Al 합금 타겟에 관하여, 예를 들어 일본 특허 공개 평6-322530호 공보에는 고순도(Ti)와 고순도(Al)와의 확산 반응층만으로 구성된 Ti-Al 합금 타겟이 기재되어 있다.
또한, 일본 특허 공개 평8-134635호 공보에는 절삭 공구나 미끄럼 이동 부품 등의 내마모성이나 내산화성의 향상을 목적으로 하여, 상대 밀도가 99.0 내지 100 ％이며, 또한 표면으로부터 바닥면까지 연속한 결함이 없는 Ti-Al 합금 타겟 부재가 기재되어 있다. 일본 특허 공개 2000-100755호 공보에는, O를 15 내지 900 ppm의 범위에서 함유하는 반도체 장치의 배리어막 형성용 Ti-Al 합금 타겟이 기재되어 있다.
또한, 일본 특허 공개 2000-273623호 공보에는 Al을 5 내지 65 중량 ％ 함유하고, U, Th 등의 방사성 원소가 0.001 ppm 이하, Na, K 등의 알칼리 금속이 0.1 ppm 이하, 천이 금속인 Fe이 10.0 ppm 이하, Ni이 5.0 ppm 이하, Co가 2.0 ppm 이하, Cr이 2.0 ppm 이하이며, 그 불순물을 포함하여 99.995 ％ 이상의 순도를 갖는 Ti-Al 합금 타겟이, 일본 특허 공개 2000-328242호 공보에는 Al을 15 내지 40 원자 ％, 혹은 Al을 55 내지 70 원자 ％ 함유하고, Ti3Al 금속간 화합물의 면적율이 30 ％ 이상인 금속 조직을 갖고, 또한 직경이 0.1 ㎜ 이상인 결함이 10개/100 ㎠ 이하인 Ti-Al 합금 타겟이 기재되어 있다. 이와 같이, 각종 Ti-Al 합금 타겟이 개발되어 있다.
그러나, 종래의 Ti-Al 합금 타겟을 화상 스퍼터함으로써 얻게 된 Ti-Al-N막은 Si 기판에 대한 에피택셜 성장성이 낮고, 그 결과로서 BTO막이나 BSTO막의 에피택셜 성장이 저해된다는 문제가 있다. 이러한 BTO막이나 BSTO막을 사용한 FRAM에서는, 잔류 분극 등의 강유전 특성을 충분히 얻을 수 없으며, FRAM의 특성이나 제조 수율을 저하시키게 된다. DRAM에 적용한 경우에 있어서도, 마찬가지로 특성이나 제조 수율의 저하를 초래하게 된다.
또한, 종래의 Ti-Al 합금 타겟을 이용하여 화상 스퍼터로 Ti-Al-N막을 성막한 경우, 스퍼터 성막 중에 돌발적으로 거대한 먼지가 발생하기 쉽고, 그 결과로서 FRAM나 DRAM의 제조 수율을 저하시킨다는 문제가 있다. 이러한 문제는 박막 캐패시터의 배리어막으로서 Ti-Al-N막을 이용하는 경우에 한정되지 않으며, 통상의 반도체 소자의 배리어막으로서 Ti-Al-N막을 사용한 경우에도 마찬가지로 문제가 된다.
상술한 바와 같이, Ti-Al-N막은 본질적으로는 내산화성이 우수하다는 특성을 갖고 있지만, 그 형성에 사용하는 Ti1-XAlX 합금 타겟의 조성이나 성형 등에 대해서는 반드시 충분히 검토되어 있다고는 할 수 없다. 이로 인해, Si 기판에 대한 Ti-Al-N막의 에피택셜 성장성이 저하되거나, 또는 거대한 먼지가 돌발적으로 발생한다는 문제 등을 초래하고 있다.
본 발명의 목적은, 배리어막으로서의 특성이나 품질이 우수한 Ti-Al-N막을 재현성 좋게 형성하는 것을 가능하게 한 스퍼터 타겟을 제공하는 데 있다. 보다 구체적으로는, Ti-Al-N막을 재현성 좋게 에피택셜 성장시키는 것을 가능하게 한 스퍼터 타겟, 또한 먼지의 발생을 억제하는 것을 가능하게 한 스퍼터 타겟을 제공하는 것을 목적으로 하고 있다. 또한, 그와 같은 스퍼터 타겟을 이용함으로써, 특성, 품질 및 제조 수율 등을 향상시킨 배리어막 및 전자 부품을 제공하는 것을 목적으로 하고 있다.
도1은 본 발명의 일실시 형태에 의한 전자 부품의 개략 구조를 도시한 단면도이다.
본 발명자들은 상기한 과제를 해결하기 위해, Ti-Al 합금 타겟 중의 Al 조성이나 결정 입경 등이 Ti-Al-N막에 끼치는 영향에 대해 검토한 결과, 우선 Ti-Al 합금 중의 Al을 Ti 속에 고용시키거나, 혹은 Ti와의 금속간 화합물로서 존재시켜 균일한 합금 조직(타겟 조직)을 얻음으로써, Ti-Al-N막의 에피택셜 성장성을 높일 수 있는 동시에, 먼지의 발생도 억제하는 것이 가능한 것을 발견하였다.
특히, Ti-Al-N막의 에피택셜 성장성에 대해서는 타겟 전체적으로 Al 함유량의 변동을 저감함으로써, 에피택셜 성장성이 대폭으로 향상하는 것을 발견하였다. 바꿔 말하면, Al의 편석을 저감함으로써, Ti-Al-N막의 에피택셜 성장성이 향상된다. 한편, 먼지의 발생에 대해서는 타겟 전체적으로 결정 입경의 변동을 저감함으로써, 먼지의 발생이 대폭으로 감소하는 것을 발견하였다.
본 발명은 이와 같은 지견에 의거하여 이루어진 것이다. 본 발명의 제1 스퍼터 타겟은 Ti-Al 합금에 의해 구성된 스퍼터 타겟이며, 상기 Ti-Al 합금 중의 Al은 Ti 속에 고용한 상태, 및 Ti와 금속간 화합물을 형성한 상태 중 적어도 한 쪽 상태로 존재하고 있고, 또한 타겟 전체적으로 Al 함유량의 변동이 10 ％ 이내인 것을 특징으로 한다. Ti-Al 합금은 Al을 1 내지 30 원자 ％의 범위에서 함유하는 것이 바람직하다.
본 발명의 제2 스퍼터 타겟은, Al을 1 내지 30 원자 ％의 범위에서 함유하는 Ti-Al 합금에 의해 구성된 스퍼터 타겟이며, 상기 Ti-Al 합금 중의 Al은 Ti 속에 고용한 상태, 및 Ti와 금속간 화합물을 형성한 상태 중 적어도 한 쪽 상태로 존재하고 있고, 또한 상기 Ti-Al 합금의 평균 결정 입경이 500 ㎛ 이하인 동시에, 타겟 전체적으로 결정 입경의 변동이 30 ％ 이내인 것을 특징으로 한다.
삭제
본 발명의 배리어막은, 상기한 본 발명의 스퍼터 타겟을 이용하여 성막하여 이루어지는 Ti-Al-N막을 구비하는 것을 특징으로 한다. 본 발명의 배리어막은 반도체 기판에 대한 배리어재로서 적합하게 이용된다.
본 발명의 전자 부품은, 상기한 본 발명의 배리어막을 구비하는 것을 특징으로 하고 있다. 본 발명의 전자 부품의 구체적인 형태로서는 반도체 기판과, 반도체 기판 상에 형성된 배리어막과, 배리어막 상에 형성된 박막 캐패시터를 구비하는 반도체 메모리 등을 들 수 있다.
이하, 본 발명을 실시하기 위한 형태에 대해 설명한다.
본 발명의 스퍼터 타겟은 Ti-Al 합금으로 이루어지며, 예를 들어 Ti-Al-N막의 형성에 이용되는 것이다. Ti-Al 합금 중의 Al은 Ti 속에 고용시키거나, 혹은 Ti와의 금속간 화합물로서 존재시킨 것이다. Ti와 Al과의 금속간 화합물로서는, TiAl, TiAl3, TiAl2, Ti3Al 등을 들 수 있다.
이와 같이, Al을 고용상이나 금속간 화합물상으로서 존재시킴으로써, 균일한 합금 조직을 얻을 수 있다. 즉, 스퍼터 타겟의 조직을 균일한 Ti와 Al의 고용체 조직, 균일한 Ti와 Al의 금속간 화합물 조직, 혹은 균일한 고용체와 금속간 화합물과의 혼합 조직으로 할 수 있다. 이들의 균일한 타겟 조직을 얻음으로써, Ti-Al-N막의 에피택셜 성장성이 향상된다.
이에 대해, Ti-Al 합금(스퍼터 타겟) 중에 Al이 단상으로서 석출되거나, 또한 Al의 편석이 생기게 되거나 하면, 에피택셜 성장을 방해하게 된다. Al은 고용 한도까지는 Ti 속에 고용하고, 그것을 초과한 만큼은 Ti와의 금속간 화합물로서 존재하지만, Al 조성이나 제조 방법에 의해서는 Al의 편석이 생길 우려가 크다. 본 발명에서는 Al의 석출이나 편석을 방지하고 있다.
여기서, Ti-Al 합금 타겟 중의 Al이 고용상 또는 금속간 화합물상으로서 존재하는 것은, X선 회절에 의해 확인할 수 있다. 즉, Ti-Al 합금 타겟의 임의의 위치로부터 시험 부재를 채취한 후, 표면을 #1000까지 연마하고, 또한 버프 연마한다. 이러한 시험 부재의 X선 회절 패턴에 있어서, 실질적으로 Ti의 피크와 Ti-Al 금속간 화합물(TiAl, TiAl3, TiAl2 등)의 피크뿐이면 된다. 바꿔 말해서, Al의 피크가 실질적으로 나타나지 않으면, Al은 고용상 및 금속간 화합물상 중 적어도 한 쪽으로서 존재하고 있는 것이 확인된다.
또, X선 회절 패턴에 있어서의 유효 피크는 최대 강도 피크인 1/20 이상의 강도비를 갖는 것으로 한다. X선 회절의 측정 조건은, X선 : Cu, K-α1, 전압 : 50 kV, 전류 : 100 ㎃, 종형 고니오미터, 발산 슬릿 : 1°, 산란 슬릿 : 1°, 수광 슬릿 : 0.15 ㎜, 주사 모드 : 연속, 스캔 스피드 : 5°/분, 스캔 스텝 : 0.05°이다.
본 발명의 스퍼터 타겟을 구성하는 Ti-Al 합금은, Al을 1 내지 30 원자 ％의 범위에서 함유하는 것이 바람직하다. Ti-Al 합금 타겟 중의 Al량이 30 원자 ％를 넘으면, 본래 Ti 속에 고용하는, 혹은 Ti와 금속간 화합물을 형성할 Al이 단석으로서 석출될 우려가 커진다. 즉, Al의 편석이 쉽게 생기게 된다. Al이 단상으로서 석출되면, Ti-Al 합금 타겟을 이용하여 Ti-Al-N막 등을 스퍼터 성막하였을 때에, 그 에피택셜 성장성이 저하된다. 또한, Ti-Al-N막의 저항율 등도 증가하고, 배리어막으로서의 특성 저하를 초래하게 된다.
Ti-Al 합금 타겟 중의 Al량을 30 원자 ％ 이하로 함으로써, 타겟 조직을 균일한 Ti와 Al과의 고용체 조직, 균일한 Ti와 Al과의 금속간 화합물 조직, 혹은 균일한 고용체와 금속간 화합물과의 혼합 조직으로 할 수 있다. 이와 같은 균일한 타겟 조직으로 함으로써, 얻게 되는 Ti-Al-N막의 막 조직에 대해서도, 균일한 TiN과 Al과의 고용체 조직, 혹은 TiN과 AlN과의 고용체 조직으로 할 수 있다.
한편, Ti-Al 합금 타겟 중의 Al량이 1 원자 ％ 미만이면, 본래의 내산화성의 향상 효과를 충분히 얻을 수 없다. 예를 들어, Al 조성이 1 원자 ％ 미만인 Ti-Al 합금 타겟을 이용하여 형성한 Ti-Al-N막은 산화가 쉽게 진행되고, 그 위에 형성한 막과의 부착력이 저하되어 벗겨짐 등이 쉽게 생기게 된다. 예를 들어, Ti-Al-N막과 박막 캐패시터의 하부 전극과의 부착력이 저하된다.
또한, Ti-Al-N막 중의 Al은 막 자체의 내산화성을 높일 뿐만 아니라, 산소의 트랩 부재로서도 기능한다. 예를 들어, Ti-Al-N막 상에 SR0 등의 도전성 산화물로 이루어지는 전극막을 형성한 경우, 이 도전성 산화물 중의 산소가 반도체 기판 등의 성막 기판 중으로 확산되는 것이 억제된다. 이러한 점으로부터도, Ti-Al 합금 타겟 중의 Al량은 1원자 ％ 이상으로 하는 것이 바람직하다.
본 발명의 스퍼터 타겟을 구성하는 Ti-Al 합금의 Al 함유량(Al 조성)은, 배리어막 자체의 산화를 보다 양호하게 억제하고, 또한 얻게 되는 막의 에피택셜 성장성을 한층 높인 다음, 1 내지 20 원자 ％의 범위로 하는 것이 보다 바람직하다. 또한, Al 조성은 5 내지 15 원자 ％의 범위로 하는 것이 바람직하다.
또한, 본 발명의 스퍼터 타겟에 있어서는, Ti 속에 고용시키거나, 혹은 Ti와의 금속간 화합물로 한 존재시킨 Al 함유량의 타겟 전체적으로 변동을 10 ％ 이내로 하고 있다. 타겟 전체의 Al 함유량의 변동을 낮게 억제함으로써, 평활한 에피택셜 성장막을 재현성 좋게 얻는 것이 가능해진다. Al 함유량의 변동이 10 ％를 넘으면, 얻게 되는 막의 Al 조성이 부분적으로 다르므로, 예를 들어 Ti-Al-N의 결정 성장성에 차이가 생겨, 막 전체적으로 에피택셜 성장성이 저하되게 된다. 타겟 전체의 Al 함유량의 변동은 5 ％ 이내로 하는 것이 보다 바람직하며, 더욱 바람직하게는 1 ％ 이내이다.
여기서, 타겟 전체적으로 Al 함유량의 변동은, 이하와 마찬가지로 하여 구한 값을 가리키는 것으로 한다. 즉, 타겟이 원반형인 경우, 타겟의 중심부와, 중심부를 통해 원주를 균등하게 분할한 2개의 직선 상의 외주로부터 10 ％의 각 위치(중심부를 넣어 합계 5 군데)로부터 시험 부재를 채취하고, 이들 5점의 시험 부재의 Al 함유량을 각각 10회 측정하고, 이 10회 측정치의 평균치를 각 시험 부재의 Al 함유량으로 한다. 그리고, 이들 측정치의 최대치 및 최소치로부터, {(최대치 - 최소치)/(최대치 + 최소치)} × 100의 식에 의거하여, 본 발명에서 규정하는 변동[％]을 구하는 것으로 한다. Al 함유량은 통상 사용되고 있는 유전 결합 플라즈마 발광 분광법에 의해 측정한 값으로 한다.
본 발명의 스퍼터 타겟은, 고순도의 Ti-Al 합금으로 구성하는 것이 바람직하다. Ti-Al 합금에 포함되는 불순물 중, 특히 산소는 얻게 되는 Ti-Al-N막의 에피택셜 성장성을 저하시키므로, Ti-Al 합금의 평균 산소 함유량은 900 ppm 이하로 하는 것이 바람직하다. 또한, 산소는 얻게 되는 Ti-Al-N막의 산화를 촉진하고, 그 위에 형성되는 막(예를 들어 박막 캐패시터의 하부 전극)의 부착력을 저하시킨다. 이러한 점으로부터도 Ti-Al 합금의 평균 산소 함유량은 900 ppm 이하로 하는 것이 바람직하다.
단, Ti-Al 합금 타겟으로부터 완전히 산소를 제거해 버리면, 얻게 되는 Ti-Al-N막의 배리어성이 저하될 우려가 있으므로, 미량의 산소를 포함하고 있는 것이 바람직하다. 구체적으로는, Ti-Al 합금 타겟은 10 내지 500 ppm 범위의 산소를 포함하는 것이 바람직하다. 보다 바람직한 산소 함유량은 50 내지 400 ppm의 범위이다. 이러한 양의 산소는 Ti-Al-N막의 배리어성에 대해 유효하게 기능한다.
Ti-Al 합금 타겟 속의 산소 함유량의 변동은, 타겟 전체적으로 30 ％ 이내로 하는 것이 바람직하다. 타겟 전체의 산소 함유량의 변동을 낮게 억제함으로써, 그것을 이용하여 형성한 Ti-Al-N막의 에피택셜 성장성이나 내산화성 등을 전체적으로 재현성 좋게 향상시킬 수 있다. 또한, 얻게 되는 Ti-Al-N막의 배리어성을 균질 화할 수 있다. 타겟 전체의 산소 함유량의 변동은, 전술한 Al 함유량의 변동과 마찬가지로 하여 구하는 것으로 한다. 산소 함유량은 통상 사용되고 있는 불활성 가스 융해 적외선 흡수법에 의해 측정한 값으로 한다.
또, 본 발명의 스퍼터 타겟(Ti-Al 합금 타겟) 속의 산소 이외의 불순물 원소에 대해서는, 일반적인 고순도 금속재의 레벨 정도이면 다소 포함하고 있어도 좋다. 단, 산소와 마찬가지로 에피택셜 성장성의 향상 등을 도모한 다음, 다른 불순물 원소량에 대해서도 저감하는 것이 바람직하다.
본 발명의 스퍼터 타겟에 있어서, Ti-Al 합금을 구성하고 있는 결정립의 평균 입경(평균 결정 입경)은 500 ㎛ 이하인 것이 바람직하다. 또한, 타겟 전체적으로 결정 입경의 변동은 30 ％ 이내인 것이 바람직하다. Ti-Al 합금 타겟을 구성하는 결정립을 비교적 미세화하고, 또한 타겟 전체적으로 결정 입경의 변동을 저감함으로써, 먼지의 발생을 억제할 수 있다.
타겟의 결정 입경과 먼지와의 관계는 다수 보고되어 있다. 통상, 먼지라 불리우는 것은 스퍼터 링에 의해 비산한 입자가 스퍼터 장치 내에 배치된 방착판이나 타겟의 비침식 영역에 부착되고, 이들이 박리하여 생기는 후레이크형인 것이나, 결정립 사이의 갭에 생긴 전위차에 의해 이상 방전이 발생하고, 이에 의거하여 생기는 스플래쉬라 불리우는 용융 입자 등이다. 어느 쪽이든, 통상은 크기가 0.2 내지 0.3 ㎛ 정도인 것을 가리키고 있다.
그러나, 종래의 Ti-Al 합금 타겟으로부터 돌발적으로 발생하는 먼지는 크기가 1 ㎛ 이상으로 지금까지의 먼지와 비교하여 크다. 또한, 형상도 암석과 같은 덩어리형이다. 이 덩어리형의 먼지는, 결정립의 일부 혹은 결정립 자체가 스퍼터 링에 의해 추출된 바와 같은 모드로 되어 있다. 그리고, 타겟 전체적으로 결정 입경에 변동이 생기게 되면, 이러한 거대한 먼지의 발생율이 증대된다.
이에 대해, Ti-Al 합금 타겟의 평균 결정 입경을 500 ㎛ 이하로 하는 동시에, 타겟 전체적으로 결정 입경의 변동을 30 ％ 이내로 함으로써, 열응력 등의 영향에 의한 결정립의 일부 혹은 결정립 자체의 비산을 억제하는 것이 가능해진다. 그 결과로서, 거대 먼지의 발생이 억제되고, Ti-Al-N막의 수율을 대폭으로 향상시킬 수 있다.
Ti-Al 합금 타겟의 결정 입경은 300 ㎛ 이하가 보다 바람직하며, 더욱 바람직하게는 20O ㎛ 이하이다. 또한, 타겟 전체적으로 결정 입경의 변동은 15 ％ 이내로 하는 것이 보다 바람직하며, 더욱 바람직하게는 10 ％ 이내이다. 또, 전술한 바와 같이 Al을 Ti 속에 고용시킨 균일한 고용체 조직이나 Ti와 Al의 균일한 금속간 화합물 조직도, 거대 먼지의 억제에 효과를 미치게 하고 있다.
여기서, Ti-Al 합금 타겟의 평균 결정 입경은 이하와 같이 구한 값으로 한다. 우선, 스퍼터 타겟의 표면으로부터 시험 부재를 채취하고, 시험 부재의 표면을 HF : HNO3 : H2O = 2 : 2 : 1의 에칭액으로 에칭한 후, 광학 현미경으로 조직 관찰을 행한다. 광학 현미경의 측정 시야 또는 사진 상에 면적이 이미 알려진 원(직경 79.8 ㎜)을 그리고, 원 내에 완전하게 포함되는 결정립의 개수(개수 A)와, 원주에 의해 절단되는 결정립의 개수(개수 B)를 센다. 측정 배율은 원 속에 완전하게 포함되는 결정립의 개수가 30개 이상이 되도록 설정한다. 결정립의 개수 B는 1/2로 환산하여 원 내의 결정립의 총수(n)는 개수 A + 개수 B/2로 한다. 이 원 내의 결정립의 총수(n)와 측정 배율(M)과 원의 면적[A(㎟)]으로부터,
d = (A/n)1/2/M
의 식에 의거하여, 평균 결정 입경[d(㎜)]을 산출한다.
타겟 전체적으로 결정 입경의 변동은 타겟의 중심부와, 중심부를 통해 원주를 균등하게 분할한 2개의 직선 상의 각 외주 근방 위치 및 그 1/2의 거리의 각 위치(중심부를 넣어 합계 9 군데)로부터 각각 시험 부재를 채취하고, 이들 9점의 시험 부재 각각의 평균 결정 입경을 상기한 방법으로 10회 측정하고, 이 10회 측정치의 평균치를 각 시험 부재의 결정 입경으로 한다. 그리고, 이들 측정치의 최대치 및 최소치로부터, {(최대치 - 최소치)/(최대치 + 최소치)} × 100의 식에 의거하여, 본 발명에서 규정하는 결정 입경의 변동[％]을 구하는 것으로 한다. 또, 시험 부재의 형상은 길이 10 ㎜, 폭 10 ㎜로 한다.
본 발명의 스퍼터 타겟의 제조 방법은, 특별히 한정되는 것은 아니지만, 이하 에 도시한 바와 같은 용해법을 적용하여 제작하는 것이 바람직하고, 또한 각 용해법의 여러 가지 조건을 제어하여 Al 함유량의 변동을 저감시키는 것이 바람직하다
우선, 4N 정도의 고순도의 Ti 및 Al을 준비하고, 이들을 아크 용해법, 전자빔(EB) 용해법 및 콜드월 용해법 등의 방법으로 용해하여 Ti-Al 합금 잉곳을 제작한다. 이들 용해법 중, 특히 콜드월 용해법을 적용하는 것이 바람직하다. 콜드월 용해법에 따르면, 그 용해 조건을 제어함으로써, Al의 편석을 억제하여 균일한 합금 조직을 재현성 좋게 얻을 수 있다. 콜드월 용해법은 불순물 원소의 감소 및 그 변동의 저감에 대해서도 효과를 발휘한다.
콜드월 용해법을 적용할 때의 구체적인 조건으로서는, 우선 용해 개시전의 압력을 1 × 10-6 Pa 정도(1 × 10-4 내지 1 × 10-7 Pa)로 하고, 용해 전에 탈가스 처리(베이킹)를 2회 정도 실시한다. 용해 개시시에는 압력을 1 × 10-5 Pa 정도(1 × 10-4 내지 1 × 10-6 Pa)로 하고, 용해 중의 압력은 1 × 10-4 pa 정도(1 × 10-3 내지 1 × 10-5 pa)로 한다. 용해 개시시의 전력은 5 ㎾ 정도로 하고, 용해시의 최대 압력은 230 ㎾ 정도로 설정한다. 용해 시간은 40분 정도로 하는 것이 바람직하다.
또한, 콜드월 용해를 실시한 후에 Al 함유량의 변동을 저감하기 위해, Ti-Al 합금 융점의 80 내지 90 ％ 범위의 온도로 용체화 처리를 행하는 것이 바람직하다. 용체화 처리는 1 × 10-1 Pa 이하의 진공 중 또는 Ar 분위기 속에서 24 시간 이상 실시하는 것이 바람직하다. 이러한 용체화 처리는 Al 함유량 변동의 억제에 한정되지 않으며, 산소 함유량 변동의 저감 및 결정 입경의 미세화나 평균화에 대해서도 효과를 나타내는 것이다.
여기서, 용체화 처리 온도가 지나치게 높으면, 결정립의 성장이 급격하게 일어나기 때문에 균열이 쉽게 생긴다. 한편, 용체화 처리 온도가 지나치게 낮으면, Al의 분산 효과를 충분하게 얻을 수 없다. 이러한 점으로부터, 용체화 처리 온도는 Ti-Al 합금 융점의 80 내지 90 ％ 범위의 온도로 하는 것이 바람직하다. 보다 바람직한 온도는 융점의 85 내지 90 ％의 범위이다. 또한, 용체화 처리시의 진공도가 불충분하면 Ti-Al 합금이 쉽게 산화되므로, 그 때의 압력은 1 × 10-1 Pa 이하로 한다. 또한, 용체화 처리 시간이 너무 짧으면 Al의 분산 효과가 불충분하게 되므로, 그 시간은 24 시간 이상으로 하는 것이 바람직하다.
또, 아크 용해법이나 EB 용해법에서는 Al의 편석이 발생될 우려가 크기 때문에, 복수회(예를 들어 2 내지 3회) 용해를 실시하는 것이 바람직하다. 이와 같이, 아크 용해나 EB 용해를 복수회 실시함으로써, Al의 편석을 감소시킬 수 있다.
다음에, 얻게 된 잉곳에 대해 필요에 따라서 단조나 압연 등의 소성 가공을 실시한다. 이 때의 가공율은 예를 들어 60 내지 95 ％로 한다. 이러한 소성 가공에 따르면, 잉곳에 적당량의 열에너지를 부여할 수 있으며, 그 에너지에 의해 Al이나 산소가 균질화를 도모할 수 있다. 가공율이 너무 높으면, 가공시에 균열이 쉽게 발생하게 된다. 반대로, 가공율이 너무 낮으면, 후속 공정에서의 재결정화가 불충분해진다. 이러한 점으로부터, 소성 가공시의 가공율은 60 내지 95 ％의 범위로 하는 것이 바람직하다. 보다 바람직한 가공율은 70 내지 90 ％의 범위이며, 더욱 바람직하게는 80 내지 90 ％의 범위이다.
이 후, Ti-Al 합금 소재를 900 내지 1200 ℃의 온도에서 어닐하여 재결정화시킨다. 재결정화의 조건을 조정함으로써, 평균 결정 입경이나 그 변동을 본 발명의 범위 내로 제어할 수 있다. 어닐 온도가 너무 높으면 재결정립의 입경이 지나치게 커진다. 반대로, 어닐 온도가 너무 낮으면, 재결정화가 불충분해진다. 따라서, 어닐 온도는 900 내지 1200 ℃의 범위로 하는 것이 바람직하다. 보다 바람직한 어닐 온도는 950 내지 1150 ℃의 범위이며, 더욱 바람직하게는 1000 내지 1100 ℃의 범위이다.
상술한 용해법에 의해 얻게 되는 Ti-Al 합금으로 이루어지는 타겟 소재를 원하는 타겟 형상으로 기계 가공하고, 예를 들어 Al이나 Cu로 이루어지는 배킹 플레이트와 접합함으로써, 목적으로 하는 스퍼터 타겟을 얻을 수 있다. 배킹 플레이트와의 접합에는 확산 접합, 혹은 In, Zn 및 Sn 중 적어도 1종, 혹은 그들을 포함하는 납재를 이용한 납땜 접합 등을 채용할 수 있다. 또한, 각각의 배킹 플레이트를 사용하는 것은 아니며, 스퍼터 타겟의 제작시에 배킹 플레이트 형상을 동시에 형성한 일체형의 스퍼터 타겟이라도 좋다.
본 발명의 배리어막은, 상술한 본 발명의 스퍼터 타겟(Ti-Al 합금 타겟)을 이용하여, 예를 들어 Ar과 N2의 혼합 가스에 의한 화상 스퍼터에 의해 성막한 Ti-Al-N막[Ti1-XAlXN막(0.01 ≤ x ≤ 0.3)]을 구비하는 것이다. 이와 같이 하여 얻게 되는 Ti-Al-N막은 Si 기판 등의 반도체 기판에 대한 에피택셜 성장성이 우수하고, 배리어막으로서 양호한 특성을 갖는 동시에, 먼지의 발생수도 대폭으로 저감된 것이다. 본 발명의 Ti-Al 합금 타겟을 이용함으로써, 특성 및 품질이 우수한 배리어막(Ti-Al-N막)을 수율 좋게 얻을 수 있다.
본 발명의 Ti-Al-N막은, 예를 들어 Sr이나 Ba 등을 비롯한 각종 원소에 대한 배리어성이 우수하고, 또한 저항율이 200 μΩㆍ㎝ 이하라는 저저항을 갖는다. 따라서, 이러한 Ti-Al-N막을 반도체 기판과 각종 소자와의 배리어막으로서 이용함으로써, 반도체 기판과 소자 구성층 사이의 상호 확산을 양호하게 억제할 수 있다. 또한, 고온 어닐(예를 들어 600 ℃ 이상)에 의한 Ti-Al-N막의 산화를 방지할 수 있으므로, Ti-Al-N막과 소자 구성층과의 계면에서의 부착력의 저하를 억제하는 것이 가능해진다. 즉, Ti-Al-N막 상의 소자 구성층의 벗겨짐 등을 억제할 수 있다. 또한, 소자 구성층의 에피택셜 성장을 저해하는 일이 없으므로, 소자 구성층의 특성 향상을 도모할 수 있다.
상술한 Ti-Al-N막은 반도체 기판에 대한 배리어재로서 적합하다. 이와 같은 본 발명의 배리어막은 각종 전자 부품에 사용할 수 있다. 구체적으로는, 스위치용 트랜지스터를 형성한 반도체 기판과, 페로브스카이트형 산화물로 이루어지는 유전체 박막을 이용한 박막 캐패시터(메모리 셀)를 조합시킨 FRAM나 DRAM 등의 반도체 메모리에 대해, 본 발명의 배리어막은 효과적으로 사용된다.
도1은 본 발명의 전자 부품의 일실시 형태로서의 반도체 메모리의 캐패시터 부분을 모식적으로 도시한 단면도이다. 상기 도1에 있어서, 부호 1은 도시를 생략한 스위치용 트랜지스터가 형성된 반도체 기판(Si 기판)이다. 이 반도체 기판(1) 상에는 배리어막(2)으로서 상술한 본 발명의 Ti-Al-N막[Ti1-XAlXN막(0.01 ≤ x < 0.3)]이 형성되어 있고, 또한 그 위에 박막 캐패시터(3)가 형성되어 있다.
박막 캐패시터(3)는, 배리어막(2) 상에 차례로 형성된 하부 전극(4), 유전체 박막(5) 및 상부 전극(6)을 갖고 있다. 하부 전극(4)에는, Pt, Au, Pd, Ir, Rh, Re, Ru 등의 귀금속, 및 그들의 합금(Pt-Rh이나 Pt-Ru 등), 혹은 SrRuO3, CaRuO3, BaRuO3 및 이들의 고용계[예를 들어 (Ba, Sr)RuO3이나 (Sr, Ca)RuO3) 등의 도전성 페로브스카이트형 산화물 등이 사용된다. 상부 전극(6)의 구성 재료는 특별히 한정되는 것은 아니지만, 하부 전극(4)과 같은 귀금속(합금을 포함함)이나 도전성 페로브스카이트형 산화물 등을 사용하는 것이 바람직하다.
유전체 박막(5)으로서는, 페로브스카이트형 결정 구조를 갖는 유전체 재료가 접합하다. 이러한 유전체 재료로서는, ABO3로 나타내는 페로브스카이트형 산화물을 들 수 있다. 특히, 티탄산 바륨[BaTiO3(BTO)]을 주성분으로 하고, 그 A 사이트 원소(Ba)의 일부를 Sr이나 Ca 등의 원소로 치환하거나, 또한 B 사이트 원소(Ti)의 일부를 Zr, Hf, Sn 등의 원소로 치환한 페로브스카이트형 산화물(BSTO 등)이 바람직하게 이용된다.
BTO를 주성분으로 하는 페로브스카이트형 산화물은, B 사이트 원소나 A 사이트 원소의 치환량, 또는 격자 왜곡에 의거하는 왜곡량에 의해 강유전체 혹은 상유전체가 된다. 따라서, 페로브스카이트형 산화물의 조성이나 왜곡량을 적절하게 설정함으로써, 박막 캐패시터(3)의 사용 목적에 따른 유전체 박막(5)을 얻을 수 있다. 예를 들어, BaaSr1-aTiO3(BSTO)의 경우, Ba의 몰분율(a)이 0.3 내지 1의 범위이면 강유전성을 나타낸다. 한편, Ba의 몰분율(a)이 0 내지 0.3의 범위이면 상유전성을 나타낸다. 이들은 B 사이트 원소의 치환량에 의해서도 변화한다.
또한, 유전체 박막(5)에는 BTO나 BSTO 이외의 페로브스카이트형 산화물, 예를 들어 SrTiO3, CaTiO3, BaSnO3, BaZrO3 등의 단순 페로브스카이트형 산화물, Ba(Mg1/3Nb2/3)O3, Ba(Mg1/3Ta2/3)O3등의 복합 페로브스카이트형 산화물, 및 이들 고용계 등을 적용하는 것도 가능하다. 페로브스카이트형 산화물의 조성에 대해서는, 화학 양론비로부터의 다소의 어긋남은 허용되는 것은 물론이다.
이러한 반도체 메모리에 있어서는, 배리어 특성 및 내산화성이 우수한 Ti-Al-N막으로 이루어지는 배리어막(2)에 의해, 반도체 기판(1) 상에 그 특성을 저하시키는 일 없이 박막 캐패시터(3)를 양호하게 형성하는 것이 가능해진다. 특히, 박막 캐패시터(3)의 하부 전극(4)과 배리어막(2) 사이의 박리 등을 양호하게 억제할 수 있다. 배리어층(2)의 막 두께는, 확산 방지 효과를 얻을 수 있는 범위 내에서 얇은 쪽이 좋고, 구체적으로는 10 내지 50 ㎚의 범위로 하는 것이 바람직하다.
또, 배리어막(2)으로서의 Ti-Al-N막은 에피택셜 성장막이며, 그 위의 하부 전극(4) 및 유전체 박막(5)의 에피택셜 성장을 촉진하므로, 예를 들어 에피택셜 성장시에 도입되는 왜곡에 의해 유기된 강유전 특성이나 고유전 특성을 이용한 박막 캐패시터를, 반도체 기판(1) 상에 양호한 막질로 제작하는 것이 가능해진다. 따라서, 이러한 박막 캐패시터와 트랜지스터를 반도체 기판 상에 고도로 집적함으로써, 실용성이 높으면서 또한 신뢰성이 높은 FRAM나 DRAM 등의 반도체 메모리를 고수율로 제작할 수 있다.
다음에, 본 발명의 구체적인 실시예에 대해 설명한다.
<제1 실시예>
고순도의 Ti 부재와 Al 부재를 콜드월 용해법으로 용해하여 표 1에 나타내는 Al 함유량을 갖는 각 합금 잉곳(직경 105 ㎜)을 각각 제작하였다. 콜드월 용해 공정은, 우선 용해 개시 전의 압력을 1 × 10-6 Pa로 하고, 용해 전에 탈가스 처리(베이킹)를 2회 실시하였다. 용해 개시시에 압력을 1 × 10-5 Pa로 조정하고, 용해 중의 압력은 1 × 10-4 Pa로 하였다. 용해 개시시의 전력은 5 ㎾로 하고, 용해시의 최대 압력은 230 ㎾로 하였다. 용해 시간은 40분으로 설정하였다. 이러한 콜드월 용해에 의해 얻게 된 각 합금 잉곳에, 표 1에 나타낸 온도와 시간으로 용체화 처리를 실시하였다.
다음에, 상기한 각 합금 잉곳에 대해, 표 1에 나타낸 가공율로 100O ℃에서 열간압연을 실시한 후, 900 ℃에서 1 시간 어닐하여 재결정화시켰다. 재결정화 후의 각 합금 소재를 연삭 및 연마한 후, Al로 된 배킹 플레이트와 핫 프레스에 의해 확산 접합하고, 또한 기계 가공을 실시함으로써, 직경 320 ㎜ × 두께 10 ㎜의 Ti-Al 합금 타겟을 각각 제작하였다.
이와 마찬가지로 하여 얻은 각 Ti-Al 합금 타겟의 X선 회절을 실시한 결과, 어떠한 X선 회절 패턴에도 Ti 피크와 Ti-Al 금속간 화합물의 피크밖에 출현하고 있지 않은 것을 확인하였다. 즉, 각 Ti-Al 합금 타겟은 Ti-Al 고용체와 Ti-Al 금속간 화합물 조직으로 이루어지는 균일한 조직을 갖고 있었다. 또한, 이들 각 Ti-Al 합금 타겟의 Al 함유량의 변동, 평균 산소 함유량 및 산소 함유량의 변동을 전술한 방법에 따라서 측정하였다. 이들의 측정 결과를 표 1에 나타낸다.
<제2 실시예>
고순도의 Ti와 Al 부재를 아크 용해법으로 용해하여 표 2에 나타낸 Al 함유량을 갖는 각 합금 잉곳(직경 105 ㎜)을 각각 제작하였다. 아크 용해는, 우선 6.65 × 10-3 Pa까지 진공화하고, Ar을 1.9 × 104 Pa까지 도입한 후, 출력 150 ㎾에서 실시하였다. 아크 용해의 횟수는 각각 표 2에 나타낸 바와 같다. 계속해서, 아크 용해에 의해 얻게 된 각 합금 잉곳에 대해, 표 2에 나타낸 온도에서 30 시간의 용체화 처리를 실시하였다. 이들의 합금 소재에 1000 ℃에서 열간압연을 실시한 후, 제1 실시예와 마찬가지로 하여 직경 320 ㎜ × 두께 10 ㎜의 Ti-Al 합금 타겟을 각각 제작하였다.
이와 같이 하여 얻은 각 Ti-Al 합금 타겟의 X선 회절을 실시한 결과, 어떠한 X선 회절 패턴에도 Ti 피크와 Ti-Al 금속간 화합물의 피크밖에 출현하고 있지 않은 것을 확인하였다. 즉, 각 Ti-Al 합금 타겟은 Ti-Al 고용체와 Ti-Al 금속간 화합물 조직으로 이루어지는 균일한 조직을 갖고 있었다. 또한, 이들 각 Ti-Al 합금 타겟의 Al 함유량의 변동, 평균 산소 함유량 및 산소 함유량의 변동을 전술한 방법에 따라서 각각 측정하였다. 이들 측정 결과를 표 2에 나타낸다.
<제3 실시예>
고순도의 Ti와 Al 부재를 EB 용해법으로 용해(진공도 1.33 × 103 Pa, 출력 80 ㎾)하여, 표 3에 나타낸 Al 함유량을 갖는 각 합금 잉곳(직경 105 ㎜)을 제작하였다. EB 용해의 횟수는 표 3에 나타낸 바와 같다. 계속해서, EB 용해에 의해 얻게 된 각 합금 잉곳에, 표 3에 나타낸 온도로 30 시간의 용체화 처리를 실시하였다. 이들 각 합금 소재에 대해 1000 ℃에서 열간압연을 실시한 후, 제1 실시예와 마찬가지로 하여, 직경 320 ㎜ × 두께 10 ㎜의 Ti-Al 합금 타겟을 각각 제작하였다.
이와 같이 하여 얻은 각 Ti-Al 합금 타겟의 X선 회절을 실시한 결과, 어떠한 X선 회절 패턴에도 Ti 피크와 Ti-Al 금속간 화합물의 피크밖에 출현하고 있지 않은 것을 확인하였다. 즉, 각 Ti-Al 합금 타겟은 Ti-Al 고용체와 Ti-Al 금속간 화합물 조직으로 이루어지는 균일한 조직을 갖고 있었다. 또한, 이들 각 Ti-Al 합금 타겟의 Al 함유량의 변동, 평균 산소 함유량 및 산소 함유량의 변동을 전술한 방법에 따라서 측정하였다. 이들의 측정 결과를 표 3에 나타낸다.
<제1 비교예 내지 제4 비교예>
본 발명과의 제1 비교예로서, 정밀화 소결한 Ti-Al 합금 소재(소결체)를 이용하는 것 이외는, 제1 실시예와 마찬가지로 하여 Ti-Al 합금 타겟을 제작하였다. 제2 비교예 및 제3 비교예로서, 아크 용해 또는 EB 용해의 횟수를 각각 1회로 하는 것 이외는 제2 실시예의 시료 번호 13 및 제3 실시예의 시료 번호 3과 마찬가지로 하여, Ti-Al 합금 타겟을 각각 제작하였다.
또한, 제4 비교예로서 콜드월법으로 용체화 처리를 행하지 않은 것 이외는, 제1 실시예의 시료 번호 9와 마찬가지로 하여 Ti-Al 합금 타겟을 제작하였다. 이들 제1 비교예 내지 제4 비교예에 의한 각 Ti-Al 합금 타겟의 Al 함유량의 변동, 평균 산소량, 산소량의 변동을 전술한 방법에 따라서 측정하였다. 이들의 측정 결과를 표4에 나타낸다.
다음에, 상술한 제1 실시예 내지 제3 실시예 및 제1 비교예 내지 제3 비교예의 각 Ti-Al 합금 타겟을 이용하여, Si(100) 기판 상에 화상 스퍼터에 의해 Ti-Al-N막을 10 내지 100 ㎚ 정도의 두께로 성막하였다. 스퍼터 가스에는 N2와 Ar의 혼합 가스(N2 = 3 sccm, Ar = 30 sccm)를 이용하고, 기판 온도는 600 ℃로 하였다. Si(100) 기판에는 1 ％ HF 용액으로 3분간 표면 에칭을 행하고, 초순수(超純水)로 30분 린스 오프한 것을 이용하였다. Ti-Al-N막을 성막한 Si 기판의 매수는 각각 500매로 하였다.
이와 같이 하여 성막한 각 Ti-Al-N막의 결정성을 진공 챔버 내에 장착한 RHEED(Reflection High Energy Electron Diffrection : 반사 고속 전자 회절)에 의해 확인하였다. 즉, RHEED의 회절 패턴으로부터 에피택셜막인지 그렇지 않은지의 여부를 판정하였다. 각 예에서 각각 성막한 500매의 Si 기판에 대해, 각 Ti-Al-N막이 에피택셜하고 있는지의 여부를 관찰하였다. 그 결과를 표 5에 통합하여 나타낸다. 표 5의 값은 500매 중의 에피택셜 성장한 매수를 퍼센트(％)로 나타낸 것이다.
다음에, 상술한 각 Ti-Al-N막을 배리어막으로서, 그 위에 각각 Pt막을 RF 마그네트론 스퍼터(기판 온도 500 ℃)에 의해 형성하여 하부 전극으로 하였다. Pt막의 두께는 약 10O ㎚로 하였다. 또, 그 위에 유전체막으로서 BaTiO3막(막 두께 약 200 ㎚)을 RF 마그네트론 스퍼터에 의해 형성하였다. 이 때, 기판 온도는 600 ℃, 스퍼터 가스는 O2 10O ％로 행하였다.
각 BaTiO3막이 에피택셜하고 있는지의 여부를, Ti-Al-N막과 마찬가지로 하여 관찰하였다. 그 결과를 표 5에 아울러 나타낸다. 표 5의 값은 500매 중의 에피택셜 성장한 매수를 퍼센트(％)로 나타낸 것이다. 또한, 리프트 오프를 이용한 RF 마그네트론 스퍼터에 의해, 실온에서 상부 전극으로서 Pt막을 형성함으로써, FRAM용 박막 캐패시터를 제작하였다.
표 5로부터 명백한 바와 같이, 제1 실시예 내지 제3 실시예에 의한 각 스퍼터 타겟을 이용하여 성막한 Ti-Al-N막은 모두 에피택셜 성장성이 우수하고, 그에 의거하여 BaTiO3막에 대해서도 양호하게 에피택셜 성장시키는 것이 가능하다는 것을 알 수 있다. 또한, 제1 실시예 내지 제3 실시예에 의한 각 BaTiO3막은 모두 양호한 잔류 분극을 갖고 있는 것이 확인되었다.
<제4 실시예>
고순도의 Ti와 Al 부재를 콜드월 용해법으로 용해하여 Al 함유량이 9 원자 ％의 합금 잉곳(직경 75 내지 105 ㎜)을 복수 제작하였다. 다음에, 이들 합금 잉곳에 대해 1000 ℃에서 열간압연(가공율 80 ％)을 실시한 후, 표 2에 나타낸 온도로 1 시간의 어닐 처리를 실시하여 재결정화시켰다.
이들 각 합금 잉곳을 연삭 및 연마한 후, 각각 Al로 된 배킹 플레이트와 핫 프레스에 의해 확산 접합하고, 또한 기계 가공을 실시함으로써, 직경 320 ㎜ × 두께 10 ㎜의 Ti-Al 합금 타겟을 각각 제작하였다.
이와 같이 하여 얻은 각 Ti-Al 합금 타겟의 평균 결정 입경 및 그 변동을, 전술한 방법에 따라서 측정하였다. 이들 측정 결과를 표 6에 나타낸다. 또, 각 Ti-Al 합금 타겟은 제1 실시예와 같이, Ti-Al 고용체와 Ti-Al 금속간 화합물 조직으로 이루어지는 균일한 조직을 갖고 있었다. 또한, Al 함유량의 변동에 대해서도 제1 실시예와 마찬가지였다.
상술한 각 Ti-Al 합금 타겟을 각각 이용하여, Si(100) 기판 상에 화상 스퍼터에 의해 Ti-Al-N막을 10 내지 100 ㎚ 정도의 두께로 성막하였다. Ti-Al-N막의 성막 조건은 상술한 바와 같다. Si 기판의 매수는 각각 500매로 하였다.
이와 같이 하여 얻은 각 Ti-Al-N막 중에 존재하는 크기 1 ㎛ 이상의 먼지수를 파티클 카운터로 측정하였다. 그 결과를 표 6에 아울러 나타낸다. 표 6의 먼지수는 500매의 평균치이다. 또, 각 막의 결정성을 진공 챔버 내에 장비한 RHEED에 의해 확인한 결과, 에피택셜막의 회절 패턴이며, 또한 스트리크가 관찰되고, 평활한 에피택셜막이 형성되어 있는 것을 확인하였다.
표 6으로부터 명백한 바와 같이, 제4 실시예에 의한 각 스퍼터 타겟을 이용하여 성막한 Ti-Al-N막은, 모두 먼지수가 적은 것을 알 수 있다. 따라서, 이러한 Ti-Al-N막을 배리어막으로서 사용함으로써, 각종 장치의 제조 수율을 향상시킬 수 있다.
이상의 실시 형태에서도 명백한 바와 같이, 본 발명의 스퍼터 타겟에 의하면, 배리어막으로서의 특성이나 품질이 우수한 Ti-Al-N막 등을 재현성 좋게 형성하는 것이 가능해진다. 따라서, 이러한 Ti-Al-N막으로 이루어지는 배리어막을 사용함으로써, 각종 전자 부품의 특성이나 수율의 향상을 도모하는 것이 가능해진다. 본 발명의 배리어막은, 특히 유전체막으로서 페로브스카이트형 산화물막을 이용한 FRAM나 DRAM에 적합하다.

Claims (18)

  1. Ti-Al 합금에 의해 구성된 스퍼터 타겟이며,
    상기 Ti-Al 합금 중의 Al은, Ti 속에 고용한 상태, 및 Ti와 금속간 화합물을 형성한 상태 중 적어도 한 쪽 상태로 존재하고 있고, 또한 타겟 전체적으로 Al 함유량의 변동이 10% 이내이며, 상기 Al 함유량의 변동은 변동(%)={(최대치-최소치)/(최대치+최소치)}×100의 식에 의해 구하는 것을 특징으로 하는 스퍼터 타겟.
  2. 제1항에 있어서, 상기 Ti-Al 합금은 1 내지 30 원자 ％ 범위의 Al을 함유하는 것을 특징으로 하는 스퍼터 타겟.
  3. 제1항에 있어서, 상기 Ti-Al 합금은 500 ㎛ 이하의 평균 결정 입경을 갖는 것을 특징으로 하는 스퍼터 타겟.
  4. 제3항에 있어서, 타겟 전체적으로 결정 입경의 변동이 30 ％ 이내인 것을 특징으로 하는 스퍼터 타겟.
  5. 제1항에 있어서, 상기 Ti-Al 합금의 평균 산소 함유량이 900 ppm 이하인 것을 특징으로 하는 스퍼터 타겟.
  6. 제5항에 있어서, 타겟 전체적으로 산소 함유량의 변동이 30 ％ 이내인 것을 특징으로 하는 스퍼터 타겟.
  7. 제1항에 있어서, 상기 스퍼터 타겟은 배킹 플레이트와 접합되어 있는 것을 특징으로 하는 스퍼터 타겟.
  8. Al을 1 내지 30 원자 ％의 범위에서 함유하는 Ti-Al 합금에 의해 구성된 스퍼터 타겟이며,
    상기 Ti-Al 합금 중의 Al은, Ti 속에 고용한 상태, 및 Ti와 금속간 화합물을 형성한 상태 중 적어도 한 쪽 상태로 존재하고 있고, 또한 상기 Ti-Al 합금의 평균 결정 입경이 500 ㎛ 이하인 동시에, 타겟 전체적으로 결정 입경의 변동이 30% 이내이며, 상기 결정 입경의 변동은 변동(%)={(최대치-최소치)/(최대치+최소치)}×100의 식에 의해 구하는 것을 특징으로 하는 스퍼터 타겟.
  9. 삭제
  10. 제8항에 있어서, 상기 스퍼터 타겟은 배킹 플레이트와 접합되어 있는 것을 특징으로 하는 스퍼터 타겟.
  11. 제1항에 기재된 스퍼터 타겟을 이용하여 성막하여 이루어지는 Ti-Al-N막을 구비하는 것을 특징으로 하는 배리어막.
  12. 제11항에 있어서, 상기 Ti-Al-N막은 반도체 기판에 대한 배리어재로서 이용되는 것을 특징으로 하는 배리어막.
  13. 제8항에 기재된 스퍼터 타겟을 이용하여 성막하여 이루어지는 Ti-Al-N막을 구비하는 것을 특징으로 하는 배리어막.
  14. 제13항에 있어서, 상기 Ti-Al-N막은 반도체 기판에 대한 배리어재로서 이용되는 것을 특징으로 하는 배리어막.
  15. 제11항에 기재된 배리어막을 구비하는 것을 특징으로 하는 전자 부품.
  16. 제15항에 있어서, 반도체 기판과, 상기 반도체 기판 상에 형성된 상기 배리어막과, 상기 배리어막 상에 형성된 박막 캐패시터를 구비하는 것을 특징으로 하는 전자 부품.
  17. 제13항에 기재된 배리어막을 구비하는 것을 특징으로 하는 전자 부품.
  18. 제17항에 있어서, 반도체 기판과, 상기 반도체 기판 상에 형성된 상기 배리어막과, 상기 배리어막 상에 형성된 박막 캐패시터를 구비하는 것을 특징으로 하는 전자 부품.
KR10-2002-7014056A 2000-04-20 2001-04-20 스퍼터 타겟, 배리어막 및 전자 부품 KR100504062B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00119539 2000-04-20
JP2000119539 2000-04-20
PCT/JP2001/003379 WO2001081650A1 (fr) 2000-04-20 2001-04-20 Cible de pulverisation, film barriere et composant electronique

Publications (2)

Publication Number Publication Date
KR20030032937A KR20030032937A (ko) 2003-04-26
KR100504062B1 true KR100504062B1 (ko) 2005-07-27

Family

ID=18630502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7014056A KR100504062B1 (ko) 2000-04-20 2001-04-20 스퍼터 타겟, 배리어막 및 전자 부품

Country Status (5)

Country Link
US (1) US6750542B2 (ko)
JP (2) JP5065565B2 (ko)
KR (1) KR100504062B1 (ko)
TW (1) TWI256420B (ko)
WO (1) WO2001081650A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427538B2 (en) * 2002-08-16 2008-09-23 Intel Corporation Semiconductor on insulator apparatus and method
JP3873935B2 (ja) * 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
KR100633330B1 (ko) * 2004-07-30 2006-10-12 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
JP4613857B2 (ja) * 2006-03-14 2011-01-19 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802780B2 (ja) * 2006-03-14 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
KR100842897B1 (ko) * 2007-01-29 2008-07-03 삼성전자주식회사 강유전체 하드디스크드라이브용 강유전체 미디어 구조 및그 제조 방법
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP5886473B2 (ja) * 2013-03-19 2016-03-16 Ｊｘ金属株式会社 Ｔｉ−Ａｌ合金スパッタリングターゲット
US10287672B2 (en) 2014-06-02 2019-05-14 Mitsubishi Hitachi Tool Engineering, Ltd. Hard coating, hard-coated member, their production methods, and target used for producing hard coating
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
SG11201808205QA (en) * 2016-03-25 2018-10-30 Jx Nippon Mining & Metals Corp Ti-Nb ALLOY SPUTTERING TARGET AND PRODUCTION METHOD THEREOF

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06280009A (ja) * 1993-03-30 1994-10-04 Mitsubishi Materials Corp スパッタリング用ターゲット及びその製造方法
JP2857015B2 (ja) * 1993-04-08 1999-02-10 株式会社ジャパンエナジー 高純度アルミニウムまたはその合金からなるスパッタリングターゲット
JPH06322530A (ja) 1993-05-10 1994-11-22 Vacuum Metallurgical Co Ltd スパッタリング用ターゲット
JP2901049B2 (ja) * 1994-11-15 1999-06-02 株式会社神戸製鋼所 アークイオンプレーティング用Ａｌ−Ｔｉ合金ターゲット材
JPH116056A (ja) * 1997-06-12 1999-01-12 Toshiba Tungaloy Co Ltd 金属間化合物含有ターゲット、およびこれを用いた硬質被覆部材の製造方法
JP3367600B2 (ja) * 1998-06-08 2003-01-14 シャープ株式会社 誘電体薄膜素子の製造方法
JP2000100755A (ja) * 1998-09-25 2000-04-07 Mitsubishi Materials Corp 半導体装置のバリア膜形成用Ｔｉ−Ａｌ合金スパッタリングターゲット
JP2000273623A (ja) 1999-03-29 2000-10-03 Japan Energy Corp Ｔｉ−Ａｌ合金スパッタリングターゲット
JP4203180B2 (ja) * 1999-05-25 2008-12-24 株式会社神戸製鋼所 Ｔｉ−Ａｌ合金スパッタリングターゲット及びその製造方法

Also Published As

Publication number Publication date
JP5065565B2 (ja) 2012-11-07
JP5487182B2 (ja) 2014-05-07
TWI256420B (en) 2006-06-11
WO2001081650A1 (fr) 2001-11-01
JP2012072496A (ja) 2012-04-12
US6750542B2 (en) 2004-06-15
US20030116849A1 (en) 2003-06-26
KR20030032937A (ko) 2003-04-26

Similar Documents

Publication Publication Date Title
JP5487182B2 (ja) スパッタターゲット
US6312819B1 (en) Oriented conductive oxide electrodes on SiO2/Si and glass
US6444336B1 (en) Thin film dielectric composite materials
US6309895B1 (en) Method for fabricating capacitor containing amorphous and polycrystalline ferroelectric films and method for forming amorphous ferroelectric film
US20040092107A1 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
EP0883167A2 (en) Forming preferred orientation-controlled platinum film using oxygen
JP2877618B2 (ja) 強誘電体膜の形成方法
KR101767242B1 (ko) 수소 원자 또는 수소 이온을 함유하는 단결정 금속막 및 그 제조방법
JPH0817245A (ja) 強誘電体薄膜およびその製造方法
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
JP4342639B2 (ja) スパッタリングターゲット、および電極膜の製造方法
JP2676304B2 (ja) 強誘電体薄膜作製方法
KR19980070383A (ko) 기판위에 산화 방지 기능을 갖는 백금 박막을 형성하는 방법 및그 방법에 의해 형성된 백금 박막을 구비한 전자 소자
US20230255116A1 (en) Piezoelectric laminate and piezoelectric element
JP2000355760A (ja) スパッタターゲット、バリア膜および電子部品
JP3022328B2 (ja) 薄膜形成方法
JP5526072B2 (ja) スパッタリングターゲットとそれを用いたＴｉ−Ａｌ−Ｎ膜および電子部品の製造方法
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
US6103670A (en) Method of manufacturing oxide superconductor containing Ag and having substantially same crystal orientation
US6998661B2 (en) Integrated circuit structure including electrodes with PGO ferroelectric thin film thereon
JP5622914B2 (ja) スパッタリングターゲットの製造方法、Ｔｉ−Ａｌ−Ｎ膜の製造方法、および電子部品の製造方法
JP5389093B2 (ja) スパッタリングターゲットとそれを用いたＴｉ−Ａｌ−Ｎ膜および電子部品の製造方法
JP4820507B2 (ja) スパッタリングターゲットとその製造方法、およびそれを用いたＴｉ−Ａｌ−Ｎ膜と電子部品の製造方法
JPH09331034A (ja) 酸化物電極膜の形成方法
JP2006510566A (ja) 蒸着法を用いた強誘電性単結晶膜構造物の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 15