CN107154380B - 一种金属互连结构的制备方法 - Google Patents

一种金属互连结构的制备方法 Download PDF

Info

Publication number
CN107154380B
CN107154380B CN201710329424.6A CN201710329424A CN107154380B CN 107154380 B CN107154380 B CN 107154380B CN 201710329424 A CN201710329424 A CN 201710329424A CN 107154380 B CN107154380 B CN 107154380B
Authority
CN
China
Prior art keywords
layer
metal
metal layer
substrate
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710329424.6A
Other languages
English (en)
Other versions
CN107154380A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710329424.6A priority Critical patent/CN107154380B/zh
Publication of CN107154380A publication Critical patent/CN107154380A/zh
Application granted granted Critical
Publication of CN107154380B publication Critical patent/CN107154380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种金属互连结构的制备方法，其中，包括：制备一基底，并于基底的上表面形成一凹槽或通孔；制备一阻挡层覆盖基底的上表面以及凹槽的侧壁和底部，或制备一阻挡层覆盖基底的上表面以及通孔的侧壁；制备一金属种子层覆盖阻挡层暴露出的表面；以金属种子层为生长基础电镀形成一第一金属层覆盖阻挡层的表面；于第一金属层的上表面覆盖一第二金属层；于第二金属层的上表面覆盖一应力层形成复合薄膜；对复合薄膜进行热退火工艺；去除阻挡层，在凹槽中形成金属互连结构；上述技术方案的有益效果是：形成的金属互连结构中不会出现因应力变化产生的空隙，从而提高了金属互连结构的性能。

Description

一种金属互连结构的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种金属互连结构的制备方法。
背景技术
金属互连技术指的是在集成电路片上淀积金属薄膜，并通过光刻技术形成布线，把互相隔离的元件按一定要求互连成所需电路的工艺。
对用于集成电路互连的金属材料的要求是：电阻率低，能与元件的电极形成良好的低欧姆接触；与二氧化硅层的粘附性要好；便于淀积和光刻加工形成布线等。
在金属互连中引入合金元素可以明显提升电导率。其中向互连金属中进行金属元素注入往往需要更高温度或更长时间的退火来实现，这会在铜中产生空隙，产生空隙的原因是退火和冷却过程中金属层内部的压力变化较大。
发明内容
针对上述问题，本发明提出了一种金属互连结构的制备方法，其中，包括：
步骤S1，提供一复合结构，于所述复合结构的上表面制备一基底，并于所述基底的上表面形成一凹槽或通孔；
步骤S2，制备一阻挡层覆盖所述基底的上表面以及所述凹槽的侧壁和底部，或制备一阻挡层覆盖所述基底的上表面以及所述通孔的侧壁；
步骤S3，制备一金属种子层覆盖所述阻挡层暴露出的表面；
步骤S4，以所述金属种子层为生长基础电镀形成一第一金属层覆盖所述阻挡层的表面；
步骤S5，于所述第一金属层的上表面覆盖一第二金属层；
步骤S6，于所述第二金属层的上表面覆盖一应力层形成复合薄膜；
步骤S7，对所述复合薄膜进行热退火工艺；
步骤S8，依次去除所述应力层、所述第二金属层、所述第一金属层的上部以及形成于所述基底的上表面的所述阻挡层，使得剩余的所述第一金属层与所述基底暴露出的上表面齐平，以在所述凹槽中形成金属互连结构。
上述的金属互连结构的制备方法，其中，所述第一金属层为铜金属层。
上述的金属互连结构的制备方法，其中，所述第二金属层为合金层。
上述的金属互连结构的制备方法，其中，所述合金层为锰铜合金层，或铝铜合金层，或银铜合金层。
上述的金属互连结构的制备方法，其中，所述第二金属层的厚度大于或等于50埃。
上述的金属互连结构的制备方法，其中，所述第二金属层为纯金属层。
上述的金属互连结构的制备方法，其中，所述应力层为氮化铊层或氮化钛层。
上述的金属互连结构的制备方法，其中，所述应力层为铊和氮化铊的复合层，或钛和氮化钛的复合层。
上述的金属互连结构的制备方法，其中，所述热退火工艺的退火温度为100～250℃，退火时间为10～120min。
上述的金属互连结构的制备方法，其中，所述应力层的去除方式为湿法刻蚀或化学机械研磨。
有益效果：本发明形成的金属互连结构中不会出现因应力变化产生的空隙，从而提高了金属互连结构的性能。
附图说明
图1为本发明一实施例中金属互连结构的制备方法的步骤流程图；
图2～6为本发明一实施例中金属互连结构的制备方法的各步骤形成的结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种金属互连结构的制备方法，其中，各步骤形成的结构可以如图2～6所示，该制备方法可以包括：
步骤S1，提供一复合结构(附图中未显示)，于复合结构的上表面制备一基底10，并于基底10的上表面形成一凹槽TR或通孔(该实施例以凹槽TR为例)；
步骤S2，制备一阻挡层20覆盖基底10的上表面以及凹槽TR的侧壁和底部，或制备一阻挡层覆盖基底10的上表面以及通孔的侧壁；
步骤S3，制备一金属种子层30覆盖阻挡层20暴露出的表面；
步骤S4，以金属种子层30为生长基础电镀形成一第一金属层40覆盖阻挡层30的表面；
步骤S5，于第一金属层40的上表面覆盖一第二金属层50；
步骤S6，于第二金属层50的上表面覆盖一应力层60形成复合薄膜；
步骤S7，对复合薄膜进行热退火工艺；
步骤S8，依次去除应力层60、第二金属层50、第一金属层40的上部以及形成于基底10的上表面的阻挡层20，使得剩余的第一金属层40与基底10暴露出的上表面齐平，以在凹槽TR中形成金属互连结构。
上述技术方案中，由于采用了第二金属层50，让第二金属层50中的金属元素向第一金属层40内扩散往往需要更高温度或更长时间的退火来实现，这会在第一金属层40中产生空隙；但是本发明在制备过程中，在第二金属层50的上表面覆盖了应力层60，从而减少了金属晶粒的变化产生的空隙；基底10可以是具有低介电常数的介电层，可以由氮化物或者氧化物制备形成；金属种子层30可以是通过物理气相沉积制备的，第一金属层40的金属种类应与金属种子层30一致，例如均为铜；复合结构可以是已经制备形成器件层的需要进一步形成金属互连结构的结构，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，第一金属层40可以为铜金属层，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，第二金属层50为合金层。
上述实施例中，优选地，合金层为锰铜合金层，或铝铜合金层，或银铜合金层，或者是其他合金。
在一个较佳的实施例中，第二金属层50的厚度大于或等于50埃，从而保证有足够的金属元素扩散至第一金属层40中。
在一个较佳的实施例中，第二金属层50为纯金属层，例如为锰金属层等。
在一个较佳的实施例中，应力层60为氮化铊层或氮化钛层。
在一个较佳的实施例中，应力层60为铊和氮化铊的复合层，或钛和氮化钛的复合层，但这只是优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，热退火工艺的退火温度为100～250℃，退火时间为10～120min，从而保证金属扩散的足够温度和作用时间，但这只是优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，应力层60的去除方式为湿法刻蚀或化学机械研磨，但这只是优选的情况，不应视为是对本发明的限制。
上述技术方案中，去除第二金属层50、第一金属层40的上部以及形成于基底10的上表面的阻挡层20，使得剩余的第一金属层40与基底10暴露出的上表面齐平，可以是通过化学机械研磨的方法实现的。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种金属互连结构的制备方法，其特征在于，包括：
步骤S1，提供一复合结构，于所述复合结构的上表面制备一基底，并于所述基底的上表面形成一凹槽或通孔；
步骤S2，制备一阻挡层覆盖所述基底的上表面以及所述凹槽的侧壁和底部，或制备一阻挡层覆盖所述基底的上表面以及所述通孔的侧壁；
步骤S3，制备一金属种子层覆盖所述阻挡层暴露出的表面；
步骤S4，以所述金属种子层为生长基础电镀形成一第一金属层覆盖所述阻挡层的表面；
步骤S5，于所述第一金属层的上表面覆盖一第二金属层；
步骤S6，于所述第二金属层的上表面覆盖一应力层形成复合薄膜；
步骤S7，对所述复合薄膜进行热退火工艺；
步骤S8，依次去除所述应力层、所述第二金属层、所述第一金属层的上部以及形成于所述基底的上表面的所述阻挡层，使得剩余的所述第一金属层与所述基底暴露出的上表面齐平，以在所述凹槽中形成金属互连结构。
2.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第一金属层为铜金属层。
3.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二金属层为合金层。
4.根据权利要求3所述的金属互连结构的制备方法，其特征在于，所述合金层为锰铜合金层，或铝铜合金层，或银铜合金层。
5.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二金属层的厚度大于或等于50埃。
6.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二金属层为纯金属层。
7.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述应力层为氮化铊层或氮化钛层。
8.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述应力层为铊和氮化铊的复合层，或钛和氮化钛的复合层。
9.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述热退火工艺的退火温度为100～250℃，退火时间为10～120min。
10.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述应力层的去除方式为湿法刻蚀或化学机械研磨。
CN201710329424.6A 2017-05-11 2017-05-11 一种金属互连结构的制备方法 Active CN107154380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710329424.6A CN107154380B (zh) 2017-05-11 2017-05-11 一种金属互连结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710329424.6A CN107154380B (zh) 2017-05-11 2017-05-11 一种金属互连结构的制备方法

Publications (2)

Publication Number Publication Date
CN107154380A CN107154380A (zh) 2017-09-12
CN107154380B true CN107154380B (zh) 2020-04-24

Family

ID=59793349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710329424.6A Active CN107154380B (zh) 2017-05-11 2017-05-11 一种金属互连结构的制备方法

Country Status (1)

Country Link
CN (1) CN107154380B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363152A (zh) * 2020-03-06 2021-09-07 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494129A (zh) * 2002-07-08 2004-05-05 �����ɷ� 半导体器件和其制造方法
CN103187361A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 铜互连层的制造方法
CN106558530A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003306A1 (en) * 1998-06-26 2002-01-10 Minh Van Ngo Method for reducing stress-induced voids for 0.25u and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494129A (zh) * 2002-07-08 2004-05-05 �����ɷ� 半导体器件和其制造方法
CN103187361A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 铜互连层的制造方法
CN106558530A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
CN107154380A (zh) 2017-09-12

Similar Documents

Publication Publication Date Title
CN100481380C (zh) 半导体元件中内连线结构的制造方法
TWI610366B (zh) 鈷金屬障壁層
US7417321B2 (en) Via structure and process for forming the same
US8508018B2 (en) Barrier layers
US8946082B2 (en) Methods for forming semiconductor devices
TWI595598B (zh) 鈷互連技術
CN106328583B (zh) Cvd金属晶种层
CN104253108A (zh) 互连结构及其形成方法
TWI546862B (zh) 用於互連之裝置及用以形成金屬互連體的方法
KR20010103696A (ko) 구리 상호접속을 가지는 반도체 소자 제조를 위한 방법
US11887888B2 (en) Multi-pass plating process with intermediate rinse and dry
KR100714476B1 (ko) 반도체 장치 및 그 제조 방법
CN107154380B (zh) 一种金属互连结构的制备方法
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
CN210015853U (zh) 半导体互连结构
US11437540B2 (en) Component having metal carrier layer and layer that compensates for internal mechanical strains
CN108109954B (zh) 互连结构的制造方法
CN111769072A (zh) 半导体互连结构及其制造方法
JP2003218201A (ja) 半導体装置およびその製造方法
US20020111015A1 (en) Method of forming metal connection elements in integrated circuits
CN214203679U (zh) 铜钨电连接结构
JP2001351918A (ja) 半導体装置およびその製造方法
JP2001176872A (ja) 半導体装置の製造方法
US20050064705A1 (en) Method for producing thin metal-containing layers having a low electrical resistance
CN112259499A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant