JP2001351918A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001351918A
JP2001351918A JP2000167030A JP2000167030A JP2001351918A JP 2001351918 A JP2001351918 A JP 2001351918A JP 2000167030 A JP2000167030 A JP 2000167030A JP 2000167030 A JP2000167030 A JP 2000167030A JP 2001351918 A JP2001351918 A JP 2001351918A
Authority
JP
Japan
Prior art keywords
metal
film
insulating film
cmp
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000167030A
Other languages
English (en)
Inventor
Hideyo Haruhana
英世 春花
Hiroyuki Amishiro
啓之 網城
Motoshige Igarashi
元繁 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000167030A priority Critical patent/JP2001351918A/ja
Priority to US09/734,204 priority patent/US20010048162A1/en
Publication of JP2001351918A publication Critical patent/JP2001351918A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 半導体装置の金属埋め込み配線において、金
属配線とその周囲の絶縁膜との間で高い絶縁性を実現す
る。 【解決手段】 半導体基板上に配置された絶縁膜１１０
の溝１１１内に、金属部材１２２とバリアメタル１２１
からなる金属配線１２０が形成される。そして、金属部
材１２２の側部に形成されたバリアメタル１２１の上部
と接するように、第１の金属拡散防止膜１３１が絶縁膜
１１０上に形成される。さらに、第１の金属拡散防止膜
１３１及び金属配線１２０の上に、第２の金属拡散防止
膜１３２が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にダマシン技術を用いた多層配線
部の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】近時、ＬＳＩ(Large Scale Integrated
Circuit)等の半導体装置において、半導体素子の高集積
化に伴って、配線の微細化や、ダマシン技術を用いた多
層配線化が進んでいる。
【０００３】図５は、従来の半導体装置の製造方法を説
明するための断面図である。先ず、図５（ａ）に示すよ
うに、図示しない半導体基板において、配線間絶縁膜５
０１をＣＶＤ(Chemical Vapor Deposition)法により形
成する。次に、図５（ｂ）に示すように、上記配線間絶
縁膜５０１の表面に、金属埋め込み溝を形成するための
レジストパターンを形成した後、エッチングにより金属
埋め込み溝５０１ａを形成する。そして、この溝５０１
ａの内面（底面及び両側面）及び配線間絶縁膜５０１の
表面にバリアメタル５０２を形成した後、上記溝５０１
ａに、例えばＣｕ等の金属５０３を埋め込む。次に、図
５（ｃ）に示すように、配線に不要な金属５０３をＣＭ
Ｐ(ChemicalMechanical Polishing)法により除去する。
さらに、図５（ｄ）に示すように、配線間絶縁膜５０１
上のバリアメタル５０２をＣＭＰ法により除去する。最
後に、図５（ｅ）に示すように、金属拡散防止膜５０４
をＣＶＤ法により形成して、半導体基板上に金属埋め込
み配線を形成していた。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の方
法では、配線間絶縁膜５０１上のバリアメタル５０２を
ＣＭＰ法によって除去した後に、配線間絶縁膜５０１、
バリアメタル５０２、及び金属５０３の表面が、同時に
露出する。ここで、バリアメタル５０２の研磨レート
は、配線間絶縁膜５０１及び金属５０３の研磨レートよ
りも速いため、バリアメタル５０２の表面が、配線間絶
縁膜５０１及び金属５０３の表面よりも落ちこんでしま
う。その後、この露出面の上に金属拡散防止膜５０４を
形成すると、図５（ｆ）に示すように、金属拡散防止膜
５０４とバリアメタル５０２との間に空間５０５ができ
てしまう。そして、後工程にて熱処理を行う際に、この
空間５０５を介して金属５０３が配線間絶縁膜５０１に
拡散するため、配線間絶縁膜５０１の絶縁性が低下する
問題があった。
【０００５】また、上述したように、ＣＭＰ法によりバ
リアメタル５０２を除去した後に、配線間絶縁膜５０
１、バリアメタル５０２、及び金属５０３の表面が同時
に露出するため、ＣＭＰによって削られた金属５０３が
配線間絶縁膜５０１上に付着したり、削られた配線間絶
縁膜５０１が金属５０３上に付着する可能性があった。
この場合も、付着した金属５０３が配線間絶縁膜５０１
に拡散するため、配線間絶縁膜５０１の絶縁性が低下す
る問題があった。また、付着した配線間絶縁膜５０１が
金属５０３に拡散するため、金属配線の抵抗が上昇する
という問題もあった。
【０００６】また、ＣＭＰに使用されるスラリーの種類
によっては、バリアメタル５０２と金属５０３の境界部
において、部分的に金属５０３が溶出してしまうため
（図３（ｃ）参照）、金属配線の抵抗が上昇する問題が
あった。
【０００７】本発明は、上記従来の課題を解決するため
になされたものであり、半導体装置の金属埋め込み配線
において、金属配線とその周囲の絶縁膜との間で高い絶
縁性を実現するものである。
【０００８】
【課題を解決するための手段】請求項１の発明にかかる
半導体装置は、半導体基板上に配置され溝が形成された
絶縁膜と、前記溝に形成された金属配線と、前記金属配
線及び前記絶縁膜の上に形成された金属拡散防止膜とを
備え、前記金属配線の側面の上部は、前記金属拡散防止
膜と接することを特徴とするものである。
【０００９】請求項２の発明にかかる半導体装置は、請
求項１に記載の半導体装置において、前記金属拡散防止
膜は、前記絶縁膜の上に形成された第１の金属拡散防止
膜と、前記金属配線及び前記第１の金属拡散防止膜の上
に形成された第２の金属拡散防止膜とを備え、前記金属
配線の側面の上部は、前記第１の金属拡散防止膜と接す
ることを特徴とするものである。
【００１０】請求項３の発明にかかる半導体装置は、請
求項２に記載の半導体装置において、前記金属配線は、
金属部材と、この金属部材の底面及び両側面に形成され
たバリアメタルとを備え、前記金属部材の側面に形成さ
れたバリアメタルの上部は、前記第１の金属拡散防止膜
と接することを特徴とするものである。
【００１１】請求項４の発明にかかる半導体装置は、請
求項１に記載の半導体装置において、前記金属拡散防止
膜は、窒素を含む絶縁膜であることを特徴とするもので
ある。
【００１２】請求項５の発明にかかる半導体装置の製造
方法は、半導体基板上に配置された絶縁膜上に第１の金
属拡散防止膜を形成する工程と、前記第１の金属拡散防
止膜の表面から前記絶縁膜内に溝を形成する工程と、前
記溝の内面及び前記第１の金属拡散防止膜の表面にバリ
アメタルを形成する工程と、前記溝に金属を埋め込む工
程と、ＣＭＰにより前記金属の不要な部分を除去する第
１のＣＭＰ工程と、ＣＭＰにより前記第１の金属拡散防
止膜上のバリアメタルを除去する第２のＣＭＰ工程と、
前記第２のＣＭＰ工程により露出した前記第１の金属拡
散防止膜および金属の表面に第２の金属拡散防止膜を形
成する工程と、を含むことを特徴とするものである。
【００１３】請求項６の発明にかかる半導体装置の製造
方法は、請求項５に記載の製造方法において、前記第１
のＣＭＰ工程と、前記第２のＣＭＰ工程とは、連続して
実施する工程であることを特徴とするものである。
【００１４】請求項７の発明にかかる半導体装置の製造
方法は、請求項５または６に記載の製造方法において、
前記第２のＣＭＰ工程において、前記第１の金属拡散防
止膜の上層部をさらに除去することを特徴とするもので
ある。
【００１５】請求項８の発明にかかる半導体装置の製造
方法は、半導体基板上に配置された第１の絶縁膜上に第
１の金属拡散防止膜を形成する工程と、前記第１の金属
拡散防止膜の上に第２の絶縁膜を形成する工程と、前記
第２の絶縁膜の表面から前記第１の金属拡散防止膜を貫
いて前記第１の絶縁膜内に溝を形成する工程と、前記溝
の内面及び前記第２の絶縁膜の表面にバリアメタルを形
成する工程と、前記溝に金属を埋め込む工程と、ＣＭＰ
により前記金属の不要な部分を除去する第１のＣＭＰ工
程と、ＣＭＰにより前記第２の絶縁膜上のバリアメタル
及び前記第２の絶縁膜を除去する第２のＣＭＰ工程と、
前記第２のＣＭＰ工程により露出した第１の金属拡散防
止膜および金属の表面に第２の金属拡散防止膜を形成す
る工程と、を含むことを特徴とするものである。
【００１６】請求項９の発明にかかる半導体装置の製造
方法は、請求項８に記載の製造方法において、前記第１
のＣＭＰ工程と、前記第２のＣＭＰ工程とは、連続して
実施する工程であることを特徴とするものである。
【００１７】請求項１０の発明にかかる半導体装置の製
造方法は、請求項８または９に記載の製造方法におい
て、前記第２のＣＭＰ工程において、前記第１の金属拡
散防止膜の上層部をさらに除去することを特徴とするも
のである。
【００１８】請求項１１の発明にかかる半導体装置の製
造方法は、半導体基板上に配置された絶縁膜の表面から
溝を形成した後、前記溝の内面及び前記絶縁膜の表面に
バリアメタルを形成する工程と、前記溝に金属を埋め込
む工程と、ＣＭＰにより前記金属の不要な部分を除去す
る第１のＣＭＰ工程と、ＣＭＰにより前記絶縁膜上のバ
リアメタルを除去する第２のＣＭＰ工程と、前記絶縁膜
の上層部をエッチングするエッチング工程と、前記エッ
チング後の絶縁膜及び前記金属の上に拡散防止膜を形成
する工程と、を含むことを特徴とするものである。
【００１９】請求項１２の発明にかかる半導体装置の製
造方法は、請求項１１に記載の製造方法において、前記
エッチング工程において、前記金属側部のバリアメタル
の上端よりも絶縁膜の表面が低くなるように、前記絶縁
膜をエッチングすることを特徴とするものである。
【００２０】請求項１３の発明にかかる半導体装置の製
造方法は、請求項１１または１２に記載の製造方法にお
いて、前記第１のＣＭＰ工程と、前記第２のＣＭＰ工程
とは、連続して実施する工程であることを特徴とするも
のである。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。先ず、実施の形態１におい
て、本発明を適用した半導体装置について説明する。
【００２２】実施の形態１．図１は、本発明の実施の形
態１による半導体装置を説明するための断面図である。
図１において、１１０は溝１１１が形成された絶縁膜と
しての配線間絶縁膜、１２０は溝１１１に形成された、
例えばＣｕ配線のような金属配線、１３０は金属拡散防
止膜としてのＣｕ拡散防止膜を示している。図中、金属
拡散防止膜１３０は、金属配線１２０の側面の上部と接
するように、絶縁膜１１０及び金属配線１２０の上に形
成されている。また、これらは、図示しない半導体基板
上に形成されている。
【００２３】ここで、絶縁膜（配線間絶縁膜）１１０
は、ＣＶＤ法により形成されたＳｉＯ 2膜あるいはフッ
素が添加されたＳｉＯ2膜、プラズマＣＶＤ法により形
成されたＳｉＯ2膜、またはＴＥＯＳ系のガスを用いて
生成されたＳｉＯ2膜の何れかである。そして、絶縁膜
１１０には、金属配線埋め込み用の溝１１１がエッチン
グにより形成されている。
【００２４】また、金属配線１２０は、金属部材として
のＣｕ１２２と、金属部材１２２の底面及び両側面に形
成されたバリアメタル１２１とによって構成されてい
る。ここで、金属部材１２２としては、Ｃｕ以外にＡ
ｌ，Ａｕ，Ａｇ，Ｗあるいはそれらの合金のように配線
抵抗の小さいものが用いられ、ＣＶＤ法やスパッタ法に
よって形成される。また、バリアメタル１２１は、金属
部材１２２の絶縁膜１１０への拡散防止や、金属部材１
２２の溝１１１への密着性向上のために、蒸着法やスパ
ッタ法によって形成される薄膜であり、例えば、Ｔａ
Ｎ，Ｔｉ，ＴｉＮの薄膜,あるいはこれらの積層膜であ
る。
【００２５】また、金属拡散防止膜１３０は、絶縁膜１
１０の上に形成された第１の金属拡散防止膜１３１と、
第１の金属拡散防止膜１３１及び金属配線１２０の上に
形成された第２の金属拡散防止膜１３２とによって構成
されている。ここで、これら金属拡散防止膜１３０，１
３１，１３２は、例えば、ＳｉＮ膜（窒化シリコン膜）
やＳｉＮxＯyのような窒素を含む絶縁膜、または低誘電
率の絶縁膜であり、金属の拡散防止に大きな効果を有す
るものである。
【００２６】以上のように、本実施の形態１の半導体装
置は、半導体基板上に配置され金属配線用の溝１１１を
有する絶縁膜１１０と、上記溝１１１に形成された金属
配線１２０と、金属配線１２０の側面上部と接するよう
に、絶縁膜１１０及び金属配線１２０の上に形成された
金属拡散防止膜１３０と、を備えている。また、金属拡
散防止膜１３０は、第１の金属拡散防止膜１３１と、第
２の金属拡散防止膜１３２との積層膜であり、上記金属
配線１２０の側面上部は、絶縁膜１１０に形成された第
１の金属拡散防止膜１３１と接する。また、金属配線１
２０は、金属部材１２２と、この金属部材１２２の底面
及び両側面に形成されたバリアメタルとを備えており、
金属部材１２２側面のバリアメタル１２１の上部は、上
記第１の金属拡散防止膜１３１と接する。すなわち、第
１の金属拡散防止膜１３１によって、金属部材１２２と
絶縁膜１１０とが接しない構造を有する。従って、バリ
アメタル１２１の上部が、絶縁膜１１０及び金属部材１
２２の表面より落ち込んだ場合でも、第１の金属拡散防
止膜によって金属部材１２２の絶縁膜１１０への拡散を
防止できる。このため、絶縁膜１１０と金属部材１２２
との間で高い絶縁性が得られ、金属埋め込み配線の信頼
性が向上する。
【００２７】また、窒化シリコン膜のように窒素を含む
絶縁膜を第１の金属拡散防止膜１３１として用いること
により、酸素を含む絶縁膜を用いた場合と比較して高い
絶縁効果が得られる。
【００２８】次に、実施の形態２から実施の形態４にお
いて、本発明を適用した半導体装置の製造方法について
説明する。
【００２９】実施の形態２．図２は、本発明の実施の形
態２による半導体装置の製造方法を説明するための断面
図である。先ず、図２（ａ）に示すように、図示しない
半導体基板上において、例えばＳｉＯ2膜からなる絶縁
膜としての配線間絶縁膜２１０をＣＶＤ法により形成す
る。そして、絶縁膜２１０の上に、例えばＳｉＮ膜から
なる第１の金属拡散防止膜２２０をＣＶＤ法により形成
する。
【００３０】次に、図２（ｂ）に示すように、上記第１
の金属拡散防止膜２２０の表面に、金属埋め込み用の溝
（以下、溝と略する）２１１を形成するためのレジスト
パターンを形成した後（図示省略）、このレジストパタ
ーンをマスクとして、溝２１１を絶縁膜２１０内にエッ
チングにより形成する。また、エッチング後、上記レジ
ストパターンを、アッシング及び薬液洗浄により除去す
る。そして、溝２１１の内面（底面及び両側面）と第１
の金属拡散防止膜２２０の表面に、例えばＴａＮからな
るバリアメタル２３０を蒸着法またはスパッタ法により
形成した後、上記溝２１１の内面に形成されたバリアメ
タル２３０の表面に電解メッキ（図示省略）を施して、
例えばＣｕからなる金属２４０をＣＶＤ法により上記溝
２１１に埋め込む。
【００３１】次に、図２（ｃ）に示すように、上記埋め
込まれた金属２４０のうち配線として不要な部分をＣＭ
Ｐ法により除去する（以下、第１のＣＭＰ工程と称す
る）。
【００３２】さらに、図２（ｄ）に示すように、第１の
金属拡散防止膜２２０上に形成されたバリアメタル２３
０をＣＭＰ法により除去する（以下、第２のＣＭＰ工程
と称する）。
【００３３】最後に、図２（ｅ）に示すように、第２の
ＣＭＰ工程を実施した後に露出した第１の金属拡散防止
膜２２０及び金属２４０の表面に、例えばＳｉＮ膜から
なる第２の金属拡散防止膜２５０をＣＶＤ法により形成
する。
【００３４】上述した工程を経て製造される半導体装置
（図２（ｅ）参照）は、実施の形態１において説明した
半導体装置（図１参照）と同一の構造を有する。すなわ
ち、本実施の形態２による製造方法は、実施の形態１に
よる半導体装置を製造する方法の１つである。
【００３５】以上説明した本実施の形態２による半導体
装置の製造方法は、絶縁膜２１０上に第１の金属拡散防
止膜２２０を形成した後、金属埋め込み用の溝２１１を
形成した。そして、上記溝２１１の内面と、第１の金属
拡散防止膜２２０の表面にバリアメタル２３０を形成
し、電解メッキ処理後の溝２１１に金属２４０を埋め込
んだ。さらに、配線に不要な金属２４０を第１のＣＭＰ
工程において除去した後、バリアメタル２３０を第２の
ＣＭＰ工程において除去した。そして、第２のＣＭＰ工
程終了後に露出した第１の金属拡散防止膜２２０及び金
属２４０の表面に、第２の金属拡散防止膜２５０を形成
した。
【００３６】この製造方法によれば、第１及び第２のＣ
ＭＰ工程において、金属２４０は、第１の金属拡散防止
膜２２０またはバリアメタル２３０によって絶縁膜２１
０から常に分離されている。すなわち、ＣＭＰによって
削られた金属２４０が、絶縁膜２１０の表面に付着する
ことはない。また、絶縁膜２１０は、常に第１の金属拡
散防止膜２２０に覆われているため、ＣＭＰによって削
られた絶縁膜２１０が金属２４０の表面に付着すること
はない。
【００３７】従って、金属２４０が絶縁膜２１０に拡散
しないため、絶縁膜２１０と金属２４０との間で高い絶
縁性が得られる。また、絶縁膜２１０が金属２４０に拡
散しないため、金属２４０の抵抗上昇を防止できる。こ
れにより、金属配線（バリアメタル２３０及び金属２４
０）と絶縁膜２１０との間で高い絶縁性が得られるとと
もに、金属配線の抵抗上昇を防止できるため、金属埋め
込み配線の信頼性が向上する。
【００３８】なお、第２のＣＭＰ工程において、バリア
メタル２３０だけでなく第１の金属拡散防止膜２２０の
上層部まで削ってもよい。これにより、バリアメタル２
３０と、第１の金属拡散防止膜２２０との境界部分の膜
が削られるため、上記ＣＭＰ後の露出表面の膜質が均一
になる。
【００３９】また、第１及び第２のＣＭＰ工程を連続し
て行うことにより、半導体装置の製造工程数を減らすこ
とができる。
【００４０】実施の形態３．図３は、本発明の実施の形
態３による半導体装置の製造方法を説明するための断面
図である。先ず、図３（ａ）に示すように、図示しない
半導体基板上において、例えばＳｉＯ2膜からなる第１
の絶縁膜としての配線間絶縁膜３１０をＣＶＤ法により
形成した後、上記第１の絶縁膜３１０の上に、例えばＳ
ｉＮ膜からなる第１の金属拡散防止膜３２０をＣＶＤ法
により形成する。そして、第１の金属拡散防止膜３２０
の上に、例えばＳｉＯ2膜からなる第２の絶縁膜３３０
をＣＶＤ法により形成する。
【００４１】次に、図３（ｂ）に示すように、上記第２
の絶縁膜３３０の表面に、金属埋め込み用の溝（以下、
溝と略する）３１１を形成するためのレジストパターン
を形成した後（図示省略）、このレジストパターンをマ
スクとして、第２の絶縁膜３３０の表面から第１の金属
拡散防止膜３２０を貫いて第１の絶縁膜３１０内に溝３
１１をエッチングにより形成する。また、エッチング
後、上記レジストパターンを、アッシング及び薬液洗浄
により除去する。そして、上記溝３１１の内面（底面及
び両側面）と第２の絶縁膜３３０の表面に、例えばＴａ
Ｎからなるバリアメタル３４０を蒸着法またはスパッタ
法により形成した後、上記溝３１１の内面に形成された
バリアメタル３４０の表面に電解メッキ（図示省略）を
施して、例えばＣｕからなる金属３５０をＣＶＤ法によ
り上記溝３１１に埋め込む。
【００４２】次に、図３（ｃ）に示すように、上記埋め
込まれた金属３５０のうち配線として不要な部分をＣＭ
Ｐ法により除去する（以下、第１のＣＭＰ工程と称す
る）。ここで、図中の符号３６０は、ＣＭＰで使用され
るスラリーによって金属３５０の一部分が溶出してでき
た空域を示している。
【００４３】次に、図３（ｄ）に示すように、第２の絶
縁膜３３０及び第１の金属拡散防止膜３２０をＣＭＰ法
により除去する（以下、第２のＣＭＰ工程と称する）。
この第２のＣＭＰ工程によって、上記空域３６０近傍の
金属３５０も除去される。
【００４４】最後に、図３（ｅ）に示すように、第２の
ＣＭＰ工程を実施した後に露出した第１の金属拡散防止
膜３２０及び金属３５０の表面に、例えばＳｉＮ膜から
なる第２の金属拡散防止膜３７０をＣＶＤ法により形成
する。
【００４５】上述した工程を経て製造される半導体装置
（図３（ｅ）参照）は、実施の形態１で説明した図１に
示す構造を有する。
【００４６】以上説明した本実施の形態３による半導体
装置の製造方法は、第１の絶縁膜３１０の上に第１の金
属拡散防止膜３２０を形成した後、その上に第２の絶縁
膜３３０を形成した。そして、金属埋め込み用の溝３１
１を形成した後、この溝３１１の内面と、第２の絶縁膜
３３０の表面にバリアメタル３４０を形成し、電解メッ
キ処理後の溝３１１に金属３５０を埋め込んだ。そし
て、配線に不要な金属３５０を第１のＣＭＰ工程におい
て除去した後、バリアメタル３４０及び第２の絶縁膜３
３０を第２のＣＭＰ工程において除去した。そして、第
２のＣＭＰ工程終了後に露出した第１の金属拡散防止膜
３２０及び金属３５０の表面に、第２の金属拡散防止膜
３７０を形成した。
【００４７】この製造方法によれば、第１のＣＭＰ工程
において、スラリーによってバリアメタル３４０近傍の
金属３５０が溶出して空域３６０（図３８（ｃ）参照）
が形成されたとしても、その空域３６０は第２のＣＭＰ
工程で除去されるため、製造される半導体装置には影響
しない。従って、金属配線の抵抗値の上昇を抑えること
ができ、半導体装置の歩留まりが向上する。
【００４８】また、実施の形態２による製造方法と同様
に、第１及び第２のＣＭＰ工程において、金属３５０
は、第１の金属拡散防止膜３２０またはバリアメタル３
４０によって第１の絶縁膜３１０から常に分離されてい
る。すなわち、ＣＭＰによって削られた金属３５０が、
第１の絶縁膜３１０の表面に付着することはない。ま
た、第１の絶縁膜３１０は、常に第１の金属拡散防止膜
３２０に覆われているため、ＣＭＰによって削られた絶
縁膜３１０が金属３５０の表面に付着することはない。
従って、金属３５０と絶縁膜３１０とは相互に拡散しな
いため、金属配線とその周囲の絶縁膜との間で高い絶縁
性が得られるとともに、金属配線の抵抗上昇を防止でき
る。これにより、金属埋め込み配線の信頼性が向上す
る。
【００４９】なお、第２のＣＭＰ工程において、第２の
絶縁膜３３０だけでなく第１の金属拡散防止膜３２０の
上層部まで削ってもよい。これにより、第２の絶縁膜３
３０と、第１の金属拡散防止膜３２０との境界部分の膜
が削られるため、第２のＣＭＰ工程後の露出表面の膜質
が均一になる。
【００５０】また、第１及び第２のＣＭＰ工程を連続し
て行うことにより、半導体装置の製造工程数を減らすこ
とができる。
【００５１】実施の形態４．図４は、本発明の実施の形
態４による半導体装置の製造方法を説明するための断面
図である。先ず、図４（ａ）に示すように、図示しない
半導体基板上において、例えばＳｉＯ2膜からなる絶縁
膜としての配線間絶縁膜４１０をＣＶＤ法により形成す
る。
【００５２】次に、図４（ｂ）に示すように、上記絶縁
膜４１０の表面に、金属埋め込み用の溝（以下、溝と略
する）４１１を形成するためのレジストパターンを形成
した後（図示省略）、このレジストパターンをマスクと
して絶縁膜４１０内に溝４１１をエッチングにより形成
する。また、エッチング後、上記レジストパターンを、
アッシング及び薬液洗浄により除去する。そして、上記
溝４１１の内面（底面及び両側面）と絶縁膜４１０の表
面に、例えばＴａＮからなるバリアメタル４２０を蒸着
法またはスパッタ法により形成した後、上記溝４１１の
内面に形成されたバリアメタル４２０の表面に電解メッ
キ（図示省略）を施して、例えばＣｕからなる金属４３
０をＣＶＤ法により上記溝４１１に埋め込む。
【００５３】次に、図４（ｃ）に示すように、上記埋め
込まれた金属４３０のうち配線として不要な部分をＣＭ
Ｐ法により除去する（以下、第１のＣＭＰ工程と称す
る）。
【００５４】そして、図４（ｄ）に示すように、絶縁膜
４１０の表面に形成されたバリアメタル４２０をＣＭＰ
法により除去する（以下、第２のＣＭＰ工程と称す
る）。
【００５５】次に、図４（ｅ）に示すように、絶縁膜４
１０の上層部をエッチングする。ここで、金属４３０及
びバリアメタル４２０に対する絶縁膜４１０のエッチン
グ選択比は大きい値とし、絶縁膜４１０を選択的にエッ
チングする。また、絶縁膜４１０の表面が、金属４３０
の側面に形成されたバリアメタル４２０の上端よりも低
くなるまでエッチングを行う。
【００５６】最後に、図４（ｆ）に示すように、エッチ
ング後の絶縁膜４１０、バリアメタル４２０、及び金属
４３０の表面に、例えばＳｉＮ膜からなる金属拡散防止
膜４４０をＣＶＤ法により形成する。
【００５７】上述した工程を経て製造される半導体装置
（図４（ｆ）参照）は、実施の形態１で説明した半導体
装置（図１参照）とほぼ同一の構造を有する。すなわ
ち、金属拡散防止膜４４０が２層構造ではないという相
違点はあるが、バリアメタル４２０の上部が金属拡散防
止膜４４０と接するように、金属拡散防止膜４４０が絶
縁膜４１０及び金属４３０の上に形成されている点が同
一である。
【００５８】以上説明した本実施の形態４による半導体
装置の製造方法は、絶縁膜４１０の上に金属埋め込み用
の溝４１１を形成した後、この溝４１１の内面と絶縁膜
４１０表面にバリアメタル４２０を形成し、溝４１１に
金属４３０を埋め込んだ。そして、配線に不要な金属４
３０を第１のＣＭＰ工程において除去した後、バリアメ
タル４２０を第２のＣＭＰ工程において除去した。そし
て、絶縁膜４１０の上層部を、バリアメタル４２０の上
端よりも絶縁膜４１０の表面が低くなるまでエッチング
した後、金属拡散防止膜４４０を形成した。
【００５９】この製造方法によれば、第２のＣＭＰ工程
において、金属４３０側部のバリアメタル４２０の上端
が、絶縁膜４１０の表面よりも落ち込んだ場合であって
も、第２のＣＭＰ工程後に絶縁膜４１０の上層部をエッ
チングしてから金属拡散防止膜４４０を形成するため、
金属４３０をバリアメタル４２０または金属拡散防止膜
４４０で確実に覆うことができる。従って、金属４３０
が絶縁膜４１０に拡散しないため、絶縁膜４１０と金属
４３０との間で高い絶縁性が得られ、金属埋め込み配線
の信頼性が向上する。
【００６０】また、本実施の形態４による製造方法は、
工程数が少ないため、製造コストを抑えることができ
る。
【００６１】
【発明の効果】請求項１の発明によれば、金属配線側面
の上部と、金属拡散防止膜が接するため、金属配線と絶
縁膜との間で高い絶縁性が得られる。
【００６２】請求項２の発明によれば、金属配線側面の
上部と、第１の金属拡散防止膜が接するため、金属配線
と絶縁膜との間で高い絶縁性が得られる。
【００６３】請求項３の発明によれば、金属部材側面の
バリアメタル上部と、第１の金属拡散防止膜が接するた
め、金属部材側面は、バリアメタル及び第1の金属拡散
防止膜により覆われる。従って、金属部材と絶縁膜との
間で高い絶縁性が得られる。
【００６４】請求項４の発明によれば、金属拡散防止膜
による絶縁効果が向上する。
【００６５】請求項５の発明によれば、第１の金属拡散
防止膜及びバリアメタルによって、金属と絶縁膜とが常
に分離されるため、金属と絶縁膜との間で高い絶縁性が
得られる。
【００６６】請求項６、９、１３何れかの発明によれ
ば、半導体装置の製造工程数を減らすことができる。
【００６７】請求項７または１０の発明によれば、第２
のＣＭＰ工程により露出した表面の膜質が均一になる。
【００６８】請求項８の発明によれば、第１の金属拡散
防止膜及びバリアメタルによって、金属と第１の絶縁膜
が常に分離されるため、金属と第１の絶縁膜との間で高
い絶縁性が得られる。
【００６９】請求項１１または１２の発明によれば、金
属の絶縁膜への拡散を金属拡散防止膜によって防止でき
るため、金属と絶縁膜との間で高い絶縁性が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体装置を説
明するための断面図である。
【図２】 本発明の実施の形態２による半導体装置の製
造方法を説明するための断面図である。
【図３】 本発明の実施の形態３による半導体装置の製
造方法を説明するための断面図である。
【図４】 本発明の実施の形態４による半導体装置の製
造方法を説明するための断面図である。
【図５】 従来の半導体装置の製造方法を説明するため
の断面図である。
【符号の説明】
１１０ 絶縁膜（配線間絶縁膜）、１１１ 溝、１２０
金属配線（Ｃｕ配線）、１２１ バリアメタル、１２
２ 金属部材（Ｃｕ）、１３０ 金属拡散防止膜（Ｃｕ
拡散防止膜）、１３１ 第１の金属拡散防止膜、１３２
第２の金属拡散防止膜、２１０ 絶縁膜（配線間絶縁
膜）、２１１ 溝、２２０ 第１の金属拡散防止膜、２
３０ バリアメタル、２４０ 金属（Ｃｕ）、２５０
第２の金属拡散防止膜、３１０ 第１の絶縁膜（配線間
絶縁膜）、３１１ 溝、３２０ 第１の金属拡散防止
膜、３３０ 第２の絶縁膜、３４０ バリアメタル、３
５０ 金属（Ｃｕ）、３６０ 空域、３７０ 第２の金
属拡散防止膜、４１０ 絶縁膜（配線間絶縁膜）、４１
１ 溝、４２０ バリアメタル、４３０ 金属（Ｃ
ｕ）、４４０ 金属拡散防止膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五十嵐 元繁 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH08 HH11 HH13 HH14 HH18 HH19 HH32 HH33 MM01 MM12 MM13 MM15 PP06 PP15 PP19 PP27 QQ09 QQ10 QQ48 RR04 RR06 RR08 RR11 SS04 SS11 TT02 XX31

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に配置され溝が形成された絶
    縁膜と、 前記溝に形成された金属配線と、 前記金属配線及び前記絶縁膜の上に形成された金属拡散
    防止膜とを備え、 前記金属配線の側面の上部は、前記金属拡散防止膜と接
    することを特徴とする半導体装置。
  2. 【請求項２】 前記金属拡散防止膜は、前記絶縁膜の上
    に形成された第１の金属拡散防止膜と、前記金属配線及
    び前記第１の金属拡散防止膜の上に形成された第２の金
    属拡散防止膜とを備え、前記金属配線の側面の上部は、
    前記第１の金属拡散防止膜と接することを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記金属配線は、金属部材と、この金属
    部材の底面及び両側面に形成されたバリアメタルとを備
    え、前記金属部材の側面に形成されたバリアメタルの上
    部は、前記第１の金属拡散防止膜と接することを特徴と
    する請求項２に記載の半導体装置。
  4. 【請求項４】 前記金属拡散防止膜は、窒素を含む絶縁
    膜であることを特徴とする請求項１に記載の半導体装
    置。
  5. 【請求項５】 半導体基板上に配置された絶縁膜上に第
    １の金属拡散防止膜を形成する工程と、 前記第１の金属拡散防止膜の表面から前記絶縁膜内に溝
    を形成する工程と、 前記溝の内面及び前記第１の金属拡散防止膜の表面にバ
    リアメタルを形成する工程と、 前記溝に金属を埋め込む工程と、 ＣＭＰにより前記金属の不要な部分を除去する第１のＣ
    ＭＰ工程と、 ＣＭＰにより前記第１の金属拡散防止膜上のバリアメタ
    ルを除去する第２のＣＭＰ工程と、 前記第２のＣＭＰ工程により露出した前記第１の金属拡
    散防止膜および金属の表面に第２の金属拡散防止膜を形
    成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記第１のＣＭＰ工程と、前記第２のＣ
    ＭＰ工程とは、連続して実施する工程であることを特徴
    とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記第２のＣＭＰ工程において、前記第
    １の金属拡散防止膜の上層部をさらに除去することを特
    徴とする請求項５または６に記載の半導体装置の製造方
    法。
  8. 【請求項８】 半導体基板上に配置された第１の絶縁膜
    上に第１の金属拡散防止膜を形成する工程と、 前記第１の金属拡散防止膜の上に第２の絶縁膜を形成す
    る工程と、 前記第２の絶縁膜の表面から前記第１の金属拡散防止膜
    を貫いて前記第１の絶縁膜内に溝を形成する工程と、 前記溝の内面及び前記第２の絶縁膜の表面にバリアメタ
    ルを形成する工程と、 前記溝に金属を埋め込む工程と、 ＣＭＰにより前記金属の不要な部分を除去する第１のＣ
    ＭＰ工程と、 ＣＭＰにより前記第２の絶縁膜上のバリアメタル及び前
    記第２の絶縁膜を除去する第２のＣＭＰ工程と、 前記第２のＣＭＰ工程により露出した第１の金属拡散防
    止膜および金属の表面に第２の金属拡散防止膜を形成す
    る工程と、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記第１のＣＭＰ工程と、前記第２のＣ
    ＭＰ工程とは、連続して実施する工程であることを特徴
    とする請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第２のＣＭＰ工程において、前記
    第１の金属拡散防止膜の上層部をさらに除去することを
    特徴とする請求項８または９に記載の半導体装置の製造
    方法。
  11. 【請求項１１】 半導体基板上に配置された絶縁膜の表
    面から溝を形成した後、前記溝の内面及び前記絶縁膜の
    表面にバリアメタルを形成する工程と、 前記溝に金属を埋め込む工程と、 ＣＭＰにより前記金属の不要な部分を除去する第１のＣ
    ＭＰ工程と、 ＣＭＰにより前記絶縁膜上のバリアメタルを除去する第
    ２のＣＭＰ工程と、 前記絶縁膜の上層部をエッチングするエッチング工程
    と、 前記エッチング後の絶縁膜及び前記金属の上に拡散防止
    膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 前記エッチング工程において、前記金
    属側部のバリアメタルの上端よりも絶縁膜の表面が低く
    なるように、前記絶縁膜をエッチングすることを特徴と
    する請求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記第１のＣＭＰ工程と、前記第２の
    ＣＭＰ工程とは、連続して実施する工程であることを特
    徴とする請求項１１または１２に記載の半導体装置の製
    造方法。
JP2000167030A 2000-06-05 2000-06-05 半導体装置およびその製造方法 Pending JP2001351918A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000167030A JP2001351918A (ja) 2000-06-05 2000-06-05 半導体装置およびその製造方法
US09/734,204 US20010048162A1 (en) 2000-06-05 2000-12-12 Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000167030A JP2001351918A (ja) 2000-06-05 2000-06-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001351918A true JP2001351918A (ja) 2001-12-21

Family

ID=18670248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000167030A Pending JP2001351918A (ja) 2000-06-05 2000-06-05 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20010048162A1 (ja)
JP (1) JP2001351918A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
WO2017163743A1 (ja) * 2016-03-25 2017-09-28 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549937B2 (ja) * 2005-06-17 2010-09-22 パナソニック株式会社 半導体装置の製造方法
US8703612B2 (en) * 2011-09-08 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming contact plugs
WO2020082092A1 (en) * 2019-10-23 2020-04-23 Futurewei Technologies, Inc. Precision chip bonding by adhesive wicking

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
WO2017163743A1 (ja) * 2016-03-25 2017-09-28 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法
KR20180113591A (ko) * 2016-03-25 2018-10-16 히타치가세이가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
CN108886028A (zh) * 2016-03-25 2018-11-23 日立化成株式会社 有机插入体及有机插入体的制造方法
JPWO2017163743A1 (ja) * 2016-03-25 2019-01-24 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法
US10756008B2 (en) 2016-03-25 2020-08-25 Hitachi Chemical Company, Ltd. Organic interposer and method for manufacturing organic interposer
KR102334181B1 (ko) 2016-03-25 2021-12-03 쇼와덴코머티리얼즈가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
US11562951B2 (en) 2016-03-25 2023-01-24 Showa Denko Materials Co., Ltd. Organic interposer and method for manufacturing organic interposer

Also Published As

Publication number Publication date
US20010048162A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
JP2002252281A (ja) 半導体装置およびその製造方法
JP2002319625A (ja) 半導体装置及びその製造方法
US6406992B1 (en) Fabrication method for a dual damascene structure
US7714440B2 (en) Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same
JP2002170885A (ja) 半導体装置の製造方法
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
JPH0982804A (ja) 半導体装置及びその製造方法
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JP2002134612A (ja) 半導体装置及びその製造方法
JP3391933B2 (ja) 半導体素子とその製造方法
JP2001351918A (ja) 半導体装置およびその製造方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR100488223B1 (ko) 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법
JP2004119698A (ja) 半導体装置およびその製造方法
KR20000044861A (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP2010040771A (ja) 半導体装置の製造方法
JP2001053151A (ja) 半導体集積回路装置およびその製造方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2011134885A (ja) 半導体装置およびその製造方法
US6352919B1 (en) Method of fabricating a borderless via
JPH10125785A (ja) 半導体集積回路の配線形成方法
JP2003124312A (ja) 半導体装置およびその製造方法
KR20090065529A (ko) 반도체장치 및 반도체장치의 제조방법
JP4207113B2 (ja) 配線構造の形成方法