CN108886028A - 有机插入体及有机插入体的制造方法 - Google Patents

有机插入体及有机插入体的制造方法 Download PDF

Info

Publication number
CN108886028A
CN108886028A CN201780019216.4A CN201780019216A CN108886028A CN 108886028 A CN108886028 A CN 108886028A CN 201780019216 A CN201780019216 A CN 201780019216A CN 108886028 A CN108886028 A CN 108886028A
Authority
CN
China
Prior art keywords
organic
metal film
wiring
barrier metal
insertion body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780019216.4A
Other languages
English (en)
Inventor
满仓行
满仓一行
鸟羽正也
江尻芳则
蔵渊和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to CN202311570231.1A priority Critical patent/CN117577592A/zh
Publication of CN108886028A publication Critical patent/CN108886028A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一种可以提高绝缘可靠性的有机插入体及其制造方法。有机插入体(10)具备：含有多个有机绝缘层而成的有机绝缘层叠体(12)；和在有机绝缘层叠体(12)内排列的多个配线(13)，配线(13)与有机绝缘层被阻隔金属膜(14)隔开。有机绝缘层叠体(12)可以含有：具有配置有配线(13)的多个凹槽部(21a)的第一有机绝缘层(21)；和按照填埋配线(13)的方式层叠在第一有机绝缘层(21)上的第二有机绝缘层(22)。

Description

有机插入体及有机插入体的制造方法
技术领域
本公开涉及有机插入体和有机插入体的制造方法。
背景技术
为了实现半导体封装的高密度化及高性能化，提出了将不同性能的芯片混装在一个封装中的安装方式。这种情况下，成本方面优异的芯片间的高密度互连技术变得重要(例如参照专利文献1)。
在非专利文献1和非专利文献2中，记载了通过在封装上利用倒装芯片安装来层叠不同的封装而进行连接的堆叠式封装(PoP：Package on Package)的方式。该PoP是在智能手机、平板终端等中广泛采用的方式。
另外，作为用于高密度地安装多个芯片的其他方式，提出了使用具有高密度配线的有机基板的封装技术(有机插入体)、具有穿塑孔(TMV：Through Mold Via)的扇出型的封装技术(FO-WLP：Fun Out-Wafer Level Package)、使用硅或玻璃插入体的封装技术、使用了硅贯通电极(TSV：Through Silicon Via)的封装技术、将填埋基板的芯片用于芯片间传输的封装技术等。
特别是在有机插入体及FO-WLP中搭载半导体芯片彼此的情况下，需要用于使该半导体芯片彼此以高密度导通的微细的配线层(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特表2012-529770号公报
专利文献2：美国专利申请公开第2011/0221071号说明书
非专利文献
非专利文献1：Jinseong Kim et al.,“Application of Through Mold Via(TMV)as PoP Base Package”,Electronic Components and Technology Conference(ECTC),p.1089-1092(2008)
非专利文献2：S.W.Yoon et al.,“Advanced Low Profile PoP Solution withEmbedded Wafer Level PoP(eWLB-PoP)Technology”,ECTC,p.1250-1254(2012)
发明内容
发明所要解决的课题
在积层基板、晶片级封装(WLP)、扇出型PoP的底部封装等中，有时使用具有多个有机绝缘层层叠而成的层叠体(有机绝缘层叠体)的有机插入体。例如，在该有机绝缘层叠体内配置具有10μm以下的线宽和间距宽的多个微细配线的情况下，该配线使用沟槽法来形成。沟槽法是通过镀覆法等在形成于有机绝缘层的表面的沟槽(凹槽)上形成成为配线的金属层的方法。因此，在有机绝缘层上形成的配线的形状是沿着凹槽的形状的。
在通过沟槽法在有机绝缘层叠体内形成微细的配线时，为了谋求低成本化并且抑制配线电阻的上升，例如有时使用铜等具有高导电性的金属材料。在使用这样的金属材料形成配线的情况下，有时该金属材料在有机绝缘层叠体内扩散。在这种情况下，有可能经由扩散的金属材料使配线彼此短路，有机插入体的绝缘可靠性存在问题。
本发明的目的在于提供能够提高绝缘可靠性的有机插入体及其制造方法。
用于解决课题的手段
本发明的第一方式的有机插入体具备：含有多个有机绝缘层而成的有机绝缘层叠体；和在有机绝缘层叠体内排列的多个配线，配线和有机绝缘层被阻隔金属膜隔开。
在该有机插入体中，配线和有机绝缘层被阻隔金属膜隔开。因此，配线内的金属材料向有机绝缘层叠体的扩散被阻隔金属膜抑制。因此，能够抑制经由扩散的金属材料的多个配线彼此的短路，因而能够提高有机插入体的绝缘可靠性。
有机绝缘层叠体可以含有：具有配置有配线的多个凹槽部的第一有机绝缘层；和按照填埋配线的方式层叠于第一有机绝缘层的第二有机绝缘层。在该情况下，多条配线分别具有沿着第一有机绝缘层的凹槽部的形状。因此，通过形成具有微细的宽度和间隔的多个凹槽部，能够容易地形成微细的配线。
阻隔金属膜可以含有：设置在配线与沟槽的内表面之间的第一阻隔金属膜；和设置在配线与第二有机绝缘层之间的第二阻隔金属膜。在该情况下，配线内的金属材料向第一有机绝缘层的扩散被第一阻隔金属膜良好地抑制。另外，上述金属材料向第二有机绝缘层的扩散被第二阻隔金属膜良好地抑制。
第一阻隔金属膜可以含有钛、镍、钯、铬、钽、钨和金中的至少一个。钛、镍、钯、铬、钽、钨以及金都难以扩散到第一和第二有机绝缘层中，因此能够进一步提高有机插入体的绝缘可靠性。
第二阻隔金属膜可以是镀覆膜。在该情况下，能够在凹槽部内的配线上选择性地形成第二阻隔金属膜，因此能够简化有机插入体的制造工序。
第二阻隔金属膜可以是镀镍膜。在该情况下，能够容易地形成具有良好平坦性的第二阻隔金属膜。此外，由于镍不容易扩散到第一和第二有机绝缘层中，所以可以优选地提高有机插入体的绝缘可靠性。
第二阻隔金属膜可以是镀钯膜。在该情况下，能够容易地使第二阻隔金属膜薄化。此外，由于钯难以扩散到第一和第二有机绝缘层中，所以可以优选地提高有机插入体的绝缘可靠性。
第二阻隔金属膜的厚度可以为0.001μm以上且1μm以下。在该情况下，配线内的金属材料向第二有机绝缘层的扩散被第二阻隔金属膜良好地抑制。
第二阻隔金属膜的表面粗糙度可以为0.01μm以上且1μm以下。在该情况下，第二阻隔金属膜能够良好地密合于第二有机绝缘层。另外，能够抑制起因于第二阻隔金属膜的表面粗糙度的有机插入体内的断线等。
第一有机绝缘层的厚度可以为1μm以上且10μm以下。在该情况下，能够使用第一有机绝缘层形成具有10μm以下的宽度以及间隔的多个凹槽部。
第一有机绝缘层可以是含有光产酸剂、具有酚性羟基的化合物、及热固性树脂的感光性的有机绝缘树脂发生固化而成的固化膜。在该情况下，能够容易地在第一有机绝缘层上形成具有微细的宽度和间隔的凹槽部。此外，由于能够减少第一有机绝缘层所含有的水分，因此金属材料难以扩散至该第一有机绝缘层。因而，可以提高有机插入体的绝缘可靠性。
本发明的第二方式的有机插入体的制造方法具备：在第一有机绝缘层上形成多个凹槽部的第1工序；按照覆盖凹槽部的内表面的方式在第一有机绝缘层上形成第一阻隔金属膜的第2工序；按照填埋凹槽部的方式在第一阻隔金属膜上形成配线层的第3工序；按照第一有机绝缘层露出的方式将配线层薄化的第4工序；按照覆盖凹槽部内的配线层的方式形成第二阻隔金属膜的第5工序；以及在第一有机绝缘层上和第二阻隔金属膜上形成第二有机绝缘层的第6工序。
在该有机插入体的制造方法中，通过经过第1～第3工序，能够在各凹槽部的内表面与配线层之间形成第一阻隔金属膜。另外，通过经过第4～第6工序，能够在有机绝缘层的层叠方向上、在配线层与第二有机绝缘层之间形成第二阻隔金属膜。因此，配线层内的金属材料向第一及第二有机绝缘层的扩散被第一及第二阻隔金属膜抑制。因此，能够抑制经由扩散的金属材料的多个配线彼此的短路，因而能够提高有机插入体的绝缘可靠性。
可以在第3工序中通过以第一阻隔金属膜为籽晶层的镀覆法来形成配线层。在该情况下，能够以在第一有机绝缘层与配线层之间夹持第一阻隔金属膜的方式形成该配线层。由此，能够良好地抑制配线层内的金属材料向第一有机绝缘层的扩散。
可以在第5工序中通过以配线层为籽晶层的镀覆法来形成第二阻隔金属膜。在该情况下，由于能够在配线层上选择性地形成第二阻隔金属膜，因此能够简化有机插入体的制造工序。
可以在第4工序中除去凹槽部内的配线层的一部分、在第5工序中按照填埋凹槽部的方式形成第二阻隔金属膜。在这种情况下，因为第二阻隔金属膜被填埋在沟槽中而形成，所以可以抑制有机插入体中由第二阻隔金属膜导致的台阶的形成。由此，能够在有机插入体中良好地搭载半导体元件等。
发明效果
根据本发明，可以提供具有良好的绝缘可靠性的有机插入体及其制造方法。
附图说明
图1为具有本实施方式的有机插入体的半导体封装的示意截面图。
图2为本实施方式的有机插入体的示意截面图。
图3(a)～(c)为说明有机插入体的制造方法的图。
图4(a)、(b)为说明有机插入体的制造方法的图。
图5(a)、(b)为说明有机插入体的制造方法的图。
图6(a)、(b)为说明有机插入体的制造方法的图。
图7(a)、(b)为说明有机插入体的制造方法的图。
图8(a)、(b)为说明有机插入体的制造方法的图。
图9(a)、(b)为说明有机插入体的制造方法的图。
图10(a)、(b)为说明有机插入体的制造方法的图。
图11(a)为表示实施例的测定评价用试样的俯视图，图11(b)为沿着图11(a)的XIb-XIb线的截面图。
图12(a)为表示比较例的测定评价用试样的俯视图，图12(b)为沿着图12(a)的XIIb-XIIb线的截面图。
图13(a)为表示实施例2和比较例2的高加速度寿命试验的结果的曲线图，图13(b)为表示实施例3和比较例3的高加速度寿命试验的结果的曲线图。
图14(a)为实施例3的测定评价用试样的截面样品中的Cu的EDX解析结果，图14(b)为上述截面样品中的Ti的EDX解析结果，图14(c)为上述截面样品中的Ni的EDX解析结果。
具体实施方式
以下，参照附图详细说明本实施方式。在以下的说明中，对相同或相当的部分标注相同的附图标记，并省略重复的说明。另外，上下左右等位置关系只要没有特别说明，则基于附图所示的位置关系。此外，附图的尺寸比例不限于图示的比例。
在本实施方式的记载及权利要求中，在利用了“左”、“右”、“正面”、“背面”、“上”、“下”、“上方”、“下方”、“第一(第1)”、“第二(第2)”等用语的情况下，这些是旨在说明的，并不是指该相对位置是永远的。另外，“层”及“膜”在以俯视图进行观察时，除了形成于整个面上的形状的构造以外，还包括部分地形成的形状的构造。另外，“工序”的用语不仅是独立的工序，在不能与其他工序明确区别的情况下，只要能够实现该工序的所期望的目的，则也包括在该用语中。另外，在本说明书中阶段性地记载的数值范围中，某个阶段的数值范围的上限值或下限值也可以置换为其他阶段的数值范围的上限值或下限值。
图1是具有本实施方式的有机插入体的半导体封装体的示意截面图。本公开的有机插入体适合用于需要混载不同种类芯片的插入体的封装形态。
如图1所示，半导体封装100是在设置于基板1上的有机插入体10上搭载半导体芯片2A、2B而成的装置。半导体芯片2A、2B通过相对应的底层填料3A、3B分别固定在有机插入体10上，经由设置在有机插入体10内的表面配线16(详细内容后述)相互电连接。基板1是用绝缘材料4密封半导体芯片2C、2D和电极5A、5B而形成的密封体。基板1内的半导体芯片2C、2D能够经由从绝缘材料4露出的电极与外部装置连接。电极5A、5B例如可以作为用于有机插入体10与外部装置相互电连接的导电路径发挥功能。
半导体芯片2A～2D分别是例如图形处理单元(GPU：Graphic Processing Unit)、DRAM(动态随机存取存储器，Dynamic Random Access Memory)或SRAM(静态随机存取存储器，Static Random Access Memory)等易失性存储器、闪存等非易失性存储器、RF芯片、硅光电芯片、MEMS(微型机电系统，Micro Electro Mechanical Systems)、传感器芯片等。半导体芯片2A～2D也可以具有TSV。半导体芯片2A～2D分别例如还可以使用层叠有半导体元件的半导体芯片。在该情况下，可以使用用TSV层叠而成的半导体元件。半导体芯片2A、2B的厚度例如为200μm以下。从使半导体封装100薄型化的观点出发，半导体芯片2A、2B的厚度优选为100μm以下。另外，从操作性的观点出发，半导体芯片2A、2B的厚度更优选为30μm以上。
底部填充剂3A、3B例如是毛细管底部填充剂(CUF)、模塑底部填充剂(MUF)、浆料底部填充剂(NCP)、膜底部填充剂(NCF)或感光性底部填充剂。底部填充剂3A、3B分别以液态固化型树脂(例如环氧树脂)为主成分而构成。另外，绝缘材料4例如是具有绝缘性的固化性树脂。
接下来，使用图2详细说明本实施方式的有机插入体10。本实施方式中的有机插入体10是支撑半导体元件等的有机基板，例如是将使玻璃布或碳纤维含浸有树脂的材料(预浸料)层叠而成的积层基板、晶片级封装用基板、无芯基板、将密封材料热固化而制作的基板、芯片被密封或填埋而成的基板。有机插入体10的形状对应于后述的基板11的形状，可以是晶片状(俯视下为大致圆形)，也可以是面板状(俯视下为大致矩形)。另外，从抑制翘曲的观点出发，有机插入体10的热膨胀系数例如优选为40ppm/℃以下。从有机插入体10的绝缘可靠性的观点出发，该热膨胀系数优选为20ppm/℃以下。
设置在图2所示的基板11上的有机插入体10具备：含有多个有机绝缘层而成的有机绝缘层叠体12；在有机绝缘层叠体12内排列的多个配线13；覆盖配线13的阻隔金属膜14；贯通有机绝缘层叠体12的贯通配线15；以及形成于有机绝缘层叠体12的表面及其附近的表面配线16。
基板11是支撑有机插入体10的支撑体。基板11的俯视下的形状例如为圆形或矩形。在为圆形的情况下，基板11例如具有200mm～450mm的直径。在为矩形的情况下，基板11的一边例如为300mm～700mm。
基板11例如是硅基板、玻璃基板或可剥离铜箔。基板11例如还可以是积层基板、晶片级封装用基板、无芯基板、通过对密封材料进行热固化而制作的基板、或者芯片被密封或填埋而成的基板。在使用硅基板或玻璃基板等作为基板11的情况下，也可以设置临时固定有机插入体10和基板11的未图示的临时固定层。在这种情况下，通过除去临时固定层，能够容易地从有机插入体10上剥离基板11。需要说明的是，可剥离铜箔是指支撑体、剥离层及铜箔依次重叠而成的层叠体。在可剥离铜箔中，支撑体相当于基板11，铜箔相当于贯通配线15所含有的一部分铜配线的材料。
有机绝缘层叠体12具备：具有配置有相对应的配线13的多个凹槽部21a的第一有机绝缘层21；和以填埋配线13的方式层叠于第一有机绝缘层21上的第二有机绝缘层22。另外，在有机绝缘层叠体12上设置有要设置贯通配线15的多个开口部12a。
多个凹槽部21a设置在第一有机绝缘层21中与基板11相反侧的表面上。在沿着与凹槽部21a的延伸方向正交的方向的截面中，凹槽部21a分别具有大致矩形的形状。因此，凹槽部21a的内表面具有侧面及底面。另外，多个凹槽部21a具有规定的线宽L及间距宽S。线宽L及间距宽S分别例如为0.5μm～10μm，优选为0.5μm～5μm，更优选为2μm～5μm。从实现有机插入体10的高密度传送的观点出发，线宽L优选为1μm～5μm。线宽L和间距宽S可以设定为彼此相同，也可以设定为相互不同。线宽L相当于在俯视下与凹槽部21a的延伸方向正交的方向上的凹槽部21a的宽度。间距宽S相当于相邻的凹槽部21a彼此的距离。凹槽部21a的深度例如相当于后述的第四有机绝缘层24的厚度。
凹槽部21a的内表面的表面粗糙度优选为0.01μm～0.1μm。在该表面粗糙度为0.01μm以上的情况下，在凹槽部21a内与第一有机绝缘层21密合的对象物的密合性以及温度循环耐受性变得良好。在上述表面粗糙度为0.1μm以下的情况下，存在能够抑制配线13的短路、提高该配线13的高频特性的倾向。凹槽部21a的内表面的表面粗糙度例如通过用电子显微镜观察凹槽部21a的截面来计算。需要说明的是，上述表面粗糙度为JIS B 0601 2001中规定的算术平均粗糙度(Ra)，以下的“表面粗糙度”全部为“表面粗糙度Ra”。所谓温度循环耐受性是对伴随温度变化的体积变化、性能劣化、破损等的耐受性。
第一有机绝缘层21设置在基板11与第二有机绝缘层22之间。第一有机绝缘层21的室温下的贮藏弹性模量例如为500MPa～1000GPa。通过该贮藏弹性模量为500MPa以上，能够抑制第一有机绝缘层21在磨削中的拉伸。由此，例如能够防止延伸的树脂材料覆盖凹槽部21a内的配线13。另外，通过该贮藏弹性模量为10GPa以下，例如可防止磨削用的刀的破损，结果能够抑制第一有机绝缘层21等的表面粗糙度的扩大。需要说明的是，“室温”表示25℃左右。
第一有机绝缘层21含有位于基板11一侧的第三有机绝缘层23和位于第二有机绝缘层22一侧的第四有机绝缘层24。在第四有机绝缘层24的一部分设置有与凹槽部21a对应的多个开口部。由这些开口部露出的第三有机绝缘层23的表面构成凹槽部21a的内表面中的底面。另外，凹槽部21a的内表面中的各侧面由第四有机绝缘层24构成。
第三有机绝缘层23和第四有机绝缘层24的厚度例如分别为0.5μm～10μm。因此，第一有机绝缘层21的厚度例如为1μm～20μm。通过第一有机绝缘层21的厚度为1μm以上，第一有机绝缘层21有助于缓和有机绝缘层叠体12的应力，能够提高该有机绝缘层叠体12的温度循环耐受性。通过第一有机绝缘层21的厚度为20μm以下，能够抑制有机绝缘层叠体12的翘曲，例如在磨削有机绝缘层叠体12时能够容易地露出配线等。从通过进行曝光和显影而形成宽度为3μm以下的配线13的观点出发，第一有机绝缘层21的厚度优选为15μm以下，更优选为10μm以下。
有机绝缘层叠体12中的第一有机绝缘层21及第二有机绝缘层22分别例如为液态或膜状，且含有具有固化性的绝缘材料。从有机绝缘层的平坦性及制造成本的观点出发，优选膜状的材料(有机绝缘材料)。在该情况下，例如即使基板11的表面粗糙度为300μm以上，也能够降低有机绝缘层叠体12的表面粗糙度。另外，膜状的有机绝缘材料优选能够在40℃～120℃下进行层压。通过使可层压的温度为40℃以上，能够抑制室温下的有机绝缘材料的粘附(粘着性)变强，并且能够维持良好的操作性。通过使可层压的温度为120℃以下，能够抑制有机绝缘层叠体12中的翘曲的产生。
从抑制有机绝缘层(及有机绝缘层叠体12)的翘曲的观点出发，固化后的有机绝缘材料的热膨胀系数例如为80ppm/℃以下。从有机插入体10的绝缘可靠性的观点出发，该热膨胀系数优选为70ppm/℃以下。另外，从有机绝缘材料的应力缓和性及加工精度的观点出发，该热膨胀系数更优选为20ppm/℃以上。
从加工容易性和加工精度的观点出发，有机绝缘材料优选为感光性的有机绝缘材料(感光性绝缘树脂)。从耐热性和处理容易性的观点出发，该感光性绝缘树脂更优选为负型感光性绝缘树脂。发生光固化的绝缘树脂可以含有光自由基引发材料或光产酸剂，从微细加工容易性的观点出发，优选含有光产酸剂。从以上的观点出发，有机绝缘层最优选为含有光产酸剂的负型感光性绝缘树脂膜。
作为光产酸剂，只要是通过光照射产生酸的化合物就没有特别限定。从有效地产生酸的观点出发，光产酸剂例如优选为鎓盐化合物或磺酰亚胺化合物。作为鎓盐化合物，例如可以举出碘鎓盐或锍盐。作为具体例，可以举出二苯基碘鎓三氟甲烷磺酸酯、二苯基碘鎓对甲苯磺酸酯、二苯基碘鎓六氟锑酸盐、二苯基碘鎓六氟磷酸盐、二苯基碘鎓四氟硼酸盐等二芳基碘鎓盐；三苯基锍三氟甲烷磺酸酯、三苯基锍对甲苯磺酸酯、三苯基锍六氟锑酸盐等三芳基锍盐；4-叔丁基苯基-二苯基锍对甲苯磺酸酯、4,7-二-正丁氧基萘基四氢噻吩鎓三氟甲烷磺酸酯等。作为磺酰亚胺化合物的具体例，可以举出N-(三氟甲基磺酰氧基)琥珀酰亚胺、N-(三氟甲基磺酰氧基)邻苯二甲酰亚胺、N-(三氟甲基磺酰氧基)二苯基马来酰亚胺、N-(三氟甲基磺酰氧基)双环[2.2.1]庚-5-烯-2,3-二羧基酰亚胺、N-(三氟甲基磺酰氧基)萘二甲酰亚胺、N-(对甲苯磺酰氧基)-1,8-萘二甲酰亚胺、N-(10-樟脑磺酰氧基)-1,8-萘二甲酰亚胺等。
从分辨率的观点出发，作为光产酸剂，可以使用具有三氟甲烷磺酸酯基、六氟锑酸盐基、六氟磷酸盐基或四氟硼酸盐基的化合物。
感光性绝缘树脂优选可溶于2.38质量％的四甲基铵水溶液。从感光性绝缘树脂的分辨率、保存稳定性及绝缘可靠性的观点出发，感光性绝缘树脂优选含有具有酚性羟基的化合物。作为具有酚性羟基的化合物，可举出苯酚/甲醛缩合酚醛清漆树脂、甲酚/甲醛缩合酚醛清漆树脂、苯酚-萘酚/甲醛缩合酚醛清漆树脂、聚羟基苯乙烯及其聚合物、苯酚-苯二甲醇缩合树脂、甲酚-苯二甲醇缩合树脂、苯酚-二环戊二烯缩合树脂等。
感光性绝缘树脂优选含有热固性树脂。作为热固性树脂，例如可以举出含有丙烯酸酯树脂、环氧树脂、氰酸酯酯树脂、马来酰亚胺树脂、烯丙基纳迪克酰亚胺树脂、酚醛树脂、尿素树脂、三聚氰胺树脂、醇酸树脂，不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、有机硅树脂、间苯二酚甲醛树脂、氰脲酸三烯丙酯树脂、聚异氰酸酯树脂、三(2-羟乙基)异氰脲酸酯的树脂，含有三甲基丙烯酸三烯丙酯的树脂、由环戊二烯合成的热固性树脂。从感光性绝缘树脂的分辨率、绝缘可靠性及与金属的密合性的观点出发，热固化性树脂更优选为具有羟甲基、烷氧基烷基、缩水甘油基中的任一种的化合物。
从以上的观点出发，最优选第一有机绝缘层21和第二有机绝缘层22分别是含有光产酸剂、具有酚性羟基的化合物、及热固性树脂的感光性的有机绝缘树脂发生固化而成的固化膜。此外，第一有机绝缘层21以及第二有机绝缘层22也可以分别含有填料。从加工容易性和加工精度的观点出发，填料的平均粒径例如为500nm以下。优选第一有机绝缘层21(或第二有机绝缘层22)中的填料的含量小于1质量％。另外，第一有机绝缘层21和第二有机绝缘层22更优选不含有填料。
多个配线13如上所述设置在相对应的凹槽部21a内，作为有机插入体10内部的导电路径发挥功能。因此，配线13的宽度与凹槽部21a的线宽L大致一致，相邻的配线13彼此的间隔与凹槽部21a的间距宽S大致一致。从良好地发挥作为导电路径的功能的观点出发，配线13优选含有具有高导电性的金属材料。具有高导电性的金属材料例如是铜、铝或银。这些金属材料具有通过加热而扩散到有机绝缘层叠体12内的倾向。从导电性及成本的观点出发，配线13所含有的金属材料优选为铜。
阻隔金属膜14是按照将配线13与第一有机绝缘层21及第二有机绝缘层22隔开的方式设置的金属膜。阻隔金属膜14含有：设置在配线13与凹槽部21a的内表面之间的第一阻隔金属膜31；和设置在配线13与第二有机绝缘层22之间的第二阻隔金属膜32。因此，第一阻隔金属膜31按照将配线13与凹槽部21a的内表面(即第一有机绝缘层21)隔开的方式设置。此外，第二阻隔金属膜32按照将配线13与第二有机绝缘层22隔开的方式设置。
第一阻隔金属膜31是用于防止配线13内的金属材料向第一有机绝缘层21扩散的导电膜，是沿着凹槽部21a的内表面形成的。第一阻隔金属膜31含有作为难以向有机绝缘层扩散的金属材料的例如钛、镍、钯、铬、钽、钨和金中的至少一个。从与凹槽部21a的内表面的密合性的观点出发，第一阻隔金属膜31优选为钛膜或含有钛的合金膜。另外，从通过溅射形成第一阻隔金属膜31的观点出发，第一阻隔金属膜31优选为钛膜、钽膜、钨膜、铬膜、或者含有钛、钽、钨及铬中的至少任一个的合金膜。
第一阻隔金属膜31的厚度小于凹槽部21a的宽度的一半且小于凹槽部21a的深度，例如为0.001μm～0.5μm。从防止配线13内的金属材料的扩散的观点出发，第一阻隔金属膜31的厚度优选为0.01μm～0.5μm。另外，从增大第一阻隔金属膜31的平坦性及流向配线13的电流量的观点出发，第一阻隔金属膜31的厚度优选为0.001μm～0.3μm。由以上，第一阻隔金属膜31的厚度最优选为0.01μm～0.3μm。
第二阻隔金属膜32是用于防止配线13内的金属材料向第二有机绝缘层22扩散的导电膜，以覆盖配线13的方式形成。第二阻隔金属膜32含有作为难以向有机绝缘层扩散的金属材料的例如钛、镍、钯、铬、钽、钨、钴和金中的至少一个。另外，第二阻隔金属膜32也可以是不同金属膜的层叠体。
第二阻隔金属膜32优选为以配线13为籽晶层的镀覆膜(例如非电解镀覆膜)。因此，第二阻隔金属膜32优选为镀镍膜、镀钯膜、镀钴膜、镀金膜、或者含有镍、钯、钴、以及金的至少一个的合金镀覆膜。从与配线13的密合性以及温度循环耐受性的观点出发，优选为镀镍膜或镀钯膜。
作为镀镍膜，例如可举出含有磷的非电解镍-磷合金镀覆膜、含有硼的非电解镍-硼合金镀覆膜、或含有氮的非电解镍-氮合金镀覆膜。镀镍膜的镍含量优选为80质量％以上。通过镍含量为80质量％以上，能够良好地发挥第二阻隔金属膜32带来的有机插入体10的绝缘可靠性提高的效果。从绝缘可靠性的观点出发，镀镍膜优选为非电解镍-磷合金镀覆膜。
从能够以0.1μm以下的厚度得到良好的绝缘可靠性的观点出发，第二阻隔金属膜32优选为非电解镀钯膜。作为非电解镀钯膜，例如可举出置换镀钯膜、使用了甲酸化合物作为还原剂的非电解镀钯膜、使用了次磷酸或亚磷酸等作为还原剂的钯-磷合金镀覆膜、或使用了硼化合物的钯-硼合金镀覆膜。
第二阻隔金属膜32的厚度例如为0.001μm～1μm。从第二阻隔金属膜32的成品率的观点出发，第二阻隔金属膜32的厚度优选为0.01μm～1μm。另外，从提高第二阻隔金属膜32的生产节拍、薄型化以及温度循环耐受性的观点出发，更优选为0.001μm～0.5μm。从第二阻隔金属膜32的薄型化以及感光性绝缘树脂的分辨率的观点出发，进一步优选为0.001μm～0.3μm。从以上的观点出发，第二阻隔金属膜32的厚度最优选为0.01μm～0.3μm。
第二阻隔金属膜32的表面粗糙度Ra受到配线13的表面粗糙度的影响，例如为0.01μm～1μm。在第二阻隔金属膜32的表面粗糙度Ra为0.01μm以上的情况下，能够确保第二阻隔金属膜32与第二有机绝缘层22的密合性以及温度循环耐受性等可靠性。在第二阻隔金属膜32的表面粗糙度Ra为1μm以下的情况下，能够抑制由形成第二有机绝缘层22时产生的凹凸引起的有机插入体10内的断线等，并且能够抑制有机绝缘层叠体12的分辨率的降低。从与第二有机绝缘层22的密合性的观点出发，第二阻隔金属膜32的表面粗糙度Ra优选为0.03μm以上。从温度循环耐受性的观点出发，第二阻隔金属膜32的表面粗糙度Ra优选为0.5μm以下。从高频特性的观点出发，第二阻隔金属膜32的表面粗糙度Ra更优选为0.1μm以下。从以上的观点出发，第二阻隔金属膜32的表面粗糙度Ra最优选为0.03μm～0.1μm。
在有机插入体10中，第一有机绝缘层21(即第四有机绝缘层24)和第二阻隔金属膜32合在一起的表面的表面粗糙度Ra例如为0.01μm～1μm。通过上述表面的表面粗糙度Ra为0.01μm以上，第一有机绝缘层21(及第二阻隔金属膜32)与第二有机绝缘层22的密合性变得良好。另外，通过上述表面的表面粗糙度为1μm以下，能够抑制有机绝缘层叠体12的翘曲，例如在磨削有机绝缘层叠体12时能够容易地露出配线等。上述表面的表面粗糙度Ra例如使用激光显微镜(奥林巴斯株式会社制，“LEXT OLS3000”)，通过扫描含有第一有机绝缘层21和第二阻隔金属膜32这两者的100×100μm的范围来算出。
第一有机绝缘层21和第二阻隔金属膜32合在一起的上述表面的表面粗糙度Ra可以通过将配线13和第一有机绝缘层21平坦化来进行控制。作为对上述表面的平坦化处理，例如可举出化学机械研磨法(CMP：Chemical Mechanical Polishing)或飞切法。从抑制对配线13产生凹陷的观点出发，优选使用飞切法。另外，飞切法是使用平面刨床等磨削装置对对象物进行物理磨削的方法。
贯通配线15是填埋在有机绝缘层叠体12的开口部12a中的配线，作为向外部装置的连接端子发挥功能。贯通配线15由相互层叠的多个配线层15a～15c构成。配线层15b含有与配线13同时形成的配线层和与阻隔金属膜14同时形成的金属膜。
表面配线16是用于使搭载于有机插入体10的半导体芯片彼此电连接的配线。因此，表面配线16的两端部从有机插入体10露出，除该两端部以外的表面配线16填埋在有机插入体10(更具体而言为第二有机绝缘层22)中。因此，第二有机绝缘层22至少含有两个有机绝缘层。
接着，参照图3～图10说明本实施方式的有机插入体10的制造方法。通过下述制造方法形成的有机插入体10特别适合于例如需要微细化和多脚化的方式。另外，图4(b)是图4(a)的一部分的放大图。同样地，图5(b)、图6(b)、图7(b)、图8(b)及图9(b)分别是对应的附图的一部分的放大图。
首先，作为第一步骤，如图3(a)所示，在基板11上形成配线层15a。配线层15a通过对形成在基板11上的金属膜进行布图而形成。在第一步骤中，例如通过涂布法、真空蒸镀或溅射等物理气相蒸镀法(PVD法)、使用金属糊的印刷法或喷雾法、或各种镀覆法来形成上述金属膜。在本实施方式中，使用铜箔作为金属膜。
另外，在基板11与配线层15a之间设置临时固定层(未图示)的情况下，该临时固定层例如包含：含有聚酰亚胺、聚苯并噁唑、硅、氟等非极性成分的树脂；含有通过加热或UV(紫外线)发生体积膨胀或发泡的成分的树脂；含有通过加热或UV进行交联反应的成分的树脂；或者通过光照射而发热的树脂。作为临时固定层的形成方法，例如可举出旋涂、喷涂或层压加工。从能够高度兼顾操作性和载体剥离性的观点出发，优选临时固定层容易在光或热等外部刺激的作用下而剥离。从能够按照临时固定层不会残留于之后制造的有机插入体10中的方式进行剥离的观点出发，临时固定层最优选含有通过加热处理而发生体积膨胀的树脂。
在基板11与配线层15a之间设置临时固定层的情况下，配线层15a也可以由可剥离铜箔的铜箔形成。此时，基板11相当于可剥离铜箔的支撑体，临时固定层相当于可剥离铜箔的剥离层。
接着，作为第二步骤，如图3(b)所示，以覆盖配线层15a的方式在基板11上形成第三有机绝缘层23。在第二步骤中，通过将含有负型感光性绝缘树脂的膜状的第三有机绝缘层23粘贴于基板11，从而覆盖配线层15a。然后，根据需要对第三有机绝缘层23实施曝光处理、显影处理或固化处理等。
接着，作为第三步骤，如图3(c)所示，通过在第三有机绝缘层23上形成第四有机绝缘层24，形成第一有机绝缘层21。在第三步骤中，与第二步骤同样地将含有负型感光性绝缘树脂的膜状的第四有机绝缘层24粘贴于第三有机绝缘层23。然后，根据需要对第四有机绝缘层24实施曝光处理、显影处理或固化处理等。
接着，作为第四步骤，如图4(a)、(b)所示，在第一有机绝缘层21上形成多个凹槽部21a及开口部21b(也称为第1工序)。在第四步骤中，例如通过激光烧蚀、光刻法或压印形成多个凹槽部21a和开口部21b。从凹槽部21a的微细化及形成成本的观点出发，优选应用光刻法。因此，通过对第一有机绝缘层21实施曝光处理及显影处理，形成多个凹槽部21a。另外，开口部21b以露出配线层15a的方式形成。另外，在第一有机绝缘层21使用感光性绝缘树脂的情况下，能够在短时间且平滑地形成凹槽部21a的图案。因此，能够使后述的配线的高频特性优异。
作为在上述光刻法中曝光感光性绝缘树脂的方法，可以使用公知的投影曝光方式、接触曝光方式或直描曝光方式等。另外，为了将感光性绝缘树脂显影，例如也可以使用碳酸钠或TMAH等碱性水溶液。
在上述第四步骤中，也可以在形成多个凹槽部21a及开口部21b之后，使第一有机绝缘层21进一步加热固化。此时，例如将加热温度设定为100～200℃，将加热时间设定为30分钟～3小时，将第一有机绝缘层21进行加热固化。
接着，作为第五步骤，如图5(a)、(b)所示，以覆盖凹槽部21a的内表面的方式在第一有机绝缘层21上形成第一阻隔金属膜31(也称为第2工序)。在第五步骤中，例如通过涂布法、PVD法、使用了金属糊的印刷法或喷雾法、或各种镀覆法来形成第一阻隔金属膜31。在涂布法的情况下，在将钯或镍的络合物涂布于第一有机绝缘层21上后进行加热，由此形成第一阻隔金属膜31。在使用金属糊的情况下，通过在第一有机绝缘层21上涂布含有镍或钯等金属粒子的糊之后进行烧结，由此形成第一阻隔金属膜31。在本实施方式中，通过作为PVD法之一的溅射来形成第一阻隔金属膜31。另外，第一阻隔金属膜31按照将开口部21b的内表面也覆盖的方式形成。
接着，作为第六步骤，如图6(a)、(b)所示，以填埋凹槽部21a的方式在第一阻隔金属膜31上形成配线层13A(也称为第3工序)。在第六步骤中，例如通过使用金属糊的方法或以第一阻隔金属膜31为籽晶层的镀覆法来形成配线层13A。配线层13A的厚度优选为第一有机绝缘层21的厚度的0.5倍～3倍。在配线层13A的厚度为0.5倍以上的情况下，存在能够抑制在之后工序中形成的配线13的表面粗糙度Ra的扩大的倾向。另外，在配线层13A的厚度为3倍以下的情况下，存在抑制配线层13A的翘曲、对第一有机绝缘层21良好地密合的倾向。另外，配线层13A按照将开口部21b也填埋的方式形成。
接着，作为第七步骤，如图7(a)、(b)所示，以第一有机绝缘层21露出的方式将配线层13A薄化(也称为第4工序)。在第七步骤中，通过除去配线层13A中凹槽部21a及开口部21b以外的部分、和第一阻隔金属膜31中未覆盖凹槽部21a或开口部21b的部分，使第一有机绝缘层21露出并且将配线层13A薄化。由此，形成填埋在凹槽部21a内的配线13。该薄化处理还可以是将第一有机绝缘层21和配线13合在一起的表面的平坦化处理。在这种情况下，通过CMP或飞切法除去配线层13A和第一阻隔金属膜31的目标部分，并且对第一有机绝缘层21的表面进行研磨或磨削以使其平坦化。
在第七步骤中使用CMP的情况下，作为浆料，例如使用通常在树脂的研磨中使用的配合有氧化铝的浆料、配合了第一阻隔金属膜31的研磨中使用的过氧化氢和二氧化硅的浆料、配合了在配线层13A的研磨中使用的过氧化氢和过硫酸铵的浆料。从降低成本的同时将表面粗糙度Ra控制在0.01μm～1μm的观点出发，优选使用配合有氧化铝的浆料对第一有机绝缘层21、第一阻隔金属膜31及配线层13A(配线13)进行磨削。在使用CMP的情况下，存在成本变高的倾向。另外，在使第一有机绝缘层21、第一阻隔金属膜31以及配线层13A(配线13)同时平坦化的情况下，由于研磨速度的差异而在配线13产生凹陷，其结果是，具有第一有机绝缘层21与配线13合在一起的表面的平坦性大幅受损的倾向。因此，从使上述表面的表面粗糙度Ra为0.03μm～0.1μm的观点出发，更优选利用使用了平面刨床的飞切法来磨削第一有机绝缘层21、第一阻隔金属膜31以及配线层13A(配线13)。
接着，作为第八步骤，如图8(a)、(b)所示，以覆盖作为凹槽部21a内的配线层13A的配线13的方式形成第二阻隔金属膜32(也称为第5工序)。在第八步骤中，例如通过PVD法、使用了金属糊的方法、或者以配线13为籽晶层的镀覆法来形成第二阻隔金属膜32。从在配线13上选择性地形成第二阻隔金属膜32的观点出发，优选通过以配线13为籽晶层的镀覆法来形成第二阻隔金属膜32。另外，也可以在镀覆处理前实施露出的第一有机绝缘层21的利用酸进行的清洗、或利用苯并三唑等进行的保护处理。另外，经过第八步骤，完成设置在配线层15a上的配线层15b。
在第八步骤中，第二阻隔金属膜32优选除了形成在配线13上之外、还形成在第一阻隔金属膜31中与凹槽部21a的侧面接触的部分上。在这种情况下，可以利用第一阻隔金属膜31和第二阻隔金属膜32无间隙地覆盖配线13。
接下来，作为第九步骤，如图9(a)、9(b)所示，在第一有机绝缘层21和第二阻隔金属膜32上形成第二有机绝缘层22(也称为第6工序)。在第九步骤中，将含有负型感光性绝缘树脂的膜状的第二有机绝缘层22粘贴于第一有机绝缘层21及第二阻隔金属膜32。第二有机绝缘层22可以是与第一有机绝缘层21相同的膜，也可以使用不同的感光性绝缘树脂形成。从防止构成配线13的金属的扩散的观点出发，优选对第二有机绝缘层22不实施显影处理。
接下来，作为第十步骤，如图10(a)所示，在第二有机绝缘层22中形成开口22a。在第十步骤中，以露出配线层15b的方式形成开口部22a。开口部22a例如通过光刻法等形成。
接着，作为第十一步骤，如图10(b)所示，在开口部22a中填充金属材料而形成配线层15c，由此形成贯通配线15。在第十一步骤中，例如通过PVD法或各种镀覆法来形成配线层15c。金属材料例如可以举出铜、镍、锡等。在第十一步骤之后，通过形成表面配线16等，由此制造图2所示的有机插入体10。另外，在设置有临时固定层的情况下，也可以从基板11上剥离有机插入体10。
根据具有以上说明过的构成的有机插入体10，配线13与第一有机绝缘层21及第二有机绝缘层22被阻隔金属膜14隔开。因此，配线13内的金属材料向有机绝缘层叠体的扩散被阻隔金属膜14抑制。因此，能够抑制经由扩散的金属材料的多个配线13彼此的短路，因而能够提高有机插入体10的绝缘可靠性。
有机绝缘层叠体12含有：具有配置有配线13的多个凹槽部21a的第一有机绝缘层21；和以填埋配线13的方式层叠于第一有机绝缘层21上的第二有机绝缘层22。因此，多个配线13分别具有沿着第一有机绝缘层21的凹槽部21a的形状。因此，通过形成具有微细的宽度及间隔的多个凹槽部21a，能够容易地形成微细的配线13。
阻隔金属膜14含有：设置在配线13与凹槽部21a的内表面之间的第一阻隔金属膜31；和设置在配线13与第二有机绝缘层22之间的第二阻隔金属膜32。因此，配线13内的金属材料向第一有机绝缘层21的扩散被第一阻隔金属膜31良好地抑制。另外，上述金属材料向第二有机绝缘层22的扩散被第二阻隔金属膜32良好地抑制。
第一阻隔金属膜31含有钛、镍、钯、铬、钽、钨和金中的至少一个。钛、镍、钯、铬、钽、钨以及金都难以向第一有机绝缘层21和第二有机绝缘层22中扩散，因此能够进一步提高有机插入体10的绝缘可靠性。
第二阻隔金属膜32可以是镀覆膜。在该情况下，能够在凹槽部21a内的配线13上选择性地形成第二阻隔金属膜32，因此能够简化有机插入体10的制造工序。例如，能够省略用于形成第二阻隔金属膜32的抗蚀剂涂布工序、溅射工序以及抗蚀剂除去工序等。
第二阻隔金属膜32可以是镀镍膜。在该情况下，能够容易地形成具有良好平坦性的第二阻隔金属膜32。此外，由于镍不容易扩散到第一有机绝缘层21和第二有机绝缘层22中，所以可以优选地提高有机插入体10的绝缘可靠性。
第二阻隔金属膜32可以是镀钯膜。在该情况下，能够将第二阻隔金属膜32形成得较薄。此外，由于钯不容易扩散到第一有机绝缘层21和第二有机绝缘层22中，所以可以优选地提高有机插入体10的绝缘可靠性。
第二阻隔金属膜32的厚度可以为0.001μm以上且1μm以下。在该情况下，配线13内的金属材料向第二有机绝缘层22的扩散被第二阻隔金属膜32良好地抑制。
第二阻隔金属膜32的表面粗糙度Ra可以为0.01μm以上且1μm以下。在该情况下，第二阻隔金属膜32能够良好地密合于第二有机绝缘层22。另外，能够抑制起因于第二阻隔金属膜32的表面粗糙度的有机插入体10内的断线等。
第一有机绝缘层21的厚度可以为1μm以上且10μm以下。在该情况下，能够使用第一有机绝缘层21形成具有10μm以下的宽度以及间隔的多个凹槽部21a。
第一有机绝缘层21也可以是含有光致产酸剂、具有酚性羟基的化合物、及热固性树脂的感光性的有机绝缘树脂发生固化而成的固化膜。在该情况下，能够容易地在第一有机绝缘层21形成具有微细的宽度和间隔的凹槽部21a。此外，由于能够减少第一有机绝缘层21所含有的水分，因此金属材料难以扩散至该第一有机绝缘层21。因而，可以提高有机插入体10的绝缘可靠性。
根据本实施方式的有机插入体10的制造方法，通过经过第四步骤～第六步骤，能够在各凹槽部21a的内表面与配线层13A之间形成第一阻隔金属膜31。另外，通过经过第七步骤～第九步骤，能够在有机绝缘层的层叠方向上、在配线13与第二有机绝缘层22之间形成第二阻隔金属膜32。因此，配线13中的金属材料向第一有机绝缘层21和第二有机绝缘层22的扩散被第一阻隔金属膜31和第二阻隔金属膜32抑制。因此，能够抑制经由扩散的金属材料的多个配线13彼此的短路，因而能够提高有机插入体10的绝缘可靠性。
在第六步骤中，也可以通过以第一阻隔金属膜31为籽晶层的镀覆法来形成配线层13A。在该情况下，能够以在第一有机绝缘层21与配线层13A之间夹持第一阻隔金属膜31的方式形成配线层13A。由此，能够良好地抑制配线层13A内的金属材料向第一有机绝缘层21的扩散。
在第八步骤中，也可以通过以配线13为籽晶层的镀覆法来形成第二阻隔金属膜32。在该情况下，能够不使用例如抗蚀剂等而在配线13上选择性地形成第二阻隔金属膜32。由此，在形成第二阻隔金属膜32时能够省略抗蚀剂形成工序以及抗蚀剂除去工序等工序，因而能够简化有机插入体10的制造工序。
另外，有机插入体10内的配线13也可通过例如半添加法形成。半添加法是指下述的方法：形成籽晶层，在籽晶层上形成具有所希望的图案的抗蚀剂，利用镀覆法等将籽晶层中露出的部分厚膜化，除去抗蚀剂之后，对薄的籽晶层进行蚀刻而得到所期望的配线。但是，在应用半添加法的情况下，在对薄的籽晶层进行蚀刻时对配线施加的损伤大。此外，难以确保配线对有机绝缘层的密合强度。因此，在使用半添加法形成例如具有5μm以下的线宽和间距宽的微细的配线的情况下，存在有机插入体的成品率大大降低的倾向。因此，在本实施方式中，为了抑制该成品率降低，采用在第四工序中在第一有机绝缘层21上设置凹槽部21a、在该凹槽部21a内形成配线13的沟槽法。
以上，对本公开的一个实施方式的有机插入体及其制造方法进行了说明，但本公开并不限定于上述的实施方式，可以在不脱离其主旨的范围内进行适当变更。例如，形成于第一有机绝缘层21的凹槽部21a的截面形状不限于大致矩形，也可以是大致梯形、大致半圆状等其他形状。
在上述实施方式中，配线13、配线层15a～15c、第一阻隔金属膜31、第二阻隔金属膜32以及表面配线16等可以分别具有单层结构，也可以具有由多个导电层构成的多层结构。
在上述实施方式中，第一有机绝缘层21含有第三有机绝缘层23和第四有机绝缘层24这两者，但不限于此。例如，第一有机绝缘层21也可以是单层结构。在该情况下，能够将上述制造方法中的第二步骤以及第三步骤汇总成一个步骤，能够简化有机插入体10的制造工序。
在上述实施方式的制造方法的第七步骤中，也可以除去凹槽部21a内的配线层13A(配线13)的一部分，在接下来的第八步骤中，以填埋凹槽部21a的方式形成第二阻隔金属膜32。在这种情况下，第二阻隔金属膜32填埋在凹槽部21a中而形成，所以可以抑制在有机插入体10中由第二阻隔金属膜32引起的台阶的形成。即，能够降低第二有机绝缘层22与第二阻隔金属膜32合在一起的表面的表面粗糙度Ra。由此，能够在有机插入体10中良好地搭载半导体元件等。另外，凹槽部21a内的配线13的一部分的除去例如利用在进行CMP时产生的凹陷。另外，凹槽部21a内的配线13的一部分例如是位于凹槽部21a的上半部分的配线13的至少一部分。
在上述实施方式中，有机绝缘层叠体12所含有的有机绝缘层中还可以含有密合助剂。作为密合助剂，例如可以举出硅烷偶联剂、三唑或四唑系化合物。
作为硅烷偶联剂，为了提高与金属的密合性，优选使用具有氮原子的化合物。具体而言，可举出N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、3-三乙氧基甲硅烷基-N-(1,3-二甲基-丁叉)丙基胺、N-苯基-3-氨基丙基三甲氧基硅烷、三-(三甲氧基甲硅烷基丙基)异氰脲酸酯、3-脲基丙基三烷氧基硅烷、3-异氰酸酯丙基三乙氧基硅烷等。从添加带来的效果、耐热性及制造成本等观点出发，上述硅烷偶联剂的使用量相对于具有酚性羟基的化合物100质量份，优选为0.1质量份～20质量份。
作为三唑化合物，可以举出2-(2’-羟基-5’-甲基苯基)苯并三唑、2-(2’-羟基-3’-叔丁基-5’-甲基苯基)-5-氯苯并三唑、2-(2’-羟基-3’,5’-二叔戊基苯基)苯并三唑、2-(2’-羟基-5’-叔辛基苯基)苯并三唑、2,2’-亚甲基双[6-(2H-苯并三唑-2-基)-4-叔辛基苯酚]、6-(2-苯并三唑基)-4-叔辛基-6’-叔丁基-4’-甲基-2,2’-亚甲基双苯酚、1,2,3-苯并三唑、1-[N,N-双(2-乙基己基)氨基甲基]苯并三唑、羧基苯并三唑、1-[N,N-双(2-乙基己基)氨基甲基]甲基苯并三唑、2,2’-[[(甲基-1H-苯并三唑-1-基)甲基]亚氨基]双乙醇等。
作为四唑化合物，可以举出1H-四唑、5-氨基-1H-四唑、5-甲基-1H-四唑，5-苯基-1H-四唑、1-甲基-5-乙基-1H-四唑、1-甲基-5-巯基-1H-四唑，1-苯基-5-巯基-1H-四唑、1-(2-二甲基氨基乙基)-5-巯基-1H-四唑、2-甲氧基-5-(5-三氟甲基-1H-四唑-1-基)-苯甲醛、4,5-二(5-四唑基)-[1,2,3]三唑、1-甲基-5-苯甲酰基-1H-四唑等。从添加带来的效果、耐热性及制造成本的观点出发，上述三唑或四唑系化合物的使用量相对于具有酚性羟基的化合物100质量份，优选为0.1质量份～20质量份。
上述硅烷偶联剂、三唑系化合物及四唑系化合物可以分别单独使用，也可以并用。
进而，也可以在有机绝缘层中添加离子捕获剂。通过利用上述离子捕获剂吸附有机绝缘层中的离子性杂质，能够提高吸湿时的绝缘可靠性。作为这样的离子捕获剂，例如可以举出三嗪硫醇化合物和酚系还原剂等作为用于防止铜发生离子化而溶出的防铜损害剂而为人所知的化合物，粉末状的铋系、锑系、镁系、铝系、锆系、钙系、钛系、及锡系、以及它们的混合系等无机化合物。
作为上述离子捕获剂，例如可以举出东亚合成株式会社制的无机离子捕获剂(商品名：IXE-300(锑系)、IXE-500(铋系)、IXE-600(锑、铋混合系)、IXE-700(镁、铝混合系)、IXE-800(锆系)及IXE-1100(钙系))。它们可以单独使用1种，也可以混合2种以上使用。从添加带来的效果、耐热性及制造成本等观点出发，上述离子捕获剂的使用量相对于具有酚性羟基的化合物100质量份，优选为0.01质量份～10质量份。
实施例
通过以下的实施例进一步详细地说明本发明，但本发明并不限定于这些例子。
(实施例1)
如下制作图11(a)、(b)所示的测定评价用试样。首先，在厚度为150mm的硅晶片51上粘贴厚度为5μm的感光性绝缘树脂膜52。该感光性绝缘树脂膜52如下形成。首先，配合甲酚酚醛清漆树脂(旭有机材工业株式会社制，商品名：TR-4020G、100质量份)、1,3,4,6-四(甲氧基甲基)甘脲(30质量份)、三羟甲基丙烷三缩水甘油醚(40质量份)、三芳基锍盐(SANAPRO株式会社制，商品名：CPI-310B、8质量份)和甲乙酮(100质量份)，得到感光性绝缘组合物。接着，将得到的感光性绝缘组合物涂布于聚对苯二甲酸乙二醇酯膜(帝人杜邦薄膜株式会社制，商品名：A-53)，在90℃的烘箱中干燥10分钟，由此得到厚度为5μm的感光性绝缘树脂膜52。
接着，对粘贴在硅晶片51上的感光性绝缘树脂膜52依次实施曝光处理、加热处理、显影处理和热固化处理。接着，在感光性绝缘树脂薄膜52上粘贴与该薄膜52同样地形成的厚度为5μm的感光性绝缘树脂薄膜53。接着，隔着光掩模对粘贴的感光性绝缘树脂膜53进行曝光处理后，依次实施加热处理、显影处理以及热固化处理。由此，将感光性绝缘树脂膜53进行布图，以相互咬合的方式形成为梳齿状的第一凹槽部53a及第二凹槽部53b、将第一凹槽部53a彼此连结的第一连接部53c和将第二凹槽部53b彼此连结的第二连接部53d。将第一凹槽部53a的宽度和第二凹槽部53b的宽度分别设定为10μm。这些宽度相当于后述的配线的线宽L。另外，将相邻的第一凹槽部53a与第二凹槽部53b之间的距离(间距宽S)设定为10μm，将各个凹槽的长度设定为1mm。
接着，通过溅射，在感光性绝缘树脂膜53上形成厚度为0.05μm的含有钛的阻隔金属膜54。接着，通过将阻隔金属膜54作为籽晶层的电镀法，以填埋第一凹槽部53a、第二凹槽部53b、第一连接部53c以及第二连接部53d的方式形成铜层。接着，通过使用了平面刨床的飞切法，对铜层的一部分、阻隔金属膜54中不覆盖第一凹槽部53a、第二凹槽部53b、第一连接部53c以及第二连接部53d的内表面的部分进行磨削。由此，形成填埋在第一凹槽部53a中的第一配线55a、填埋在第二凹槽部53b中的第二配线55b、填埋在第一连接部53c中的第一连接配线55c以及填埋在第二连接部53d中的第二连接配线55d。作为平面刨床，使用自动平面刨床(株式会社DISCO制，商品名“DAS8930”)。另外，在利用飞切法的磨削中，将进给速度设定为1mm/s，将主轴转速设定为2000min-1。
接着，通过将第一配线55a、第二配线55b、第一连接配线55c和第二连接配线55d分别作为籽晶层的非电解镀覆法，形成厚度为0.2μm的含有镍-磷合金的阻隔金属膜56。接着，以至少使第一连接配线55c的一部分和第二连接配线55d的一部分露出的方式，粘贴与感光性绝缘树脂薄膜52同样地形成的厚度为5μm的感光性绝缘树脂薄膜57。接着，对所粘贴的感光性绝缘树脂膜57依次实施曝光处理、加热处理、显影处理以及热固化处理。由此，形成图11(a)、(b)所示的测定评价用试样50。在该测定评价用试样50中，第一配线55a和第一连接配线55c相互连接，并且被阻隔金属膜54、56覆盖。同样，第二配线55b和第二连接配线55d相互连接，并且被阻隔金属膜54、56覆盖。另外，第一配线55a及第一连接配线55c与第二配线55b及第二连接配线55d相互由感光性绝缘树脂膜52、53、57绝缘。
为了确认上述测定评价用试样50的绝缘可靠性，进行了以下说明的高加速度寿命试验(HAST：Highly Accelerated Stress Test)。在该试验中，在湿度为85％、130℃的条件下对第一连接配线55c和第二连接配线55d施加3.3V的电压，静置规定的时间。由此，测定了伴随时间经过的第一配线55a与第二配线55b的绝缘性的变化。在该试验中，第一配线55a与第二配线55b之间的电阻值在从试验开始经过200小时时为1×106Ω以上则为评价A，从试验开始起经过200小时前不足1×106Ω则为评价B。将实施例1的高加速度寿命试验的结果示于下述表1。
(实施例2)
除了将线宽L及间距宽S设定为5μm以外，与实施例1同样地形成测定评价用试样50，进行上述高加速度寿命试验。将实施例2的高加速度寿命试验的结果示于下述表1。
(实施例3)
除了将线宽L及间距宽S设定为2μm以外，与实施例1同样地形成测定评价用试样50，进行上述高加速度寿命试验。将实施例3的高加速度寿命试验的结果示于下述表1。
(实施例4)
作为感光性绝缘树脂薄膜57，使用阻焊剂薄膜(日立化成株式会社制，商品名：FZ-2700GA，厚度为30μm)，除此以外与实施例2同样地形成测定评价用试样50。对该测定评价用试样50进行上述高加速度寿命试验。将实施例4的高加速度寿命试验的结果示于下述表1。
(实施例5)
作为感光性绝缘树脂薄膜57，使用阻焊剂薄膜(日立化成株式会社制，商品名：FZ-2700GA，厚度为30μm)，除此以外与实施例3同样地形成测定评价用试样50。对该测定评价用试样50进行上述高加速度寿命试验。将实施例5的高加速度寿命试验的结果示于下述表1。
(比较例1)
如图12(a)、(b)所示，未将阻隔金属膜56设置在第一配线55a上、第二配线55b上、第一连接配线55c上及第二连接配线55d上，除此以外与实施例1同样地形成测定评价用试样50A。即，以第一配线55a、第二配线55b、第一连接配线55c以及第二连接配线55d与感光性绝缘树脂薄膜57接触的方式形成测定评价用试样50A。对该测定评价用试样50A进行上述高加速度寿命试验。将比较例1的高加速度寿命试验的结果示于下述表1。
(比较例2)
除了未将阻隔金属膜56设置在第一配线55a上、第二配线55b上、第一连接配线55c上及第二连接配线55d上以外，与实施例2同样地形成测定评价用试样50A。对该测定评价用试样50A进行上述高加速度寿命试验。将比较例2的高加速度寿命试验的结果示于下述表1。
(比较例3)
除了未将阻隔金属膜56设置在第一配线55a上、第二配线55b上、第一连接配线55c上及第二连接配线55d上以外，与实施例3同样地形成测定评价用试样50A。对该测定评价用试样50A进行上述高加速度寿命试验。将比较例3的高加速度寿命试验的结果示于下述表1。
(比较例4)
除了未将阻隔金属膜56设置在第一配线55a上、第二配线55b上、第一连接配线55c上及第二连接配线55d上以外，与实施例4同样地形成测定评价用试样50A。对该测定评价用试样50A进行上述高加速度寿命试验。将比较例4的高加速度寿命试验的结果示于下述表1。
(比较例5))
除了未将阻隔金属膜56设置在第一配线55a上、第二配线55b上、第一连接配线55c上及第二连接配线55d上以外，与实施例5同样地形成测定评价用试样50A。对该测定评价用试样50A进行上述高加速度寿命试验。将比较例5的高加速度寿命试验的结果示于下述表1。
表1
在上述表1中，在设置有阻隔金属膜56的情况下表示为“Y”，在未设置有阻隔金属膜56的情况下表示为“N”。另外，在上述表1中，感光性绝缘树脂薄膜57与感光性绝缘树脂薄膜52同样地形成时表示为“α”，感光性绝缘树脂薄膜57使用阻焊剂薄膜形成时表示为“β”。由表1可知，实施例1～5的高加速度寿命试验的结果全部为评价A，而比较例1～5的高加速度寿命试验的结果全部为评价B。由这些结果可知，根据阻隔金属膜56的有无，测定评价用试样的绝缘可靠性大大不同。
图13(a)是表示实施例2和比较例2的高加速度寿命试验的结果的图表，图13(b)是表示实施例3和比较例3的高加速度寿命试验的结果的图表。在图13(a)及图13(b)中，横轴表示时间，纵轴表示第一配线55a与第二配线55b之间的电阻值。在图13(a)中，数据61是实施例2的试验结果，数据62是比较例2的试验结果。在图13(b)中，数据63是实施例3的试验结果，数据64是比较例3的试验结果。
如图13(a)所示，在实施例2中，即使在从试验开始经过300小时时，第一配线55a与第二配线55b之间的电阻值也显示为1×106Ω以上。而在比较例2中，在从试验开始起20小时左右的时刻电阻值急剧减少，小于1×106Ω。同样地，如图13(b)所示，在实施例3中，即使在从试验开始经过200小时时，第一配线55a与第二配线55b之间的电阻值也显示为1×106Ω以上，而在比较例2中，在从试验开始数小时的时刻电阻值急剧减少，小于1×106Ω。
图14(a)～(c)表示用TEM(透射电子显微镜)/EDX(能量分散型X射线分析装置)对实施例3的固化速度寿命试验经过250小时后的测定评价用试样50的截面样品进行了解析的结果。图14(a)是测定评价用试样50的截面样品中的Cu(铜)的解析结果，图14(b)是该截面样品中的Ti(钛)的解析结果，图14(c)是该截面样品中的Ni(镍)的解析结果。使用日本电子株式会社制造的JEM-2100F作为TEM，使用日本电子株式会社制JED-2300作为EDX，将加速电压设定为200kV，实施上述解析。在实施例3中，在EDX解析试验后，未观测到配线及阻隔金属向感光性绝缘树脂膜的溶出。具体而言，构成被阻隔金属膜54、56包围的铜层的铜向感光性绝缘树脂膜的扩散、构成阻隔金属膜54的钛向感光性绝缘树脂膜的扩散、以及构成阻隔金属膜56的镍向感光性绝缘树脂膜的扩散均未被确认到。
目视上述高加速度寿命试验后的比较例2、3的测定评价用试样50A，结果确认到在比较例2、3中，至少感光性绝缘树脂薄膜57由于某种原因被污染。另一方面，目视上述高加速度寿命试验后的实施例2、3的测定评价用试样50，结果未确认到感光性绝缘树脂膜52、53、57的污染。
由以上推测，比较例2、3中的急剧的电阻值的减少是由于第一配线55a和第二配线55b内的金属材料扩散到感光性绝缘树脂薄膜57中，经由扩散的金属材料使第一配线55a和第二配线55b短路的缘故。另一方面推测，在实施例2、3中，第一配线55a或第二配线55b内的金属材料向感光性绝缘树脂膜52、53、57的扩散被阻隔金属膜54、56防止，第一配线55a和第二配线55b没有短路。
符号说明
1基板；2A～2D半导体芯片；3A、3B底部填充剂；4绝缘材料；10有机插入体；11基板；12有机绝缘层叠体；13配线；13A配线层；14阻隔金属膜；15贯通配线；21第一有机绝缘层；21a凹槽部；21b开口部；22第二有机绝缘层；31第一阻隔金属膜；32第二阻隔金属膜；100半导体封装；L线宽；S间距宽。

Claims (15)

1.一种有机插入体，其具备：
含有多个有机绝缘层而成的有机绝缘层叠体；和
在所述有机绝缘层叠体内排列的多个配线，
所述配线与所述有机绝缘层被阻隔金属膜隔开。
2.根据权利要求1所述的有机插入体，其中，所述有机绝缘层叠体含有：具有配置有所述配线的多个凹槽部的第一有机绝缘层；和按照填埋所述配线的方式层叠在所述第一有机绝缘层上的第二有机绝缘层。
3.根据权利要求2所述的有机插入体，其中，所述阻隔金属膜含有：设置在所述配线与所述凹槽部的内表面之间的第一阻隔金属膜；和设置在所述配线与所述第二有机绝缘层之间的第二阻隔金属膜。
4.根据权利要求3所述的有机插入体，其中，所述第一阻隔金属膜含有钛、镍、钯、铬、钽、钨、以及金中的至少一个。
5.根据权利要求3或4所述的有机插入体，其中，所述第二阻隔金属膜为镀覆膜。
6.根据权利要求5所述的有机插入体，其中，所述第二阻隔金属膜为镀镍膜。
7.根据权利要求5所述的有机插入体，其中，所述第二阻隔金属膜为镀钯膜。
8.根据权利要求3～7中任一项所述的有机插入体，其中，所述第二阻隔金属膜的厚度为0.001μm以上且1μm以下。
9.根据权利要求3～8中任一项所述的有机插入体，其中，所述第二阻隔金属膜的表面粗糙度为0.01μm以上且1μm以下。
10.根据权利要求2～9中任一项所述的有机插入体，其中，所述第一有机绝缘层的厚度为1μm以上且10μm以下。
11.根据权利要求2～10中任一项所述的有机插入体，其中，所述第一有机绝缘层是感光性的有机绝缘树脂发生固化而成的固化膜，所述感光性的有机绝缘树脂含有光产酸剂、具有酚性羟基的化合物、以及热固性树脂。
12.一种有机插入体的制造方法，其具备下述工序：
在第一有机绝缘层上形成多个凹槽部的第1工序；
按照覆盖所述凹槽部的内表面的方式在所述第一有机绝缘层上形成第一阻隔金属膜的第2工序；
按照填埋所述凹槽部的方式在所述第一阻隔金属膜上形成配线层的第3工序；
按照所述第一有机绝缘层露出的方式将所述配线层薄化的第4工序；
按照覆盖所述凹槽部内的所述配线层的方式形成第二阻隔金属膜的第5工序；以及
在所述第一有机绝缘层上以及所述第二阻隔金属膜上形成第二有机绝缘层的第6工序。
13.根据权利要求12所述的有机插入体的制造方法，其中，所述第3工序中，通过以所述第一阻隔金属膜为籽晶层的镀覆法来形成所述配线层。
14.根据权利要求12或13所述的有机插入体的制造方法，其中，在所述第5工序中，通过以所述配线层为籽晶层的镀覆法来形成所述第二阻隔金属膜。
15.根据权利要求14所述的有机插入体的制造方法，其中，
在所述第4工序中，除去所述凹槽部内的所述配线层的一部分，
在所述第5工序中，按照填埋所述凹槽部的方式形成所述第二阻隔金属膜。
CN201780019216.4A 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法 Pending CN108886028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311570231.1A CN117577592A (zh) 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016061899 2016-03-25
JP2016-061899 2016-03-25
PCT/JP2017/006840 WO2017163743A1 (ja) 2016-03-25 2017-02-23 有機インターポーザ及び有機インターポーザの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311570231.1A Division CN117577592A (zh) 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法

Publications (1)

Publication Number Publication Date
CN108886028A true CN108886028A (zh) 2018-11-23

Family

ID=59899986

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311570231.1A Pending CN117577592A (zh) 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法
CN201780019216.4A Pending CN108886028A (zh) 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311570231.1A Pending CN117577592A (zh) 2016-03-25 2017-02-23 有机插入体及有机插入体的制造方法

Country Status (6)

Country Link
US (3) US10756008B2 (zh)
JP (4) JP6741063B2 (zh)
KR (2) KR102334181B1 (zh)
CN (2) CN117577592A (zh)
TW (3) TW202331985A (zh)
WO (1) WO2017163743A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
KR20210143999A (ko) * 2020-05-21 2021-11-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351918A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20070018332A1 (en) * 2005-07-25 2007-01-25 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2010037617A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置の製造方法、半導体装置及び半導体装置の製造装置
CN103858527A (zh) * 2011-10-11 2014-06-11 日立化成株式会社 具有导体电路的结构体及其制造方法以及热固化性树脂组合物
CN104064550A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
JPH10163192A (ja) * 1996-10-03 1998-06-19 Fujitsu Ltd 半導体装置およびその製造方法
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JPH1149847A (ja) * 1997-05-15 1999-02-23 Hitachi Ltd 感光性樹脂組成物とそれを用いた絶縁フィルム及び多層配線板
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
KR100367734B1 (ko) 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP4106048B2 (ja) 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP2007053133A (ja) * 2005-08-15 2007-03-01 Toshiba Corp 半導体装置及びその製造方法
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP4921945B2 (ja) 2006-12-13 2012-04-25 株式会社東芝 半導体装置の製造方法及び半導体装置
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP2011192726A (ja) 2010-03-12 2011-09-29 Renesas Electronics Corp 電子装置および電子装置の製造方法
JP5824808B2 (ja) * 2011-01-07 2015-12-02 富士通株式会社 半導体装置及びその製造方法
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
TWI489658B (zh) * 2012-05-25 2015-06-21 Toshiba Kk 半導體發光裝置及光源單元
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
JP2014139999A (ja) * 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
JP5942867B2 (ja) * 2013-01-22 2016-06-29 富士通株式会社 半導体装置の製造方法
JP2015079850A (ja) * 2013-10-17 2015-04-23 富士通株式会社 配線構造及びその形成方法
JP2015082606A (ja) * 2013-10-23 2015-04-27 日東電工株式会社 半導体パッケージの製造方法
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351918A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20070018332A1 (en) * 2005-07-25 2007-01-25 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2010037617A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置の製造方法、半導体装置及び半導体装置の製造装置
CN103858527A (zh) * 2011-10-11 2014-06-11 日立化成株式会社 具有导体电路的结构体及其制造方法以及热固化性树脂组合物
CN104064550A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2017163743A1 (ja) 2017-09-28
JP2020178140A (ja) 2020-10-29
TWI731040B (zh) 2021-06-21
US20190109082A1 (en) 2019-04-11
KR102334181B1 (ko) 2021-12-03
CN117577592A (zh) 2024-02-20
TW201801258A (zh) 2018-01-01
TWI793625B (zh) 2023-02-21
KR20210150593A (ko) 2021-12-10
US11990396B2 (en) 2024-05-21
JPWO2017163743A1 (ja) 2019-01-24
US10756008B2 (en) 2020-08-25
TW202331985A (zh) 2023-08-01
KR20180113591A (ko) 2018-10-16
US20230118368A1 (en) 2023-04-20
TW202137474A (zh) 2021-10-01
JP7020515B2 (ja) 2022-02-16
JP2024014891A (ja) 2024-02-01
US11562951B2 (en) 2023-01-24
JP2022058869A (ja) 2022-04-12
US20200365501A1 (en) 2020-11-19
JP7380724B2 (ja) 2023-11-15
JP6741063B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
CN108666264B (zh) 晶圆级系统封装方法及封装结构
US10658306B2 (en) Semiconductor package structure and method of manufacturing the same
US9287172B2 (en) Interposer-on-glass package method
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
US9362253B2 (en) Bumpless build-up layer package with pre-stacked microelectronic devices
US9406588B2 (en) Semiconductor package and manufacturing method thereof
JP7380724B2 (ja) 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
US20200388600A1 (en) Semiconductor device package and method for manufacturing the same
JP2007043154A (ja) ウェハスルーコンタクトを有する半導体構造の製造方法及び対応する半導体構造
TW202114128A (zh) 封裝結構和其製造方法
US11309279B2 (en) Package structure of wafer-level system-in-package
US11417582B2 (en) Package structure and method of manufacturing the same
CN111799177B (zh) 半导体器件的制备方法
US20220148954A1 (en) Wiring structure and method for manufacturing the same
CN117296144A (zh) 半导体装置的制造方法及半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: HITACHI CHEMICAL Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181123