KR20210150593A - 유기 인터포저 및 유기 인터포저의 제조 방법 - Google Patents

유기 인터포저 및 유기 인터포저의 제조 방법 Download PDF

Info

Publication number
KR20210150593A
KR20210150593A KR1020217038954A KR20217038954A KR20210150593A KR 20210150593 A KR20210150593 A KR 20210150593A KR 1020217038954 A KR1020217038954 A KR 1020217038954A KR 20217038954 A KR20217038954 A KR 20217038954A KR 20210150593 A KR20210150593 A KR 20210150593A
Authority
KR
South Korea
Prior art keywords
organic insulating
wiring
barrier metal
insulating layer
organic
Prior art date
Application number
KR1020217038954A
Other languages
English (en)
Inventor
가즈유키 미츠쿠라
마사야 도바
요시노리 에지리
가즈히코 구라후치
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210150593A publication Critical patent/KR20210150593A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

절연 신뢰성을 향상시킬 수 있는 유기 인터포저 및 그의 제조 방법을 제공한다. 유기 인터포저(10)는, 복수의 유기 절연층을 포함하여 이루어지는 유기 절연 적층체(12)와, 유기 절연 적층체(12) 내에 배열된 복수의 배선(13)을 구비하고, 배선(13)과 유기 절연층이 배리어 금속막(14)에 의해 구획되어 있다. 유기 절연 적층체(12)는, 배선(13)이 배치된 복수의 홈부(21a)를 갖는 제1 유기 절연층(21)과, 배선(13)을 매립하도록 제1 유기 절연층(21)에 적층된 제2 유기 절연층(22)을 포함해도 좋다.

Description

유기 인터포저 및 유기 인터포저의 제조 방법{ORGANIC INTERPOSER AND METHOD FOR MANUFACTURING ORGANIC INTERPOSER}
본 개시는, 유기 인터포저 및 유기 인터포저의 제조 방법에 관한 것이다.
반도체 패키지의 고밀도화 및 고성능화를 목적으로, 상이한 성능의 칩을 하나의 패키지에 혼재하는 실장 형태가 제안되어 있다. 이 경우, 비용면에서 우수한, 칩 사이의 고밀도 인터커넥트 기술이 중요해진다(예컨대, 특허문헌 1 참조).
비특허문헌 1 및 비특허문헌 2에는, 패키지 상에 상이한 패키지를 플립 칩 실장에 의해 적층함으로써 접속하는 패키지·온·패키지(PoP: Package on Package)의 양태가 기재되어 있다. 이 PoP는, 스마트폰, 태블릿 단말 등에 널리 채용되고 있는 양태이다.
또한 복수의 칩을 고밀도로 실장하기 위한 다른 형태로서, 고밀도 배선을 갖는 유기 기판을 이용한 패키지 기술(유기 인터포저), 스루 몰드 비아(TMV: Through Mold Via)를 갖는 팬아웃형의 패키지 기술(FO-WLP: Fun Out-Wafer Level Package), 실리콘 또는 유리 인터포저를 이용한 패키지 기술, 실리콘 관통 전극(TSV: Through Silicon Via)을 이용한 패키지 기술, 기판에 매립된 칩을 칩 사이 전송에 이용하는 패키지 기술 등이 제안되어 있다.
특히 유기 인터포저 및 FO-WLP에 있어서 반도체칩끼리를 탑재하는 경우, 상기 반도체칩끼리를 고밀도로 도통시키기 위한 미세한 배선층이 필요해진다(예컨대, 특허문헌 2 참조).
특허문헌 1: 일본 특허 공표 제2012-529770호 공보 특허문헌 2: 미국 특허 출원 공개 제2011/0221071호 명세서
비특허문헌 1: Jinseong Kim et al., 「Application of Through Mold Via(TMV) as PoP Base Package」, Electronic Components and Technology Conference(ECTC), p.1089-1092(2008) 비특허문헌 2: S.W. Yoon et al., 「Advanced Low Profile PoP Solution with Embedded Wafer Level PoP(eWLB-PoP) Technology」, ECTC, p.1250-1254(2012)
빌드업 기판, 웨이퍼 레벨 패키지(WLP), 팬아웃형의 PoP의 보텀 패키지 등에는, 복수의 유기 절연층이 적층되어 이루어지는 적층체(유기 절연 적층체)를 갖는 유기 인터포저가 이용되는 경우가 있다. 예컨대, 이 유기 절연 적층체 내에 10 ㎛ 이하의 라인폭과 스페이스폭을 갖는 복수의 미세한 배선이 배치되는 경우, 상기 배선은, 트렌치법을 이용하여 형성된다. 트렌치법이란, 유기 절연층의 표면에 형성한 트렌치(홈)에 배선이 되는 금속층을 도금법 등에 의해 형성하는 방법이다. 이 때문에, 유기 절연층 상에 형성되는 배선의 형상은, 홈의 형상을 따른 것이 된다.
트렌치법에 의해 유기 절연 적층체 내에 미세한 배선을 형성할 때에는, 저비용화 또한 배선 저항의 상승 억제를 도모하기 위해, 예컨대, 구리 등의 높은 도전성을 갖는 금속 재료를 이용하는 경우가 있다. 이러한 금속 재료를 이용하여 배선을 형성한 경우, 상기 금속 재료가 유기 절연 적층체 내에 확산하는 경우가 있다. 이 경우, 확산한 금속 재료를 통해 배선끼리가 단락될 우려가 있어, 유기 인터포저의 절연 신뢰성에 과제가 있다.
본 발명은, 절연 신뢰성을 향상시킬 수 있는 유기 인터포저 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 양태에 관련된 유기 인터포저는, 복수의 유기 절연층을 포함하여 이루어지는 유기 절연 적층체와, 유기 절연 적층체 내에 배열된 복수의 배선을 구비하고, 배선과 유기 절연층이 배리어 금속막에 의해 구획되어 있다.
이 유기 인터포저에서는, 배선과 유기 절연층이 배리어 금속막에 의해 구획되어 있다. 이 때문에, 배선 내에 있어서의 금속 재료의 유기 절연 적층체에의 확산은, 배리어 금속막에 의해 억제된다. 따라서, 확산한 금속 재료를 통한 복수의 배선끼리의 단락을 억제할 수 있기 때문에, 유기 인터포저의 절연 신뢰성을 향상시킬 수 있다.
유기 절연 적층체는, 배선이 배치된 복수의 홈부를 갖는 제1 유기 절연층과, 배선을 매립하도록 제1 유기 절연층에 적층된 제2 유기 절연층을 포함해도 좋다. 이 경우, 복수의 배선의 각각은, 제1 유기 절연층의 홈부를 따른 형상을 갖는다. 이 때문에, 미세한 폭 및 간격을 갖는 복수의 홈부를 형성함으로써, 미세한 배선을 용이하게 형성할 수 있다.
배리어 금속막은, 배선과 홈부의 내면 사이에 형성된 제1 배리어 금속막과, 배선과 제2 유기 절연층 사이에 형성된 제2 배리어 금속막을 포함해도 좋다. 이 경우, 배선 내에 있어서의 금속 재료의 제1 유기 절연층에의 확산은, 제1 배리어 금속막에 의해 양호하게 억제된다. 또한, 상기 금속 재료의 제2 유기 절연층에의 확산은, 제2 배리어 금속막에 의해 양호하게 억제된다.
제1 배리어 금속막은, 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금의 적어도 하나를 포함해도 좋다. 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금은, 모두 제1 및 제2 유기 절연층에 확산하기 어렵기 때문에, 유기 인터포저의 절연 신뢰성을 더욱 향상시킬 수 있다.
제2 배리어 금속막은, 도금막이어도 좋다. 이 경우, 홈부 내의 배선 상에 선택적으로 제2 배리어 금속막을 형성할 수 있기 때문에, 유기 인터포저의 제조 공정을 간략화할 수 있다.
제2 배리어 금속막은, 니켈 도금막이어도 좋다. 이 경우, 양호한 평탄성을 갖는 제2 배리어 금속막을 용이하게 형성할 수 있다. 덧붙여, 니켈은 제1 및 제2 유기 절연층에 확산하기 어렵기 때문에, 유기 인터포저의 절연 신뢰성을 적합하게 향상시킬 수 있다.
제2 배리어 금속막은, 팔라듐 도금막이어도 좋다. 이 경우, 제2 배리어 금속막을, 용이하게 얇게 할 수 있다. 덧붙여, 팔라듐은 제1 및 제2 유기 절연층에 확산하기 어렵기 때문에, 유기 인터포저의 절연 신뢰성을 적합하게 향상시킬 수 있다.
제2 배리어 금속막의 두께는, 0.001 ㎛ 이상 1 ㎛ 이하여도 좋다. 이 경우, 배선 내에 있어서의 금속 재료의 제2 유기 절연층에의 확산은, 제2 배리어 금속막에 의해 양호하게 억제된다.
제2 배리어 금속막의 표면 거칠기는, 0.01 ㎛ 이상 1 ㎛ 이하여도 좋다. 이 경우, 제2 배리어 금속막이 제2 유기 절연층에 양호하게 밀착할 수 있다. 또한, 제2 배리어 금속막의 표면 거칠기에 기인한 유기 인터포저 내의 단선 등을 억제할 수 있다.
제1 유기 절연층의 두께는, 1 ㎛ 이상 10 ㎛ 이하여도 좋다. 이 경우, 제1 유기 절연층을 이용하여 10 ㎛ 이하의 폭 및 간격을 갖는 복수의 홈부를 형성할 수 있다.
제1 유기 절연층은, 광산발생제, 페놀성 수산기를 갖는 화합물 및 열경화성 수지를 포함하는 감광성의 유기 절연 수지가 경화되어 이루어지는 경화막이어도 좋다. 이 경우, 미세한 폭 및 간격을 갖는 홈부를 제1 유기 절연층에 용이하게 형성할 수 있다. 덧붙여, 제1 유기 절연층에 포함되는 수분을 저감할 수 있기 때문에, 상기 제1 유기 절연층에 금속 재료가 확산하기 어려워진다. 따라서, 유기 인터포저의 절연 신뢰성을 향상시킬 수 있다.
본 발명의 제2 양태에 관련된 유기 인터포저의 제조 방법은, 제1 유기 절연층에 복수의 홈부를 형성하는 제1 공정과, 홈부의 내면을 덮도록 제1 유기 절연층 상에 제1 배리어 금속막을 형성하는 제2 공정과, 홈부를 매립하도록 제1 배리어 금속막 상에 배선층을 형성하는 제3 공정과, 제1 유기 절연층이 노출되도록 배선층을 박화하는 제4 공정과, 홈부 내의 배선층을 덮도록 제2 배리어 금속막을 형성하는 제5 공정과, 제1 유기 절연층 상 및 제2 배리어 금속막 상에 제2 유기 절연층을 형성하는 제6 공정을 구비한다.
이 유기 인터포저의 제조 방법에서는, 제1∼제3 공정을 거침으로써, 각 홈부의 내면과 배선층 사이에 제1 배리어 금속막을 형성할 수 있다. 또한, 제4∼제6 공정을 거침으로써, 유기 절연층의 적층 방향에 있어서, 배선층과 제2 유기 절연층 사이에 제2 배리어 금속막을 형성할 수 있다. 이 때문에, 배선층 내에 있어서의 금속 재료의 제1 및 제2 유기 절연층에의 확산은, 제1 및 제2 배리어 금속막에 의해 억제된다. 따라서, 확산한 금속 재료를 통한 복수의 배선끼리의 단락을 억제할 수 있기 때문에, 유기 인터포저의 절연 신뢰성을 향상시킬 수 있다.
제3 공정에서는, 제1 배리어 금속막을 시드층으로 한 도금법에 의해 배선층을 형성해도 좋다. 이 경우, 제1 유기 절연층과 배선층 사이에 제1 배리어 금속막이 협지되도록 상기 배선층을 형성할 수 있다. 이에 따라, 배선층 내에 있어서의 금속 재료의 제1 유기 절연층에의 확산이 양호하게 억제된다.
제5 공정에서는, 배선층을 시드층으로 한 도금법에 의해 제2 배리어 금속막을 형성해도 좋다. 이 경우, 배선층 상에 선택적으로 제2 배리어 금속막을 형성할 수 있기 때문에, 유기 인터포저의 제조 공정을 간략화할 수 있다.
제4 공정에서는, 홈부 내의 배선층의 일부를 제거하고, 제5 공정에서는, 홈부를 매립하도록 제2 배리어 금속막을 형성해도 좋다. 이 경우, 제2 배리어 금속막이 홈부 내에 매립되어 형성되기 때문에, 유기 인터포저에 있어서 제2 배리어 금속막에 기인한 단차의 형성을 억제할 수 있다. 이에 따라, 유기 인터포저에 반도체 소자 등을 양호하게 탑재할 수 있다.
본 발명에 의하면, 양호한 절연 신뢰성을 갖는 유기 인터포저 및 그의 제조 방법을 제공할 수 있다.
도 1은, 본 실시형태에 관련된 유기 인터포저를 갖는 반도체 패키지의 모식 단면도이다.
도 2는, 본 실시형태에 관련된 유기 인터포저의 모식 단면도이다.
도 3(a)∼도 3(c)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 4(a), 도 4(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 5(a), 도 5(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 6(a), 도 6(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 7(a), 도 7(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 8(a), 도 8(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 9(a), 도 9(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 10(a), 도 10(b)는, 유기 인터포저의 제조 방법을 설명하는 도면이다.
도 11(a)는, 실시예의 측정 평가용 시료를 나타내는 평면도이고, 도 11(b)는, 도 11(a)의 XIb-XIb 선을 따른 단면도이다.
도 12(a)는, 비교예의 측정 평가용 시료를 나타내는 평면도이고, 도 12(b)는, 도 12(a)의 XIIb-XIIb 선을 따른 단면도이다.
도 13(a)는, 실시예 2와 비교예 2의 고가속도 수명 시험의 결과를 나타내는 그래프이고, 도 13(b)는, 실시예 3과 비교예 3의 고가속도 수명 시험의 결과를 나타내는 그래프이다.
도 14(a)는, 실시예 3의 측정 평가 시료의 단면 샘플에 있어서의 Cu의 EDX 해석 결과이고, 도 14(b)는, 상기 단면 샘플에 있어서의 Ti의 EDX 해석 결과이고, 도 14(c)는, 상기 단면 샘플에 있어서의 Ni의 EDX 해석 결과이다.
이하, 도면을 참조하면서 본 실시형태에 관하여 상세히 설명한다. 이하의 설명에서는, 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복되는 설명은 생략한다. 또한, 상하좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시의 비율에 한정되지 않는다.
본 실시형태의 기재 및 청구항에 있어서 「좌」, 「우」, 「정면」, 「이면」, 「상」, 「하」, 「상방」, 「하방」, 「제1」, 「제2」 등의 용어가 이용되고 있는 경우, 이들은, 설명을 의도한 것이고, 반드시 영구히 이 상대 위치라는 의미는 아니다. 또한, 「층」 및 「막」은, 평면도로서 관찰했을 때에, 전체면에 형성되어 있는 형상의 구조에 더하여, 일부에 형성되어 있는 형상의 구조도 포함된다. 또한, 「공정」이라는 용어는, 독립된 공정뿐만 아니라, 다른 공정과 명확히 구별할 수 없는 경우라도, 그 공정의 소기의 목적이 달성되면, 본 용어에 포함된다. 또한, 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 어느 단계의 수치 범위의 상한치 또는 하한치는, 다른 단계의 수치 범위의 상한치 또는 하한치로 치환해도 좋다.
도 1은, 본 실시형태에 관련된 유기 인터포저를 갖는 반도체 패키지의 모식 단면도이다. 본 개시의 유기 인터포저는, 이종 칩을 혼재하는 인터포저가 필요한 패키지 형태에 이용되는 것이 적합하다.
도 1에 도시된 바와 같이, 반도체 패키지(100)는, 기판(1) 상에 형성되는 유기 인터포저(10) 상에 반도체칩(2A, 2B)이 탑재되어 이루어지는 장치이다. 반도체칩(2A, 2B)은, 대응하는 언더필(3A, 3B)에 의해 유기 인터포저(10) 상에 각각 고정되어 있고, 유기 인터포저(10) 내에 형성되는 표면 배선(16)(상세한 것은 후술함)을 통해 서로 전기적 접속되어 있다. 기판(1)은, 반도체칩(2C, 2D)과 전극(5A, 5B)을 절연 재료(4)로 봉지하여 형성된 봉지체이다. 기판(1) 내의 반도체칩(2C, 2D)은, 절연 재료(4)로부터 노출된 전극을 통해 외부 장치와 접속 가능하게 되어 있다. 전극(5A, 5B)은, 예컨대, 유기 인터포저(10)와 외부 장치가 서로 전기적 접속하기 위한 도전로로서 기능한다.
반도체칩(2A∼2D)의 각각은, 예컨대, 그래픽 처리 유닛(GPU: Graphic Processing Unit), DRAM(Dynamic Random Access Memory) 혹은 SRAM(Static Random Access Memory) 등의 휘발성 메모리, 플래시 메모리 등의 불휘발성 메모리, RF 칩, 실리콘 포토닉스 칩, MEMS(Micro Electro Mechanical Systems), 센서 칩 등이다. 반도체칩(2A∼2D)은, TSV를 가져도 좋다. 반도체칩(2A∼2D)의 각각은, 예컨대, 반도체 소자가 적층된 것도 이용할 수 있다. 이 경우, TSV를 이용하여 적층한 반도체 소자를 사용할 수 있다. 반도체칩(2A, 2B)의 두께는, 예컨대, 200 ㎛ 이하이다. 반도체 패키지(100)를 박형화하는 관점에서, 반도체칩(2A, 2B)의 두께는, 100 ㎛ 이하인 것이 바람직하다. 또한, 취급성의 관점에서, 반도체칩(2A, 2B)의 두께는, 30 ㎛ 이상인 것이 보다 바람직하다.
언더필(3A, 3B)은, 예컨대, 캐필러리 언더필(CUF), 몰드 언더필(MUF), 페이스트 언더필(NCP), 필름 언더필(NCF), 또는 감광성 언더필이다. 언더필(3A, 3B)은, 각각 액상 경화형 수지(예컨대, 에폭시 수지)를 주성분으로 하여 구성된다. 또한, 절연 재료(4)는, 예컨대, 절연성을 갖는 경화성 수지이다.
다음으로, 도 2를 이용하면서 본 실시형태에 관련된 유기 인터포저(10)에 관하여 상세히 설명한다. 본 실시형태에 있어서의 유기 인터포저(10)는, 반도체 소자 등을 지지하는 유기 기판이고, 예컨대, 유리 클로스 혹은 탄소 섬유에 수지를 함침시킨 재료(프리프레그)를 적층한 빌드업 기판, 웨이퍼 레벨 패키지용 기판, 코어리스 기판, 봉지 재료를 열경화함으로써 제작되는 기판, 칩이 봉지 혹은 매립된 기판이다. 유기 인터포저(10)의 형상은, 후술하는 기판(11)의 형상에 따르고 있고, 웨이퍼상(평면에서 보아 대략 원 형상)이어도 좋고, 패널상(평면에서 보아 대략 직사각 형상)이어도 좋다. 또, 유기 인터포저(10)의 열팽창 계수는, 휨 억제의 관점에서, 예컨대, 40 ppm/℃ 이하인 것이 바람직하다. 유기 인터포저(10)의 절연 신뢰성의 관점에서, 상기 열팽창 계수는, 20 ppm/℃ 이하인 것이 바람직하다.
도 2에 도시된 기판(11) 상에 형성되는 유기 인터포저(10)는, 복수의 유기 절연층을 포함하여 이루어지는 유기 절연 적층체(12)와, 유기 절연 적층체(12) 내에 배열된 복수의 배선(13)과, 배선(13)을 덮는 배리어 금속막(14)과, 유기 절연 적층체(12)를 관통하는 스루 배선(15)과, 유기 절연 적층체(12)의 표면 및 그 근방에 형성되는 표면 배선(16)을 구비하고 있다.
기판(11)은, 유기 인터포저(10)를 지지하는 지지체이다. 기판(11)의 평면에서 본 형상은, 예컨대, 원 형상 또는 직사각 형상이다. 원 형상인 경우, 기판(11)은, 예컨대, 200 mm∼450 mm의 직경을 갖는다. 직사각 형상인 경우, 기판(11)의 한변은, 예컨대, 300 mm∼700 mm이다.
기판(11)은, 예컨대, 실리콘 기판, 유리 기판, 또는 필러블 동박이다. 기판(11)은, 예컨대, 빌드업 기판, 웨이퍼 레벨 패키지용 기판, 코어리스 기판, 봉지 재료를 열경화함으로써 제작되는 기판, 또는 칩이 봉지 혹은 매립된 기판이어도 좋다. 기판(11)으로서 실리콘 기판 또는 유리 기판 등이 이용되는 경우, 유기 인터포저(10)와 기판(11)을 가고정하는 도시하지 않은 가고정층이 형성되어도 좋다. 이 경우, 가고정층을 제거함으로써, 유기 인터포저(10)로부터 기판(11)을 용이하게 박리할 수 있다. 또, 필러블 동박이란, 지지체, 박리층 및 동박이 순서대로 중첩된 적층체이다. 필러블 동박에 있어서는, 지지체가 기판(11)에 상당하고, 동박이 스루 배선(15)에 포함되는 일부의 구리 배선의 재료에 상당한다.
유기 절연 적층체(12)는, 대응하는 배선(13)이 배치된 복수의 홈부(21a)를 갖는 제1 유기 절연층(21)과, 배선(13)을 매립하도록 제1 유기 절연층(21)에 적층된 제2 유기 절연층(22)을 구비하고 있다. 또한, 유기 절연 적층체(12)에는, 스루 배선(15)이 형성되는 복수의 개구부(12a)가 형성되어 있다.
복수의 홈부(21a)는, 제1 유기 절연층(21)에 있어서 기판(11)과 반대측의 표면에 형성되어 있다. 홈부(21a)의 연장 방향에 직교하는 방향을 따른 단면에 있어서, 홈부(21a)의 각각은 대략 직사각 형상을 갖고 있다. 이 때문에, 홈부(21a)의 내면은, 측면 및 저면을 갖고 있다. 또한, 복수의 홈부(21a)는, 소정의 라인폭(L) 및 스페이스폭(S)을 갖고 있다. 라인폭(L) 및 스페이스폭(S)의 각각은, 예컨대, 0.5 ㎛∼10 ㎛이고, 바람직하게는 0.5 ㎛∼5 ㎛이고, 보다 바람직하게는 2 ㎛∼5 ㎛이다. 유기 인터포저(10)의 고밀도 전송을 실현하는 관점에서, 라인폭(L)은 1 ㎛∼5 ㎛인 것이 바람직하다. 라인폭(L)과 스페이스폭(S)은, 서로 동일해지도록 설정되어도 좋고, 서로 상이하도록 설정되어도 좋다. 라인폭(L)은, 평면에서 보아 홈부(21a)의 연장 방향에 직교하는 방향에 있어서의 홈부(21a)의 폭에 상당한다. 스페이스폭(S)은, 인접하는 홈부(21a)끼리의 거리에 상당한다. 홈부(21a)의 깊이는, 예컨대, 후술하는 제4 유기 절연층(24)의 두께에 상당한다.
홈부(21a)에 있어서의 내면의 표면 거칠기는, 0.01 ㎛∼0.1 ㎛인 것이 바람직하다. 이 표면 거칠기가 0.01 ㎛ 이상인 경우, 홈부(21a) 내에 있어서 제1 유기 절연층(21)과 밀착하는 대상물의 밀착성, 및 온도 사이클 내성이 양호해진다. 상기 표면 거칠기가 0.1 ㎛ 이하인 경우, 배선(13)의 단락을 억제하고, 상기 배선(13)의 고주파 특성을 향상시킬 수 있는 경향이 있다. 홈부(21a)에 있어서의 내면의 표면 거칠기는, 예컨대, 홈부(21a)의 단면을 전자 현미경으로 관찰함으로써 산출한다. 또, 상기 표면 거칠기는, JIS B 0601 2001에서 규정되는 산술 평균 거칠기(Ra)이고, 이하의 「표면 거칠기」는, 전부 「표면 거칠기(Ra)」로 한다. 온도 사이클 내성이란, 온도 변화에 따르는 체적 변화, 성능 열화, 파손 등에 대한 내성이다.
제1 유기 절연층(21)은, 기판(11)과 제2 유기 절연층(22) 사이에 형성되어 있다. 제1 유기 절연층(21)의 실온에 있어서의 저장 탄성률은, 예컨대, 500 MPa∼1000 GPa이다. 상기 저장 탄성률이 500 MPa 이상인 것에 의해, 제1 유기 절연층(21)의 연삭 중의 연신을 억제할 수 있다. 이에 따라, 예컨대, 연신한 수지 재료가 홈부(21a) 내의 배선(13)을 덮는 것을 방지할 수 있다. 또한, 상기 저장 탄성률이 10 GPa 이하인 것에 의해, 예컨대, 연삭용의 날의 파손을 막고, 결과적으로 제1 유기 절연층(21) 등의 표면 거칠기의 확대를 억제할 수 있다. 또, 「실온」이란, 25℃ 정도를 나타낸다.
제1 유기 절연층(21)은, 기판(11) 측에 위치하는 제3 유기 절연층(23)과, 제2 유기 절연층(22) 측에 위치하는 제4 유기 절연층(24)을 포함하고 있다. 제4 유기 절연층(24)의 일부에는, 홈부(21a)에 대응하는 복수의 개구부가 형성되어 있다. 이들 개구부에 의해 노출되는 제3 유기 절연층(23)의 표면이, 홈부(21a)의 내면에 있어서의 저면을 구성하고 있다. 또한, 홈부(21a)의 내면에 있어서의 각 측면은, 제4 유기 절연층(24)에 의해 구성되어 있다.
제3 유기 절연층(23) 및 제4 유기 절연층(24)의 두께는, 예컨대, 각각 0.5 ㎛∼10 ㎛이다. 이 때문에, 제1 유기 절연층(21)의 두께는, 예컨대, 1 ㎛∼20 ㎛이다. 제1 유기 절연층(21)의 두께가 1 ㎛ 이상인 것에 의해, 제1 유기 절연층(21)이 유기 절연 적층체(12)의 응력 완화에 기여하고, 상기 유기 절연 적층체(12)의 온도 사이클 내성을 향상시킬 수 있다. 제1 유기 절연층(21)의 두께가 20 ㎛ 이하인 것에 의해, 유기 절연 적층체(12)의 휨을 억제하고, 예컨대, 유기 절연 적층체(12)를 연삭했을 때에 용이하게 배선 등을 노출할 수 있다. 노광 및 현상을 행함으로써 폭 3 ㎛ 이하의 배선(13)을 형성하는 관점에서, 제1 유기 절연층(21)의 두께는, 15 ㎛ 이하인 것이 바람직하고, 10 ㎛ 이하인 것이 보다 바람직하다.
유기 절연 적층체(12)에 있어서의 제1 유기 절연층(21) 및 제2 유기 절연층(22)의 각각은, 예컨대, 액상 또는 필름상으로서, 경화성을 갖는 절연 재료를 포함하고 있다. 유기 절연층의 평탄성 및 제조 비용의 관점에서, 필름상의 재료(유기 절연 재료)가 바람직하다. 이 경우, 예컨대, 기판(11)의 표면 거칠기가 300 ㎛ 이상이어도, 유기 절연 적층체(12)의 표면 거칠기를 저감할 수 있다. 또한, 필름상의 유기 절연 재료는, 40℃∼120℃에서 라미네이트 가능한 것이 바람직하다. 라미네이트 가능한 온도를 40℃ 이상으로 함으로써, 실온에 있어서의, 유기 절연 재료의 태크(점착성)가 강해지는 것을 억제함과 함께, 양호한 취급성을 유지할 수 있다. 라미네이트 가능한 온도를 120℃ 이하로 함으로써, 유기 절연 적층체(12)에 있어서의 휨의 발생을 억제할 수 있다.
경화 후의 유기 절연 재료의 열팽창 계수는, 유기 절연층(및 유기 절연 적층체(12))의 휨 억제의 관점에서, 예컨대, 80 ppm/℃ 이하이다. 유기 인터포저(10)의 절연 신뢰성의 관점에서, 상기 열팽창 계수는, 70 ppm/℃ 이하인 것이 바람직하다. 또한, 유기 절연 재료의 응력 완화성 및 가공 정밀도의 관점에서, 상기 열팽창 계수는, 20 ppm/℃ 이상인 것이 보다 바람직하다.
유기 절연 재료는, 가공 용이성 및 가공 정밀도의 관점에서, 감광성의 유기 절연 재료(감광성 절연 수지)인 것이 바람직하다. 이 감광성 절연 수지는, 내열성 및 취급 용이성의 관점에서, 네거티브형 감광성 절연 수지인 것이 보다 바람직하다. 광경화하는 절연 수지에는 광 라디칼 개시재 또는 광산발생제가 포함될 수 있지만, 미세 가공 용이성의 관점에서, 광산발생제가 포함되는 것이 바람직하다. 이상의 관점에서, 유기 절연층은, 광산발생제를 함유하는 네거티브형 감광성 절연 수지 필름인 것이 가장 바람직하다.
광산발생제로는, 광 조사에 의해 산을 발생하는 화합물이면 특별히 한정되지 않는다. 효율적으로 산이 발생하는 관점에서, 광산발생제는, 예컨대, 오늄염 화합물 또는 술폰이미드 화합물인 것이 바람직하다. 오늄염 화합물로는, 예컨대, 요오도늄염, 또는 술포늄염을 들 수 있다. 구체예로는, 디페닐요오도늄트리플루오로메탄술포네이트, 디페닐요오도늄p-톨루엔술포네이트, 디페닐요오도늄헥사플루오로안티모네이트, 디페닐요오도늄헥사플루오로포스페이트, 디페닐요오도늄테트라플루오로보레이트 등의 디아릴요오도늄염, 트리페닐술포늄트리플루오로메탄술포네이트, 트리페닐술포늄p-톨루엔술포네이트, 트리페닐술포늄헥사플루오로안티모네이트 등의 트리아릴술포늄염, 4-tert-부틸페닐-디페닐술포늄p-톨루엔술포네이트, 4,7-디-n-부톡시나프틸테트라히드로티오페늄트리플루오로메탄술포네이트 등을 들 수 있다. 술폰이미드 화합물의 구체예로는, N-(트리플루오로메틸술포닐옥시)숙신이미드, N-(트리플루오로메틸술포닐옥시)프탈이미드, N-(트리플루오로메틸술포닐옥시)디페닐말레이미드, N-(트리플루오로메틸술포닐옥시)비시클로[2.2.1]헵트-5-엔-2,3-디카르복시이미드, N-(트리플루오로메틸술포닐옥시)나프탈이미드, N-(p-톨루엔술포닐옥시)-1,8-나프탈이미드, N-(10-캠퍼술포닐옥시)-1,8-나프탈이미드 등을 들 수 있다.
해상성의 관점에서, 광산발생제로서, 트리플루오로메탄술포네이트기, 헥사플루오로안티모네이트기, 헥사플루오로포스페이트기, 또는 테트라플루오로보레이트기를 갖는 화합물을 이용해도 좋다.
감광성 절연 수지는, 2.38 질량％의 테트라메틸암모늄 수용액에 가용인 것이 바람직하다. 감광성 절연 수지의 해상성, 보존 안정성 및 절연 신뢰성의 관점에서, 감광성 절연 수지는, 페놀성 수산기를 갖는 화합물을 함유하는 것이 바람직하다. 페놀성 수산기를 갖는 화합물로는, 페놀/포름알데히드 축합 노볼락 수지, 크레졸/포름알데히드 축합 노볼락 수지, 페놀-나프톨/포름알데히드 축합 노볼락 수지, 폴리히드록시스티렌 및 그의 중합체, 페놀-크실릴렌글리콜 축합 수지, 크레졸-크실릴렌글리콜 축합 수지, 페놀-디시클로펜타디엔 축합 수지 등을 들 수 있다.
감광성 절연 수지는, 열경화성 수지를 포함하는 것이 바람직하다. 열경화성 수지로는, 예컨대, 아크릴레이트 수지, 에폭시 수지, 시아네이트에스테르 수지, 말레이미드 수지, 알릴나디이미드 수지, 페놀 수지, 우레아 수지, 멜라민 수지, 알키드 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 실리콘 수지, 레조르시놀포름알데히드 수지, 트리알릴시아누레이트 수지, 폴리이소시아네이트 수지, 트리스(2-히드록시에틸)이소시아누레이트를 함유하는 수지, 트리알릴트리멜리테이트를 함유하는 수지, 시클로펜타디엔으로부터 합성된 열경화성 수지를 들 수 있다. 감광성 절연 수지의 해상성, 절연 신뢰성 및 금속과의 밀착성의 관점에서, 열경화성 수지는, 메틸올기, 알콕시알킬기, 글리시딜기 중 어느 것을 갖는 화합물인 것이 보다 바람직하다.
이상의 관점에서, 제1 유기 절연층(21) 및 제2 유기 절연층(22)의 각각은, 광산발생제, 페놀성 수산기를 갖는 화합물 및 열경화성 수지를 포함하는 감광성의 유기 절연 수지가 경화되어 이루어지는 경화막인 것이 가장 바람직하다. 또, 제1 유기 절연층(21) 및 제2 유기 절연층(22)의 각각은, 필러를 포함해도 좋다. 가공 용이성 및 가공 정밀도의 관점에서, 필러의 평균 입경은, 예컨대, 500 nm 이하이다. 제1 유기 절연층(21)(또는 제2 유기 절연층(22))에 있어서의 필러의 함유량이 1 질량％ 미만인 것이 바람직하다. 또한, 제1 유기 절연층(21) 및 제2 유기 절연층(22)은, 필러를 함유하지 않는 것이 보다 바람직하다.
복수의 배선(13)은, 전술한 바와 같이 대응하는 홈부(21a) 내에 형성되고, 유기 인터포저(10) 내부에 있어서의 도전로로서 기능한다. 이 때문에, 배선(13)의 폭은, 홈부(21a)의 라인폭(L)과 대략 일치하고 있고, 인접하는 배선(13)끼리의 간격은, 홈부(21a)의 스페이스폭(S)과 대략 일치하고 있다. 도전로로서의 기능을 양호하게 발휘하는 관점에서, 배선(13)은, 높은 도전성을 갖는 금속 재료를 함유하고 있는 것이 바람직하다. 높은 도전성을 갖는 금속 재료는, 예컨대, 구리, 알루미늄, 또는 은이다. 이들 금속 재료는, 가열에 의해 유기 절연 적층체(12) 내에 확산하는 경향이 있다. 도전성 및 비용의 관점에서, 배선(13)에 포함되는 금속 재료는, 구리인 것이 바람직하다.
배리어 금속막(14)은, 배선(13)과 제1 유기 절연층(21) 및 제2 유기 절연층(22)을 구획하도록 형성되는 금속막이다. 배리어 금속막(14)은, 배선(13)과 홈부(21a)의 내면 사이에 형성되는 제1 배리어 금속막(31), 및 배선(13)과 제2 유기 절연층(22) 사이에 형성되는 제2 배리어 금속막(32)을 포함하고 있다. 이 때문에, 제1 배리어 금속막(31)은, 배선(13)과 홈부(21a)의 내면(즉, 제1 유기 절연층(21))을 구획하도록 형성되어 있다. 또한, 제2 배리어 금속막(32)은, 배선(13)과 제2 유기 절연층(22)을 구획하도록 형성되어 있다.
제1 배리어 금속막(31)은, 배선(13) 내에 있어서의 금속 재료의 제1 유기 절연층(21)에의 확산을 방지하기 위한 도전막이고, 홈부(21a)의 내면을 따라 형성되어 있다. 제1 배리어 금속막(31)은, 유기 절연층에 확산하기 어려운 금속 재료로서, 예컨대, 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금의 적어도 하나를 포함하고 있다. 홈부(21a)의 내면과의 밀착성의 관점에서, 제1 배리어 금속막(31)은, 티탄막 또는 티탄을 포함하는 합금막인 것이 바람직하다. 또한, 제1 배리어 금속막(31)을 스퍼터링으로 형성하는 관점에서, 제1 배리어 금속막(31)은, 티탄막, 탄탈막, 텅스텐막, 크롬막, 또는 티탄, 탄탈, 텅스텐 및 크롬의 적어도 어느 하나를 포함하는 합금막인 것이 바람직하다.
제1 배리어 금속막(31)의 두께는, 홈부(21a)의 폭의 절반 미만 또한 홈부(21a)의 깊이 미만이고, 예컨대, 0.001 ㎛∼0.5 ㎛이다. 배선(13) 내에 있어서의 금속 재료의 확산을 방지하는 관점에서, 제1 배리어 금속막(31)의 두께는, 0.01 ㎛∼0.5 ㎛인 것이 바람직하다. 또한, 제1 배리어 금속막(31)의 평탄성, 및 배선(13)에 흐르는 전류량을 크게 하는 관점에서, 제1 배리어 금속막(31)의 두께는, 0.001 ㎛∼0.3 ㎛인 것이 바람직하다. 이상으로부터, 제1 배리어 금속막(31)의 두께는, 0.01 ㎛∼0.3 ㎛인 것이 가장 바람직하다.
제2 배리어 금속막(32)은, 배선(13) 내에 있어서의 금속 재료의 제2 유기 절연층(22)에의 확산을 방지하기 위한 도전막이고, 배선(13)을 덮도록 형성되어 있다. 제2 배리어 금속막(32)은, 유기 절연층에 확산하기 어려운 금속 재료로서, 예컨대, 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐, 코발트 및 금의 적어도 하나를 포함하고 있다. 또, 제2 배리어 금속막(32)은, 상이한 금속막의 적층체여도 좋다.
제2 배리어 금속막(32)은, 배선(13)을 시드층으로 한 도금막(예컨대, 무전해 도금막)인 것이 바람직하다. 이 때문에, 제2 배리어 금속막(32)은, 니켈 도금막, 팔라듐 도금막, 코발트 도금막, 금 도금막, 또는 니켈, 팔라듐, 코발트 및 금의 적어도 하나를 포함하는 합금 도금막인 것이 바람직하다. 배선(13)과의 밀착성, 및 온도 사이클 내성의 관점에서, 니켈 도금막 혹은 팔라듐 도금막인 것이 바람직하다.
니켈 도금막으로는, 예컨대, 인을 함유한 무전해 니켈-인 합금 도금막, 붕소를 함유한 무전해 니켈-붕소 합금 도금막, 또는 질소를 함유한 무전해 니켈-질소 합금 도금막을 들 수 있다. 니켈 도금막의 니켈 함유량은, 80 질량％ 이상인 것이 바람직하다. 니켈 함유량이 80 질량％ 이상인 것에 의해, 제2 배리어 금속막(32)에 의한 유기 인터포저(10)의 절연 신뢰성 향상의 효과가 양호하게 발휘된다. 니켈 도금막은, 절연 신뢰성의 관점에서, 무전해 니켈-인 합금 도금막이 바람직하다.
제2 배리어 금속막(32)은, 0.1 ㎛ 이하의 두께에서 양호한 절연 신뢰성이 얻어지는 관점에서, 무전해 팔라듐 도금막인 것이 바람직하다. 무전해 팔라듐 도금막으로는, 예컨대, 치환 팔라듐 도금막, 포름산 화합물을 환원제로서 이용한 무전해 팔라듐 도금막, 차아인산 혹은 아인산 등을 환원제로서 이용한 팔라듐-인 합금 도금막, 또는 붕소 화합물을 이용한 팔라듐-붕소 합금 도금막을 들 수 있다.
제2 배리어 금속막(32)의 두께는, 예컨대, 0.001 ㎛∼1 ㎛이다. 제2 배리어 금속막(32)의 수율의 관점에서, 제2 배리어 금속막(32)의 두께는, 0.01 ㎛∼1 ㎛인 것이 바람직하다. 또한, 제2 배리어 금속막(32)의 생산 택트 향상, 박형화 및 온도 사이클 내성의 관점에서, 0.001 ㎛∼0.5 ㎛인 것이 보다 바람직하다. 제2 배리어 금속막(32)의 박형화, 및 감광성 절연 수지의 해상도의 관점에서, 0.001 ㎛∼0.3 ㎛인 것이 더욱 바람직하다. 이상의 관점에서, 제2 배리어 금속막(32)의 두께는, 0.01 ㎛∼0.3 ㎛인 것이 가장 바람직하다.
제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 배선(13)의 표면 거칠기의 영향을 받고 있고, 예컨대, 0.01 ㎛∼1 ㎛이다. 제2 배리어 금속막(32)의 표면 거칠기(Ra)가 0.01 ㎛ 이상인 경우, 제2 배리어 금속막(32)과 제2 유기 절연층(22)의 밀착성, 및 온도 사이클 내성 등의 신뢰성을 확보 가능하게 된다. 제2 배리어 금속막(32)의 표면 거칠기(Ra)가 1 ㎛ 이하인 경우, 제2 유기 절연층(22)의 형성 시에 생기는 요철에 기인한 유기 인터포저(10) 내의 단선 등을 억제할 수 있음과 함께, 유기 절연 적층체(12)의 해상도의 저하를 억제할 수 있다. 제2 유기 절연층(22)과의 밀착성의 관점에서, 제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 0.03 ㎛ 이상인 것이 바람직하다. 온도 사이클 내성의 관점에서, 제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 0.5 ㎛ 이하인 것이 바람직하다. 고주파 특성의 관점에서, 제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 0.1 ㎛ 이하인 것이 보다 바람직하다. 이상의 관점에서, 제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 0.03 ㎛∼0.1 ㎛인 것이 가장 바람직하다.
유기 인터포저(10)에 있어서, 제1 유기 절연층(21)(즉, 제4 유기 절연층(24))과, 제2 배리어 금속막(32)을 합친 면의 표면 거칠기(Ra)는, 예컨대, 0.01 ㎛∼1 ㎛이다. 상기 면의 표면 거칠기(Ra)가 0.01 ㎛ 이상인 것에 의해, 제1 유기 절연층(21)(및 제2 배리어 금속막(32))과, 제2 유기 절연층(22)의 밀착성이 양호해진다. 또한, 상기 면의 표면 거칠기가 1 ㎛ 이하인 것에 의해, 유기 절연 적층체(12)의 휨을 억제하고, 예컨대, 유기 절연 적층체(12)를 연삭했을 때에 용이하게 배선 등을 노출할 수 있다. 상기 면의 표면 거칠기(Ra)는, 예컨대, 레이저 현미경(올림푸스 주식회사 제조, 「LEXT OLS3000」)을 이용하여, 제1 유기 절연층(21)과 제2 배리어 금속막(32)의 양쪽을 포함하는 100×100 ㎛의 범위를 스캔함으로써 산출한다.
제1 유기 절연층(21)과 제2 배리어 금속막(32)을 합친 상기 면의 표면 거칠기(Ra)는, 배선(13)과 제1 유기 절연층(21)을 평탄화함으로써 제어할 수 있다. 상기 면에 대한 평탄화 처리로는, 예컨대, 화학 기계 연마법(CMP: Chemical Mechanical Polishing) 또는 플라이 커트법을 들 수 있다. 배선(13)에 대한 디싱의 발생을 억제하는 관점에서, 플라이 커트법을 이용하는 것이 바람직하다. 또, 플라이 커트법이란, 서페이스 플레이너 등의 연삭 장치를 이용하여 대상물을 물리적으로 연삭하는 방법이다.
스루 배선(15)은, 유기 절연 적층체(12)의 개구부(12a)에 매립되는 배선이고, 외부 장치에 대한 접속 단자로서 기능한다. 스루 배선(15)은, 서로 적층된 복수의 배선층(15a∼15c)으로 구성되어 있다. 배선층(15b)은, 배선(13)과 동시에 형성된 배선층과, 배리어 금속막(14)과 동시에 형성된 금속막을 포함하고 있다.
표면 배선(16)은, 유기 인터포저(10)에 탑재되는 반도체칩끼리를 전기적 접속시키기 위한 배선이다. 이 때문에, 표면 배선(16)의 양단부는, 유기 인터포저(10)로부터 노출되어 있고, 상기 양단부 이외의 표면 배선(16)은, 유기 인터포저(10)(보다 구체적으로는, 제2 유기 절연층(22))에 매립되어 있다. 이 때문에, 제2 유기 절연층(22)은, 적어도 2개의 유기 절연층을 포함한다.
다음으로, 도 3∼도 10을 참조하면서 본 실시형태에 관련된 유기 인터포저(10)의 제조 방법을 설명한다. 하기 제조 방법에 의해 형성되는 유기 인터포저(10)는, 예컨대, 미세화 및 다핀화가 필요로 되는 형태에 있어서 특히 적합하다. 또, 도 4(b)는, 도 4(a)의 일부의 확대도이다. 마찬가지로, 도 5(b), 도 6(b), 도 7(b), 도 8(b) 및 도 9(b)의 각각은, 대응하는 도면의 일부의 확대도이다.
우선, 제1 스텝으로서 도 3(a)에 도시된 바와 같이, 기판(11) 상에 배선층(15a)을 형성한다. 배선층(15a)은, 기판(11) 상에 형성된 금속막을 패터닝함으로써 형성된다. 제1 스텝에서는, 예컨대, 도포법, 진공 증착 혹은 스퍼터링 등의 물리 기상 증착법(PVD법), 금속 페이스트를 이용한 인쇄법 혹은 스프레이법, 또는 여러가지의 도금법에 의해, 상기 금속막을 형성한다. 본 실시형태에서는, 금속막으로서 동박이 이용된다.
또, 기판(11)과 배선층(15a) 사이에 가고정층(도시하지 않음)이 형성되는 경우, 상기 가고정층은, 예컨대, 폴리이미드, 폴리벤조옥사졸, 실리콘, 불소 등의 비극성 성분을 함유한 수지, 가열 혹은 UV(자외선)에 의해 체적 팽창 혹은 발포하는 성분을 함유한 수지, 가열 혹은 UV에 의해 가교 반응이 진행하는 성분을 함유한 수지, 또는, 광 조사에 의해 발열하는 수지를 포함하고 있다. 가고정층의 형성 방법으로는, 예컨대, 스핀 코트, 스프레이 코트, 또는 라미네이트 가공을 들 수 있다. 취급성 및 캐리어 박리성을 고도로 양립시킬 수 있는 관점에서, 가고정층은, 광 또는 열 등의 외부 자극에 의해 박리하기 쉬워지는 것이 바람직하다. 가고정층이 후에 제조되는 유기 인터포저(10)에 잔존하지 않도록 박리 가능한 관점에서, 가고정층은, 가열 처리에 의해 체적 팽창하는 수지를 함유하는 것이 가장 바람직하다.
기판(11)과 배선층(15a) 사이에 가고정층이 형성되는 경우, 배선층(15a)은 필러블 동박의 동박으로부터 형성되어도 좋다. 이 경우, 기판(11)이 필러블 동박의 지지체에 상당하고, 가고정층이 필러블 동박의 박리층에 상당한다.
다음으로, 제2 스텝으로서 도 3(b)에 도시된 바와 같이, 배선층(15a)을 덮도록, 기판(11) 상에 제3 유기 절연층(23)을 형성한다. 제2 스텝에서는, 네거티브형 감광성 절연 수지를 포함하는 필름상의 제3 유기 절연층(23)을 기판(11)에 첩부함으로써, 배선층(15a)을 덮는다. 그리고, 필요에 따라 제3 유기 절연층(23)에 노광 처리, 현상 처리, 또는 경화 처리 등을 실시한다.
다음으로, 제3 스텝으로서 도 3(c)에 도시된 바와 같이, 제3 유기 절연층(23) 상에 제4 유기 절연층(24)을 형성함으로써, 제1 유기 절연층(21)을 형성한다. 제3 스텝에서는, 제2 스텝과 동일하게, 네거티브형 감광성 절연 수지를 포함하는 필름상의 제4 유기 절연층(24)을 제3 유기 절연층(23)에 첩부한다. 그리고, 필요에 따라 제4 유기 절연층(24)에 노광 처리, 현상 처리, 또는 경화 처리 등을 실시한다.
다음으로, 제4 스텝으로서 도 4(a), 도 4(b)에 도시된 바와 같이, 제1 유기 절연층(21)에 복수의 홈부(21a) 및 개구부(21b)를 형성한다(제1 공정이라고도 호칭함). 제4 스텝에서는, 예컨대, 레이저 어블레이션, 포토리소그래피, 또는 임프린트에 의해 복수의 홈부(21a) 및 개구부(21b)를 형성한다. 홈부(21a)의 미세화 및 형성 비용의 관점에서, 포토리소그래피를 적용하는 것이 바람직하다. 이 때문에, 제1 유기 절연층(21)에 노광 처리 및 현상 처리를 실시함으로써, 복수의 홈부(21a)를 형성한다. 또한, 개구부(21b)는, 배선층(15a)을 노출하도록 형성된다. 또, 제1 유기 절연층(21)에 감광성 절연 수지가 이용되는 경우, 홈부(21a)의 패턴을 단시간에 또한 평활하게 형성할 수 있다. 이 때문에, 후술하는 배선을 고주파 특성이 우수한 것으로 할 수 있다.
상기 포토리소그래피에 있어서 감광성 절연 수지를 노광하는 방법으로는, 공지된 투영 노광 방식, 콘택트 노광 방식, 또는 직묘 노광 방식 등을 이용할 수 있다. 또한, 감광성 절연 수지를 현상하기 위해, 예컨대, 탄산나트륨 또는 TMAH 등의 알칼리성 수용액을 이용해도 좋다.
상기 제4 스텝에 있어서는, 복수의 홈부(21a) 및 개구부(21b)를 형성한 후, 제1 유기 절연층(21)을 더욱 가열 경화시켜도 좋다. 이 경우, 예컨대, 가열 온도를 100∼200℃로 설정하고, 가열 시간을 30분∼3시간으로 설정하여, 제1 유기 절연층(21)을 가열 경화한다.
다음으로, 제5 스텝으로서 도 5(a), 도 5(b)에 도시된 바와 같이, 홈부(21a)의 내면을 덮도록 제1 유기 절연층(21) 상에 제1 배리어 금속막(31)을 형성한다(제2 공정이라고도 호칭함). 제5 스텝에서는, 예컨대, 도포법, PVD법, 금속 페이스트를 이용한 인쇄법 혹은 스프레이법, 또는 여러가지의 도금법에 의해 제1 배리어 금속막(31)을 형성한다. 도포법의 경우, 팔라듐 또는 니켈의 착체를 제1 유기 절연층(21) 상에 도포한 후에 가열함으로써, 제1 배리어 금속막(31)을 형성한다. 금속 페이스트를 이용하는 경우, 니켈 또는 팔라듐 등의 금속 입자를 함유하는 페이스트를 제1 유기 절연층(21) 상에 도포한 후에 소결함으로써, 제1 배리어 금속막(31)을 형성한다. 본 실시형태에서는, PVD법의 하나인 스퍼터링에 의해 제1 배리어 금속막(31)을 형성한다. 또, 제1 배리어 금속막(31)은, 개구부(21b)의 내면도 덮도록 형성된다.
다음으로, 제6 스텝으로서 도 6(a), 도 6(b)에 도시된 바와 같이, 홈부(21a)를 매립하도록 제1 배리어 금속막(31) 상에 배선층(13A)을 형성한다(제3 공정이라고도 호칭함). 제6 스텝에서는, 예컨대, 금속 페이스트를 이용한 방법, 또는 제1 배리어 금속막(31)을 시드층으로 한 도금법에 의해 배선층(13A)을 형성한다. 배선층(13A)의 두께는, 제1 유기 절연층(21)의 두께의 0.5배∼3배인 것이 바람직하다. 배선층(13A)의 두께가 0.5배 이상인 경우, 후공정에서 형성되는 배선(13)의 표면 거칠기(Ra)의 확대를 억제할 수 있는 경향이 있다. 또한, 배선층(13A)의 두께가 3배 이하인 경우, 배선층(13A)의 휨을 억제하고, 제1 유기 절연층(21)에 대하여 양호하게 밀착하는 경향이 있다. 또, 배선층(13A)은, 개구부(21b)도 매립하도록 형성된다.
다음으로, 제7 스텝으로서 도 7(a), 도 7(b)에 도시된 바와 같이, 제1 유기 절연층(21)이 노출되도록 배선층(13A)을 박화한다(제4 공정이라고도 호칭함). 제7 스텝에서는, 배선층(13A)에 있어서 홈부(21a) 및 개구부(21b) 외의 부분과, 제1 배리어 금속막(31)에 있어서 홈부(21a) 또는 개구부(21b)를 덮지 않는 부분을 제거함으로써, 제1 유기 절연층(21)을 노출시킴과 함께 배선층(13A)을 박화한다. 이에 따라, 홈부(21a) 내에 매립되는 배선(13)을 형성한다. 이 박화 처리는, 제1 유기 절연층(21)과 배선(13)을 합친 면의 평탄화 처리로 해도 좋다. 이 경우, CMP 또는 플라이 커트법에 의해 배선층(13A) 및 제1 배리어 금속막(31)의 대상 부분을 제거함과 함께, 제1 유기 절연층(21)의 표면을 연마 또는 연삭하여 평탄화한다.
제7 스텝에 있어서 CMP를 이용하는 경우, 슬러리로서 예컨대, 일반적으로 수지의 연마에 이용되는 알루미나가 배합된 슬러리와, 제1 배리어 금속막(31)의 연마에 이용되는 과산화수소 및 실리카가 배합된 슬러리와, 배선층(13A)의 연마에 이용되는 과산화수소 및 과황산암모늄이 배합된 슬러리를 이용한다. 비용을 저감함과 함께 표면 거칠기(Ra)를 0.01 ㎛∼1 ㎛로 제어하는 관점에서, 알루미나가 배합된 슬러리를 이용하여 제1 유기 절연층(21), 제1 배리어 금속막(31) 및 배선층(13A)(배선(13))을 연삭하는 것이 바람직하다. CMP를 이용한 경우, 고비용이 되는 경향이 있다. 또한, 제1 유기 절연층(21), 제1 배리어 금속막(31) 및 배선층(13A)(배선(13))을 동시에 평탄화하는 경우, 연마 속도의 차이에 의해 배선(13)에 디싱이 생기고, 결과적으로 제1 유기 절연층(21)과 배선(13)을 합친 면의 평탄성이 크게 손상되는 경향이 있다. 이 때문에, 상기 면의 표면 거칠기(Ra)를 0.03 ㎛∼0.1 ㎛로 하는 관점에서, 서페이스 플레이너를 이용한 플라이 커트법에 의해 제1 유기 절연층(21), 제1 배리어 금속막(31) 및 배선층(13A)(배선(13))을 연삭하는 것이 보다 바람직하다.
다음으로, 제8 스텝으로서 도 8(a), 도 8(b)에 도시된 바와 같이, 홈부(21a) 내의 배선층(13A)인 배선(13)을 덮도록 제2 배리어 금속막(32)을 형성한다(제5 공정이라고도 호칭함). 제8 스텝에서는, 예컨대, PVD법, 금속 페이스트를 이용한 방법, 또는 배선(13)을 시드층으로 한 도금법에 의해 제2 배리어 금속막(32)을 형성한다. 배선(13) 상에 선택성 좋게 제2 배리어 금속막(32)을 형성하는 관점에서, 배선(13)을 시드층으로 한 도금법에 의해 제2 배리어 금속막(32)을 형성하는 것이 바람직하다. 또, 도금 처리 전에, 노출된 제1 유기 절연층(21)의 산에 의한 클리닝, 또는 벤조트리아졸 등에 의한 보호 처리를 실시해도 좋다. 또, 제8 스텝을 거침으로써, 배선층(15a) 상에 형성되는 배선층(15b)이 완성된다.
제8 스텝에 있어서, 제2 배리어 금속막(32)은, 배선(13) 상에 더하여, 제1 배리어 금속막(31)에 있어서 홈부(21a)의 측면에 접하는 부분 상에 형성되는 것이 바람직하다. 이 경우, 제1 배리어 금속막(31) 및 제2 배리어 금속막(32)에 의해 배선(13)을 간극 없이 덮을 수 있다.
다음으로, 제9 스텝으로서 도 9(a), 도 9(b)에 도시된 바와 같이, 제1 유기 절연층(21) 및 제2 배리어 금속막(32) 상에 제2 유기 절연층(22)을 형성한다(제6 공정이라고도 호칭함). 제9 스텝에서는, 네거티브형 감광성 절연 수지를 포함하는 필름상의 제2 유기 절연층(22)을 제1 유기 절연층(21) 및 제2 배리어 금속막(32)에 첩부한다. 제2 유기 절연층(22)은, 제1 유기 절연층(21)과 동일한 필름이어도 좋고, 상이한 감광성 절연 수지를 이용하여 형성되어도 좋다. 배선(13)을 구성하는 금속의 확산 방지의 관점에서, 제2 유기 절연층(22)에 대해서는, 현상 처리를 실시하지 않는 것이 바람직하다.
다음으로, 제10 스텝으로서 도 10(a)에 도시된 바와 같이, 제2 유기 절연층(22)에 개구부(22a)를 형성한다. 제10 스텝에서는, 배선층(15b)을 노출하도록 개구부(22a)를 형성한다. 개구부(22a)는, 예컨대, 포토리소그래피 등에 의해 형성된다.
다음으로, 제11 스텝으로서 도 10(b)에 도시된 바와 같이, 개구부(22a)에 금속 재료를 충전하여 배선층(15c)을 형성함으로써, 스루 배선(15)을 형성한다. 제11 스텝에서는, 예컨대, PVD법 또는 여러가지의 도금법에 의해 배선층(15c)을 형성한다. 금속 재료는, 예컨대, 구리, 니켈, 주석 등을 들 수 있다. 제11 스텝 후, 표면 배선(16) 등을 형성함으로써, 도 2에 도시된 유기 인터포저(10)를 제조한다. 또한 가고정층이 형성되어 있는 경우, 기판(11)으로부터 유기 인터포저(10)를 박리해도 좋다.
이상에 설명한 구성을 갖는 유기 인터포저(10)에 의하면, 배선(13)과 제1 유기 절연층(21) 및 제2 유기 절연층(22)이 배리어 금속막(14)에 의해 구획되어 있다. 이 때문에, 배선(13) 내에 있어서의 금속 재료의 유기 절연 적층체에의 확산은, 배리어 금속막(14)에 의해 억제된다. 따라서, 확산한 금속 재료를 통한 복수의 배선(13)끼리의 단락을 억제할 수 있기 때문에, 유기 인터포저(10)의 절연 신뢰성을 향상시킬 수 있다.
유기 절연 적층체(12)는, 배선(13)이 배치된 복수의 홈부(21a)를 갖는 제1 유기 절연층(21)과, 배선(13)을 매립하도록 제1 유기 절연층(21)에 적층된 제2 유기 절연층(22)을 포함하고 있다. 이 때문에, 복수의 배선(13)의 각각은, 제1 유기 절연층(21)의 홈부(21a)를 따른 형상을 갖는다. 이 때문에, 미세한 폭 및 간격을 갖는 복수의 홈부(21a)를 형성함으로써, 미세한 배선(13)을 용이하게 형성할 수 있다.
배리어 금속막(14)은, 배선(13)과 홈부(21a)의 내면 사이에 형성된 제1 배리어 금속막(31)과, 배선(13)과 제2 유기 절연층(22) 사이에 형성된 제2 배리어 금속막(32)을 포함하고 있다. 이 때문에, 배선(13) 내에 있어서의 금속 재료의 제1 유기 절연층(21)에의 확산은, 제1 배리어 금속막(31)에 의해 양호하게 억제된다. 또한, 상기 금속 재료의 제2 유기 절연층(22)에의 확산은, 제2 배리어 금속막(32)에 의해 양호하게 억제된다.
제1 배리어 금속막(31)은, 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금의 적어도 하나를 포함하고 있다. 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금은, 모두 제1 유기 절연층(21) 및 제2 유기 절연층(22)에 확산하기 어렵기 때문에, 유기 인터포저(10)의 절연 신뢰성을 더욱 향상시킬 수 있다.
제2 배리어 금속막(32)은, 도금막이어도 좋다. 이 경우, 홈부(21a) 내의 배선(13) 상에 선택적으로 제2 배리어 금속막(32)을 형성할 수 있기 때문에, 유기 인터포저(10)의 제조 공정을 간략화할 수 있다. 예컨대, 제2 배리어 금속막(32)을 형성하기 위한 레지스트 도포 공정, 스퍼터링 공정 및 레지스트 제거 공정 등을 생략할 수 있다.
제2 배리어 금속막(32)은, 니켈 도금막이어도 좋다. 이 경우, 양호한 평탄성을 갖는 제2 배리어 금속막(32)을 용이하게 형성할 수 있다. 덧붙여, 니켈은 제1 유기 절연층(21) 및 제2 유기 절연층(22)에 확산하기 어렵기 때문에, 유기 인터포저(10)의 절연 신뢰성을 적합하게 향상시킬 수 있다.
제2 배리어 금속막(32)은, 팔라듐 도금막이어도 좋다. 이 경우, 제2 배리어 금속막(32)을, 얇게 형성할 수 있다. 덧붙여, 팔라듐은 제1 유기 절연층(21) 및 제2 유기 절연층(22)에 확산하기 어렵기 때문에, 유기 인터포저(10)의 절연 신뢰성을 적합하게 향상시킬 수 있다.
제2 배리어 금속막(32)의 두께는, 0.001 ㎛ 이상 1 ㎛ 이하여도 좋다. 이 경우, 배선(13) 내에 있어서의 금속 재료의 제2 유기 절연층(22)에의 확산은, 제2 배리어 금속막(32)에 의해 양호하게 억제된다.
제2 배리어 금속막(32)의 표면 거칠기(Ra)는, 0.01 ㎛ 이상 1 ㎛ 이하여도 좋다. 이 경우, 제2 배리어 금속막(32)이 제2 유기 절연층(22)에 양호하게 밀착할 수 있다. 또한, 제2 배리어 금속막(32)의 표면 거칠기에 기인한 유기 인터포저(10) 내의 단선 등을 억제할 수 있다.
제1 유기 절연층(21)의 두께는, 1 ㎛ 이상 10 ㎛ 이하여도 좋다. 이 경우, 제1 유기 절연층(21)을 이용하여 10 ㎛ 이하의 폭 및 간격을 갖는 복수의 홈부(21a)를 형성할 수 있다.
제1 유기 절연층(21)은, 광산발생제, 페놀성 수산기를 갖는 화합물 및 열경화성 수지를 포함하는 감광성의 유기 절연 수지가 경화되어 이루어지는 경화막이어도 좋다. 이 경우, 미세한 폭 및 간격을 갖는 홈부(21a)를 제1 유기 절연층(21)에 용이하게 형성할 수 있다. 덧붙여, 제1 유기 절연층(21)에 포함되는 수분을 저감할 수 있기 때문에, 상기 제1 유기 절연층(21)에 금속 재료가 확산하기 어려워진다. 따라서, 유기 인터포저(10)의 절연 신뢰성을 향상시킬 수 있다.
본 실시형태에 관련된 유기 인터포저(10)의 제조 방법에 의하면, 제4 스텝∼제6 스텝을 거침으로써, 각 홈부(21a)의 내면과 배선층(13A) 사이에 제1 배리어 금속막(31)을 형성할 수 있다. 또한, 제7 스텝∼제9 스텝을 거침으로써, 유기 절연층의 적층 방향에 있어서, 배선(13)과 제2 유기 절연층(22) 사이에 제2 배리어 금속막(32)을 형성할 수 있다. 이 때문에, 배선(13) 내에 있어서의 금속 재료의 제1 유기 절연층(21) 및 제2 유기 절연층(22)에의 확산은, 제1 배리어 금속막(31) 및 제2 배리어 금속막(32)에 의해 억제된다. 따라서, 확산한 금속 재료를 통한 복수의 배선(13)끼리의 단락을 억제할 수 있기 때문에, 유기 인터포저(10)의 절연 신뢰성을 향상시킬 수 있다.
제6 스텝에서는, 제1 배리어 금속막(31)을 시드층으로 한 도금법에 의해 배선층(13A)을 형성해도 좋다. 이 경우, 제1 유기 절연층(21)과 배선층(13A) 사이에 제1 배리어 금속막(31)이 협지되도록 배선층(13A)을 형성할 수 있다. 이에 따라, 배선층(13A) 내에 있어서의 금속 재료의 제1 유기 절연층(21)에의 확산이 양호하게 억제된다.
제8 스텝에서는, 배선(13)을 시드층으로 한 도금법에 의해 제2 배리어 금속막(32)을 형성해도 좋다. 이 경우, 예컨대 레지스트 등을 이용하지 않고 배선(13) 상에 선택적으로 제2 배리어 금속막(32)을 형성할 수 있다. 이에 따라, 제2 배리어 금속막(32)의 형성 시에 레지스트 형성 공정 및 레지스트 제거 공정 등의 공정을 생략할 수 있기 때문에, 유기 인터포저(10)의 제조 공정을 간략화할 수 있다.
또, 유기 인터포저(10) 내의 배선(13)은, 예컨대, 세미애더티브법에 의해 형성되는 것도 생각할 수 있다. 세미애더티브법이란, 시드층을 형성하고, 원하는 패턴을 갖는 레지스트를 시드층 상에 형성하고, 시드층에 있어서의 노출된 부분을 전해 도금법 등에 의해 후막화하고, 레지스트를 제거한 후, 얇은 시드층을 에칭하여 원하는 배선을 얻는 방법이다. 그러나, 세미애더티브법을 적용한 경우, 얇은 시드층을 에칭할 때에 배선에 가해지는 손상이 크다. 덧붙여, 배선의 유기 절연층에 대한 밀착 강도의 확보가 곤란하다. 이 때문에, 세미애더티브법을 이용하여 예컨대, 5 ㎛ 이하의 라인폭과 스페이스폭을 갖는 미세한 배선을 형성하는 경우, 유기 인터포저의 수율이 크게 저하되는 경향이 있다. 따라서 본 실시형태에서는, 이 수율 저하를 억제하기 위해, 제4 공정에서 제1 유기 절연층(21)에 홈부(21a)를 형성하고, 상기 홈부(21a) 내에 배선(13)을 형성하는 트렌치법이 채용되고 있다.
이상, 본 개시의 일실시형태에 관련된 유기 인터포저 및 그의 제조 방법에 관하여 설명했지만, 본 개시는 전술한 실시형태에 한정되지 않고, 그 취지를 벗어나지 않는 범위에서 적절하게 변경을 행해도 좋다. 예컨대, 제1 유기 절연층(21)에 형성되는 홈부(21a)의 단면 형상은, 대략 직사각 형상에 한정되지 않고, 대략 사다리꼴 형상, 대략 반원 형상 등의 다른 형상이어도 좋다.
상기 실시형태에 있어서, 배선(13), 배선층(15a∼15c), 제1 배리어 금속막(31), 제2 배리어 금속막(32) 및 표면 배선(16) 등은, 각각 단층 구조를 가져도 좋고, 복수의 도전층으로 이루어지는 다층 구조를 가져도 좋다.
상기 실시형태에서는, 제1 유기 절연층(21)은 제3 유기 절연층(23) 및 제4 유기 절연층(24)의 양쪽을 포함하고 있지만, 이것에 한정되지 않는다. 예컨대, 제1 유기 절연층(21)은, 단층 구조여도 좋다. 이 경우, 상기 제조 방법에 있어서의 제2 스텝 및 제3 스텝을 통합한 1 스텝으로 할 수 있어, 유기 인터포저(10)의 제조 공정을 간략화할 수 있다.
상기 실시형태에 있어서의 제조 방법의 제7 스텝에서는 홈부(21a) 내의 배선층(13A)(배선(13))의 일부를 제거하고, 계속되는 제8 스텝에서, 홈부(21a)를 매립하도록 제2 배리어 금속막(32)을 형성해도 좋다. 이 경우, 제2 배리어 금속막(32)이 홈부(21a) 내에 매립되어 형성되기 때문에, 유기 인터포저(10)에 있어서 제2 배리어 금속막(32)에 기인한 단차의 형성을 억제할 수 있다. 즉, 제2 유기 절연층(22)과 제2 배리어 금속막(32)을 합친 면의 표면 거칠기(Ra)를 저감할 수 있다. 이에 따라, 유기 인터포저(10)에 반도체 소자 등을 양호하게 탑재할 수 있다. 또, 홈부(21a) 내의 배선(13)의 일부의 제거는, 예컨대, CMP를 행할 때에 발생하는 디싱을 이용한다. 또한, 홈부(21a) 내의 배선(13)의 일부는, 예컨대, 홈부(21a)에 있어서의 상반부에 위치하는 배선(13)의 적어도 일부이다.
상기 실시형태에 있어서, 유기 절연 적층체(12)에 포함되는 유기 절연층에는, 밀착 조제가 포함되어도 좋다. 밀착 조제로는, 예컨대, 실란 커플링제, 트리아졸 혹은 테트라졸계 화합물을 들 수 있다.
실란 커플링제로는, 금속과의 밀착성을 향상시키기 위해, 질소 원자를 갖는 화합물이 바람직하게 이용된다. 구체적으로는, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민, N-페닐-3-아미노프로필트리메톡시실란, 트리스-(트리메톡시실릴프로필)이소시아누레이트, 3-우레이도프로필트리알콕시실란, 3-이소시아네이토프로필트리에톡시실란 등을 들 수 있다. 상기 실란 커플링제의 사용량은, 첨가에 의한 효과, 내열성 및 제조 비용 등의 관점에서, 페놀성 수산기를 갖는 화합물 100 질량부에 대하여, 0.1 질량부∼20 질량부인 것이 바람직하다.
트리아졸 화합물로는, 2-(2'-히드록시-5'-메틸페닐)벤조트리아졸, 2-(2'-히드록시-3'-tert-부틸-5'-메틸페닐)-5-클로로벤조트리아졸, 2-(2'-히드록시-3',5'-디-tert-아밀페닐)벤조트리아졸, 2-(2'-히드록시-5'-tert-옥틸페닐)벤조트리아졸, 2,2'-메틸렌비스[6-(2H-벤조트리아졸-2-일)-4-tert-옥틸페놀], 6-(2-벤조트리아졸릴)-4-tert-옥틸-6'-tert-부틸-4'-메틸-2,2'-메틸렌비스페놀, 1,2,3-벤조트리아졸, 1-[N,N-비스(2-에틸헥실)아미노메틸]벤조트리아졸, 카르복시벤조트리아졸, 1-[N,N-비스(2-에틸헥실)아미노메틸]메틸벤조트리아졸, 2,2'-[[(메틸-1H-벤조트리아졸-1-일)메틸]이미노]비스에탄올 등을 들 수 있다.
테트라졸 화합물로는, 1H-테트라졸, 5-아미노-1H-테트라졸, 5-메틸-1H-테트라졸, 5-페닐-1H-테트라졸, 1-메틸-5-에틸-1H-테트라졸, 1-메틸-5-머캅토-1H-테트라졸, 1-페닐-5-머캅토-1H-테트라졸, 1-(2-디메틸아미노에틸)-5-머캅토-1H-테트라졸, 2-메톡시-5-(5-트리플루오로메틸-1H-테트라졸-1-일)-벤즈알데히드, 4,5-디(5-테트라졸릴)-[1,2,3]트리아졸, 1-메틸-5-벤조일-1H-테트라졸 등을 들 수 있다. 상기 트리아졸 혹은 테트라졸계 화합물의 사용량은, 첨가에 의한 효과, 내열성 및 제조 비용의 관점에서, 페놀성 수산기를 갖는 화합물 100 질량부에 대하여, 0.1 질량부∼20 질량부인 것이 바람직하다.
상기 실란 커플링제, 트리아졸계 화합물 및 테트라졸계 화합물은, 각각 단독으로 사용해도 좋고, 병용해도 좋다.
또한, 유기 절연층에는 이온 포착제가 첨가되어도 좋다. 상기 이온 포착제에 의해 유기 절연층 중의 이온성 불순물을 흡착함으로써, 흡습 시의 절연 신뢰성을 향상시킬 수 있다. 이러한 이온 포착제로는, 예컨대, 트리아진티올 화합물 및 페놀계 환원제 등의 구리가 이온화하여 용출하는 것을 방지하기 위한 동해(銅害) 방지제로서 알려진 화합물, 분말상의 비스무트계, 안티몬계, 마그네슘계, 알루미늄계, 지르코늄계, 칼슘계, 티탄계 및 주석계, 및 이들의 혼합계 등의 무기 화합물을 들 수 있다.
상기 이온 포착제로는, 예컨대, 도아 합성 주식회사 제조의 무기 이온 포착제(상품명: IXE-300(안티몬계), IXE-500(비스무트계), IXE-600(안티몬, 비스무트 혼합계), IXE-700(마그네슘, 알루미늄 혼합계), IXE-800(지르코늄계) 및 IXE-1100(칼슘계))를 들 수 있다. 이들은 1종을 단독으로 이용해도 좋고, 2종 이상을 혼합하여 이용해도 좋다. 상기 이온 포착제의 사용량은, 첨가에 의한 효과, 내열성 및 제조 비용 등의 관점에서, 페놀성 수산기를 갖는 화합물 100 질량부에 대하여, 0.01 질량부∼10 질량부인 것이 바람직하다.
실시예
본 발명을 이하의 실시예에 의해 더욱 상세히 설명하지만, 본 발명은 이들 예에 한정되지 않는다.
(실시예 1)
도 11(a), 도 11(b)에 도시된 측정 평가용 시료를 이하와 같이 하여 제작했다. 우선, 두께 150 mm의 실리콘 웨이퍼(51)에 두께 5 ㎛의 감광성 절연 수지 필름(52)을 첩부했다. 이 감광성 절연 수지 필름(52)은, 이하와 같이 하여 형성했다. 우선, 크레졸 노볼락 수지(아사히 유키자이 공업 주식회사 제조, 상품명: TR-4020G, 100 질량부)와, 1,3,4,6-테트라키스(메톡시메틸)글리콜우릴(30 질량부)과, 트리메틸올프로판트리글리시딜에테르(40 질량부)와, 트리아릴술포늄염(산아프로 주식회사 제조, 상품명: CPI-310B, 8 질량부)과, 메틸에틸케톤(100 질량부)을 배합하여, 감광성 절연 조성물을 얻었다. 다음으로, 얻어진 감광성 절연 조성물을 폴리에틸렌테레프탈레이트 필름(데이진 듀퐁 필름 주식회사 제조, 상품명: A-53)에 도포하고, 90℃의 오븐에서 10분간 건조함으로써, 두께 5 ㎛의 감광성 절연 수지 필름(52)을 얻었다.
다음으로, 실리콘 웨이퍼(51)에 첩부한 감광성 절연 수지 필름(52)을 노광 처리, 가열 처리, 현상 처리 및 열경화 처리를 순서대로 실시했다. 다음으로, 감광성 절연 수지 필름(52)에, 상기 필름(52)과 동일하게 하여 형성한 두께 5 ㎛의 감광성 절연 수지 필름(53)을 첩부했다. 다음으로, 첩부한 감광성 절연 수지 필름(53)을, 포토마스크를 통해 노광 처리한 후, 가열 처리, 현상 처리 및 열경화 처리를 순서대로 실시했다. 이에 따라 감광성 절연 수지 필름(53)을 패터닝하고, 서로 맞물리도록 빗살 형상으로 되어 있는 제1 홈부(53a) 및 제2 홈부(53b)와, 제1 홈부(53a)끼리를 연결하는 제1 접속부(53c)와, 제2 홈부(53b)끼리를 연결하는 제2 접속부(53d)를 형성했다. 제1 홈부(53a)의 폭과 제2 홈부(53b)의 폭을 각각 10 ㎛로 설정했다. 이들 폭은, 후술하는 배선의 라인폭(L)에 상당한다. 또한, 인접하는 제1 홈부(53a)와 제2 홈부(53b)의 거리(스페이스폭(S))를 10 ㎛로 설정하고, 각각의 홈의 길이를 1 mm로 설정했다.
다음으로, 스퍼터링에 의해, 감광성 절연 수지 필름(53) 상에 두께 0.05 ㎛의 티탄을 포함하는 배리어 금속막(54)을 형성했다. 다음으로, 배리어 금속막(54)을 시드층으로 한 전해 도금법에 의해, 제1 홈부(53a), 제2 홈부(53b), 제1 접속부(53c) 및 제2 접속부(53d)를 매립하도록 구리층을 형성했다. 다음으로, 서페이스 플레이너를 이용한 플라이 커트법에 의해, 구리층의 일부와, 배리어 금속막(54)에 있어서 제1 홈부(53a), 제2 홈부(53b), 제1 접속부(53c) 및 제2 접속부(53d)의 내면을 덮지 않는 부분을 연삭했다. 이에 따라, 제1 홈부(53a)에 매립되는 제1 배선(55a)과, 제2 홈부(53b)에 매립되는 제2 배선(55b)과, 제1 접속부(53c)에 매립되는 제1 접속 배선(55c)과, 제2 접속부(53d)에 매립되는 제2 접속 배선(55d)을 형성했다. 서페이스 플레이너로서, 오토매틱 서페이스 플레이너(주식회사 디스코 제조, 상품명 「DAS8930」)를 이용했다. 또한, 플라이 커트법에 의한 연삭에서는, 이송 속도를 1 mm/s로 설정하고, 스핀들 회전수를 2000 min-1로 설정했다.
다음으로, 제1 배선(55a)과, 제2 배선(55b)과, 제1 접속 배선(55c)과, 제2 접속 배선(55d)의 각각을 시드층으로 한 무전해 도금법에 의해, 두께 0.2 ㎛의 니켈-인 합금을 포함하는 배리어 금속막(56)을 형성했다. 다음으로, 제1 접속 배선(55c)의 일부와, 제2 접속 배선(55d)의 일부를 적어도 노출시키도록, 감광성 절연 수지 필름(52)과 동일하게 하여 형성한 두께 5 ㎛의 감광성 절연 수지 필름(57)을 첩부했다. 다음으로, 첩부한 감광성 절연 수지 필름(57)에 대하여 노광 처리, 가열 처리, 현상 처리 및 열경화 처리를 순서대로 실시했다. 이에 따라, 도 11(a), 도 11(b)에 도시된 측정 평가용 시료(50)를 형성했다. 이 측정 평가용 시료(50)에 있어서는, 제1 배선(55a)과 제1 접속 배선(55c)은, 서로 접속되어 있음과 함께 배리어 금속막(54, 56)에 의해 덮여 있다. 마찬가지로, 제2 배선(55b)과 제2 접속 배선(55d)은, 서로 접속되어 있음과 함께 배리어 금속막(54, 56)에 의해 덮여 있다. 또한, 제1 배선(55a) 및 제1 접속 배선(55c)과, 제2 배선(55b) 및 제2 접속 배선(55d)은, 서로 감광성 절연 수지 필름(52, 53, 57)에 의해 절연되어 있다.
전술한 측정 평가용 시료(50)의 절연 신뢰성을 확인하기 위해, 이하에 설명하는 고가속도 수명 시험(HAST: Highly Accelerated Stress Test)을 행했다. 이 시험에서는, 습도 85％, 130℃의 조건하에서 제1 접속 배선(55c)과 제2 접속 배선(55d)에 3.3 V의 전압을 인가하고, 소정의 시간에 걸쳐 정치했다. 이에 따라, 시간 경과에 따르는 제1 배선(55a)과, 제2 배선(55b)의 절연성의 변화를 측정했다. 이 시험에서는, 제1 배선(55a)과 제2 배선(55b) 사이의 저항치가, 시험 개시로부터 200시간 경과 시에 1×106 Ω 이상이면 평가 A로 하고, 시험 개시로부터 200시간 경과 전에 1×106 Ω 미만이 되면 평가 B로 했다. 실시예 1의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(실시예 2)
라인폭(L) 및 스페이스폭(S)을 5 ㎛로 설정한 것 이외에는 실시예 1과 동일하게 하여 측정 평가용 시료(50)를 형성하고, 전술한 고가속도 수명 시험을 행했다. 실시예 2의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(실시예 3)
라인폭(L) 및 스페이스폭(S)을 2 ㎛로 설정한 것 이외에는 실시예 1과 동일하게 하여 측정 평가용 시료(50)를 형성하고, 전술한 고가속도 수명 시험을 행했다. 실시예 3의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(실시예 4)
감광성 절연 수지 필름(57)으로서, 솔더 레지스트 필름(히타치 가세이 가부시끼가이샤 제조, 상품명: FZ-2700GA, 두께 30 ㎛)으로 한 것 이외에는 실시예 2와 동일하게 하여 측정 평가용 시료(50)를 형성했다. 이 측정 평가용 시료(50)에 대하여 전술한 고가속도 수명 시험을 행했다. 실시예 4의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(실시예 5)
감광성 절연 수지 필름(57)으로서, 솔더 레지스트 필름(히타치 가세이 가부시끼가이샤 제조, 상품명: FZ-2700GA, 두께 30 ㎛)으로 한 것 이외에는 실시예 3과 동일하게 하여 측정 평가용 시료(50)를 형성했다. 이 측정 평가용 시료(50)에 대하여 전술한 고가속도 수명 시험을 행했다. 실시예 5의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(비교예 1)
도 12(a), 도 12(b)에 도시된 바와 같이, 배리어 금속막(56)을 제1 배선(55a) 상, 제2 배선(55b) 상, 제1 접속 배선(55c) 상, 및 제2 접속 배선(55d) 상에 형성하지 않은 것 이외에는 실시예 1과 동일하게 하여 측정 평가용 시료(50A)를 형성했다. 즉, 제1 배선(55a), 제2 배선(55b), 제1 접속 배선(55c) 및 제2 접속 배선(55d)이 감광성 절연 수지 필름(57)에 접하도록 측정 평가용 시료(50A)를 형성했다. 이 측정 평가용 시료(50A)에 대하여 전술한 고가속도 수명 시험을 행했다. 비교예 1의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(비교예 2)
배리어 금속막(56)을 제1 배선(55a) 상, 제2 배선(55b) 상, 제1 접속 배선(55c) 상, 및 제2 접속 배선(55d) 상에 형성하지 않은 것 이외에는 실시예 2와 동일하게 하여 측정 평가용 시료(50A)를 형성했다. 이 측정 평가용 시료(50A)에 대하여 전술한 고가속도 수명 시험을 행했다. 비교예 2의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(비교예 3)
배리어 금속막(56)을 제1 배선(55a) 상, 제2 배선(55b) 상, 제1 접속 배선(55c) 상, 및 제2 접속 배선(55d) 상에 형성하지 않은 것 이외에는 실시예 3과 동일하게 하여 측정 평가용 시료(50A)를 형성했다. 이 측정 평가용 시료(50A)에 대하여 전술한 고가속도 수명 시험을 행했다. 비교예 3의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(비교예 4)
배리어 금속막(56)을 제1 배선(55a) 상, 제2 배선(55b) 상, 제1 접속 배선(55c) 상, 및 제2 접속 배선(55d) 상에 형성하지 않은 것 이외에는 실시예 4와 동일하게 하여 측정 평가용 시료(50A)를 형성했다. 이 측정 평가용 시료(50A)에 대하여 전술한 고가속도 수명 시험을 행했다. 비교예 4의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
(비교예 5)
배리어 금속막(56)을 제1 배선(55a) 상, 제2 배선(55b) 상, 제1 접속 배선(55c) 상, 및 제2 접속 배선(55d) 상에 형성하지 않은 것 이외에는 실시예 5와 동일하게 하여 측정 평가용 시료(50A)를 형성했다. 이 측정 평가용 시료(50A)에 대하여 전술한 고가속도 수명 시험을 행했다. 비교예 5의 고가속도 수명 시험의 결과를 하기 표 1에 나타낸다.
Figure pat00001
상기 표 1에 있어서는, 배리어 금속막(56)이 형성되어 있는 경우 「Y」로 표시되고, 배리어 금속막(56)이 형성되어 있지 않은 경우 「N」으로 표시된다. 또한 상기 표 1에 있어서, 감광성 절연 수지 필름(57)이 감광성 절연 수지 필름(52)과 동일하게 하여 형성된 경우 「α」로 표시되고, 감광성 절연 수지 필름(57)이 솔더 레지스트 필름을 이용하여 형성된 경우 「β」로 표시된다. 표 1로부터, 실시예 1∼5의 고가속도 수명 시험의 결과는 전부 평가 A였던 한편, 비교예 1∼5의 고가속도 수명 시험의 결과는 전부 평가 B였다. 이들 결과로부터, 배리어 금속막(56)의 유무에 의해, 측정 평가용 시료의 절연 신뢰성이 크게 상이한 것을 알 수 있었다.
도 13(a)는, 실시예 2와 비교예 2의 고가속도 수명 시험의 결과를 나타내는 그래프이고, 도 13(b)는, 실시예 3과 비교예 3의 고가속도 수명 시험의 결과를 나타내는 그래프이다. 도 13(a) 및 도 13(b)에 있어서, 횡축은 시간을 나타내고, 종축은 제1 배선(55a)과 제2 배선(55b) 사이의 저항치를 나타낸다. 도 13(a)에 있어서, 데이터 61은 실시예 2의 시험 결과이고, 데이터 62는 비교예 2의 시험 결과이다. 도 13(b)에 있어서, 데이터 63은 실시예 3의 시험 결과이고, 데이터 64는 비교예 3의 시험 결과이다.
도 13(a)에 도시된 바와 같이, 실시예 2에서는 시험 개시로부터 300시간 경과 시에도, 제1 배선(55a)과 제2 배선(55b) 사이의 저항치가 1×106 Ω 이상을 나타냈다. 한편, 비교예 2에서는 시험 개시로부터 20시간 정도의 시점에서 급격히 저항치가 감소하고, 1×106 Ω 미만이 되었다. 마찬가지로, 도 13(b)에 도시된 바와 같이, 실시예 3에서는 시험 개시로부터 200시간 경과 시에도, 제1 배선(55a)과 제2 배선(55b) 사이의 저항치가 1×106 Ω 이상을 나타낸 한편, 비교예 2에서는 시험 개시로부터 수 시간의 시점에서 급격히 저항치가 감소하고, 1×106 Ω 미만이 되었다.
도 14(a)∼도 14(c)는, 실시예 3의 경화 속도 수명 시험을 250시간 경과한 후의 측정 평가용 시료(50)의 단면 샘플을 TEM(투과 전자 현미경)/EDX(에너지 분산형 X선 분석 장치)로 구리, 티탄 및 니켈의 성분을 해석한 결과를 나타낸다. 도 14(a)는, 측정 평가용 시료(50)의 단면 샘플에 있어서의 Cu(구리)의 해석 결과이고, 도 14(b)는, 상기 단면 샘플에 있어서의 Ti(티탄)의 해석 결과이고, 도 14(c)는, 상기 단면 샘플에 있어서의 Ni(니켈)의 해석 결과이다. TEM으로서 니혼 덴시 주식회사 제조의 JEM-2100F를 이용하고, EDX로서 니혼 덴시 주식회사 제조의 JED-2300을 이용하고, 가속 전압을 200 kV로 설정하여, 상기 해석을 실시했다. 실시예 3에 있어서는, EDX 해석 시험 후에, 배선 및 배리어 금속의 감광성 절연 수지 필름에의 용출은 관측되지 않았다. 구체적으로는, 배리어 금속막(54, 56)에 둘러싸이는 구리층을 구성하는 구리의 감광성 절연 수지 필름에의 확산, 배리어 금속막(54)을 구성하는 티탄의 감광성 절연 수지 필름에의 확산, 및 배리어 금속막(56)을 구성하는 니켈의 감광성 절연 수지 필름에의 확산은, 모두 확인되지 않았다.
상기 고가속도 수명 시험 후의 비교예 2, 3의 측정 평가용 시료(50A)를 눈으로 확인한 바, 비교예 2, 3에 있어서는, 적어도 감광성 절연 수지 필름(57)이 어떠한 요인에 의해 오염되어 있는 것이 확인되었다. 한편, 상기 고가속도 수명 시험 후의 실시예 2, 3의 측정 평가용 시료(50)를 눈으로 확인한 바, 감광성 절연 수지 필름(52, 53, 57)의 오염은 확인되지 않았다.
이상으로부터, 비교예 2, 3에 있어서의 급격한 저항치의 감소는, 제1 배선(55a) 및 제2 배선(55b) 내에 있어서의 금속 재료가 감광성 절연 수지 필름(57)에 확산하고, 확산한 금속 재료를 통해 제1 배선(55a)과 제2 배선(55b)이 단락되었기 때문인 것으로 추찰된다. 한편으로 실시예 2, 3에 있어서는, 제1 배선(55a) 또는 제2 배선(55b) 내에 있어서의 금속 재료의 감광성 절연 수지 필름(52, 53, 57)에의 확산이 배리어 금속막(54, 56)에 의해 방지되고, 제1 배선(55a)과 제2 배선(55b)이 단락되지 않은 것으로 추찰된다.
1: 기판, 2A∼2D: 반도체칩, 3A, 3B: 언더필, 4: 절연 재료, 10: 유기 인터포저, 11: 기판, 12: 유기 절연 적층체, 13: 배선, 13A: 배선층, 14: 배리어 금속막, 15: 스루 배선, 21: 제1 유기 절연층, 21a: 홈부, 21b: 개구부, 22: 제2 유기 절연층, 31: 제1 배리어 금속막, 32: 제2 배리어 금속막, 100: 반도체 패키지, L: 라인폭, S: 스페이스폭.

Claims (15)

  1. 복수의 유기 절연층을 포함하여 이루어지는 유기 절연 적층체와,
    상기 유기 절연 적층체 내에 배열된 복수의 배선을 구비하고,
    상기 배선과 상기 유기 절연층이 배리어 금속막에 의해 구획되어 있는 유기 인터포저.
  2. 제1항에 있어서, 상기 유기 절연 적층체는,
    상기 배선이 배치된 복수의 홈부를 갖는 제1 유기 절연층과,
    상기 배선을 매립하도록 상기 제1 유기 절연층에 적층된 제2 유기 절연층을 포함하는 유기 인터포저.
  3. 제2항에 있어서, 상기 배리어 금속막은,
    상기 배선과 상기 홈부의 내면 사이에 형성된 제1 배리어 금속막과,
    상기 배선과 상기 제2 유기 절연층 사이에 형성된 제2 배리어 금속막을 포함하는 유기 인터포저.
  4. 제3항에 있어서, 상기 제1 배리어 금속막은, 티탄, 니켈, 팔라듐, 크롬, 탄탈, 텅스텐 및 금의 적어도 하나를 포함하는 유기 인터포저.
  5. 제3항 또는 제4항에 있어서, 상기 제2 배리어 금속막은 도금막인 유기 인터포저.
  6. 제5항에 있어서, 상기 제2 배리어 금속막은 니켈 도금막인 유기 인터포저.
  7. 제5항에 있어서, 상기 제2 배리어 금속막은 팔라듐 도금막인 유기 인터포저.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 배리어 금속막의 두께는 0.001 ㎛ 이상 1 ㎛ 이하인 유기 인터포저.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서, 상기 제2 배리어 금속막의 표면 거칠기는 0.01 ㎛ 이상 1 ㎛ 이하인 유기 인터포저.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 유기 절연층의 두께는 1 ㎛ 이상 10 ㎛ 이하인 유기 인터포저.
  11. 제2항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 유기 절연층은, 광산발생제, 페놀성 수산기를 갖는 화합물 및 열경화성 수지를 포함하는 감광성의 유기 절연 수지가 경화되어 이루어지는 경화막인 유기 인터포저.
  12. 제1 유기 절연층에 복수의 홈부를 형성하는 제1 공정과,
    상기 홈부의 내면을 덮도록 상기 제1 유기 절연층 상에 제1 배리어 금속막을 형성하는 제2 공정과,
    상기 홈부를 매립하도록 상기 제1 배리어 금속막 상에 배선층을 형성하는 제3 공정과,
    상기 제1 유기 절연층이 노출되도록 상기 배선층을 박화하는 제4 공정과,
    상기 홈부 내의 상기 배선층을 덮도록 제2 배리어 금속막을 형성하는 제5 공정과,
    상기 제1 유기 절연층 상 및 상기 제2 배리어 금속막 상에 제2 유기 절연층을 형성하는 제6 공정을 구비하는, 유기 인터포저의 제조 방법.
  13. 제12항에 있어서, 상기 제3 공정에서는, 상기 제1 배리어 금속막을 시드층으로 한 도금법에 의해 상기 배선층을 형성하는 유기 인터포저의 제조 방법.
  14. 제12항 또는 제13항에 있어서, 상기 제5 공정에서는, 상기 배선층을 시드층으로 한 도금법에 의해 상기 제2 배리어 금속막을 형성하는 유기 인터포저의 제조 방법.
  15. 제14항에 있어서, 상기 제4 공정에서는, 상기 홈부 내의 상기 배선층의 일부를 제거하고,
    상기 제5 공정에서는, 상기 홈부를 매립하도록 상기 제2 배리어 금속막을 형성하는 유기 인터포저의 제조 방법.
KR1020217038954A 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법 KR20210150593A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016061899 2016-03-25
JPJP-P-2016-061899 2016-03-25
PCT/JP2017/006840 WO2017163743A1 (ja) 2016-03-25 2017-02-23 有機インターポーザ及び有機インターポーザの製造方法
KR1020187026837A KR102334181B1 (ko) 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187026837A Division KR102334181B1 (ko) 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210150593A true KR20210150593A (ko) 2021-12-10

Family

ID=59899986

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187026837A KR102334181B1 (ko) 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법
KR1020217038954A KR20210150593A (ko) 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187026837A KR102334181B1 (ko) 2016-03-25 2017-02-23 유기 인터포저 및 유기 인터포저의 제조 방법

Country Status (6)

Country Link
US (3) US10756008B2 (ko)
JP (4) JP6741063B2 (ko)
KR (2) KR102334181B1 (ko)
CN (2) CN117577592A (ko)
TW (3) TW202331985A (ko)
WO (1) WO2017163743A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
KR20210143999A (ko) * 2020-05-21 2021-11-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221071A1 (en) 2010-03-12 2011-09-15 Renesas Electronics Corporation Electronic device and manufacturing method of electronic device
JP2012529770A (ja) 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
JPH10163192A (ja) * 1996-10-03 1998-06-19 Fujitsu Ltd 半導体装置およびその製造方法
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JPH1149847A (ja) * 1997-05-15 1999-02-23 Hitachi Ltd 感光性樹脂組成物とそれを用いた絶縁フィルム及び多層配線板
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
KR100367734B1 (ko) 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP2001351918A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP4106048B2 (ja) 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP2007035734A (ja) * 2005-07-25 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2007053133A (ja) * 2005-08-15 2007-03-01 Toshiba Corp 半導体装置及びその製造方法
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP4921945B2 (ja) 2006-12-13 2012-04-25 株式会社東芝 半導体装置の製造方法及び半導体装置
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2010037617A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置の製造方法、半導体装置及び半導体装置の製造装置
JP5824808B2 (ja) * 2011-01-07 2015-12-02 富士通株式会社 半導体装置及びその製造方法
US9661763B2 (en) * 2011-10-11 2017-05-23 Hitachi Chemical Company, Ltd. Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
TWI489658B (zh) * 2012-05-25 2015-06-21 Toshiba Kk 半導體發光裝置及光源單元
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
JP2014139999A (ja) * 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
JP5942867B2 (ja) * 2013-01-22 2016-06-29 富士通株式会社 半導体装置の製造方法
JP6186780B2 (ja) * 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
JP2015079850A (ja) * 2013-10-17 2015-04-23 富士通株式会社 配線構造及びその形成方法
JP2015082606A (ja) * 2013-10-23 2015-04-27 日東電工株式会社 半導体パッケージの製造方法
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012529770A (ja) 2009-06-24 2012-11-22 インテル・コーポレーション マルチチップパッケージおよび、マルチチップパッケージのダイからダイへのインターコネクトを提供する方法
US20110221071A1 (en) 2010-03-12 2011-09-15 Renesas Electronics Corporation Electronic device and manufacturing method of electronic device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: Jinseong Kim et al., 「Application of Through Mold Via(TMV) as PoP Base Package」, Electronic Components and Technology Conference(ECTC), p.1089-1092(2008)
비특허문헌 2: S.W. Yoon et al., 「Advanced Low Profile PoP Solution with Embedded Wafer Level PoP(eWLB-PoP) Technology」, ECTC, p.1250-1254(2012)

Also Published As

Publication number Publication date
WO2017163743A1 (ja) 2017-09-28
CN108886028A (zh) 2018-11-23
JP2020178140A (ja) 2020-10-29
TWI731040B (zh) 2021-06-21
US20190109082A1 (en) 2019-04-11
KR102334181B1 (ko) 2021-12-03
CN117577592A (zh) 2024-02-20
TW201801258A (zh) 2018-01-01
TWI793625B (zh) 2023-02-21
US11990396B2 (en) 2024-05-21
JPWO2017163743A1 (ja) 2019-01-24
US10756008B2 (en) 2020-08-25
TW202331985A (zh) 2023-08-01
KR20180113591A (ko) 2018-10-16
US20230118368A1 (en) 2023-04-20
TW202137474A (zh) 2021-10-01
JP7020515B2 (ja) 2022-02-16
JP2024014891A (ja) 2024-02-01
US11562951B2 (en) 2023-01-24
JP2022058869A (ja) 2022-04-12
US20200365501A1 (en) 2020-11-19
JP7380724B2 (ja) 2023-11-15
JP6741063B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
CN108666264B (zh) 晶圆级系统封装方法及封装结构
JP7380724B2 (ja) 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
CN103635996B (zh) 无焊内建层封装的翘曲减小
EP3211661A2 (en) Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus
JP4973743B2 (ja) 半導体素子実装基板及び半導体素子実装基板の製造方法
WO2009028578A2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
JP2022164707A (ja) 配線層の製造方法
JP5803276B2 (ja) 半導体装置の製造方法
US9961767B2 (en) Circuit board and method of manufacturing circuit board
TW201126666A (en) Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
US20150103494A1 (en) Printed circuit boards having metal layers and semiconductor packages including the same
TWI739092B (zh) 凸塊保護膜用感光性樹脂組成物、半導體裝置、半導體裝置之製造方法及電子機器
EP4328963A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN111385971A (zh) 电路基板及其制造方法
JP2017188532A (ja) 異方導電部材及びその製造方法、並びに、半導体装置
JP2021129052A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal