JP5803276B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5803276B2 JP5803276B2 JP2011117722A JP2011117722A JP5803276B2 JP 5803276 B2 JP5803276 B2 JP 5803276B2 JP 2011117722 A JP2011117722 A JP 2011117722A JP 2011117722 A JP2011117722 A JP 2011117722A JP 5803276 B2 JP5803276 B2 JP 5803276B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- support substrate
- electronic component
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1〜図4は、第1の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。
図5〜図7は、第2の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図5〜図7において、図1〜図3と同一物には同一符号を付している。
図8〜図10は、第3の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図8〜図10において、図1〜図3と同一物には同一符号を付している。
図11〜図13は、第4の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。
このようにギ酸で処理することにより、ポリイミド層53との界面で銅酸化物が還元され、ポリイミド層53と金属層54との間の接合力が低下する。
図14〜図16は、第5の実施形態に係る半導体装置(3次元積層デバイス)の製造方法を工程順に表した断面図である。
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を樹脂層で被覆する工程と
を有することを特徴とする半導体装置の製造方法。
前記接着剤層の接着力を減少させる工程と、
前記支持基板と前記金属層とを、前記接着剤層の部分で分離する工程と
を有することを特徴とする付記1に記載の半導体装置の製造方法。
前記金属層、前記粘着層及び前記接着剤層を除去した後の前記樹脂層の表面に配線を形成する工程と
を有することを特徴とする付記2に記載の半導体装置の製造方法。
積層後の前記樹脂層を切断して各半導体装置形成領域毎に分離する工程と
を有することを特徴とする付記6に記載の半導体装置の製造方法。
前記第1の樹脂層の上に金属を堆積させて金属層を形成する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を第2の樹脂層で被覆する工程と、
前記支持基板を、ギ酸を含む雰囲気中において前記第1の樹脂層と前記金属層との間の接合力を低下させる工程と、
前記第1の樹脂層と前記金属層との界面で前記支持基板を分離する工程と
を有することを特徴とする半導体装置の製造方法。
Claims (5)
- 支持基板の上に接着剤層を介して金属層を配置する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を樹脂層で被覆する工程と、
前記接着剤層の接着力を減少させる工程と、
前記支持基板と前記金属層とを、前記接着剤層の部分で分離する工程と、
前記金属層及び前記粘着層を除去する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記接着剤層の接着力を減少させる工程では、前記支持基板を介して前記接着剤層にレーザ光を照射することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記金属層の金属と反応して粘着性を有する化合物を生成する溶液が、ベンゾトリアゾール誘導体、ナフトトリアゾール誘導体、イミダゾール誘導体及びベンゾイミダゾール誘導体の少なくとも1種を含む弱酸性溶液であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記金属層及び前記粘着層を除去した後の前記樹脂層の表面に配線を形成する工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 気体が浸透可能な支持基板の上に第1の樹脂層を形成する工程と、
前記第1の樹脂層の上に金属を堆積させて金属層を形成する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を第2の樹脂層で被覆する工程と、
前記支持基板を、ギ酸を含む雰囲気中において前記第1の樹脂層と前記金属層との間の接合力を低下させる工程と、
前記第1の樹脂層と前記金属層との界面で前記支持基板を分離する工程と、
前記金属層及び前記粘着層を除去する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117722A JP5803276B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011117722A JP5803276B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248598A JP2012248598A (ja) | 2012-12-13 |
JP5803276B2 true JP5803276B2 (ja) | 2015-11-04 |
Family
ID=47468817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011117722A Expired - Fee Related JP5803276B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5803276B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6278760B2 (ja) * | 2014-03-11 | 2018-02-14 | 株式会社ディスコ | チップ整列方法 |
JP2015173169A (ja) * | 2014-03-11 | 2015-10-01 | 株式会社ディスコ | 封止ウェーハの生産方法 |
EP3017463A4 (en) | 2014-10-03 | 2017-03-01 | Intel Corporation | Overlapping stacked die package with vertical columns |
JP6310492B2 (ja) * | 2016-03-31 | 2018-04-11 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
JP6691816B2 (ja) | 2016-05-18 | 2020-05-13 | 東京応化工業株式会社 | 封止体の製造方法 |
FR3053158B1 (fr) * | 2016-06-22 | 2018-11-16 | 3D Plus | Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004075293A1 (ja) * | 2003-02-19 | 2006-06-01 | 日立化成工業株式会社 | 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法 |
WO2008105397A1 (ja) * | 2007-02-26 | 2008-09-04 | Senju Metal Industry Co., Ltd. | 粘着性と濡れ性を有するはんだ付け用回路基板 |
JP4970388B2 (ja) * | 2008-09-03 | 2012-07-04 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
AT12322U1 (de) * | 2009-01-27 | 2012-03-15 | Dcc Dev Circuits & Components Gmbh | Verfahren zur herstellung einer mehrlagigen leiterplatte, haftverhinderungsmaterial sowie mehrlagige leiterplatte und verwendung eines derartigen verfahrens |
-
2011
- 2011-05-26 JP JP2011117722A patent/JP5803276B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012248598A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220320029A1 (en) | Dummy Structure of Stacked and Bonded Semiconductor Device | |
KR101822236B1 (ko) | 반도체 디바이스 및 제조 방법 | |
TWI446419B (zh) | 堆疊裝置的製造方法及裝置晶圓處理方法 | |
TWI593082B (zh) | 半導體元件及製造方法 | |
US7968992B2 (en) | Multi-chip package structure and method of fabricating the same | |
JP5803276B2 (ja) | 半導体装置の製造方法 | |
US9293442B2 (en) | Semiconductor package and method | |
US20130122657A1 (en) | Method of manufacturing semiconductor package | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
WO2017038110A1 (ja) | 半導体装置及びその製造方法 | |
TW201120994A (en) | Method for manufacturing a semiconductor device and semiconductor device | |
JP2007305955A (ja) | 半導体装置及びその製造方法 | |
JP2007242888A (ja) | 半導体パッケージ製造方法 | |
TW200929477A (en) | Interposer and method for manufacturing interposer | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
US9635756B2 (en) | Circuit board incorporating semiconductor IC and manufacturing method thereof | |
US7618847B2 (en) | Bonding method of semiconductor and laminated structure fabricated thereby | |
CN109786274B (zh) | 半导体器件及其制造方法 | |
JP2008235555A (ja) | 電子装置の製造方法及び基板及び半導体装置 | |
JP4420965B1 (ja) | 半導体装置内蔵基板の製造方法 | |
WO2006077630A1 (ja) | 半導体装置の製造方法 | |
JP2005353837A (ja) | 半導体装置及びその製造方法 | |
JP5982760B2 (ja) | 電子デバイス及びその製造方法 | |
JP2011114304A (ja) | 半導体装置内蔵基板及びその製造方法 | |
US20100052161A1 (en) | Semiconductor wafer with adhesive protection layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5803276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |