JP2015173169A - 封止ウェーハの生産方法 - Google Patents
封止ウェーハの生産方法 Download PDFInfo
- Publication number
- JP2015173169A JP2015173169A JP2014047929A JP2014047929A JP2015173169A JP 2015173169 A JP2015173169 A JP 2015173169A JP 2014047929 A JP2014047929 A JP 2014047929A JP 2014047929 A JP2014047929 A JP 2014047929A JP 2015173169 A JP2015173169 A JP 2015173169A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- adhesive
- support
- sealing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007789 sealing Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000853 adhesive Substances 0.000 claims abstract description 38
- 230000001070 adhesive effect Effects 0.000 claims abstract description 37
- 239000000565 sealant Substances 0.000 claims abstract description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- 238000007796 conventional method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 32
- 239000012790 adhesive layer Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】従来に比べて作業性の高い封止ウェーハの生産方法を提供する。【解決手段】複数のチップ(17)を封止剤で封止した封止ウェーハ(21)を生産する封止ウェーハの生産方法であって、チップを支持する支持面(11a)を有したチップ支持体(11)の支持面上に接着剤(A)を塗布する接着剤塗布ステップと、接着剤が塗布されたチップ支持体の支持面上に複数のチップを互いに所定の間隔で載置するチップ載置ステップと、チップ載置ステップを実施した後、封止剤でチップを封止する封止ステップと、を備える構成とした。【選択図】図5
Description
本発明は、複数のチップを封止剤で封止した封止ウェーハの生産方法に関する。
近年、ウェーハレベルの再配線技術を用いてデバイスチップ(チップ)外に再配線層を形成するFOWLP(Fan-Out Wafer Level Package)と呼ばれるパッケージの製造が開始された(例えば、特許文献1参照)。FOWLPは、チップとパッケージ基板との接続を薄膜の配線層で行うので、ワイヤボンディング等を用いる従来のパッケージと比較して小型化に有利である。
FOWLPの製造には、例えば、チップファースト(Chip-first)法と呼ばれるプロセスが採用される。チップファースト法では、まず、任意の間隔で支持体(チップ支持体)上に配列したチップを、樹脂等の封止剤で封止して封止ウェーハを形成する。この封止ウェーハに配線層を設けて支持体を分離し、チップ間の分割予定ラインに沿って封止ウェーハを分割することで、各チップに対応した複数のパッケージを得ることができる。
ところで、上述したチップファースト法では、封止剤の収縮等によってチップが移動しないように、支持体上に両面テープを貼着してチップを固定している。しかしながら、このような方法でチップを固定してしまうと、封止ウェーハから支持体を容易に分離できなくなる。また、支持体を再利用する際に、残存する両面テープを有機溶剤等で除去しなくてはならない。
このように、従来の方法には、作業性の点で問題があった。本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、従来に比べて作業性の高い封止ウェーハの生産方法を提供することである。
本発明によれば、複数のチップを封止剤で封止した封止ウェーハを生産する封止ウェーハの生産方法であって、チップを支持する支持面を有したチップ支持体の該支持面上に接着剤を塗布する接着剤塗布ステップと、該接着剤が塗布された該チップ支持体の該支持面上に複数のチップを互いに所定の間隔で載置するチップ載置ステップと、該チップ載置ステップを実施した後、封止剤で該チップを封止する封止ステップと、を備えたことを特徴とする封止ウェーハの生産方法が提供される。
また、本発明において、該接着剤塗布ステップを実施する前に、該支持面に剥離層を形成する剥離層形成ステップを更に備え、該接着剤塗布ステップでは該剥離層上に該接着剤を塗布することが好ましい。
本発明に係る封止ウェーハの生産方法では、支持面上に接着剤を塗布して複数のチップを固定するので、従来のように両面テープを用いて複数のチップを固定する必要がない。そのため、両面テープを用いる従来の方法に比べて高い作業性を実現できる。
添付図面を参照して、本発明の実施の形態について説明する。本実施の形態に係る封止ウェーハの生産方法は、剥離層形成ステップ(図2参照)、接着剤塗布ステップ(図3参照)、チップ載置ステップ(図4参照)、封止ステップ(図5参照)を含む。
剥離層形成ステップでは、チップを支持する支持体(チップ支持体)の表面(支持面)に剥離の起点となる剥離層を形成する。接着剤塗布ステップでは、剥離層の表面に接着剤を塗布してチップを固定するための接着剤層を形成する。
チップ載置ステップでは、接着剤層の表面に複数のチップを載置する。封止ステップでは、載置された複数のチップを封止剤で封止する。以下、本実施の形態に係る封止ウェーハの生産方法について詳述する。
図1は、本実施の形態に係る封止ウェーハの生産方法で使用される支持体の構成例を模式的に示す斜視図である。図1に示すように、支持体(チップ支持体)11は、例えば、円盤状の半導体ウェーハ、樹脂基板、セラミックス基板等であり、チップ17(図4等参照)を支持する支持面となる略平坦な表面11aを備えている。
本実施の形態の封止ウェーハの生産方法では、まず、支持体11の表面11aに剥離層を形成する剥離層形成ステップを実施する。図2は、剥離層形成ステップを模式的に示す断面図である。この剥離層形成ステップでは、例えば、支持体11の裏面11b側を固定して、上方に露出する表面11aに剥離層13を形成する。
剥離層13は、弱い粘着力を備えた弱粘着性の材料や、光(例えば、紫外線)、熱等の刺激で接着力が低下する材料、支持体11及び接着剤層15(図4等参照)に対して密着するが固着しない材料等を用いて形成され、支持体11から適切に剥離される。この剥離層13により、後に接着剤層15に固定されるチップ17等を支持体11から容易に剥離できる。
剥離層形成ステップの後には、剥離層13の表面に接着剤を塗布してチップ17を固定するための接着剤層15を形成する接着剤塗布ステップを実施する。図3は、接着剤塗布ステップを模式的に示す斜視図である。この接着剤塗布ステップでは、まず、支持体11の裏面11b側を固定した上で、支持体11の上方にスプレーコート用のノズル2を位置付ける。
次に、ノズル2から剥離層13に向けて接着剤Aを噴射し、剥離層13の表面に接着剤層15を形成する。接着剤Aとしては、例えば、封止の際にチップが移動しない程度の接着力を備えたものを用いると良い。
なお、本実施の形態では、スプレーコートで接着剤Aを塗布して接着剤層15を形成しているが、接着剤層15の形成方法は特に限定されない。例えば、スピンコートやディップコート等で接着剤Aを塗布して接着剤層15を形成することもできる。
接着剤塗布ステップの後には、接着剤層15の表面に複数のチップを載置するチップ載置ステップを実施する。図4は、チップ載置ステップを模式的に示す断面図である。このチップ載置ステップでは、例えば、チップ17を移動させて任意の位置に載置するチップ移載装置(不図示)が用いられる。
本実施の形態では、図4に示すように、複数のチップ17を所定の間隔で配列させるように接着剤層15の表面に載置する。その結果、複数のチップ17は、接着剤層15の接着力によって、載置された位置に固定される。チップ17の間隔は任意だが、例えば、パッケージ用の配線層を形成する際等に不都合のない程度の間隔とすることが好ましい。
チップ載置ステップの後には、載置された複数のチップを封止剤で封止する封止ステップを実施する。図5は、封止ステップを模式的に示す断面図である。この封止ステップでは、例えば、図5に示すように、エポキシ樹脂等でなる封止剤を支持体11上に供給して熱硬化させ、複数のチップ17を覆う封止剤層19を形成する。
これにより、複数のチップ17及び封止剤層19を含む封止ウェーハ21が完成する。封止剤層19の厚み等の条件は、例えば、各チップ17を適切にパッケージできる範囲で任意に設定される。封止ウェーハ21が形成されると、封止ステップは終了する。
以上のように、本実施の形態に係る封止ウェーハの生産方法では、表面(支持面)11a上に接着剤Aを塗布して複数のチップ17を固定するので、従来のように両面テープを用いて複数のチップ17を固定する必要がない。すなわち、支持体(チップ支持体)11の表面11aに両面テープが残存してしまう事はない。
また、本実施の形態に係る封止ウェーハの生産方法では、支持体11と接着剤層15との間に剥離の起点となる剥離層13を設けているので、封止ウェーハ21から支持体11を容易に分離できる。
このように、本実施の形態に係る封止ウェーハの生産方法によれば、両面テープを用いることなく封止ウェーハ21を形成するので、両面テープを用いる従来の方法に比べて高い作業性を実現できる。
なお、本発明は上記実施の形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施の形態では、剥離層形成ステップを実施した後に接着剤塗布ステップを実施しているが、剥離層形成ステップは必ずしも実施しなくて良い。例えば、剥離層13を設けなくとも封止ウェーハ21から支持体11を容易に分離できるのであれば、支持体11の表面11aに接着剤層15を形成しても良い。
その他、上記実施の形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
11 支持体(チップ支持体)
11a 表面(支持面)
11b 裏面
13 剥離層
15 接着剤層
17 チップ
19 封止剤層
21 封止ウェーハ
2 ノズル
A 接着剤
11a 表面(支持面)
11b 裏面
13 剥離層
15 接着剤層
17 チップ
19 封止剤層
21 封止ウェーハ
2 ノズル
A 接着剤
Claims (2)
- 複数のチップを封止剤で封止した封止ウェーハを生産する封止ウェーハの生産方法であって、
チップを支持する支持面を有したチップ支持体の該支持面上に接着剤を塗布する接着剤塗布ステップと、
該接着剤が塗布された該チップ支持体の該支持面上に複数のチップを互いに所定の間隔で載置するチップ載置ステップと、
該チップ載置ステップを実施した後、封止剤で該チップを封止する封止ステップと、を備えたことを特徴とする封止ウェーハの生産方法。 - 該接着剤塗布ステップを実施する前に、該支持面に剥離層を形成する剥離層形成ステップを更に備え、
該接着剤塗布ステップでは該剥離層上に該接着剤を塗布することを特徴とする請求項1に記載の封止ウェーハの生産方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014047929A JP2015173169A (ja) | 2014-03-11 | 2014-03-11 | 封止ウェーハの生産方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014047929A JP2015173169A (ja) | 2014-03-11 | 2014-03-11 | 封止ウェーハの生産方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015173169A true JP2015173169A (ja) | 2015-10-01 |
Family
ID=54260332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014047929A Pending JP2015173169A (ja) | 2014-03-11 | 2014-03-11 | 封止ウェーハの生産方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015173169A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10373929B2 (en) | 2017-09-15 | 2019-08-06 | Toshiba Memory Corporation | Method of manufacturing a semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110119910A1 (en) * | 2009-11-23 | 2011-05-26 | Freescale Semiconductor, Inc. | Method and system for releasing a microelectronic assembly from a carrier substrate |
JP2012248598A (ja) * | 2011-05-26 | 2012-12-13 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2014
- 2014-03-11 JP JP2014047929A patent/JP2015173169A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110119910A1 (en) * | 2009-11-23 | 2011-05-26 | Freescale Semiconductor, Inc. | Method and system for releasing a microelectronic assembly from a carrier substrate |
JP2012248598A (ja) * | 2011-05-26 | 2012-12-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10373929B2 (en) | 2017-09-15 | 2019-08-06 | Toshiba Memory Corporation | Method of manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI697959B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
US8846499B2 (en) | Composite carrier structure | |
CN106356340B (zh) | 半导体器件及其制造方法 | |
CN102163559B (zh) | 堆叠装置的制造方法及装置晶片处理方法 | |
KR101008406B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
JP5810957B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
KR102069986B1 (ko) | 캐리어 초박형 기판 | |
JP5187863B2 (ja) | 集積回路ダイのパッケージング方法及びパッケージ工程中に集積回路ダイを一時的に保持するための構造 | |
TWI442485B (zh) | 半導體裝置之製造方法 | |
US20080182363A1 (en) | Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer | |
KR20090031835A (ko) | 박형의 tim 코어리스, 고밀도, 범프리스 패키지를 형성하는 방법 및 그에 의해 형성된 구조물들 | |
US20120001328A1 (en) | Chip-sized package and fabrication method thereof | |
JP2006190975A (ja) | ウェハレベルパッケージの封止材充填構造、及びその方法 | |
US20100044857A1 (en) | Wlcsp target and method for forming the same | |
US10617010B2 (en) | Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices | |
CN107993937B (zh) | 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法 | |
CN107731985B (zh) | 一种led芯片阵列排布的高精度定位方法 | |
JP2015173169A (ja) | 封止ウェーハの生産方法 | |
TWI685556B (zh) | 被加工物的切割加工方法 | |
JP2015153828A (ja) | 半導体装置の製造方法 | |
SG11201808371UA (en) | Method for manufacturing semiconductor device | |
TW201929103A (zh) | 封裝結構及其製造方法 | |
JP6730910B2 (ja) | ウエーハの樹脂被覆方法 | |
TW201729308A (zh) | 晶圓級封裝結構的製造方法 | |
CN110731006B (zh) | 用于晶片阶层封装的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180327 |