CN107731985B - 一种led芯片阵列排布的高精度定位方法 - Google Patents
一种led芯片阵列排布的高精度定位方法 Download PDFInfo
- Publication number
- CN107731985B CN107731985B CN201710970879.6A CN201710970879A CN107731985B CN 107731985 B CN107731985 B CN 107731985B CN 201710970879 A CN201710970879 A CN 201710970879A CN 107731985 B CN107731985 B CN 107731985B
- Authority
- CN
- China
- Prior art keywords
- chip
- mask plate
- precision
- locating method
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000012216 screening Methods 0.000 claims abstract description 59
- 239000012528 membrane Substances 0.000 claims abstract description 41
- 239000000853 adhesive Substances 0.000 claims abstract description 23
- 230000001070 adhesive effect Effects 0.000 claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims abstract description 18
- 238000005538 encapsulation Methods 0.000 claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 17
- 238000001723 curing Methods 0.000 claims description 10
- 239000003292 glue Substances 0.000 claims description 9
- 239000000843 powder Substances 0.000 claims description 5
- 238000013007 heat curing Methods 0.000 claims description 3
- 239000002313 adhesive film Substances 0.000 claims description 2
- 238000007639 printing Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 7
- 239000013039 cover film Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本申请提供了一种LED芯片阵列排布的高精度定位方法，包括：根据芯片尺寸、芯片间距、切割线位置和刀宽，设计掩膜版图形并制作掩膜板，所述掩膜版图形包括多个呈阵列排布的芯片图形；在所述掩膜板具有所述掩膜板图形的一面上固定柔性膜，所述柔性膜为耐受温度大于150℃的透明薄膜，所述柔性膜远离所述掩膜板的一面为粘性面，所述粘性面用于固定所述芯片；利用具有图像识别功能的排片设备将所述芯片固定在所述粘性面上，所述掩膜板上的所述芯片图形与排布的所述芯片的图形位置重合。本方法能够提高芯片排列间距的精度，进一步提高CSP芯片的包封胶厚度的一致性和色温的均匀性，提高LED芯片封装的良品率。
Description
技术领域
本发明属于LED技术领域，具体涉及一种LED芯片阵列排布的高精度定位方法。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种将电能转化为光能的半导体电子器件。倒装结构LED的无基板芯片级封装(Chip Scale Package，CSP)是一种新型的LED芯片的封装技术，由于CSP省去了载片基板，降低了由载片基板引起的系统热阻的增加，使获得的LED芯片大电流的承载能力又得到进一步提高，同时，缩短了制程，降低了生产成本，所以在照明市场上的占有率越来越高。申请号为201510130969.5的专利公开了采用CSP技术进行封装的具体方法。
就目前的无基板CSP封装产品的品质情况来看，如何保证批量化CSP芯片的色温的一致性，免去后续的对多种尺寸规格的CSP芯片的分光分色是目前CSP制程中的一个关键性问题。影响CSP芯片的色温的一致性的因素，除了荧光粉在胶水的分布均匀性之外，固化后胶水厚度的一致性，即LED裸芯片的上部和四侧壁的包封胶的厚度要保持相同，尤其是芯片四壁的胶厚尽量相同更为困难，其关键在于倒装LED在带有粘性的透明柔性膜上排布的精度受到LED排片设备排片精度的限制，一般来讲，阵列芯片间的间距误差在±30um以上。这样，大面积的芯片排列，尤其是小尺寸CSP，就很难保证LED裸芯片的上部和四侧壁的包封胶的厚度相同，这将直接影响LED芯片封装的良品率。
申请号为201610261522.6的专利公开倒装LED芯片集成封装的光源组件结构及其制作方法，正是由于芯片阵列排布的定位精度不高，使得芯片的P、N电极因互联的位置误差造成的芯片集成失败，这直接影响了芯片集成的良品率。
目前，已有高精度排片设备能够将精度提高到±10um内，但该种排片设备成本高达上百万元，投入成本过高。
因此，针对上述问题，提供一种LED芯片阵列排布的高精度定位方法，是本技术领域亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种LED芯片阵列排布的高精度定位方法，能够在使用现有的排片设备的前提下，提高芯片排列间距的精度，进一步提高CSP芯片的包封胶厚度的一致性和色温的均匀性，提高LED芯片封装的良品率。
为解决上述背景技术中的问题，本发明一种LED芯片阵列排布的高精度定位方法，包括：一种LED芯片阵列排布的高精度定位方法，包括：
根据芯片尺寸、芯片间距、切割线位置和刀宽，设计掩膜版图形并制作掩膜板，所述掩膜版图形包括多个呈阵列排布的芯片图形；
在所述掩膜板具有所述掩膜板图形的一面上固定柔性膜，所述柔性膜为耐受温度大于150℃的透明薄膜，所述柔性膜远离所述掩膜板的一面为粘性面，所述粘性面用于固定所述芯片；
利用具有图像识别功能的排片设备将所述芯片固定在所述粘性面上，所述掩膜板上的所述芯片图形与排布的所述芯片的图形位置重合。
进一步地，所述柔性膜为双面粘性膜或单面粘性膜。
进一步地，在所述芯片固定在所述粘性面后，还包括：
分离所述掩膜板和所述粘性膜，在所述芯片及所述柔性膜上涂覆一层封装胶，并对所述封装胶进行固化处理，待所述封装胶固化后对所述封装胶进行切割，获得芯片级封装结构。
进一步地，所述封装胶为热固化封装胶。
进一步地，所述封装胶包括荧光粉。
进一步地，在对所述封装胶进行切割之前，将至少两个相邻的所述芯片的P电极和N电极依顺序进行串联或并联获得芯片集成组，然后印刷导电胶，完成多芯片互联集成；
切割后获得的所述芯片级封装结构包括至少一个所述芯片集成组。
进一步地，所述排片设备为固晶机或分选机。
进一步地，对所述封装胶进行固化处理，进一步为在150℃的条件下，对所述封装胶进行固化处理。
与现有技术相比，本申请所述的LED芯片阵列排布的高精度定位方法，达到了如下效果：
(1)本发明提供的LED芯片阵列排布的高精度定位方法，根据芯片尺寸、芯片间距、切割线位置和刀宽，设计并制作掩膜板，利用掩膜板上的图形位置排片设备对芯片阵列排布的精准定位，相对于现有技术中利用普通排片设备分选机等设备的排片尺寸误差精度为±30um，角度偏差为±3°，利用高精度排片设备的误差精度为±10um，本申请能够在使用上述的排片设备的条件下，将芯片位置排片精度提高到小于±10um，精度显著提高；
(2)本发明提供的LED芯片阵列排布的高精度定位方法，无需投入大量的资金将普通排片设备更换为高精度排片设备，即可将芯片的定位精度提高到小于±10um，该精度远高于高精度排片设备的精度；
(3)本发明提供的LED芯片阵列排布的高精度定位方法，高精度芯片间距的排布有效的保证了封装胶切割以后的芯片的四侧壁和上部的封装胶厚度的一致性，从而保证了芯片级封装结构的五面出光的色温的均匀性，提高了产品的出货率；
(4)本发明提供的LED芯片阵列排布的高精度定位方法，将芯片位置精度提高到小于±10um，在对芯片进行集成时，能够保证芯片集成组中的芯片能够按照预设的方式进行串并联，而避免了因芯片定位精度较低，避免芯片的P、N电极因互联的位置误差造成的芯片集成失败的情况，提高了芯片集成的良品率。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例1中的LED芯片阵列排布的高精度定位方法的工艺流程图；
图2为本发明实施例1中步骤S101的俯视示意图；
图3为本发明实施例1中步骤S101的截面示意图；
图4为本发明实施例1中步骤S102的截面示意图；
图5为本发明实施例1中步骤S103的截面示意图；
图6为本发明实施例2中的LED芯片阵列排布的高精度定位方法的工艺流程图；
图7为本发明实施例2中步骤S201的俯视示意图；
图8为本发明实施例2中步骤S201的截面示意图；
图9为本发明实施例2中步骤S202的截面示意图；
图10为本发明实施例2中步骤S203的截面示意图；
图11为本发明实施例3中的LED芯片阵列排布的高精度定位方法的工艺流程图；
图12为本发明实施例3中的步骤S304的工艺示意图；
图13为本发明实施例3中的芯片集成化的切割俯视示意图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
现有的普通排片设备在芯片定位时精度不高，仅为±30um；而高精度排片设备虽然能够将精度提高到±10um，但高精度排片设备的价格高达近百万元，更换高精度排片设备的节省投入过高。为解决上述问题，本实施例提供了一种LED芯片阵列的高精度定位方法，利用现有的普通排片设备，即可将芯片的定位精度提高到±10um以下。
图1给出了本实施例中的LED芯片阵列的高精度定位方法的工艺流程图。请参见图1，该定位方法，包括：
步骤S101：图2给出本实施例中步骤S101的俯视示意图，根据芯片尺寸、芯片间距d、切割线102位置和刀宽，设计掩膜版图形并制作掩膜板。
图3给出了本实施例中步骤S101的截面示意图，请参见图2和图3，在玻璃基板20上形成光阻挡层10，利用光刻技术对光阻挡层10进行刻蚀形成掩膜版图形，掩膜版图形包括至多个呈阵列排布的芯片图形101，除芯片图形101以外的光阻挡层10被刻蚀掉。
需要说明是，图2中给出的掩膜板中具有10个芯片图形101，这只是一个示例性说明，并不用于限制芯片图形的数量，芯片图形的具体数量和排布方式根据具体生产需求进行设计。
步骤S102：图4给出了本实施例中步骤S102的截面示意图，请参见图4，在掩膜板1具有掩膜板图形的一面上固定柔性膜2，柔性膜2远离掩膜板的一侧为粘性面201，粘性面201用于固定芯片。
需要说明的是，本发明中的柔性膜2为耐受温度大于150℃的透明薄膜。柔性膜2可以是双面粘性膜或单面粘性膜，若柔性膜2为双面粘性膜，可以通透直接粘附的形式将柔性膜2固定在掩膜板1上；若柔性膜2为单面粘性膜，可以通过使用一个双面柔性膜或者胶带将柔性膜2固定在掩膜板1上，本发明对此不作限制。
步骤S103：图5给出了本实施例中步骤S103的截面示意图，请参见图5，利用具有图像识别功能的排片设备将芯片3固定在粘性面201上，掩膜板1上的芯片图形101与排布的芯片3的图形位置重合。需要说明的是，本发明中的“掩膜板上的芯片图形与排布的芯片的图形位置重合”是指掩膜板上的芯片图形与芯片在掩膜板上的正投影重合。
需要说明的是，本发明中的排片设备为固晶机或分选机，排片设备经过简单的改进，增加图像识别功能后，即可利用本发明中的方法实现芯片阵列排布的精准定位。
本实施例提供的LED芯片阵列的高精度定位方法，根据芯片尺寸、芯片间距、切割线位置和刀宽，利用光刻掩膜板技术获得掩膜板，利用掩膜板实现排片设备对芯片排布的精准定位，相对于现有技术中利用普通排片设备的误差精度为±30um，利用高精度排片设备的误差精度为±10um，本申请能够在使用现有的普通排片设备的条件下，将芯片位置精度提高到±10um，精度显著提高；该方法无需投入大量的资金将普通排片设备更换为高精度排片设备，即可将芯片的定位精度提高到±10um。
实施例2
图6给出了本实施例中的LED芯片阵列的高精度定位方法的工艺流程图。请参见图6，该定位方法，包括：
步骤S201：图7给出本实施例中步骤S201的俯视示意图，根据芯片尺寸、芯片间距d、切割线102位置和刀宽，设计掩膜版图形并制作掩膜板。
图8给出了本实施例中步骤S201的截面示意图，请参见图7和图8，在玻璃基板20上形成光阻挡层10，利用光刻技术对光阻挡层10进行刻蚀形成掩膜版图形，掩膜版图形包括至多个呈阵列排布的芯片图形101，芯片图形101处的光阻挡层10被刻蚀掉。
需要说明是，图7中给出的掩膜板中具有10个芯片图形101，这只是一个示例性说明，并不用于限制芯片图形的数量，芯片图形的具体数量和排布方式根据具体生产需求进行设计。
步骤S202：图9给出了本实施例中步骤S202的截面示意图，请参见图9，在掩膜板1具有掩膜板图形的一面上固定柔性膜2，柔性膜2远离掩膜板的一侧为粘性面201，粘性面201用于固定芯片。
需要说明的是，本发明中的柔性膜2为耐受温度大于150℃的透明薄膜。柔性膜2可以是双面粘性膜或单面粘性膜，若柔性膜2为双面粘性膜，可以通透直接粘附的形式将柔性膜2固定在掩膜板1上；若柔性膜2为单面粘性膜，可以通过使用一个双面柔性膜或者胶带将柔性膜2固定在掩膜板1上，本发明对此不作限制。
步骤S203：图10给出了本实施例中步骤S203的截面示意图，请参见图10，利用具有图像识别功能的排片设备将芯片3固定在粘性面201上，掩膜板1上的芯片图形101与排布的芯片3的图形位置重合。需要说明的是，本发明中的“掩膜板上的芯片图形与排布的芯片的图形位置重合”是指掩膜板上的芯片图形与芯片在掩膜板上的正投影重合。
需要说明的是，本发明中的排片设备为固晶机或分选机，排片设备经过简单的改进，增加图像识别功能后，即可利用本发明中的方法实现芯片阵列排布的精准定位。
本实施例提供的LED芯片阵列的高精度定位方法，根据芯片尺寸、芯片间距、切割线位置和刀宽，利用光刻掩膜板技术获得掩膜板，利用掩膜板实现排片设备对芯片排布的精准定位，相对于现有技术中利用普通排片设备的误差精度为±30um，利用高精度排片设备的误差精度为±10um，本申请能够在使用现有的普通排片设备的条件下，将芯片位置精度提高到±10um，精度显著提高；该方法无需投入大量的资金将普通排片设备更换为高精度排片设备，即可将芯片的定位精度提高到±10um。
实施例3
图1给出了本实施例中的LED芯片阵列的高精度定位方法的工艺流程图，请参见图11，本实施例提供了一种LED芯片阵列的高精度定位方法，包括：
步骤S301：根据芯片尺寸、芯片间距、切割线位置和刀宽，设计掩膜版图形并制作掩膜板，掩膜版图形包括至多个呈阵列排布的芯片图形。
步骤S302：在掩膜板具有掩膜板图形的一面上固定柔性膜，柔性膜2远离掩膜板的一侧为粘性面，粘性面用于固定芯片。
需要说明的是，本发明中的柔性膜为耐受温度大于150℃的透明薄膜。柔性膜可以是双面粘性膜或单面粘性膜，若柔性膜为双面粘性膜，可以通透直接粘附的形式将柔性膜固定在掩膜板上；若柔性膜为单面粘性膜，可以通过使用一个双面柔性膜或者胶带将柔性膜固定在掩膜板上，本发明对此不作限制。
步骤S303：利用具有图像识别功能的排片设备将芯片3固定在粘性面上，掩膜板上的芯片图形与排布的芯片的图形位置重合。需要说明的是，本发明中的“掩膜板上的芯片图形与排布的芯片的图形位置重合”是指掩膜板上的芯片图形与芯片在掩膜板上的正投影重合。
步骤S304：图12给出了本实施例中步骤S304的工艺示意图，请参见图13，分离掩膜板与柔性膜，在芯片3及柔性膜2的粘性面上涂覆一层封装胶6，并对封装胶6进行固化处理，待封装胶6固化后对封装胶进行切割，获得芯片级封装结构。申请号为201510130969.5的专利对芯片进行芯片级封装的具体步骤进行了阐述。其中，切割线如图12中的虚线处，切割后保证芯片3四侧壁和上部的封装胶厚度的一致性，从而保证了芯片级封装结构的五面出光的色温的均匀性，提高了产品的出货率。
请继续参见图12，可选地，封装胶为热固化封装胶。为了调整发光的色彩，封装胶中应包括荧光粉，荧光粉根据目标光色进行选择和调配。
可选地，在150℃的条件下，对封装胶进行固化处理。由于封装胶多在150℃的条件下进行固化，因此，要求柔性膜的耐受温度在150℃以上。
可选地，图13为本实施例中芯片集成化的切割俯视示意图请参见图13，在步骤S304中，在对封装胶6进行切割之前，将至少两个相邻的芯片3的P电极301和N电极302依顺序进行串联或并联获得芯片集成组A，然后印刷导电胶，完成多芯片互联集成，再对导电胶进行平坦化处理；切割后获得的芯片级封装结构包括至少一个芯片集成组A。其中，芯片是通过导电薄膜303进行连接的，封装完成后，在切割位置B处进行切割，经过切割，将部分导电薄膜303切割为两部分，其中被切割的导电薄膜303作为芯片集成组A的P型电极或N型电极。申请号为201610261522.6的专利公开了对芯片进行集成的具体方式，采用本发明提供的LED芯片阵列排布的高精度定位方法，能够提高芯片阵列的定位的精度，避免了因芯片定位精度较低，避免芯片的P、N电极因互联的位置误差造成的芯片集成失败的情况，提高了芯片集成的良品率。需要说明的是，导电薄膜303可以采用印刷方式进行制作。
本实施例提供的LED芯片阵列的高精度定位方法，根据芯片尺寸、芯片间距、切割线位置和刀宽，利用光刻掩膜板技术获得掩膜板，利用掩膜板实现排片设备对芯片排布的精准定位，相对于现有技术中利用普通排片设备的误差精度为±30um，利用高精度排片设备的误差精度为±10um，本申请能够在使用现有的普通排片设备的条件下，将芯片位置精度提高到±1um，精度显著提高；该方法无需投入大量的资金将普通排片设备更换为高精度排片设备，即可将芯片的定位精度提高到±1um，该精度远高于高精度排片设备的精度；芯片定位精度提高，能够确保封装后的芯片四侧壁和上部的封装胶厚度的一致性，从而保证了芯片级封装结构的五面出光的色温的均匀性，提高了产品的出货率；在对芯片进行集成时，能够保证芯片集成组中的芯片能够按照预设的方式进行串并联，而避免了因芯片定位精度较低，避免芯片的P、N电极因互联的位置误差造成的芯片集成失败的情况，提高了芯片集成的良品率。
与现有技术相比，本申请所述的LED芯片阵列的高精度定位方法，达到了如下效果：
(1)本发明提供的LED芯片阵列排布的高精度定位方法，根据芯片尺寸、芯片间距、切割线位置和刀宽，设计并制作掩膜板，利用掩膜板上的图形位置排片设备对芯片阵列排布的精准定位，相对于现有技术中利用普通排片设备分选机等设备的排片尺寸误差精度为±30um，角度偏差为±3°，利用高精度排片设备的误差精度为±10um，本申请能够在使用上述的排片设备的条件下，将芯片位置排片精度提高到小于±10um，精度显著提高；
(2)本发明提供的LED芯片阵列排布的高精度定位方法，无需投入大量的资金将普通排片设备更换为高精度排片设备，即可将芯片的定位精度提高到小于±10um，该精度远高于高精度排片设备的精度；
(3)本发明提供的LED芯片阵列排布的高精度定位方法，高精度芯片间距的排布有效的保证了封装胶切割以后的芯片的四侧壁和上部的封装胶厚度的一致性，从而保证了芯片级封装结构的五面出光的色温的均匀性，提高了产品的出货率；
(4)本发明提供的LED芯片阵列排布的高精度定位方法，将芯片位置精度提高到小于±10um，在对芯片进行集成时，能够保证芯片集成组中的芯片能够按照预设的方式进行串并联，而避免了因芯片定位精度较低，避免芯片的P、N电极因互联的位置误差造成的芯片集成失败的情况，提高了芯片集成的良品率。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (6)
1.一种LED芯片阵列排布的高精度定位方法，其特征在于，包括：
根据芯片尺寸、芯片间距、切割线位置和刀宽，设计掩膜版图形并制作掩膜板，所述掩膜版图形包括多个呈阵列排布的芯片图形；
在所述掩膜板具有所述掩膜板图形的一面上固定柔性膜，所述柔性膜为耐受温度大于150℃的透明薄膜，所述柔性膜远离所述掩膜板的一面为粘性面，所述粘性面用于固定所述芯片，利用具有图像识别功能的排片设备将所述芯片固定在所述粘性面上，所述掩膜板上的所述芯片图形与排布的所述芯片的图形位置重合；
所述芯片固定在所述粘性面后，分离所述掩膜板和所述粘性膜，在所述芯片及所述柔性膜上涂覆一层封装胶，并对所述封装胶进行固化处理，待所述封装胶固化后，将至少两个相邻的所述芯片的P电极和N电极依顺序进行串联或并联获得芯片集成组，然后印刷导电胶，完成多芯片互联集成，对所述封装胶进行切割，获得芯片级封装结构，所述芯片级封装结构包括至少一个所述芯片集成组；其中，所述芯片通过导电薄膜进行连接，经过切割将部分所述导电薄膜切割成两部分，被切割的所述导电薄膜作为所述芯片集成组的P型电极或N型电极。
2.根据权利要求1所述的LED芯片阵列排布的高精度定位方法，其特征在于，所述柔性膜为双面粘性膜或单面粘性膜。
3.根据权利要求1所述的LED芯片阵列排布的高精度定位方法，其特征在于，所述封装胶为热固化封装胶。
4.根据权利要求1所述的LED芯片阵列排布的高精度定位方法，其特征在于，所述封装胶包括荧光粉。
5.根据权利要求1所述的LED芯片阵列排布的高精度定位方法，其特征在于，所述排片设备为固晶机或分选机。
6.根据权利要求1所述的LED芯片阵列排布的高精度定位方法，其特征在于，对所述封装胶进行固化处理，进一步为在150℃的条件下，对所述封装胶进行固化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710970879.6A CN107731985B (zh) | 2017-10-18 | 2017-10-18 | 一种led芯片阵列排布的高精度定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710970879.6A CN107731985B (zh) | 2017-10-18 | 2017-10-18 | 一种led芯片阵列排布的高精度定位方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731985A CN107731985A (zh) | 2018-02-23 |
| CN107731985B true CN107731985B (zh) | 2019-08-06 |
Family
ID=61211883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710970879.6A Active CN107731985B (zh) | 2017-10-18 | 2017-10-18 | 一种led芯片阵列排布的高精度定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731985B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106014A (zh) * | 2018-10-25 | 2020-05-05 | 江苏罗化新材料有限公司 | 一种快速排片设备和方法 |
| CN109980053A (zh) * | 2019-03-27 | 2019-07-05 | 深圳市思坦科技有限公司 | 一种电极制备方法和发光二极管 |
| CN112098768B (zh) * | 2019-05-30 | 2022-04-29 | 上海新微技术研发中心有限公司 | 硅光芯片的测试方法及设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104300068A (zh) * | 2013-07-19 | 2015-01-21 | 日亚化学工业株式会社 | 发光装置及其制造方法 |
| CN102694091B (zh) * | 2012-06-13 | 2015-06-17 | 佛山市国星光电股份有限公司 | 用于在晶圆级封装中暴露电极的方法及掩膜版 |
| CN104900783A (zh) * | 2015-05-14 | 2015-09-09 | 天津德高化成新材料股份有限公司 | 芯片级封装的倒装led白光芯片的制备方法 |
| CN105449054A (zh) * | 2015-11-11 | 2016-03-30 | 海迪科（南通）光电科技有限公司 | Led芯片的精确定位方法 |
| CN106449945A (zh) * | 2016-12-07 | 2017-02-22 | 湘能华磊光电股份有限公司 | 制作csp芯片的模注方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895785B (zh) * | 2016-04-25 | 2018-06-29 | 湘能华磊光电股份有限公司 | 倒装led芯片集成封装的光源组件结构及其制作方法 |
-
2017
- 2017-10-18 CN CN201710970879.6A patent/CN107731985B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694091B (zh) * | 2012-06-13 | 2015-06-17 | 佛山市国星光电股份有限公司 | 用于在晶圆级封装中暴露电极的方法及掩膜版 |
| CN104300068A (zh) * | 2013-07-19 | 2015-01-21 | 日亚化学工业株式会社 | 发光装置及其制造方法 |
| CN104900783A (zh) * | 2015-05-14 | 2015-09-09 | 天津德高化成新材料股份有限公司 | 芯片级封装的倒装led白光芯片的制备方法 |
| CN105449054A (zh) * | 2015-11-11 | 2016-03-30 | 海迪科（南通）光电科技有限公司 | Led芯片的精确定位方法 |
| CN106449945A (zh) * | 2016-12-07 | 2017-02-22 | 湘能华磊光电股份有限公司 | 制作csp芯片的模注方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731985A (zh) | 2018-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5690466B2 (ja) | 半導体チップパッケージの製造方法 | |
| CN107731985B (zh) | 一种led芯片阵列排布的高精度定位方法 | |
| JP5829025B2 (ja) | ウェハレベルの光学素子の取り付け | |
| US8486733B2 (en) | Package having light-emitting element and fabrication method thereof | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| JP2006190975A (ja) | ウェハレベルパッケージの封止材充填構造、及びその方法 | |
| JP6207151B2 (ja) | ドライ・フィルム・フォトレジストを使用したダイ上部への蛍光体の堆積 | |
| JP2012253223A (ja) | 半導体発光素子の製造方法 | |
| JP2014110333A (ja) | Ｌｅｄ装置及びその製造方法 | |
| TWI568028B (zh) | 藉由模板印刷將磷光質沉積於晶粒頂部之技術 | |
| US20190305233A1 (en) | Method of fabricating rigid island pattern on stretchable layer with low young's modulus and stretchable electronic device platform using the same | |
| US9691813B2 (en) | System for wafer-level phosphor deposition | |
| CN105895540A (zh) | 晶圆背面印胶的封装方法 | |
| TW201349403A (zh) | 晶片封裝體及其形成方法 | |
| CN101677070A (zh) | 利用微影工艺制作发光二极管及其封装胶材的方法 | |
| US8482020B2 (en) | System for wafer-level phosphor deposition | |
| JP2020145243A (ja) | チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 | |
| JP2020107763A (ja) | 半導体素子の実装方法及び半導体装置の製造方法 | |
| US20210090907A1 (en) | Encapsulation Method for Flip Chip | |
| TWI487152B (zh) | 半導體發光裝置之光學透鏡製造方法 | |
| TW201929103A (zh) | 封裝結構及其製造方法 | |
| US20210280527A1 (en) | Semiconductor device | |
| US11258016B2 (en) | Display backplane, method for preparing the same, and display device | |
| CN109904245B (zh) | 小间距红外探测器串音测试用透光微孔结构及其制备方法 | |
| KR20050013936A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |