TWI698892B

TWI698892B - 電容器

Info

Publication number: TWI698892B
Application number: TW107109579A
Authority: TW
Inventors: 荒川建夫; 佐伯洋昌
Original assignee: 日商村田製作所股份有限公司
Priority date: 2017-03-24
Filing date: 2018-03-21
Publication date: 2020-07-11
Also published as: WO2018174132A1; US11114242B2; TW201841178A; US20200013552A1

Abstract

本發明提供一種不易於下部電極與上部電極間產生短路之電容器。本發明之電容器係具有如下構件而成：導電性金屬基材，其具有多孔部；介電層，其位於多孔部上；及上部電極，其位於介電層上；且於導電性金屬基材之表面形成有氧化皮膜。

Description

電容器

本發明係關於一種電容器。

近年來，伴隨著電子機器之高密度安裝化，要求具有更高之靜電電容之電容器。為了獲得高靜電電容，業界正擴大靜電電容形成部之面積，並且使介電層之厚度較薄。此種電容器中，介電層之厚度較薄，故而有於電容器端部產生上部電極與下部電極之短路之虞。尤其於將電容器作為集合基板製造並分割成單個元件之情形時，因用於該分割之切斷而上部電極及下部電極被沿切斷方向拉伸，容易產生如上所述之短路。於專利文獻1，為了防止如上所述之短路，於具有作為下部電極之導電性金屬基材、位於該導電性金屬基材上之介電層、及位於該介電層上之上部電極的電容器中，在端部上於下部電極與上部電極之間設置作為絕緣部之樹脂層。專利文獻1記載有可藉由設置樹脂層而抑制下部電極與上部電極間之短路。 [先前技術文獻] [專利文獻] [專利文獻1]國際公開第2016/181865號

[發明所欲解決之問題] 雖然可如專利文獻1般藉由在下部電極與上部電極之間設置樹脂層而抑制下部電極與上部電極間之短路，但存在如下問題：樹脂層與下部電極、上部電極及介電層之密接性較小，於為了將作為集合基板而製造出之電容器分割成單個元件而進行切斷時，會產生剝離。本發明之目的在於提供不易產生下部電極與上部電極間之短路及層剝離之電容器。 [解決問題之技術手段] 本發明者等人為了解決上述問題而努力進行研究，結果發現藉由將下部電極與上部電極間之絕緣層設為形成於作為下部電極之金屬基材之表面之氧化皮膜，而金屬基材與氧化皮膜成為一體，結果可防止產生絕緣層之剝離，進一步抑制下部電極與上部電極間之短路，從而完成了本發明。 [發明之效果] 根據本發明，藉由在金屬基材之表面形成氧化皮膜，於該氧化皮膜上設置介電層，進而於該介電層上設置上部電極，可抑制下部電極與上部電極間之短路。

以下，一面參照圖式一面對本發明之電容器進行詳細說明。但是，本實施形態之電容器及各構成要素之形狀及配置等並不限定於圖示之例。將本實施形態之電容器1之概略剖視圖示於圖1(a)，且將導電性金屬基材2之概略俯視圖示於圖1(b)。又，將導電性金屬基材2之高空隙率部12之放大概略剖視圖示於圖2(a)，且將高空隙率部12、介電層4及上部電極6之層構造模式性地示於圖2(b)。如圖1(a)、圖1(b)、圖2(a)及圖2(b)所示，本實施形態之電容器1具有大致長方體形狀，概略而言係具有導電性金屬基材2、形成於導電性金屬基材2上之介電層4、及形成於介電層4上之上部電極6而成。導電性金屬基材2於一個主面側具有空隙率相對較高之高空隙率部12、及空隙率相對較低之低空隙率部14。高空隙率部12位於導電性金屬基材2之一主面之中央部，且其周圍配置有低空隙率部14。即，低空隙率部14係以包圍高空隙率部12之方式配置。高空隙率部12具有多孔構造，相當於本發明之多孔部。又，導電性金屬基材2於另一主面側具有支持部10。即，高空隙率部12及低空隙率部14構成導電性金屬基材2之第1面，支持部10構成導電性金屬基材2之第2面。第1面為上述一個主面，第2面為上述另一主面。於圖1(a)中，第1面為導電性金屬基材2之上表面，第2面為導電性金屬基材2之下表面。於電容器1之端部，在導電性金屬基材2之表面形成有氧化皮膜8。電容器1於上部電極6上具備第1外部電極18，且於導電性金屬基材2之支持部10上具備第2外部電極20。於本實施形態之電容器1中，第1外部電極18與上部電極6電性連接，第2外部電極20與導電性金屬基材2電性連接。上部電極6與導電性金屬基材2之高空隙率部12隔著介電層4相向而形成靜電電容形成部，若對上部電極6及導電性金屬基材2通電，則可於介電層4中儲存電荷。構成上述導電性金屬基材2之材料只要為可形成氧化皮膜之金屬，則並無特別限定。作為構成導電性金屬基材2之材料，可列舉閥金屬(valve metal)、例如鋁、鉭、鈦、鈮、鋯、或鎢、或者其合金。較佳為，構成導電性金屬基材2之材料為鋁。上述導電性金屬基材2於一個主面側具有高空隙率部12及低空隙率部14，且於另一主面側具有支持部10。於本說明書中，所謂「空隙率」係指空隙於導電性金屬基材中所占之比率。該空隙率可按如下方式進行測定。再者，上述多孔部之空隙於製作電容器之製程中最終會被介電層及上部電極等所填充，但上述「空隙率」係不考慮如此填充之物質並將被填充之部位亦視為空隙而算出。首先，利用聚焦離子束(FIB：Focused Ion Beam)加工將導電性金屬基材加工成厚度為60 nm以下之薄片。使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)對該薄片試樣之特定區域(3 μm×3 μm)進行拍攝。藉由對所獲得之圖像進行圖像分析而求出導電性金屬基材之存在金屬之面積。繼而，可由下述等式計算空隙率。空隙率＝((測定面積－基材之存在金屬之面積)/測定面積)×100 於本說明書中，所謂「高空隙率部」係指空隙率較導電性金屬基材之支持部及低空隙率部高之部分。上述高空隙率部12具有多孔構造。具有多孔構造之高空隙率部12增大導電性金屬基材之比表面積，進一步增大電容器之靜電電容。就增大比表面積而進一步增大電容器之靜電電容之觀點而言，高空隙率部之空隙率可較佳為20%以上，更佳為30%以上，進而更佳為35%以上。又，就確保機械強度之觀點而言，較佳為90%以下，更佳為80%以下。高空隙率部並無特別限定，較佳為具有30倍以上且10,000倍以下之擴面率，更佳為具有50倍以上且5,000倍以下、例如300倍以上且600倍以下之擴面率。此處，所謂擴面率係指每單位投影面積之表面積。每單位投影面積之表面積可使用BET(Brunauer-Emmett-Teller，布厄特)比表面積測定裝置，由液態氮溫度下之氮之吸附量求出。於本說明書中，所謂「低空隙率部」係指空隙率與高空隙率部相比較低之部分。較佳為，低空隙率部之空隙率較高空隙率部之空隙率低且為支持部之空隙率以上。低空隙率部之空隙率較佳為20%以下，更佳為10%以下。又，低空隙率部之空隙率亦可為0%。即，低空隙率部可具有多孔構造，亦可不具有多孔構造。低空隙率部之空隙率越低，電容器之機械強度越提高。再者，低空隙率部於本發明中並非必需之構成要素，亦可不存在。例如，於圖1(a)中，亦可不存在低空隙率部14而使支持部10於上方露出。於本實施形態中，上述導電性金屬基材2係具有位於一個主面側之高空隙率部及存在於高空隙率部周圍之低空隙率部而成，但本發明並不限定於此。即，高空隙率部及低空隙率部之存在位置、設置數、大小、形狀、兩者之比率等並無特別限定。例如，導電性金屬基材之一個主面可僅包含高空隙率部。又，亦可於導電性金屬基材之兩主面存在高空隙率部。又，藉由調整高空隙率部與低空隙率部之比率，可控制電容器之靜電電容。上述高空隙率部12之厚度並無特別限定，可根據目的而適當選擇，例如為10 μm以上且1000 μm以下，較佳為30 μm以上，且為300 μm以下，較佳為150 μm以下，更佳為80 μm以下，進而較佳為40 μm以下。為了發揮作為支持體之功能，上述導電性金屬基材2之支持部10之空隙率更小者較佳，具體而言，較佳為10%以下，更佳為實質上不存在空隙。上述支持部10之厚度並無特別限定，為了提高電容器之機械強度，較佳為10 μm以上，例如可為100 μm以上或500 μm以上。又，就電容器之低高度化之觀點而言，較佳為1000 μm以下，例如可為500 μm以下，較佳為100 μm以下，更佳為50 μm以下，進而較佳為30 μm以下。上述導電性金屬基材2之厚度並無特別限定，可根據目的而適當選擇，例如為1000 μm以下、500 μm以下、或200 μm以下，較佳為80 μm以下，進而較佳為40 μm以下，且較佳為30 μm以上。上述導電性金屬基材2之製造方法並無特別限定。例如，可藉由利用形成多孔構造之方法、將多孔構造壓碎(填埋)之方法、或將多孔構造部分去除之方法、或者將其等進行組合之方法對適當之金屬材料進行處理而製造導電性金屬基材2。於本實施形態之電容器1中，於低空隙率部14上、即導電性金屬基材2之端部上形成有氧化皮膜8。此處，所謂「端部」係指自導電性金屬基材之主面之緣連續之區域。上述端部較佳可為對向之一對邊間之距離之1%以上且30%以下、更佳為5%以上且20%以下、進而較佳為5%以上且15%以下之區域。端部較佳可為與主面之邊緣相距3 μm以上，更佳為5 μm以上，進而較佳為10 μm以上。構成上述氧化皮膜8之材料為構成上述導電性金屬基材2之材料之氧化物。構成上述氧化皮膜8之材料可列舉：AlO_x (例如Al₂ O₃ )、TaO_x 、TiO_x 、NbO_x 、ZrO_x 、WO_x 、AlTiO_x 、TiZrO_x 、TiZrWO_x 等。較佳為，構成氧化皮膜8之材料為AlO_x (例如Al₂ O₃ )。再者，上述式僅表現材料之構成，並不限定組成。即，對O標註之x可為大於0之任意值。上述氧化皮膜8之厚度並無特別限定，就更確實地防止下部電極及上部電極間之短路、進而防止端面放電之觀點而言，可較佳為8 μm以上，更佳為10 μm以上，進而較佳為15 μm以上。又，就電容器之低高度化之觀點而言，較佳為100 μm以下，例如可為50 μm以下，較佳為30 μm以下，更佳為20 μm以下。再者，氧化皮膜之厚度係指氧化皮膜之最小厚度。再者，形成上述氧化皮膜8之部位只要為導電性金屬基材2上，則並無特別限定。較佳為，氧化皮膜至少形成於導電性金屬基材之端部。藉由在導電性金屬基材之端部形成氧化皮膜，可抑制端面上之短路或端面放電所致之短路。又，較佳為，氧化皮膜亦形成於槽部之壁面。藉由在槽部之壁面形成氧化皮膜，電容器之機械強度提昇。更佳為，氧化皮膜形成於導電性金屬基材之端部及槽部之壁面。上述氧化皮膜8較佳為陽極氧化皮膜。藉由將氧化皮膜設為陽極氧化皮膜，可製成緻密且均勻之膜。例如，本發明之電容器之氧化皮膜中，最大膜厚與最小膜厚之差可較佳為5 μm以內，更佳為3 μm以內，進而較佳為1 μm以內。由於上述氧化皮膜係藉由導電性金屬基材之表面之氧化而形成，故而氧化皮膜與導電性金屬基材實質上成為一體，不易產生剝離。又，導電性金屬基材之氧化處理可利用批次處理來進行，故而氧化皮膜之形成於產能較高之方面較為有利。於本實施形態之電容器1中，於高空隙率部12及氧化皮膜8上形成有介電層4。上述介電層4較佳為由與導電性金屬基材不同之起源之物質所形成。即，介電層4較佳為形成於導電性金屬基材表面之氧化皮膜以外之層。形成上述介電層4之材料只要具有絕緣性，則並無特別限定，較佳可列舉：AlO_x (例如Al₂ O₃ )、SiO_x (例如SiO₂ )、AlTiO_x 、SiTiO_x 、HfO_x 、TaO_x 、ZrO_x 、HfSiO_x 、ZrSiO_x 、TiZrO_x 、TiZrWO_x 、TiO_x 、SrTiO_x 、PbTiO_x 、BaTiO_x 、BaSrTiO_x 、BaCaTiO_x 、SiAlO_x 等金屬氧化物；AlN_x 、SiN_x 、AlScN_x 等金屬氮化物；或AlO_x N_y 、SiO_x N_y 、HfSiO_x N_y 、SiC_x O_y Nz等金屬氮氧化物，較佳為AlO_x 、SiO_x 、SiO_x N_y 、HfSiO_x 。再者，上述式僅表現材料之構成，並不限定組成。即，對O及N標註之x、y及z可為大於0之任意值，且包含金屬元素之各元素之存在比率任意。上述介電層4之厚度並無特別限定，例如較佳為5 nm以上且100 nm以下，更佳為10 nm以上且50 nm以下。藉由將介電層之厚度設為5 nm以上，可提高絕緣性，能夠減小漏電流。又，藉由將介電層之厚度設為100 nm以下，能夠獲得更大之靜電電容。上述介電層4較佳為藉由氣相法、例如真空蒸鍍法、化學蒸鍍(CVD：Chemical Vapor Deposition)法、濺鍍法、原子層沈積(ALD：Atomic Layer Deposition)法、脈衝雷射沈積法(PLD：Pulsed Laser Deposition)等形成。由於甚至可於多孔構件之細孔之細部形成更均勻且緻密之膜，故而較佳為ALD法。於本實施形態之電容器1中，於上述介電層4上形成有上部電極6。構成上述上部電極6之材料只要具有導電性，則並無特別限定，可列舉：Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta及其等之合金、例如CuNi、AuNi、AuSn、以及TiN、TiAlN、TiON、TiAlON、TaN等金屬氧化物、金屬氮氧化物、導電性高分子(例如，PEDOT(聚(3,4-乙二氧基噻吩))、聚吡咯、聚苯胺)等，較佳為TiN、TiON。上述上部電極6之厚度並無特別限定，例如較佳為3 nm以上，更佳為10 nm以上。藉由將上部電極之厚度設為3 nm以上，可減小上部電極自身之電阻。上述上部電極6亦可藉由ALD法形成。藉由使用ALD法，可進一步增大電容器之靜電電容。亦可利用作為其他方法之化學蒸鍍(CVD：Chemical Vapor Deposition)法、鍍覆、偏壓濺鍍、Sol-Gel(溶膠-凝膠)法、導電性高分子填充等方法形成上部電極，該等方法可被覆介電層，將多孔金屬基材之細孔實質性地填埋。較佳為，亦可利用ALD法於介電層上形成導電性膜，並於該導電性膜上藉由其他方法利用導電性物質、較佳為電阻更小之物質填充細孔而形成上部電極。藉由設為此種構成，可有效率地獲得更高之靜電電容密度及較低之等效串聯電阻(ESR：Equivalent Series Resistance)。再者，於形成上部電極後，上部電極不具有作為電容器電極之充分之導電性之情形時，亦可利用濺鍍法、蒸鍍、鍍覆等方法於上部電極之表面追加形成包含Al、Cu、Ni等之引出電極層。於本實施形態中，於上述上部電極6上形成有第1外部電極18。於本實施形態中，於上述導電性金屬基材2之支持部10側之主面上形成有第2外部電極20。構成上述第1及第2外部電極18、20之材料並無特別限定，例如可列舉：Au、Pb、Ag、Sn、Ni、Cu、Pd等金屬及合金、以及導電性高分子等。考慮到密接性、焊接性、焊料腐蝕性、導電性、打線接合性、耐雷射性等，於構成導電性金屬基材2之材料為鋁之情形時，構成第1及第2外部電極18、20之材料較佳為Cu、Ti/Al、Ni/Au、Ti/Cu、Cu/Ni/Au、Ni/Sn、Cu/Ni/Sn(此處，例如Ti/Al係表示於形成Ti皮膜後形成Al皮膜)。上述外部電極18、20之形成方法並無特別限定，例如可使用CVD法、電解鍍覆、無電解鍍覆、蒸鍍、濺鍍法、導電膏之燒接等，較佳為電解鍍覆、無電解鍍覆、蒸鍍、濺鍍法等。再者，上述第1外部電極18及第2外部電極20係設置於電容器之上表面及下表面之整面，但並不限定於此，可僅於各面之一部分以任意之形狀及大小進行設置。又，上述第1外部電極18及第2外部電極20並非必需之要素，亦可不存在。於該情形時，上部電極6亦作為第1外部電極而發揮功能，支持部10亦作為第2外部電極而發揮功能。即，上部電極6與支持部10亦可作為一對電極而發揮功能。於該情形時，亦可為上部電極6作為陽極而發揮功能，支持部10作為陰極而發揮功能。或者亦可為，上部電極6作為陰極而發揮功能，支持部10作為陽極而發揮功能。於本實施形態中，電容器1為大致長方體形狀，但本發明並不限定於此。本發明之電容器可設為任意形狀，例如，平面形狀可為圓形、橢圓形、或圓角之四邊形等。以上，對本實施形態之電容器1進行了說明，但本發明之電容器能夠進行各種改變。例如，於另一態樣中，本發明之電容器亦可不具有低空隙率部。如圖10所示，於電容器1中，亦可不存在低空隙率部14，支持部10於導電性金屬基材之上表面露出。於該情形時，氧化皮膜8形成於支持部10之表面，且於氧化皮膜8之上依序設置有介電層4、上部電極6及外部電極18。於另一態樣中，本發明之電容器亦可於氧化皮膜與介電層之間(圖11)、或介電層與上部電極之間具有另一絕緣層。形成上述絕緣層之材料只要具有絕緣性，則並無特別限定，較佳為具有耐熱性之樹脂。作為形成絕緣層之絕緣性材料，較佳為各種玻璃材料、陶瓷材料、聚醯亞胺樹脂、氟樹脂。絕緣層之厚度並無特別限定，可較佳為1 μm以上，例如3 μm以上或5 μm以上，較佳為100 μm以下，例如50 μm以下，較佳為20 μm以下，更佳為10 μm以下。再者，絕緣層之厚度係指電容器端部之厚度。又，亦可於層間具有用以提高層間之密接性之層、或用以防止層間之成分擴散之緩衝層等。又，亦可於電容器之側面等具有保護層。進而，關於上述實施形態之電容器1，直至電容器之邊緣仍存在上部電極及外部電極，但本發明並不限定於此。於一態樣中，上部電極(較佳為上部電極及第1外部電極)係與電容器之邊緣相隔地進行設置。藉由以此方式進行設置，可防止端面放電。即，上部電極亦可不形成為覆蓋整個多孔部，上部電極亦可形成為僅覆蓋高空隙率部。以下，參照圖式對上述實施形態之電容器1之製造製程進行具體說明。再者，於圖3～9中，(a)模式性地表示電容器素體之集合基板之立體圖，(b)模式性地表示集合基板之沿x-x線之剖視圖。首先，如圖3所示，準備導電性金屬基板22。導電性金屬基板22於一個主面側具有多孔金屬層24，且於另一主面側具有支持層26。即，導電性金屬基板22之一個主面由多孔金屬層24構成，導電性金屬基板22之另一主面由支持層26構成。多孔金屬層24之空隙率較支持層26之空隙率大。其次，如圖4所示，於導電性金屬基板22之存在多孔金屬層24一側之主面上形成阻劑27。阻劑較佳可為感光阻劑(例如酚系阻劑)。其次，如圖5所示，將多孔金屬層24之一部分區域之孔壓碎，同時將該區域之阻劑去除而形成槽部28，從而將多孔金屬層分斷。分斷後之多孔金屬層對應於高空隙率部12。槽部係形成於高空隙率部12之間，且槽部之底面係由藉由將多孔金屬層24壓碎而形成之低空隙率部14構成。槽部28可藉由上述作為將孔壓碎之方法而記載之方法、較佳為藉由利用雷射等使金屬熔融而將孔壓碎之方法而形成。再者，於另一態樣中，於將多孔金屬層24之一部分去除而形成槽部之情形時，可使用利用切片機、雷射等進行去除之方法。其次，如圖6所示，將導電性金屬基材之露出部分氧化而形成氧化皮膜32。氧化皮膜32較佳為藉由陽極氧化而形成。其次，如圖7所示，於以上所獲得之基板整體上形成介電層30。介電層30可藉由上述介電層之形成方法、較佳為氣相法、例如ALD法而形成。其次，如圖8所示，於以上所獲得之基板整體上形成上部電極34。上部電極34可藉由上述上部電極之形成方法、較佳為氣相法、例如ALD法而形成。其次，如圖9所示，於以上所獲得之基板整體形成外部電極36。外部電極36可藉由上述外部電極之形成方法、例如利用濺鍍法、蒸鍍、電解鍍覆、無電解鍍覆等而形成。藉由將以上所獲得之基板沿圖9所示之y-y線切斷，可獲得本發明之電容器。切斷方法並無特別限定，例如可藉由利用雷射之切斷、利用模具之模切加工、利用切片機、超硬刀、切條機、尖刀之切割等之單獨一種及組合而予以切斷。再者，藉由該切斷而將外部電極36分斷，從而形成第1外部電極及第2外部電極。再者，本發明之電容器中，外部電極為任意之要素，故而於不存在外部電極之情形時，本發明之電容器之製造方法當然不包含外部電極之形成步驟。以上，關於上述實施形態之電容器1，對本發明之電容器及其製造方法進行了說明，但本發明並不限定於此，而能夠進行各種改變。 [實施例] 實施例1 作為導電性金屬基板，準備厚度53 μm且形成有細孔(細孔直徑100 nm)之鋁腐蝕箔，該細孔僅於該鋁腐蝕箔之單側之面形成至深度28 μm處(對應於圖3)。其次，於上述導電性金屬基板之多孔面塗佈酚系感光阻劑並曝光而使之硬化(對應於圖4)。其次，利用微微秒脈衝光纖雷射裝置呈柵格狀地形成成為低空隙率部之槽，使槽部分之導電性金屬基材露出(對應於圖5)。其次，使用20%硫酸水溶液，於12 V下進行30分鐘之陽極氧化處理而於上述導電性金屬基材之露出部分形成氧化皮膜(對應於圖6)。氧化皮膜之封孔處理係於沸水中進行10分鐘。其次，藉由原子層沈積法形成30 nm之AlOx膜，從而形成介電層(對應於圖7)。進而，藉由原子層沈積法進行50 nm之釕之成膜，從而形成上部電極(對應於圖8)。進而，藉由濺鍍進行100 nm之Ti之成膜、500 nm之Cu之成膜，最後藉由鍍覆進行8 μm之Cu之成膜，從而形成外部電極(對應於圖9)。所獲得之基板成為存在複數個電容器之集合基板，藉由使用微微秒脈衝光纖雷射裝置於槽部之中心部(對應於圖9之y-y線)對其進行切割而獲得如圖1所示之實施例1之電容器。比較例1 不藉由陽極氧化形成氧化皮膜，而使用空氣式分注器裝置將聚醯亞胺樹脂塗佈於槽部，除此以外，以與實施例1相同之方式獲得比較例1之電容器。評價・剖面觀察藉由嵌入式樹脂研磨對實施例1及比較例1中所獲得之電容器進行剖面觀察，使用光學顯微鏡以1000倍之倍率確認有無導電性金屬基材與絕緣層(陽極氧化皮膜或聚醯亞胺層)之剝離、及最小膜厚。將結果示於下述表1。・強度試驗自電容器之上部電極側之主面朝向下部電極側之主面負擔1 N/m² 之壓力後，計測電流電壓曲線，將於40 V以下之低電壓下流通50 mA以上之電流之試樣計數為短路之試樣，以短路數計算數量。將結果示於下述表1。 [表1]

由上述結果可確認，本發明之電容器不易產生絕緣層之剝離，層間之密接性較高。又，可確認本發明之電容器中絕緣層之最小膜厚與最大膜厚之差較小，可形成均勻之層。進而，可確認本發明之電容器不易產生短路。 [產業上之可利用性] 本發明之電容器非常穩定且可靠性較高，故而適宜用於各種電子機器。

1‧‧‧電容器 2‧‧‧導電性金屬基材 4‧‧‧介電層 6‧‧‧上部電極 8‧‧‧氧化皮膜 10‧‧‧支持部 12‧‧‧高空隙率部 14‧‧‧低空隙率部 18‧‧‧第1外部電極 20‧‧‧第2外部電極 21‧‧‧絕緣層 22‧‧‧導電性金屬基板 24‧‧‧多孔金屬層 26‧‧‧支持層 27‧‧‧阻劑 28‧‧‧槽部 30‧‧‧介電層 32‧‧‧氧化皮膜 34‧‧‧上部電極 36‧‧‧外部電極

圖1(a)係本發明之一實施形態之電容器1之概略剖視圖，圖1(b)係電容器1之導電性金屬基板之概略俯視圖。圖2(a)係圖1之電容器之高空隙率部之放大圖，圖2(b)係模式性地表示高空隙率部中之層構造之圖。圖3係對圖1所示之電容器1之製造方法進行說明之圖。圖3(a)係集合基板之概略立體圖，圖3(b)係沿x-x線之概略剖視圖。圖4係對繼圖3之後之步驟進行說明之圖。圖4(a)係集合基板之概略立體圖，圖4(b)係沿x-x線之概略剖視圖。圖5係對繼圖4之後之步驟進行說明之圖。圖5(a)係集合基板之概略立體圖，圖5(b)係沿x-x線之概略剖視圖。圖6係對繼圖5之後之步驟進行說明之圖。圖6(a)係集合基板之概略立體圖，圖6(b)係沿x-x線之概略剖視圖。圖7係對繼圖6之後之步驟進行說明之圖。圖7(a)係集合基板之概略立體圖，圖7(b)係沿x-x線之概略剖視圖。圖8係對繼圖7之後之步驟進行說明之圖。圖8(a)係集合基板之概略立體圖，圖8(b)係沿x-x線之概略剖視圖。圖9係對繼圖8之後之步驟進行說明之圖。圖9(a)係集合基板之概略立體圖，圖9(b)係沿x-x線之概略剖視圖。圖10係本發明之另一實施形態之電容器之概略剖視圖。圖11係本發明之另一實施形態之電容器之概略剖視圖。

2‧‧‧導電性金屬基材

4‧‧‧介電層

6‧‧‧上部電極

8‧‧‧氧化皮膜

10‧‧‧支持部

12‧‧‧高空隙率部

14‧‧‧低空隙率部

18‧‧‧第1外部電極

20‧‧‧第2外部電極

Claims

一種電容器，其係具有如下構件而成者：導電性金屬基材，其具有多孔部；介電層，其位於多孔部上；及上部電極，其位於介電層上；且於導電性金屬基材之端部形成有氧化皮膜，上述端部為上述導電性金屬基材之對向之一對之邊間距離之1%以上且30%以下之區域。
如請求項1之電容器，其中上述氧化皮膜係藉由對上述導電性金屬基材進行陽極氧化而形成。
如請求項1或2之電容器，其中上述介電層包含由與上述導電性金屬基材不同之起源之物質所形成之介電層。
如請求項1或2之電容器，其中上述氧化皮膜之厚度為8μm以上。
如請求項1或2之電容器，其係進而具有位於上述氧化皮膜上之絕緣層而成。
如請求項1或2之電容器，其中構成上述導電性金屬基材之材料為鋁、鉭、鈦、鈮、鋯、或鎢、或者其等之合金。