TWI625748B - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
TWI625748B
TWI625748B TW105125050A TW105125050A TWI625748B TW I625748 B TWI625748 B TW I625748B TW 105125050 A TW105125050 A TW 105125050A TW 105125050 A TW105125050 A TW 105125050A TW I625748 B TWI625748 B TW I625748B
Authority
TW
Taiwan
Prior art keywords
region
capacitor
specific surface
surface area
high specific
Prior art date
Application number
TW105125050A
Other languages
English (en)
Other versions
TW201717232A (zh
Inventor
井上德之
服部和生
佐伯洋昌
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201717232A publication Critical patent/TW201717232A/zh
Application granted granted Critical
Publication of TWI625748B publication Critical patent/TWI625748B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/008Terminals
    • H01G9/012Terminals specially adapted for solid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/042Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/0425Electrodes or formation of dielectric layers thereon characterised by the material specially adapted for cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/04Electrodes or formation of dielectric layers thereon
    • H01G9/048Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052Sintered electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/07Dielectric layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15Solid electrolytic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明之元件本體2包含:金屬製之高比表面積基體,其形成有微小之細孔、具有大比表面積;介電層,其形成於包含細孔之內表面之上述高比表面積基體之表面特定區域;及導電部5,其形成於介電層上。第1端子電極1a與高比表面積基體電性連接。第2端子電極1b與導電部5電性連接。元件本體2係根據高比表面積基體之空隙率而包含有助於獲取靜電電容之第1區域3、及空隙率較該第1區域小之第2區域4a、4b。第2區域4a、4b係高比表面積基體之空隙率形成為25%以下。藉此,實現不會有損絕緣性並且機械強度良好、具有高可靠性且可實現小型‧大電容化的新穎類型的電容器。

Description

電容器
本發明係關於一種電容器。
現今,於個人電腦或攜帶型資訊終端等電子設備搭載有較多之各種電容器。此種電容器中之固體電解電容器由於將經陽極氧化之氧化皮膜設為介電層,故而可使介電層薄層化,而廣泛用作可實現小型‧大電容化之電容器。
例如,於專利文獻1中提出有一種固體電解電容器,該固體電解電容器包括:陽極,其包含閥作用金屬或其合金;介電層,其設置於上述陽極之表面上;陰極,其設置於上述介電層之表面上;及包裝體樹脂,其覆蓋上述陽極、上述介電層、以及上述陰極;且上述包裝體樹脂之玻璃轉移溫度為最大玻璃轉移溫度之0.50~0.90倍之範圍之溫度。
於該專利文獻1中,利用以Nb等閥金屬為主體之多孔質燒結體形成陽極,對該多孔質燒結體實施陽極氧化而形成包含氧化皮膜之介電層,進而,於介電層上配置由聚吡咯等導電性高分子形成之電解質層,利用該電解質層形成陰極。而且,於專利文獻1中,欲藉由將包裝體樹脂之玻璃轉移溫度設為上述範圍,而獲得洩漏電流較小且高溫保存時之靜電電容之降低得以抑制的固體電解電容器。
先前技術文獻 專利文獻
專利文獻1:日本專利特開2009-54906號公報(請求項1、段落[0020]、[0029]~[0038])
然而,於如專利文獻1般之固體電解電容器,陽極由以閥金屬為主成分之多孔質燒結體形成,因此,空隙率較大而可獲得大電容之靜電電容,但是機械強度較差,有容易於製造步驟中產生不良品而導致良率降低之虞。又,如亦於專利文獻1中記載般,為了確保基板安裝時之機械強度,而必須利用樹脂包裝電容器,有導致成本較高之虞。
本發明係鑒於如上所述之情況而完成者,其目的在於提供一種不會有損絕緣性且機械強度良好、具有高可靠性並且可實現小型‧大電容化的新穎類型的電容器。
本發明者等人使用形成有微小之細孔、具有大比表面積的金屬製之高比表面基體,於高比表面積基體上形成介電層及導電部而製作電容器構造體,並進行了銳意研究,結果發現可獲得小型‧大電容之電容器。
然而,該電容器亦於高比表面積基體形成有多個微小之細孔,因此,與固體電解電容器情況相同,難以獲得充分之機械強度。
因此,本發明者等人進一步開展了銳意研究,結果獲得如下知識見解,即,使構成元件本體之高比表面積基體之空隙率不同,並於元件本體中設置空隙率較低之區域、具體而言空隙率為25%以下之區域,藉此,機械強度明顯提昇,亦能夠於製造過程中抑制不良品之產生率,藉此,製品良率提昇而可獲得高可靠性。
本發明係基於如上所述之知識見解而完成者,本發明之電容器之特徵在於其係於元件本體之表面形成有彼此電性絕緣之至少2個端 子電極者,上述元件本體包含:高比表面積基體,其形成有微小之細孔、具有大比表面積且包含導電材料;介電層,其形成於包含上述細孔之內表面之上述高比表面積基體之表面特定區域;及導電部,其形成於上述介電層上;且上述2個端子電極中,一端子電極與上述高比表面積基體電性連接,並且另一端子電極與上述導電部電性連接,且上述元件本體係根據上述高比表面積基體之空隙率而具有包含主要有助於獲取靜電電容之第1區域、及空隙率較該第1區域小之第2區域的複數個區域,上述第2區域係上述高比表面積基體之空隙率形成為25%以下。
本發明只要於元件本體中存在空隙率為25%以下之第2區域即可,關於此種第2區域之形成部位,可根據用途或所要求之性能、品質等採取各種形態。
即,本發明之電容器較佳為上述第2區域連接於上述第1區域之兩端部。
又,本發明之電容器亦較佳為上述第2區域與上述元件本體之端面平行地設置於上述第1區域中。
又,本發明之電容器亦較佳為,上述第2區域包含:第1及第2部位,其等連接於上述第1區域之兩端部;及第3部位,其設置於上述第1區域中;且上述第1部位與上述第2部位經由上述第3部位而連結。
進而,本發明之電容器亦較佳為,上述第2區域包含:第1及第2部位,其等連接於上述第1區域之兩端部;及第3部位,其以沿著上述第1區域之至少一主面之方式形成;且上述第1部位與上述第2部位經由上述第3部位而連結。
又,本發明之電容器亦較佳為上述第1區域由上述第2區域圍繞。
而且,本發明之電容器較佳為上述介電層設置於上述導電部與 上述高比表面積基體之間,且上述高比表面積基體與上述另一端子電極電性絕緣。
藉此,可獲得低電阻且絕緣性良好、具有良好之可靠性的新穎類型的電容器。
又,本發明之電容器較佳為,上述介電層係以原子層為單位堆積而成。
藉此,可獲得緻密之介電層,可抑制如固體電解電容器中之陽極氧化般產生缺陷而導致絕緣性降低,可獲得絕緣性良好之電容器。
又,本發明之電容器較佳為上述導電部填充至上述細孔之內部而成。
進而,本發明之電容器亦較佳為,上述導電部以於上述細孔之內部沿著上述介電層之方式形成。
於導電部以填充之方式形成於細孔之內部之情形、以於上述細孔之內部沿著介電層之方式形成之情形之任一情形時,均利用多個細孔獲取靜電電容,因此,可獲得小型‧大電容之先前不存在的新穎類型的電容器。
又,本發明之電容器較佳為上述導電材料為金屬材料。
又,本發明之電容器較佳為上述導電部由金屬材料及導電性化合物中之任一種形成,且較佳為上述導電性化合物包含金屬氮化物及金屬氮氧化物。
於利用低電阻之金屬材料形成導電部之情形時,可進一步減小等效串聯電阻(以下稱為「ESR」),又,於利用金屬氮化物或金屬氮氧化物等導電性化合物形成導電部之情形時,可形成具有良好之均勻性之導電部直至細孔內部為止。
又,本發明之電容器較佳為,上述元件本體中至少側面部由包含絕緣性材料之保護層被覆。
藉此,亦能夠於實際使用時確保機械強度。
又,本發明之電容器亦較佳為,上述元件本體中至少側面部由包含絕緣性材料之保護層被覆,且於上述保護層與上述導電部之間設置有金屬皮膜。
藉由如此般視需要設置金屬皮膜,可實現更進一步之低電阻化,且可實現ESR之更進一步之減小化。
根據本發明之電容器,元件本體包含:高比表面積基體,其形成有微小之細孔、具有大比表面積且包含導電材料;介電層,其形成於包含上述細孔之內表面之上述高比表面積基體之表面特定區域;及導電部,其與上述介電層相接地形成;且上述2個端子電極中,一端子電極與上述高比表面積基體電性連接,且另一端子電極與上述導電部電性連接,且上述元件本體係根據上述高比表面積基體之空隙率而具有包含主要有助於獲取靜電電容之第1區域、及空隙率較該第1區域小之第2區域的複數個區域,上述第2區域係上述高比表面積基體之空隙率形成為25%以下,因此,可獲得一種小型且大電容之電容器,該電容器不會有損絕緣性等,且可抑制於製造過程中產生變形等,機械強度良好而製品良率提昇,從而具有高可靠性。
1a‧‧‧第1端子電極(一端子電極)
1b‧‧‧第2端子電極(另一端子電極)
2‧‧‧元件本體
3‧‧‧第1區域
4‧‧‧第2區域
4a‧‧‧第2區域
4b‧‧‧第2區域
5‧‧‧導電部
6a‧‧‧保護層
6b‧‧‧保護層
7‧‧‧高比表面積基體
7a‧‧‧細孔
8‧‧‧介電層
9‧‧‧集合基體
9a‧‧‧細孔
10‧‧‧第1區域部位(第1區域)
11‧‧‧第2區域部位(第2區域)
12‧‧‧遮罩部
14‧‧‧絕緣性材料
15‧‧‧第1區域
16‧‧‧導電部
16a‧‧‧主導體部
16b‧‧‧副導體部
17‧‧‧空腔部
18a‧‧‧第1端子電極(一端子電極)
18b‧‧‧第1端子電極(一端子電極)
18c‧‧‧第2端子電極(另一端子電極)
18d‧‧‧第2端子電極(另一端子電極)
19a‧‧‧保護層
19b‧‧‧保護層
19c‧‧‧保護層
19d‧‧‧保護層
20a‧‧‧第1端子電極(一端子電極)
20b‧‧‧第2端子電極(另一端子電極)
21a‧‧‧保護層
21b‧‧‧保護層
22a‧‧‧保護層
22b‧‧‧保護層
23a‧‧‧保護膜
23b‧‧‧保護層
31‧‧‧元件本體
32‧‧‧第2區域
32a‧‧‧第1部位
32b‧‧‧第2部位
32c‧‧‧第3部位
34‧‧‧第2區域
34a‧‧‧第1部位
34b‧‧‧第2部位
34c‧‧‧第3部位
36‧‧‧第2區域
36a‧‧‧第1部位
36b‧‧‧第2部位
36c‧‧‧第3部位
D‧‧‧虛線
E‧‧‧虛線
圖1係模式性地表示本發明之電容器之一實施形態之剖視圖。
圖2係圖1之X-X箭視剖視圖。
圖3係將圖1之A部放大所得之詳細剖視圖。
圖4係將圖1之B部放大所得之詳細剖視圖。
圖5係將圖1之C部放大所得之詳細剖視圖。
圖6(a)~(c)係模式性地表示本發明之電容器之製造方法之製造步驟圖(1/6)。
圖7(d1)、(d2)係模式性地表示本發明之電容器之製造方法之製造步驟圖(2/6)。
圖8(e)係模式性地表示本發明之電容器之製造方法之製造步驟圖(3/6)。
圖9(f1)、(f2)係模式性地表示本發明之電容器之製造方法之製造步驟圖(4/6)。
圖10(g)、(h)係模式性地表示本發明之電容器之製造方法之製造步驟圖(5/6)。
圖11(i)~(k)係模式性地表示本發明之電容器之製造方法之製造步驟圖(6/6)。
圖12係模式性地表示本發明之電容器之第2實施形態之剖視圖。
圖13係模式性地表示本發明之電容器之第3實施形態之剖視圖。
圖14係模式性地表示本發明之電容器之第4實施形態之剖視圖。
圖15係模式性地表示本發明之電容器之第5實施形態之剖視圖。
圖16係將本發明之電容器之第6實施形態之主要部分放大剖視圖。
圖17係模式性地表示本發明之電容器之第7實施形態之剖視圖。
圖18係模式性地表示本發明之電容器之第8實施形態之剖視圖。
圖19係模式性地表示本發明之電容器之第9實施形態之剖視圖。
圖20係模式性地表示本發明之電容器之第10實施形態之剖視圖。
其次,對本發明之實施形態詳細進行說明。
圖1係模式性地表示本發明之電容器之一實施形態(第1實施形態)之剖視圖,圖2係圖1之X-X箭視剖視圖。
該電容器係於元件本體2之兩端部形成有彼此電性絕緣之2個端 子電極(第1端子電極1a及第2端子電極1b)。
元件本體2劃分為主要有助於獲取靜電電容之第1區域3、及形成於該第1區域3之兩端部之第2區域4a、4b。即,第2區域4a、4b連接於第1區域3之兩端部。而且,於第1區域3及第2區域4b上形成有導電部5,進而,於元件本體1之兩主面形成有包含絕緣性材料之保護層6a、6b。
圖3係表示圖1之A部細節之放大剖視圖。
即,第1區域3包含:高比表面積基體7,其形成有微小之細孔7a而具有大比表面積且包含導電材料;介電層8,其形成於高比表面積基體7之表面;及上述導電部5。
介電層8係形成於包含細孔7a之內表面之表面特定區域,且以原子層為單位堆積而成。藉此,介電層8緻密地成膜,因此,與如固體電解電容器般利用陽極氧化形成介電層之情形不同,缺陷較少而絕緣性變得良好。又,未賦予極性,因此,可獲得使用方便性良好之電容器。
上述導電部5係以將上述細孔7a封閉之方式形成於上述介電層8上,細孔7a由形成導電部5之材料填充。而且,以沿著高比表面積基體7之上下兩主面之方式形成。
圖4係表示圖1之B部細節之放大剖視圖。
第2區域4a係於高比表面積基體7之除端面以外之表面形成介電層8,且端面為高比表面積基體7露出表面,且第1端子電極1a與高比表面積基體7電性連接。
再者,於該圖4中,於第2區域4a,如上所述,介電層8形成於高比表面積基體7之除端面以外之表面、即側面整個區域,但亦可不必形成於第2區域4a之側面整個區域,高比表面積基體7亦可為側面之一部分未由介電層8被覆。
圖5係表示圖1之C部細節之放大剖視圖。
第2區域4b係於高比表面積基體7之表面形成有介電層8,並且於上述介電層8之表面形成有導電部5。而且,導電部5與第2端子電極1b電性連接,且第2端子電極1b與高比表面積基體7介隔以介電層8而電性絕緣。
如此般,元件本體2一體地形成有第1區域3與第2區域4a、4b,並且將上述高比表面積基體7設為基材,且包含介電層8及導電部5。而且,第1區域3為主要有助於獲取靜電電容之區域,因此,於第1區域3,高比表面積基體7係以空隙率較大之方式形成。即,第1區域3中之高比表面積基體7之空隙率並無特別限定,但由於第1區域3如上所述為主要有助於獲取靜電電容之區域,故而亦考慮機械強度,空隙率較佳為形成為30~80%,更佳為形成為35~65%。
另一方面,第2區域4a、4b為有助於確保機械強度之區域,因此,於第2區域4a、4b,高比表面積基體7係以空隙率較第1區域3小之方式形成。即,第2區域4a、4b由於為有助於確保機械強度之區域,故而高比表面積基體7之空隙率形成為25%以下,較佳為10%以下,亦可為不存在空隙之0%。
再者,上述高比表面積基體7之製作方法並無特別限定,例如,可如下述般利用蝕刻法、燒結法、脫合金化法等製造,可將利用該等製法所製作之金屬蝕刻箔、燒結體、多孔金屬體等用作高比表面積基體7。
又,第2區域4a、4b可如下述般藉由對高比表面積基體7實施衝壓加工或雷射照射等使細孔7a潰滅而形成。高比表面積基體7中之第1區域3與第2區域4a、4b之區域比率係根據應獲取之靜電電容而設定。例如,於獲得大電容之電容器之情形時,第1區域3之區域比率較大,另一方面,於靜電電容較小但欲確保機械強度之情形時,第2區域4a、 4b之區域比率較大。
高比表面積基體7之厚度並無特別限定,但就確保機械強度並且謀求所期望之小型化之觀點而言,較佳為10~1000μm,更佳為30~300μm。
再者,於本實施形態中,藉由使機械強度提昇,可使元件本體2之長度L相對於高度H之比為3以上、較佳為4以上,從而可獲得低背而小型且大電容之電容器。
作為此種高比表面積基體7之素材,只要具有導電性則無特別限定,例如,可使用Al、Ta、Ni、Cu、Ti、Nb、Fe等金屬材料或不鏽鋼、杜拉鋁等合金材料。
但是,就更有效地減小ESR之觀點而言,高比表面積基體7較佳為利用良導電性材料、尤其是比電阻為10μΩ‧cm以下之金屬材料形成,如Si般之半導體材料不佳。
又,作為形成上述介電層8之材料,只要為具有絕緣性之材料則無特別限定,例如,可使用Al2O3等AlOx、SiO2等SiOx、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金屬氧化物、AlNx、SiNx、AlScNx等金屬氮化物、或AlOxNy、SiOxNy、HfSiOxNy、SiCxOyNz等金屬氮氧化物。又,就進行緻密之膜形成之觀點而言,介電層8無須具有結晶性,較佳為使用非晶質膜。
介電層8之厚度亦無特別限定,但就提高絕緣性而抑制洩漏電流且確保較大之靜電電容的觀點而言,較佳為3~100nm,更佳為10~50nm。
介電層8之膜厚之不均一並無特別限定,但就獲取穩定之所期望之靜電電容之觀點而言,較佳為膜厚具有均勻性。於本實施形態中,藉由使用下述之原子層堆積法,而膜厚之不均一可抑制為以平均膜厚 為基準以絕對值換算為10%以下。
又,關於形成導電部5之材料,亦只要具有導電性則無特別限定,可使用Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta、及該等之合金類(例如CuNi、AuNi、AuSn)、進而TiN、TiAlN、TaN等金屬氮化物、TiON、TiAlON等金屬氮氧化物、PEDOT/PSS(聚(3,4-乙二氧基噻吩)/聚苯乙烯磺酸)、聚苯胺、聚吡咯等導電性高分子等,但若考慮於細孔7a之填充性或成膜性,則較佳為金屬氮化物或金屬氮氧化物。再者,於使用此種金屬氮化物或金屬氮氧化物、或者導電性高分子之情形時,為了使電阻進一步低電阻化,較佳為利用鍍敷法等於導電部5之表面形成Cu皮膜、Ni皮膜等金屬皮膜。
導電部5之厚度亦無特別限定,但為了獲得電阻更低之導電部5,較佳為3nm以上,更佳為10nm以上。
關於保護層6a、6b之形成材料,亦只要為具有絕緣性者則無特別限定,可使用與上述介電層8相同之材料、例如SiNx、SiOx、AlTiOx、AlOx等,較佳為SiOx,又,亦可使用環氧樹脂、聚醯亞胺樹脂等樹脂材料或玻璃材料等。
保護層6a、6b之厚度亦只要能夠確保耐濕性或絕緣性等,則無特別限定,例如,形成為0.3μm~50μm、較佳為1μm~20μm左右。
關於第1及第2端子電極1a、1b之形成材料或厚度,亦只要為具有所期望之導電性者則無特別限定,例如,可使用Cu、Ni、Sn、Au、Ag、Pb等金屬材料或該等之合金等。厚度形成為0.5~50μm、較佳為1~20μm。
如此般,於本實施形態中,於元件本體2之表面形成彼此電性絕緣之第1及第2端子電極1a、1b,並且元件本體2包含:高比表面積基體7,其形成有微小之細孔7a而具有大比表面積且包含導電材料;介 電層8,其形成於包含細孔7a之內表面之高比表面積基體7之表面特定區域;及導電部5,其形成於介電層8上;且第1端子電極1a與高比表面積基體7電性連接,且第2端子電極1b與導電部5電性連接,且元件本體2係根據高比表面積基體7之空隙率而包含有助於獲取靜電電容之第1區域3、及空隙率較該第1區域3小之第2區域4a、4b,第2區域4a、4b係高比表面積基體7之空隙率形成為25%以下,因此,可獲得小型且大電容之電容器,該電容器不會有損絕緣性等,且可抑制於製造過程中產生變形等,機械強度良好而製品良率提昇,從而具有高可靠性。
又,本電容器中,高比表面積基體7包含空隙率低至25%以下而機械強度良好之第2區域4a、4b,因此,可謀求提高對於安裝至例如玻璃環氧基板、陶瓷基板、樹脂基板等基板時所施加之應力、尤其是彎曲應力的耐久性。
其次,基於圖6~圖11對上述電容器之製造方法詳細進行敍述。
首先,如圖6(a)所示,準備形成有微小之細孔9a而具有大比表面積且包含導電材料的集合基體9。
作為該集合基體9,可如上述般使用金屬蝕刻箔或金屬燒結體、多孔金屬體等。
金屬蝕刻箔可藉由對Al等金屬箔於任意方向流通特定電流對金屬箔進行蝕刻加工而製作。金屬燒結體可藉由將Ta或Ni等金屬粉末成形加工為片狀後以較金屬之熔點低之溫度加熱並進行焙燒而製作。又,多孔金屬體可藉由使用脫合金化法而製作。即,電化學地自貴金屬與賤金屬之二維合金中僅將賤金屬於酸等電解液中溶解去除。然後,將賤金屬溶解去除時未溶解而殘留之貴金屬形成奈米級之開氣孔,藉此,可製作多孔金屬體。準備以此方式製作之集合基體9。
繼而,如圖6(b)所示,對集合基體9實施劃分處理,劃分為成為 上述第1區域3之第1區域部位10、及成為第2區域4a、4b之第2區域部位11。
該劃分處理之方法並無特別限定,可藉由使用衝壓加工、雷射照射等使集合基體9之細孔9a潰滅而形成。
例如,使用衝壓加工進行劃分處理之情形時,可使用具有特定之寬度尺寸之模具,以自上下兩面夾住集合基體9之方式加壓,或者,將一主面固定於台座等,利用模具等對另一主面加壓,藉此形成第2區域部位11。於該情形時,藉由調整模具等之寬度尺寸,可調整第1區域部位10與第2區域部位11之區域比率,可如上述般控制電容器之靜電電容。
又,使用雷射照射進行劃分處理之情形時,可對集合基體9之特定位置照射YVO4雷射、CO2雷射、YAG(Yttrium Aluminum Garnet,釔鋁石榴石)雷射、準分子雷射、光纖雷射、進而飛秒雷射、微微秒雷射、奈秒雷射等全固體脈衝雷射使細孔9a潰滅,藉此形成空隙率為25%以下之第2區域部位11。再者,於如上所述之利用雷射照射形成第2區域部位11之情形時,為了更高精度地控制形狀或空隙率,較佳為使用上述全固體脈衝雷射。
又,上述劃分處理亦可利用衝壓加工或雷射照射以外之方法進行。例如,亦可利用適當之方法填埋集合基體9之細孔9a而使細孔9a潰滅,藉此獲得第2區域部位11。又,於利用金屬蝕刻箔形成集合基體9之情形時,可利用遮罩材覆蓋第2區域部位11之形成預定部位並實施蝕刻處理,將蝕刻部位設為第1區域部位10,將非蝕刻部位設為第2區域部位11,藉此進行劃分處理。
繼而,如圖6(c)所示,沿著虛線D,將集合基體9切斷。即,以2個第1區域部位10隔著第2區域部位11成為一組之方式,將第2區域部位11之中央部或大致中央部切斷。
此處,集合基體9之切斷方法並無特別限定,例如,可藉由使用基於雷射照射之切斷、利用模具之模切加工、切割機、超硬刀、切條機、尖刀等切斷工具而容易地切斷。
再者,藉由如此般將集合基體9於空隙率較小之第2區域部位11切斷,可抑制產生毛邊或塌邊。即,於將形成有微小之細孔9a而具有大比表面積之集合基體9切斷的情形時,有產生毛邊或者因切斷面於切斷方向之延伸、變形等而導致產生塌邊之虞。然而,藉由如本實施形態般將集合基體9於空隙率較小之第2區域部位11切斷,可抑制產生毛邊或塌邊。
繼而,如圖7(d1)所示,於集合基體9之表面形成介電層8。圖7(d2)係圖7(d1)之主要部分放大剖視圖。具體而言,介電層8如該圖7(d2)所示,形成於包含細孔9a之內表面之集合基體9之表面特定區域。
介電層8之形成方法並無特別限定,亦可利用化學氣相沈積(Chemical Vapor Deposition,以下稱為「CVD」)法、物理氣相沈積法(Physical Vapor Deposition,以下稱為「PVD」)法等製造,但就薄膜且緻密而洩漏電流較小而獲得良好之絕緣性的觀點而言,較佳為利用原子層堆積(Atomic Layer Deposition,以下稱為「ALD」)法形成。
即,於CVD法中,將作為前驅物之有機金屬化合物及水等之反應氣體同時供給至反應室使其等反應而成膜,因此,難以形成膜厚均勻之介電層8直至奈米級之微小之細孔9a之內表面之內部深處為止。又,使用固體原料之PVD法之情形亦情況相同。
相對於此,於ALD法中,將有機金屬前驅物供給至反應室使其化學吸附之後,吹拂過多地存在於氣相中之有機金屬前驅物而將其去除,然後,於反應室使有機金屬前驅物與水蒸氣等反應氣體反應,藉此,可使以原子層為單位之薄膜堆積於包含細孔9a之內表面之集合基 體9之表面特定區域。因此,藉由反覆進行上述過程,而薄膜以原子層為單位積層,其結果,可形成均勻且具有特定膜厚的緻密且高品質之介電層8直至細孔9a之內表面之內部深處為止。
藉由如此般利用ALD法製作介電層8,可獲得薄膜且緻密而洩漏電流較小而具有良好之絕緣性的介電層8,從而可獲得具有穩定之電容而具有良好之可靠性的大電容之電容器。
繼而,如圖8(e)所示,針對應形成端子電極之第2區域部位11,以覆蓋該第2區域部位11之方式於集合基體9形成凸緣狀之遮罩部12。
再者,該遮罩部12之形成材料或形成方法並無特別限定,例如,作為形成材料,可使用環氧樹脂、聚醯亞胺樹脂、聚矽氧樹脂、氟樹脂等,又,作為形成方法,可使用印刷法、分配法、浸漬法、噴墨法、噴霧法、光微影法等任意方法。
繼而,如圖9(f1)所示,於介電層8之表面形成導電部5。圖9(f2)係圖9(f1)之主要部分放大剖視圖。具體而言,導電部5如該圖9(f2)所示,於介電層8上填充至細孔9a之內部且形成於集合基體9之表面特定區域。
導電部5之形成方法亦無特別限定,例如,可使用CVD法、鍍敷法、偏壓濺鍍法、溶膠-凝膠法、導電性高分子填充法等,但為了獲得緻密且高精度之導電部5,較佳為與介電層8同樣地使用成膜性優異之ALD法。又,例如,亦可利用ALD法於形成於細孔9a內部之介電層8表面製作導電體層,並利用CVD法或鍍敷法等方法於該導電層上填充導電性材料,藉此形成導電部5。
繼而,使用與上述圖6相同之切斷方法,如圖10(g)所示,將集合基體9沿著虛線E切斷,將集合基體9以元件本體為單位單片化,藉此獲得包含高比表面積基體7之元件本體2。即,該元件本體2係於中央部包含主要有助於獲取靜電電容之空隙率較大之第1區域3,且以隔著 上述第1區域3之方式形成有第2區域4a、4b。而且,於第1區域4a之端面,高比表面積基體7露出表面,且於第2區域4b之端面,導電部5露出表面。
繼而,實施清洗處理或熱處理,而如圖10(h)所示,將遮罩部12去除。
繼而,如圖11(i)所示,使用CVD法、鍍敷法、濺鍍法、噴霧法、印刷法等適當之方法,利用絕緣性材料14被覆元件本體2。
繼而,如圖11(j)所示,將絕緣性材料14中之兩端面之絕緣性材料14蝕刻去除,而如圖11(k)所示形成保護層6a、6b,藉此,使高比表面積基體7自一第2區域4a露出表面,使導電部5自另一第2區域4b露出表面。
最後,進行鍍敷處理或導電性膏之塗佈‧烘烤處理,於元件本體2之兩端部形成第1端子電極1a及第2端子電極1b。
再者,於本實施形態中,利用絕緣性材料14被覆元件本體2之後,對第1及第2端子電極1a、1b之形成部位實施蝕刻處理,但亦可利用分配法等,以第1及第2端子電極1a、1b之形成部位露出之方式利用絕緣性材料14圖案化而形成保護層6a、6b,然後形成第1及第2端子電極1a、1b。
如此般,根據上述製造方法,能夠以所謂之多個採取方式高效率地自大片之集合基體9獲得具有良好之絕緣性並且可抑制於製造步驟時產生變形等之高品質且具有高可靠性的小型且大電容之電容器。即,由於第2區域部位11具有良好之機械強度,故而可抑制於製造過程中集合基體9產生變形或者進行單片化而獲得之元件本體2產生變形。
又,於本電容器,藉由空隙率低至25%以下之第2區域部位11確保機械強度,因此,可抑制因元件本體2之變形引起之層間剝離(分 層)或龜裂之產生或短路。
圖12係模式性地表示本發明之電容器之第2實施形態之剖視圖。
於上述第1實施形態中,2個第2區域4a、4b連接於第1區域3之兩端部,但於該第2實施形態中,第2區域32除包含第1部位32a及第2部位32b以外,而且包含與元件本體31之端面平行地設置於第1區域3中之第3部位32c。即,該第2實施形態中,第2區域32由第1~第3部位32a~32c形成,藉此,謀求更進一步之機械強度之提昇。
再者,該第2實施形態可藉由以與第1實施形態相同之方法、程序對集合基體以獲得所需個數之第2區域部位之方式適當進行衝壓加工或者進行雷射照射而容易地製作。
圖13係模式性地表示本發明之電容器之第3實施形態之剖視圖。
於該第3實施形態中,第2區域34包含:第1及第2部位34a、34b,其等連接於第1區域3之兩端部;及第3部位34c,其設置於第1區域3中;且第1部位34a與第2部位34b經由第3部位34c而連結。
藉由如此般第2區域34除包含第1及第2部位34a、34b以外而且包含將第1部位34a與第2部位34b連結之第3部位34c,可進一步提昇機械強度,可有效地抑制製造過程中之元件本體之變形等、產生不良品。
再者,該第3實施形態能夠以如下方式容易地製作。即,例如,可對集合基體9自上表面側及下表面側實施蝕刻處理,於蝕刻處理已進行至中央部附近區域之階段結束蝕刻處理,使金屬部分殘存,藉此製作第3部位34c。而且,第1及第2部位34a、34b能夠以與上述第1實施形態相同之方法、程序製作,因此,第2區域34可容易地製作。
圖14係模式性地表示本發明之電容器之第4實施形態之剖視圖。
於該第4實施形態中,第2區域36包含:第1及第2部位36a、36b,其等連接於第1區域3之兩端部;及第3部位36c,其以沿著上述第1區域3之下表面之方式形成;且第1部位36a與第2部位36b經由第3部位 36c而連結。
藉由如此般第2區域36包含將第1部位36a與第2部位36b連結之第3部位36c,可與第3實施形態大致同樣地提昇機械強度,可有效地抑制製造過程中之元件本體之變形等、產生不良品。
再者,該第4實施形態亦能夠以如下方式容易地製作。
即,例如,可對集合基體9自上表面側實施蝕刻處理,於蝕刻處理已進行至下表面附近區域之階段結束蝕刻處理,使金屬部分殘存,藉此製作第3部位36c。而且,第1及第2部位36a、36b能夠以與上述第1實施形態相同之方法、程序製作,因此,第2區域36可容易地製作。
圖15係模式性地表示本發明之電容器之第5實施形態之剖視圖,表示圖1之X-X箭視剖視圖之另一實施形態。
即,於第1實施形態中,於空隙率較高之第1區域3之兩端部連接有空隙率低至25%以下之第2區域4a、4b,但亦可如該第5實施形態般以圍繞第1區域3之方式形成第2區域4。
於該第5實施形態中,第1區域3變窄,因此,靜電電容有略微降低之傾向,但是,就重視機械強度之確保之觀點而言,較佳為如該第5實施形態般以由第2區域4圍繞之方式形成第1區域3。
如此般,於本發明中,亦較佳為根據用途或所要求之性能、品質適當變更第1及第2區域之區域比率或形狀等,藉此可獲得不會有損絕緣性等且機械強度良好、具有高可靠性的小型‧大電容之電容器。
圖16係模式性地表示本發明之電容器之第6實施形態之主要部分放大剖視圖,表示第1區域15之細節。
該第6實施形態亦與第1實施形態相同,第1區域15包含:高比表面積基體7,其形成有多個微小之細孔7a且包含導電材料;介電層8,其形成於包含上述細孔7a之內表面之表面特定區域;及導電部16。
而且,於第1實施形態中,導電部5填充至細孔7a內,但於該第6 實施形態中,導電部16包含:主導體部16a,其以於細孔7a之內表面形成空腔部17之方式與介電層8相接地形成於表面特定區域;及副導體部16b,其與該主導體部16a電性連接且沿側面方向延伸。
亦可如此般以於細孔7a之內部形成空腔部17之方式形成主導體部16a。於該情形時,主導體部16a較佳為與第1實施形態同樣地利用適於細孔7a內之薄層之成膜之ALD法形成,又,副導體部16b可利用鍍敷法、濺鍍法等形成。而且,於該情形時,作為導電部16之形成材料,主導體部16a較佳為適於ALD法之TiN等金屬氮化物或金屬氮氧化物、或Ru、Ni、Cu、Pt等金屬,副導體部16b較佳為使用可實現進一步之低電阻化而可減小ESR的Cu、Ni等金屬材料。
再者,上述空腔部17亦可於形成主導體部16a之後,利用樹脂或玻璃材等填埋其一部分或全部。
該第6實施形態亦能夠以與第1實施形態相同之方法、程序製作,例如,可於製作主導體部16a之後,利用後續步驟製作副導體部16b。又,可於副導體部16b上視需要形成Cu等之金屬皮膜而謀求更進一步之低電阻化。
圖17係模式性地表示本發明之電容器之第7實施形態之剖視圖,於該第7實施形態中,於元件本體2之4個角部形成有第1及第2端子電極18a~18d。
即,元件本體2係於第1區域3之側面形成有保護層19a、19b,並且亦於第2區域4a、4b之端面形成有保護層19c、19d。又,於一第2區域4a未形成介電層,而僅於有助於獲取靜電電容之第1區域3及另一第2區域4b形成有介電層。而且,第1端子電極18a、18b形成於元件本體2之第2區域4a及保護層19c之上表面及下表面,該等第1端子電極18a、18b與高比表面積基體電性連接。又,第2端子電極18c、18d形成於元件本體2之第2區域4b及保護層19d之上表面及下表面,該等第2 端子電極18c、18d與導電部5電性連接,且介隔以介電層與高比表面積基體電性絕緣。
亦可如此般第1及第2端子電極18a~18d分別具有複數個,又,亦可不形成於元件本體2之端面而形成於角部表面。
於該第7實施形態中,可縮短第1及第2端子電極18a~18d與導電部5之距離,藉此,可實現更進一步之低電阻化,可實現ESR之進一步之減小化。
該第7實施形態之電容器能夠以如下方式容易地製造。
即,以與上述第1實施形態大致相同之方法、程序自大片之集合基體採取多個元件本體2。但是,於該情形時,介電層僅形成於高比表面積基體之第1區域3及第2區域4b而未形成於第2區域4a。繼而,對以此方式形成之元件本體2形成保護層19a~19d。
此處,保護層19a~19d可藉由如下步驟而製作,即,利用應成為保護層之絕緣性材料被覆元件本體2之整體之後,將角部蝕刻去除或者利用遮罩材遮蔽角部,並利用絕緣性材料被覆露出表面之部位,然後將遮罩材去除。
繼而,之後使用鍍敷法或塗佈‧烘烤法等製作第1及第2端子電極18a~18d,藉此可獲得該第7實施形態之電容器。
再者,於該第7實施形態中,第1區域3與第1端子電極18a、18b接觸,但第1端子電極18a、18b只要與第2區域4a接觸即可,亦可以不與第1區域3接觸之方式形成。
圖18係模式性地表示本發明之電容器之第8實施形態之剖視圖,於該第8實施形態中,於元件本體2之2個角部形成有第1及第2端子電極20a、20b。
即,元件本體2係除第1及第2端子電極20a、20b之形成部位以外由保護層21a、21b被覆。又,介電層係與第3實施形態同樣地,未形 成於一第2區域4a而僅形成於有助於獲取靜電電容之第1區域3及另一第2區域4b。而且,第1端子電極20a形成於元件本體2之第2區域4a及保護層21b之一側之上表面,且該第1端子電極20a與高比表面積基體電性連接。又,第2端子電極20b形成於元件本體2之第2區域4b及保護層21b之另一側之上表面,該第2端子電極20b與導電部5與電性連接,且介隔以介電層與高比表面積基體電性絕緣。
該第8實施形態與第7實施形態同樣地,可縮短第1及第2端子電極20a、20b與導電部5之距離,藉此,可實現更進一步之低電阻化,可實現ESR之進一步之減小化。
又,於該第8實施形態中,於第2區域4a、4b上形成有第1及第2端子電極20a、20b,因此,應力容易集中之第1及第2端子電極20a、20b之周圍之機械強度提昇,因此,可提高電容器整體之機械強度。
該第8實施形態之電容器可利用與第7實施形態大致相同之方法容易地製造。
即,以與上述第7實施形態大致相同之方法、程序自大片之集合基體採取多個元件本體2,並對此種元件本體2形成保護層21a、21b。
此處,保護層21a、21b可利用與第7實施形態大致相同之方法製作。即,可藉由如下步驟而製作:利用應成為保護層之絕緣性材料被覆元件本體2之整體之後,將上表面角部蝕刻去除或者利用遮罩材遮蔽上表面角部,並利用絕緣性材料被覆露出表面之部位,然後將遮罩材去除。
繼而,之後使用鍍敷法或塗佈‧烘烤法等製作第1及第2端子電極20a、20b,藉此可獲得該第8實施形態之電容器。
再者,於該第8實施形態中,第1區域3與第1端子電極20a接觸,但與第7實施形態同樣地,第1端子電極20a只要與第2區域4a接觸即可,亦可以不與第1區域3接觸之方式形成。
圖19係模式性地表示本發明之電容器之第9實施形態之剖視圖,圖20係模式性地表示第10實施形態之剖視圖。
於第9實施形態中,如圖19所示,保護層22a、22b形成為薄膜。藉由如此般保護膜22a、22b以低於第1及第2端子電極1a、1b之全高之方式薄膜化,可抑制會因保護膜22a、22b之凸凹而產生之靜置時之零件之傾斜。
又,於第10實施形態中,如圖20所示,保護膜23a、23b形成為厚膜。藉由如此般保護膜23a、23b以高於第1及第2端子電極1a、1b之全高之方式厚膜化,可抑制因形成第1及第2端子電極1a、1b之金屬材料引起之遷移。
如此般,本發明亦較佳為根據用途或所要求之性能、品質適當變更形狀等,藉此可獲得應用範圍較廣之小型‧大電容之電容器。
再者,本發明並不限定於上述各實施形態,可進行進一步之各種變化。
例如,介電層8只要形成於高比表面積基體7之包含細孔7a之表面特定區域即可,但為了謀求密接性提昇,亦可於介電層8與高比表面積基體7之間設置中間層。
又,上述製造程序為一例,只要可獲得本發明之電容器,則並不限定於上述實施形態,可進行各種變更等。例如,於上述實施形態中,於形成介電層8之前進行劃分第1區域部位10與第2區域部位11之劃分處理,但亦可於形成介電層8之後進行該劃分處理。又,例如,於上述實施形態中,於形成介電層8之前形成遮罩部12,但亦可於形成遮罩部12之後形成介電層8。
其次,對本發明之實施例具體進行說明。
實施例
(試樣之製作)
作為集合基體,準備縱:50mm、橫:50mm、厚度:110μm之經蝕刻處理之Al箔。
其次,準備寬度尺寸為200μm之模具,以縱:1.0mm、橫:0.5mm之間隔對Al箔實施衝壓加工使細孔潰滅,而劃分為第1區域部位與第2區域部位。再者,於該劃分處理中,每隔元件本體之特定橫寬尺寸將Al箔切斷。
繼而,以2個第1區域部位隔著第2區域部位成為一組之方式,藉由雷射照射將Al箔切斷(參照圖6)。
繼而,針對該Al箔,使用ALD法於包含細孔之內表面之表面特定區域形成包含Al2O3之介電層。具體而言,作為有機金屬前驅物而使用三甲基鋁(Al(CH3)3)(以下稱為「TMA」)氣體,向靜置有Al箔之反應室供給TMA並使TMA吸附至Al箔,吹拂過多地存在於氣相中之TMA氣體之後,向反應室供給臭氧(O3),使TMA與O3反應而形成包含Al2O3之薄膜。繼而,以膜厚成為20nm之方式反覆進行該處理複數次,於Al箔之包含細孔之內表面之表面特定區域形成包含Al2O3之介電層(參照圖7)。
繼而,使用聚醯亞胺樹脂進行網版印刷,於第1端子電極之形成預定部位形成遮罩部(參照圖8)。
繼而,於介電層上製作包含TiN之導電部。具體而言,作為有機金屬前驅物而使用四氯化鈦(TiCl4)氣體,向形成有介電層之Al箔上供給四氯化鈦並使四氯化鈦吸附至介電層,吹拂過多地存在於氣相中之TiCl4氣體之後,向反應室供給氨(NH3)氣體,使TiCl4氣體與NH3氣體反應而形成包含TiN之薄膜。繼而,以膜厚成為10nm之方式反覆進行該處理複數次,於介電層上形成包含TiN之導電部(參照圖9)。
其後,將此浸漬於無電解鍍銅浴中,於導電部上形成膜厚10μm之Cu皮膜。
繼而,利用雷射照射將遮罩部之大致中央部切斷,然後以400~500℃之溫度進行熱處理而將遮罩部去除,藉此獲得元件本體(參照圖10)。再者,該元件本體藉由上述劃分處理而劃分為第1區域與第2區域。
而,使用CVD法,以厚度成為1μm左右之方式,利用包含SiO2之絕緣性材料被覆元件本體。繼而,使用氟氣對兩端面進行蝕刻而將元件本體之兩端面之絕緣性材料去除,藉此形成保護層。
繼而,使用鍍敷法,於元件本端之兩端部依次形成膜厚5μm之Ni層及膜厚3μm之Sn層,藉此製作第1及第2端子電極,而自1片Al箔獲得試樣編號1~6之試樣(參照圖11)。
(試樣之評價)
<空隙率>
自試樣編號1~6之各試樣中任意抽取2個,利用以下方法對該等各試樣測定第1及第2區域之空隙率。
首先,使用FIB(Focused Ion Beam,聚焦離子束)裝置(Seiko Instruments公司製造、SMI 3050SE),利用FIB拾取法對各試樣之第1及第2區域之大致中央部進行加工,以厚度成為約50nm之方式薄片化,藉此製作測定試樣。再者,薄片化時產生之FIB損傷層使用Ar離子研磨裝置(GATAN公司製造、PIPS model 691)而去除。
繼而,使用掃描穿透式電子顯微鏡(日本電子公司製造JEM-2200FS),將縱:3μm、橫:3μm設為攝像區域,對各試樣之任意之5個部位進行拍攝。繼而,對該拍攝到之圖像進行解析,求出存在Al之區域之面積(以下稱為「存在面積」)a1,利用該存在面積a1與測定面積a2(=3μm×3μm)基於數式(1)計算出第1及第2區域之個別空隙率x。
x={(a2-a1)/a2}×100...(1)
繼而,求出5個部位之個別空隙率x之平均值。繼而,將對各試 樣計算出之個別空隙率x之平均值、即平均空隙率設為各試樣之空隙率。
<不良率>
對試樣編號1~6之任意抽取之各試樣200個,利用光學顯微鏡進行觀察,確認有無變形等異常,將異常產生品設為不良品而求出不良率。
<靜電電容>
自試樣編號1~6之各試樣200個中任意抽取除不良品以外之20個良品。繼而,對該等試樣編號1~6之各試樣20個,使用阻抗分析儀(安捷倫科技公司製造、E4990A),以溫度25±2℃、電壓1Vrms、測定頻率1kHz測定各試樣之靜電電容。
<絕緣破壞電壓>
對試樣編號1~6之上述各20個測定使施加至電容器之端子間之直流電壓緩慢上升而流動至試樣之電流超過1mA時之電壓、即絕緣破壞電壓。
表1表示試樣編號1~6之各試樣之空隙率、不良率、靜電電容(平均值)、以及絕緣破壞電壓(平均值)。
試樣編號6係第2區域之空隙率與第1區域之空隙率相同,且實質上未設置空隙率較小之區域,而不良率達到100%,成為全品不良。
可知如下內容,即,試樣編號5中,第2區域之空隙率為42%,雖然小於第1空隙率,但未充分小至能夠確保機械強度之程度,因此,不良率亦較大且為28%,製品良率較低而無法獲得充分之可靠性。
可知如下內容,即,相對於此,試樣編號1~4中,第2區域之空隙率為3~25%,為本發明範圍內,因此,不良率為8%以下,可明顯改善製品良率,可獲得高可靠性。又,可知如下內容,即,試樣編號1~4中,靜電電容為0.42~0.44μF,絕緣破壞電壓亦為14.2~14.6V,可獲得絕緣性良好且大電容之電容器。
[產業上之可利用性]
本發明實現不會有損絕緣性並且機械強度良好且小型‧大電容之具有高可靠性之新穎類型的電容器。

Claims (15)

  1. 一種電容器,其特徵在於其係於元件本體之表面形成有彼此電性絕緣之至少2個端子電極者,上述元件本體包含:高比表面積基體,其形成有微小之細孔、具有大比表面積且包含導電材料;介電層,其形成於包含上述細孔之內表面之上述高比表面積基體之表面特定區域;及導電部,其形成於上述介電層上;且上述2個端子電極中,一端子電極與上述高比表面積基體電性連接,另一端子電極與上述導電部電性連接,且上述元件本體係根據上述高比表面積基體之空隙率而具有包含主要有助於獲取靜電電容之第1區域、及空隙率較該第1區域小之第2區域的複數個區域,且上述第2區域係上述高比表面積基體之空隙率形成為25%以下。
  2. 如請求項1之電容器,其中上述第2區域連接於上述第1區域之兩端部。
  3. 如請求項1或2之電容器,其中上述第2區域與上述元件本體之端面平行地設置於上述第1區域中。
  4. 如請求項1之電容器,其中上述第2區域包含:第1及第2部位,其等連接於上述第1區域之兩端部;及第3部位,其設置於上述第1區域中;且上述第1部位與上述第2部位經由上述第3部位而連結。
  5. 如請求項1之電容器,其中上述第2區域包含:第1及第2部位,其等連接於上述第1區域之兩端部;及第3部位,其以沿著上述第1區域之至少一主面之方式形成;且上述第1部位與上述第2部 位經由上述第3部位而連結。
  6. 如請求項1之電容器,其中上述第1區域由上述第2區域圍繞。
  7. 如請求項1、2、4至6中任一項之電容器,其中上述介電層設置於上述導電部與上述高比表面基體之間,且上述高比表面積基體與上述另一端子電極電性絕緣。
  8. 如請求項1、2、4至6中任一項之電容器,其中上述介電層係以原子層為單位堆積而成。
  9. 如請求項1、2、4至6中任一項之電容器,其中上述導電部係填充至上述細孔之內部。
  10. 如請求項1、2、4至6中任一項之電容器,其中上述導電部係以於上述細孔之內部沿著上述介電層之方式形成。
  11. 如請求項1、2、4至6中任一項之電容器,其中上述導電材料為金屬材料。
  12. 如請求項1、2、4至6中任一項之電容器,其中上述導電部係由金屬材料及導電性化合物中之任一種形成。
  13. 如請求項12之電容器,其中上述導電性化合物包含金屬氮化物及金屬氮氧化物。
  14. 如請求項1、2、4至6中任一項之電容器,其中上述元件本體係至少側面部由包含絕緣性材料之保護層被覆。
  15. 如請求項1、2、4至6中任一項之電容器,其中上述元件本體係至少側面部由包含絕緣性材料之保護層被覆,且於上述保護層與上述導電部之間設置有金屬皮膜。
TW105125050A 2015-08-07 2016-08-05 Capacitor TWI625748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015157354 2015-08-07
PCT/JP2016/072194 WO2017026295A1 (ja) 2015-08-07 2016-07-28 コンデンサ

Publications (2)

Publication Number Publication Date
TW201717232A TW201717232A (zh) 2017-05-16
TWI625748B true TWI625748B (zh) 2018-06-01

Family

ID=57983141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125050A TWI625748B (zh) 2015-08-07 2016-08-05 Capacitor

Country Status (4)

Country Link
US (1) US20180114640A1 (zh)
JP (1) JPWO2017026295A1 (zh)
TW (1) TWI625748B (zh)
WO (1) WO2017026295A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022064734A1 (zh) * 2020-09-25 2022-03-31
JPWO2022230412A1 (zh) * 2021-04-28 2022-11-03

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539500A (zh) * 2013-12-26 2015-10-16 Sekisui Chemical Co Ltd 電容器用電極材料及其製造方法、與電雙層電容器
TW201611057A (zh) * 2014-06-11 2016-03-16 Murata Manufacturing Co 電容器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459100B2 (ja) * 2005-03-23 2010-04-28 三洋電機株式会社 固体電解コンデンサ及び固体電解コンデンサ用陰極材料の製造方法
JP2007201239A (ja) * 2006-01-27 2007-08-09 Hitachi Aic Inc 電解コンデンサ用エッチング箔とそれを用いた陽極箔の製造方法
JPWO2010058534A1 (ja) * 2008-11-19 2012-04-19 三洋電機株式会社 コンデンサ用電極体、コンデンサ、コンデンサ用電極体の製造方法、およびコンデンサの製造方法
JP2010182745A (ja) * 2009-02-03 2010-08-19 Nippon Chemicon Corp 固体電解コンデンサの製造方法
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
US8517133B2 (en) * 2009-07-17 2013-08-27 Parker-Hannifin Corporation System including output coupled powersplit transmission
WO2011159349A1 (en) * 2010-06-14 2011-12-22 Audiotoniq, Inc. Hearing aid system
JP5534106B2 (ja) * 2011-04-20 2014-06-25 株式会社村田製作所 固体電解コンデンサの製造方法および固体電解コンデンサ
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201539500A (zh) * 2013-12-26 2015-10-16 Sekisui Chemical Co Ltd 電容器用電極材料及其製造方法、與電雙層電容器
TW201611057A (zh) * 2014-06-11 2016-03-16 Murata Manufacturing Co 電容器

Also Published As

Publication number Publication date
JPWO2017026295A1 (ja) 2018-04-19
WO2017026295A1 (ja) 2017-02-16
TW201717232A (zh) 2017-05-16
US20180114640A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
US10256045B2 (en) Capacitor
KR101887793B1 (ko) 콘덴서
US10867752B2 (en) Capacitor and method of manufacturing the same
TWI616912B (zh) Capacitor and method of manufacturing same
TWI625748B (zh) Capacitor
JP6432685B2 (ja) コンデンサ
TW201721685A (zh) 電容器、以及該電容器之製造方法
US9865400B2 (en) Capacitor
CN107924763B (zh) 电容器及其制造方法、基板和电容器集合基板
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
WO2018174132A1 (ja) コンデンサ