CN107924763B - 电容器及其制造方法、基板和电容器集合基板 - Google Patents

电容器及其制造方法、基板和电容器集合基板 Download PDF

Info

Publication number
CN107924763B
CN107924763B CN201680045289.6A CN201680045289A CN107924763B CN 107924763 B CN107924763 B CN 107924763B CN 201680045289 A CN201680045289 A CN 201680045289A CN 107924763 B CN107924763 B CN 107924763B
Authority
CN
China
Prior art keywords
metal
surface area
specific surface
high specific
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680045289.6A
Other languages
English (en)
Other versions
CN107924763A (zh
Inventor
井上德之
荒川建夫
青木健介
佐伯洋昌
神凉康一
鹤明大
森治彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107924763A publication Critical patent/CN107924763A/zh
Application granted granted Critical
Publication of CN107924763B publication Critical patent/CN107924763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H01G9/0525—Powder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Powder Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种电容器，构成为具有：高比表面积导电性基材；电介质层，位于高比表面积导电性基材上；以及上部电极，位于电介质层上，所述电容器的特征在于，高比表面积导电性基材整体由金属烧结体构成。

Description

电容器及其制造方法、基板和电容器集合基板
技术领域
本发明涉及电容器及其制造方法。
背景技术
近年来，伴随着电子设备的高密度安装化，要求具有更高的静电电容的电容器。作为这样的电容器，例如，在专利文献1中公开了一种使用了通过蚀刻处理被多孔化的高比表面积铝箔的电解电容器。
在先技术文献
专利文献
专利文献1：日本特开2009-270140号公报
发明内容
发明要解决的课题
像在专利文献1记载的那样，作为得到电容器用的高比表面积导电性基材的方法，已知有对金属箔进行蚀刻处理的方法。蚀刻处理是化学处理，例如，通过将应处理的金属箔浸泡在电解液中并流过电流而进行。因此，在蚀刻箔的细孔内有可能残留用于化学处理的药品，例如来源于电解液的杂质。若在细孔内存在这样的杂质，则有可能产生电容器的耐电压下降等不良情况。
本发明的发明人们为了得到细孔内杂质少的高比表面积导电性基材而进行了研究，结果想到了将金属烧结体用作电容器的高比表面积导电性基材。本发明的发明人们进一步推进了研究，结果注意到，只是仅使金属粉烧结，则存在如以下那样的问题，难以提供具有优异的性能的电容器。
(1)只是仅使金属粉烧结，则不能兼顾充分的静电电容和强度。例如，为了得到具有充分的强度的高比表面积导电性基材，需要在高温下进行处理，使得烧结进一步推进。然而，若推进了金属粉的烧结，则金属烧结体的细孔被破坏，变得难以得到充分的静电电容。另一方面，为了得到能够得到充分的静电电容的高比表面积导电性基材，需要在低温下进行处理，使得烧结不怎么推进，以保持金属烧结体的细孔。然而，若烧结不充分，则不能确保充分的强度。
(2)此外，若为了确保强度而在金属支承体上形成金属烧结体，则由于金属粉的烧结时的收缩，有可能在金属支承体产生翘曲。
(3)进而，在将金属支承体和金属烧结体进行了烧成的情况下，烧结体不易与金属支承体接合，为了充分地接合，需要更高温下的处理。然而，如上所述，若在高温下进行烧成，则高比表面积导电性基材的细孔被破坏，难以得到充分的静电电容。
本发明的目的在于，提供一种将烧结体用作高比表面积导电性基材的、具有高的静电电容且强度高的电容器。
用于解决课题的技术方案
本发明的发明人们对上述的问题进行了精心研究，结果发现，通过并用多种金属粉，从而能够在不使用金属支承体的情况下兼顾充分的静电电容和强度，能够解决(1)的问题，进而，因为能够在比较低的温度下进行烧成，所以能够解决(2)的问题。还发现，通过对金属支承体表面进行粗糙化处理，或者通过对金属支承体表面提供低熔点金属，从而能够以充分的强度接合金属支承体和烧结体，能够解决(3)的问题。
因此，本发明提供：
[1]一种电容器，构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述电容器的特征在于，
所述高比表面积导电性基材整体由金属烧结体构成；
[2]上述[1]记载的电容器，其特征在于，
所述金属烧结体是平均粒径不同的至少两种金属粉的烧结体；
[3]上述[2]记载的电容器，其特征在于，
平均粒径最小的金属粉的平均粒径相对于作为主成分的金属粉的平均粒径之比为1/3以下；
[4]上述[1]～[3]中的任一项记载的电容器，其特征在于，
金属烧结体是熔点不同的至少两种金属粉的烧结体；
[5]上述[4]记载的电容器，其特征在于，
构成至少一种金属粉的金属的熔点相对于构成作为主成分的金属粉的金属的熔点低100℃以上；
[6]一种电容器，构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述电容器的特征在于，
所述高比表面积导电性基材构成为具有金属烧结体以及金属支承体，
金属烧结体通过缩颈而支承于金属支承体，
连结所述金属烧结体和所述金属支承体的缩颈的平均直径大于金属烧结体中的金属粉彼此的缩颈的平均直径，
所述电介质层由与所述高比表面积导电性多孔基材不同的起源的原子形成；
[7]上述[6]记载的电容器，其特征在于，
构成所述金属烧结体与所述金属支承体的界面附近的金属的熔点比构成金属烧结体的大致中央部的金属的熔点低100℃以上；
[8]上述[6]或[7]记载的电容器，其特征在于，
构成所述金属烧结体与所述金属支承体的界面附近的金属的熔点比构成金属支承体的金属的熔点低100℃以上；
[9]上述[6]～[8]中的任一项记载的电容器，其特征在于，
所述金属烧结体是平均粒径不同的至少两种金属粉的烧结体；
[10]上述[9]记载的电容器，其特征在于，
平均粒径最小的金属粉的平均粒径相对于作为主成分的金属粉的平均粒径之比为1/3以下；
[11]上述[6]～[10]中的任一项记载的电容器，其特征在于，
所述金属烧结体是熔点不同的至少两种金属粉的烧结体；
[12]上述[11]记载的电容器，其特征在于，
构成至少一种金属粉的金属的熔点相对于构成作为主成分的金属粉的金属的熔点低100℃以上；
[13]上述[1]～[12]中的任一项记载的电容器，其特征在于，
构成所述金属烧结体的金属是从Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co以及Fe中选择的一种或一种以上的金属；
[14]上述[1]～[13]中的任一项记载的电容器，其特征在于，
所述电介质层通过原子层沉积法形成；
[15]上述[1]～[14]中的任一项记载的电容器，其特征在于，
所述上部电极通过原子层沉积法形成；
[16]上述[1]～[5]中的任一项记载的电容器，其特征在于，
所述电容器是构成为具有高比表面积导电性基材、位于高比表面积导电性基材上的电介质层以及位于电介质层上的上部电极的电容器，
在一个所述高比表面积导电性基材上具有由所述高比表面积导电性基材、所述电介质层以及所述上部电极构成的第一静电电容形成部、第二静电电容形成部、第三静电电容形成部以及第四静电电容形成部，
第一静电电容形成部以及第二静电电容形成部存在于高比表面积导电性基材的一个主面上，
第三静电电容形成部以及第四静电电容形成部存在于高比表面积导电性基材的另一个主面上，
第一静电电容形成部以及第三静电电容形成部位于隔着高比表面积导电性基材对置的位置，
第二静电电容形成部以及第四静电电容形成部位于隔着高比表面积导电性基材对置的位置；
[17]上述[1]～[15]中的任一项记载的电容器，其特征在于，
所述电容器是构成为具有高比表面积导电性基材、位于高比表面积导电性基材上的电介质层以及位于电介质层上的上部电极的电容器，
在所述高比表面积导电性基材的一个主面上具有由所述高比表面积导电性基材、所述电介质层以及所述上部电极构成的第一静电电容形成部以及第二静电电容形成部，
在高比表面积导电性基材的另一个主面上具有绝缘层；
[18]一种基板，安装有上述[1]～[17]中的任一项记载的电容器；
[19]一种基板，配置有上述[6]～[17]中的任一项记载的电容器，使得其高比表面积导电性基材的金属支承体与基板密接；
[20]一种电容器集合基板，其特征在于，
通过高比表面积导电性基材连结有多个上述[16]或[17]记载的电容器；
[21]一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材整体由金属烧结体构成，
所述电容器的制造方法的特征在于，包括：
将至少两种金属粉的混合物进行烧成来制作所述高比表面积导电性基材；
[22]上述[21]记载的电容器的制造方法，其特征在于，
所述金属粉的混合物包括平均粒径不同的至少两种金属粉；
[23]上述[21]～[22]记载的电容器的制造方法，其特征在于，
平均粒径最小的金属粉的平均粒径相对于成为所述金属粉的混合物的主成分的金属粉的平均粒径之比为1/3以下；
[24]上述[21]～[23]中的任一项记载的电容器的制造方法，其特征在于，
所述金属粉的混合物包括熔点不同的至少两种金属粉；
[25]上述[24]记载的电容器的制造方法，其特征在于，
构成至少一种金属粉的金属的熔点相对于构成成为所述金属粉的混合物的主成分的金属粉的金属的熔点低100℃以上；
[26]上述[21]～[25]中的任一项记载的电容器的制造方法，其特征在于，
所述金属粉的混合物包括熔点不同的至少两种金属粉，构成至少一种金属粉的金属的熔点相对于构成成为所述金属粉的混合物的主成分的金属粉的金属的熔点低100℃以上，成为所述主成分的金属粉的平均粒径为具有比构成成为所述主成分的金属粉的金属的熔点低100℃以上的熔点的所述金属粉的平均粒径的3倍以上；
[27]一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法包括：
对所述金属支承体的表面进行粗糙化，并在其上配置金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材；
[28]上述[27]记载的电容器的制造方法，其特征在于，
被粗糙化后的金属支承体的表面中的金属支承体表面的面内方向的凹部间的平均距离为配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下；
[29]一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法包括：
在所述金属支承体上配置第一金属粉，并在其上配置第二金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材；
[30]上述[29]记载的电容器的制造方法，其特征在于，
所述第一金属粉的平均粒径为所述第二金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下；
[31]上述[29]或[30]记载的电容器的制造方法，其特征在于，
构成所述第一金属粉的金属的熔点比构成所述第二金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上；
[32]一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法的特征在于，包括：
在所述金属支承体上形成低熔点金属的层，并在其上配置金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材，
所述低熔点金属的熔点比构成金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上；
[33]上述[27]～[32]中的任一项记载的电容器的制造方法，其特征在于，
金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于作为金属粉混合物的主成分的金属粉的平均粒径之比为1/3以下；
[34]上述[27]～[33]中的任一项记载的电容器的制造方法，其特征在于，
构成金属粉混合物中的至少一种金属粉的金属的熔点相对于构成作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上。
发明效果
根据本发明，在将金属烧结体用作电容器的高比表面积导电性基材的电容器中，通过并用多种金属粉来形成金属烧结体，从而能够得到充分的静电电容和强度这两者。此外，在金属支承体上配置金属粉并对它们进行烧成而得到高比表面积导电性基材的情况下，通过对金属支承体表面进行粗糙化处理，或者通过对金属支承体表面提供低熔点金属，从而能够以充分的强度接合金属支承体和烧结体。
附图说明
图1是本发明的一个实施方式中的电容器1的概略剖视图。
图2是图1所示的电容器1的导电性金属基材的概略俯视图。
图3是示意性地示出图1所示的电容器1的高空隙率部的剖面的放大图。
图4是示意性地示出图1所示的电容器1的低空隙率部的剖面的放大图。
图5(a)～图5(c)是用于说明图1所示的电容器1的制造方法的概略剖视图。
图5(d)～图5(g)是用于说明图1所示的电容器1的制造方法的概略剖视图。
图6是图5(f)所示的集合基板的概略立体图。
图7是本发明的一个实施方式中的电容器21的概略剖视图。
图8是图7所示的电容器21的导电性金属基材的概略俯视图。
图9是示意性地示出图7所示的电容器21的高空隙率部的剖面的放大图。
图10(a)以及图10(b)是由金属支承体和金属烧结体构成的导电性金属基材的概略剖视图。
图11(a)～图11(c)是用于说明图7所示的电容器21的制造方法的概略剖视图。
图11(d)～图11(f)是用于说明图7所示的电容器21的制造方法的概略剖视图。
图12是示意性地表示用于说明本发明的金属烧结体的缩颈的平均直径的、金属烧结体的剖面的图。
图13是示意性地表示用于说明本发明的金属烧结体和金属支承体间的缩颈的平均直径的、高比表面积导电性基材的剖面的图。
具体实施方式
以下，边参照附图边对本发明的电容器进行详细说明。但是，各实施方式的电容器以及各构成要素的形状以及配置等并不限定于图示的例子。
另外，在本说明书中，“静电电容形成部”是指在电容器中用于得到静电电容的部分，具有导电体(电极)-电介质-导电体(电极)的构造。例如，静电电容形成部可以是高比表面积导电性基材-电介质层-上部电极的构造。此外，将高比表面积导电性基材中构成静电电容形成部的部分也称为“多孔部”。另外，多孔部意味着典型地具有多个细孔的构造部分，但是并不限定于此，还意味着具有用于实现高比表面积的其他构造的部分。
1.高比表面积导电性基材不具有金属支承体的电容器
本发明在第一要旨中提供一种电容器，构成为具有：高比表面积导电性基材；电介质层，位于高比表面积导电性基材上；以及上部电极，位于电介质层上，所述电容器的其特征在于，所述高比表面积导电性基材整体由金属烧结体构成。
将一个实施方式中的电容器1的概略剖视图示于图1(其中，简单起见，未示出高比表面积导电性基材的多孔构造)，并将高比表面积导电性基材的概略俯视图示于图2。此外，将高比表面积导电性基材的高空隙率部(多孔部)以及低空隙率部的剖面的放大图分别示意性地示于图3以及图4。
如图1、图2、图3以及图4所示，本实施方式的电容器1具有大致长方体形状。概略性地，电容器1具有4个静电电容形成部2a、2a’、2b以及2b’。静电电容形成部2a由高比表面积导电性基材3的高空隙率部5a、形成在高空隙率部5a上的电介质层6a、以及形成在电介质层6a上的上部电极7a构成。静电电容形成部2a’由高空隙率部5a、电介质层6a’以及上部电极7a’构成，使得隔着高比表面积导电性基材3而与静电电容形成部2a对置。静电电容形成部2b由高比表面积导电性基材3的高空隙率部5b、形成在高空隙率部5b上的电介质层6b、以及形成在电介质层6b上的上部电极7b构成。静电电容形成部2b’由高空隙率部5b、电介质层6b’以及上部电极7b’构成，使得隔着高比表面积导电性基材3而与静电电容形成部2b对置。高比表面积导电性基材3具有空隙率相对高的高空隙率部(也称为多孔部)5a、5b和空隙率相对低的低空隙率部4。低空隙率部4位于高空隙率部5a、5b的周围。即，低空隙率部4包围高空隙率部5a、5b。高空隙率部5a、5b具有多孔构造，即，相当于多孔部。静电电容形成部2a与静电电容形成部2a’通过高比表面积导电性基材3的高空隙率部5a而电连接，静电电容形成部2b与静电电容形成部2b’通过高比表面积导电性基材3的高空隙率部5b而电连接。此外，静电电容形成部2a以及2a’与静电电容形成部2b以及2b’通过高比表面积导电性基材3的低空隙率部4而串联地电连接。在上部电极7a、7a’、7b以及7b’上分别形成有外部电极8a、8a’、8b以及8b’。在低空隙率部4上形成有绝缘部9。绝缘部9将静电电容形成部2a以及2a’的上部电极以及外部电极与静电电容形成部2b以及2b’的上部电极以及外部电极进行电隔离。
在使用了由上述那样的金属烧结体构成的高比表面积导电性基材的电容器中，高比表面积导电性基材整体由金属烧结体构成，因此能够将基材的许多部分利用为静电电容形成部，能够得到更高的静电电容密度。此外，因为高比表面积导电性基材的多孔部的细孔形成为贯通基材，所以在通过气相法，例如，原子层沉积法形成电介质层的情况下，气体能够高效地到达细孔的细部而缩短处理时间。进而，因为不具有支承体，所以能够抑制高比表面积导电性基材的翘曲。
上述那样的、特征在于构成为具有高比表面积导电性基材、位于高比表面积导电性基材上的电介质层以及位于电介质层上的上部电极、且上述高比表面积导电性基材整体由金属烧结体构成的电容器，能够通过如下方法得到，该方法包括对至少两种金属粉的混合物进行烧成的步骤。例如，可像以下那样制造。
首先，准备由金属烧结体构成的高比表面积导电性基材3(图5(a))。
上述高比表面积导电性基材3(即，金属烧结体)能够通过烧成一种或两种以上的金属粉而得到。
在优选的方式中，金属烧结体能够通过将至少两种金属粉混合并进行烧成而得到。通过像这样将两种以上的金属粉混合并进行烧成，从而尽管不具有支承体，也能够得到具有高的强度的高比表面积导电性基材，能够兼顾高静电电容密度以及高强度。
在此，在本说明书中，“金属粉”是指金属粒子的集合物，意味着粒度分布实质上示出一个峰。即，即使是由相同的构成元素例如Ni构成的金属粉，如果粒度分布不同，则视为不同的金属粉。此外，金属粉的形状没有特别限定，可以是球状、椭圆状、针状、棒状、导线状等。
作为构成金属粉的金属，只要是导电性即可，没有特别限定，但例如可举出Al、Ti、Ta、Nb、Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co、Fe、或它们的合金。
构成金属粉的金属优选为Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co或Fe。通过使用这样的金属，从而能够降低金属烧结体的等效串联电阻(ESR：Equivalent Series Resistance)。此外，这些金属因为比电阻低且是高熔点的，所以能够进行高温下的退火处理，能够得到高品质的电介质膜。
在一个方式中，金属粉的混合物包含平均粒径不同的至少两种金属粉，例如包含两种、三种或四种金属粉。通过使用平均粒径不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧结体的强度也会提高。
在此，金属粉的“平均粒径”意味着平均粒径D50(相当于体积基准的累积百分率为50％的粒径)。这样的平均粒径D50例如能够通过动态光散射式粒度分析计(日机装株式会社制造，UPA)测定。
此外，金属烧结体中的平均粒径能够通过如下方式求出，即，通过聚焦离子束(FIB：Focused Ion Beam)加工将金属烧结体加工为薄片，使用透射型电子显微镜(TEM：Transmission Electron Microscope)对该薄片试样的给定的区域(例如，5μm×5μm)进行拍摄，并对得到的图像进行图像解析。
在优选的方式中，在金属粉混合物之中，金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于主成分的金属粉的平均粒径之比为1/3以下，优选为1/4以下，进一步优选为1/5以下。通过设为这样的平均粒径比，从而能够确保对于用作高比表面积导电性基材而言充分的机械强度，能够降低电容器的不良率。另一方面，金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于主成分的金属粉的平均粒径之比优选为1/30以上，更优选为1/20以上，进一步优选为1/15以上。通过设为这样的平均粒径比，从而能够进一步增大空隙率，能够得到更大的静电电容。
金属粉混合物中的平均粒径最小的金属粉的含量相对于金属粉混合物整体可以优选为5质量％以上，更优选为10质量％以上，进一步优选为20质量％以上。通过将金属粉混合物中的平均粒径最小的金属粉的含量设为5质量％以上，从而金属烧结体的强度变得更高。另一方面，金属粉混合物中的平均粒径最小的金属粉的含量可以优选为48质量％以下，更优选为40质量％以下，进一步优选为30质量％以下。通过将金属粉混合物中的平均粒径最小的金属粉的含量设为48质量％以下，从而能够进一步保持空隙，能够得到更高的静电电容。
在另一个方式中，金属粉的混合物包含熔点不同的至少两种金属粉，例如包含两种、三种或四种金属粉。通过使用熔点不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧结体的强度也会提高。
在优选的方式中，在金属粉混合物中，构成至少一种金属粉的金属的熔点相对于构成成为金属烧结体的主成分的金属粉的金属的熔点低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上。通过像这样使用熔点不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧成电会通过低熔点的金属粉而推进，能够得到具备充分的空隙率和强度的金属烧结体。
成为金属烧结体的主成分的金属粉和低熔点的金属粉的组合没有特别限定，但例如可举出Ni和Cu的组合。
接着，在上述得到的高比表面积导电性基材3形成沟槽部11(图5(b))。上述沟槽部对应于低空隙率部4，其他部分对应于高空隙率部5a、5b(以下，也统称为“高空隙率部5”)。
在本说明书中，“高空隙率部”意味着与高比表面积导电性基材的低空隙率部相比，空隙率高且比表面积大的部分，在本发明中构成静电电容形成部。高空隙率部5增大高比表面积导电性基材3的比表面积，并进一步增大电容器1的静电电容。
从增大比表面积而进一步增大电容器的静电电容的观点出发，高空隙率部5的空隙率可以优选为30％以上，更优选为40％以上。此外，从确保机械强度的观点出发，优选为90％以下，更优选为80％以下。
在本说明书中，“空隙率”是指在高比表面积导电性基材中空隙所占的比例。该空隙率能够像下述那样测定。另外，上述高比表面积导电性基材的空隙能够在制作电容器的工艺中最终被电介质层以及上部电极等所填充，但是上述“空隙率”不考虑像这样被填充的物质，被填充的地方也视为空隙来算出。
首先，通过聚焦离子束(FIB：Focused Ion Beam)加工将高比表面积导电性基材加工为薄片。使用透射型电子显微镜(TEM：Transmission Electron Microscope)对该薄片试样的给定的区域(例如，5μm×5μm)进行拍摄。通过对得到的图像进行图像解析，从而求出高比表面积导电性基材的存在金属的面积。然后，能够根据下述等式计算空隙率。
空隙率(％)＝((测定面积-基材的存在金属的面积)/测定面积)×100
上述低空隙率部4能够通过破坏(或填埋)像上述那样得到的金属烧结体的一部分的细孔而形成。作为破坏(填埋)细孔的方法，没有特别限定，但例如可举出通过激光照射等使金属熔融来破坏细孔的方法，或者通过模具加工、冲压加工进行压缩来破坏细孔的方法。作为上述激光，没有特别限定，但可举出CO2激光、YAG激光、准分子激光、以及飞秒激光、皮秒激光及纳秒激光等全固态脉冲激光。因为能够更精细地控制形状以及空隙率，所以优选飞秒激光、皮秒激光以及纳秒激光等全固态脉冲激光。
低空隙率部4的空隙率优选为25％以下，更优选为15％以下。此外，低空隙率部的空隙率也可以是0％。即，低空隙率部可以具有空隙，但是也可以不具有空隙。低空隙率部的空隙率越低，电容器的机械强度越提高。
另外，低空隙率部在本发明中不是必须的构成要素，也可以不存在。例如，也可在图1中不存在低空隙率部4，存在低空隙率部4的地方为高空隙率部。但是，在该情况下，在代替低空隙率部4存在的高空隙率部上未形成上部电极、外部电极等，而形成绝缘部。
虽然在本实施方式中，高比表面积导电性基材3由高空隙率部5和存在于其周围的低空隙率部4构成，但是本发明不限定于此。即，高空隙率部以及低空隙率部的存在位置、设置数、大小、形状、两者的比率等没有特别限定。例如，高比表面积导电性基材也可以仅由高空隙率部构成。此外，通过调整高空隙率部与低空隙率部的比率，从而能够控制电容器的静电电容。
上述高空隙率部5的厚度没有特别限定，能够根据目的而适当地选择，例如可以为5μm以上，优选为20μm以上，且优选为1000μm以下，更优选为300μm以下，进一步优选为50μm以下。另外，高空隙率部的厚度意味着假定细孔全部被填埋的情况下的高空隙率部的厚度。
接着，在低空隙率部4上(沟槽11内)注入树脂而形成绝缘部9(图5(c))。绝缘部9形成为填埋低空隙率部4内部的空隙。通过像这样填埋内部的空隙，从而能够防止后面的电介质层以及上部电极形成在低空隙率部上。因此，绝缘部9发挥功能，使得对相邻的静电电容形成部的上部电极间以及外部电极间进行电隔离。
形成绝缘部9的材料只要是绝缘性即可，没有特别限定，但是在以后利用原子层沉积法的情况下，优选为具有耐热性的树脂。作为形成绝缘部9的绝缘材料，优选为各种玻璃材料、陶瓷材料、聚酰亚胺类树脂、氟类树脂。
绝缘部9通过涂敷上述绝缘材料而形成。作为绝缘材料的涂敷方法，可举出空气式分配器、喷射分配器、丝网印刷、静电涂敷、喷墨、光刻等。
另外，在本发明的电容器中，绝缘部9不是必须的要素，也可以不存在。
接着，在高空隙率部5上分别形成电介质层6a、6a’、6b、6b’(以下，也统称为“电介质层6”)(图5(d))。
上述电介质层优选通过气相法，例如，真空蒸镀法、化学蒸镀(CVD：ChemicalVapor Deposition，化学气相沉积)法、溅射法、原子层沉积(ALD：Atomic LayerDeposition)法、脉冲激光沉积法(PLD：Pulsed Laser Deposition)等、或使用超临界流体的方法来形成。因为连高空隙率部的细孔的细部都能够形成更均质且致密的膜，所以更优选ALD法。
形成上述电介质层6的材料只要是绝缘性即可，没有特别限定，但是优选地，可举出AlOx(例如，Al2O3)、SiOx(例如，SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金属氧化物；AlNx、SiNx、AlScNx等金属氮化物；或AlOxNy、SiOxNy、HfSiOxNy、SiCxOyNz等金属氮氧化物，优选为AlOx、SiOx、SiOxNy、HfSiOx。另外，上述的式子仅是表现材料的构成，并不限定组成。即，附在O以及N的x、y以及z可以是大于0的任意的值，包含金属元素在内的各元素的存在比率是任意的。此外，电介质层可以是由不同的多个层构成的层状化合物。
电介质层的厚度没有特别限定，但是例如优选为3nm以上且100nm以下，更优选为5nm以上且50nm以下。通过将电介质层的厚度设为3nm以上，从而能够提高绝缘性，能够减小漏电流。此外，通过将电介质层的厚度设为100nm以下，从而能够得到更大的静电电容。电介质层6a、6b也可以形成在绝缘部9上。
接着，在电介质层6a、6a’、6b、6b’上分别形成上部电极7a、7a’、7b、7b’(以下，也统称为“上部电极7”)(图5(e))。
上部电极可以通过ALD法形成。通过使用ALD法，从而能够进一步增大电容器的静电电容。作为其他方法，也可以通过能够被覆电介质层并实质上填埋基材的细孔的、化学蒸镀(CVD：Chemical Vapor Deposition，化学气相沉积)法、镀覆、偏置溅射、Sol-Gel(溶胶-凝胶)法、导电性高分子填充等方法来形成上部电极。优选地，可以在电介质层上通过ALD法形成导电性膜，并从其上起通过其他方法用导电性材料，优选为用电阻更小的物质填充细孔来形成上部电极。通过设为这样的结构，从而能够有效地得到更高的静电电容密度以及低的等效串联电阻(ESR：Equivalent Series Resistance)。
构成上述上部电极7的材料只要是导电性即可，没有特别限定，但可举出Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta以及它们的合金，例如，CuNi、AuNi、AuSn，以及TiN、TiAlN、TiON、TiAlON、TaN等金属氮化物、金属氮氧化物、导电性高分子(例如，PEDOT(聚(3，4-乙撑二氧噻吩))、聚吡咯、聚苯胺)等，优选为TiN、TiON。
上部电极的厚度没有特别限定，但例如优选为3nm以上，更优选为10nm以上。通过将上部电极的厚度设为3nm以上，从而能够减小上部电极自身的电阻。
另外，在形成上部电极之后，在上部电极不具有作为电容器电极的充分的导电性的情况下，也可以通过溅射、蒸镀、镀覆等方法在上部电极的表面追加形成由Al、Cu、Ni等构成的引出电极层。
此外，上部电极层7a、7b以及引出电极层优选通过不会形成在绝缘部9上的方法来形成。例如，可以预先在绝缘部9上形成掩模，并形成上部电极层7a、7b以及引出电极层，此后，除去掩模以及掩模上的上部电极层7a、7b以及引出电极层，使得上部电极层7a、7b以及引出电极层不会形成在绝缘部9上。在绝缘部9上形成了上部电极层或引出电极层的情况下，例如能够通过激光、研磨来除去上部电极层以及引出电极层。作为其他方法，能够通过利用了药液的蚀刻处理除去上部电极层以及引出电极层。
接着，在上部电极7a、7a’、7b、7b’上分别形成外部电极8a、8a’、8b、8b’(以下，也统称为“外部电极8”)(图5(f))。
外部电极8的形成方法没有特别限定，例如，能够使用CVD法、电解镀覆、无电解镀覆、蒸镀、溅射、导电性膏的烧附等，优选电解镀覆、无电解镀覆、蒸镀、溅射等。
构成上述外部电极8的材料没有特别限定，但例如可举出Au、Pb、Pd、Ag、Sn、Ni、Cu等金属及合金、以及导电性高分子等。
另外，上述外部电极8不是必须的要素，也可以不存在。在该情况下，上部电极7还作为外部电极而发挥功能。即，上部电极7a以及上部电极7b也可以作为一对电极而发挥功能。在该情况下，也可上部电极7a作为阳极而发挥功能，上部电极7b作为阴极而发挥功能。或者，也可上部电极7a作为阴极而发挥功能，上部电极7b作为阳极而发挥功能。
这样得到的基板，通过高比表面积导电性基材连结本实施方式的多个电容器1，从而成为呈矩阵状配置的电容器集合基板12(图6)。
因此，本发明还提供一种电容器集合基板，其特征在于，通过高比表面积导电性基材连结本发明的多个电容器而成。
接着，对绝缘部9的中心部进行完全切割，从而将得到的电容器集合基板12单片化为各部件(图5(g))。
上述的切割能够使用各种激光装置、划片机、各种刀具、模具来进行，优选使用激光装置，特别是纤维激光装置、纳秒激光装置。
这样得到的电容器1构成为具有：高比表面积导电性基材；电介质层，位于高比表面积导电性基材上；以及上部电极，位于电介质层上，所述电容器的特征在于，在一个高比表面积导电性基材上具有由高比表面积导电性基材、电介质层以及上部电极构成的第一、第二、第三以及第四静电电容形成部，第一静电电容形成部以及第二静电电容形成部存在于高比表面积导电性基材的一个主面上，第三静电电容形成部以及第四静电电容形成部存在于高比表面积导电性基材的另一个主面上，第一静电电容形成部以及第三静电电容形成部位于隔着高比表面积导电性基材对置的位置，第二静电电容形成部以及第四静电电容形成部位于隔着高比表面积导电性基材对置的位置。
以上，对本实施方式的电容器1进行了说明，但是本发明的电容器能够进行各种改变。
例如，虽然在本实施方式中，电容器为大致长方体形状，但是本发明并不限定于此。本发明的电容器能够设为任意的形状，例如，平面形状可以为圆状、椭圆状、以及圆角的四边形等。
此外，虽然在本实施方式中，在高比表面积导电性基材的两主面侧具有静电电容形成部，但是也可以仅在一方具有静电电容形成部。即，也可以不存在图1的下表面侧的静电电容形成部2a’以及2b’，取而代之存在绝缘部9。此外，可以不存在四个外部电极8a、8a’、8b、8b’中的8a或8a’的任一方，取而代之存在绝缘部9，也可以不存在8b或8b’的任一方，取而代之存在绝缘部9。
即，上述那样的电容器构成为具有：高比表面积导电性基材；电介质层，位于高比表面积导电性基材上；以及上部电极，位于电介质层上，其中，在高比表面积导电性基材的一个主面上具有由高比表面积导电性基材、电介质层以及上部电极构成的第一以及第二静电电容形成部，在高比表面积导电性基材的另一个主面上具有绝缘层。
进而，也可以在各层之间具有用于提高层间的密接性的层、或用于防止各层间的成分的扩散的缓冲层等。此外，也可以在电容器的侧面等具有保护层。
2.高比表面积导电性基材具有金属支承体和被该金属支承体支承的金属烧结体的电容器
本发明在第二要旨中提供一种电容器，构成为具有：高比表面积导电性基材；电介质层，位于高比表面积导电性基材上；以及上部电极，位于电介质层上，所述电容器的特征在于，高比表面积导电性基材构成为具有金属烧结体以及金属支承体，金属烧结体被金属支承体支承。
将一个实施方式中的电容器21的概略剖视图示于图7(其中，简单起见，未示出空隙)，将高比表面积导电性基材的概略俯视图示于图8。此外，将高比表面积导电性基材的高空隙率部的剖面的放大图示意性地示于图9。
如图7、图8以及图9所示，本实施方式的电容器21具有大致长方体形状，概略性地，构成为具有高比表面积导电性基材22、形成在高比表面积导电性基材22上的电介质层23、以及形成在电介质层23上的上部电极24。高比表面积导电性基材22在一个主面侧具有空隙率相对高的高空隙率部25和空隙率相对低的低空隙率部26。高空隙率部25位于高比表面积导电性基材22的第一主面的中央部，低空隙率部26位于其周围。即，低空隙率部26包围高空隙率部25。高空隙率部25具有多孔构造。此外，高比表面积导电性基材22在另一个主面(第二主面)侧具有金属支承体27。即，高空隙率部25以及低空隙率部26构成高比表面积导电性基材22的第一主面，支承体27构成高比表面积导电性基材2的第二主面。在图7中，第一主面是高比表面积导电性基材22的上表面，第二主面是高比表面积导电性基材22的下表面。在电容器21的末端部中，在低空隙率部26与电介质层23之间存在绝缘部28。电容器21在上部电极24上具备第一外部电极29，以及在高比表面积导电性基材22的支承体27侧的主面上具备第二外部电极30。在本实施方式的电容器21中，第一外部电极29与上部电极24被电连接，第二外部电极30与支承体27被电连接。上部电极24与高比表面积导电性基材22的高空隙率部25隔着电介质层23彼此相向，若对上部电极24和高比表面积导电性基材22进行通电，则能够在电介质层23积蓄电荷。
具有金属支承体以及被其保持的金属烧结体的高比表面积导电性基材的强度高，不易产生电介质层产生裂缝等不良情况。
上述那样的、构成为具有高比表面积导电性基材、位于高比表面积导电性基材上的电介质层以及位于电介质层上的上部电极、且所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体的、电容器，能够通过具备如下步骤的方法来得到，该步骤是，在金属支承体上配置金属粉或金属粉混合物，接下来，对它们进行烧成来制作具有高比表面积的导电性基材。例如，可像以下那样制造。
首先，准备由金属烧结体和对金属烧结体进行支承的金属支承体构成的高比表面积导电性基材。
上述高比表面积导电性基材能够通过如下方式得到，即，在金属支承体上配置金属粉或金属粉的混合物，接下来，对它们进行烧成。
构成金属支承体的金属没有特别限定，例如可举出Al、Ti、Ta、Nb、Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co、Fe、或它们的合金。构成金属支承体的金属优选为Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co或Fe。通过使用这样的金属，从而能够降低等效串联电阻(ESR：EquivalentSeries Resistance)。此外，这些金属的比电阻低且为高熔点，因此能够进行高温下的退火处理，能够得到高品质的电介质膜。
配置在高比表面积导电性基材上的金属粉的混合物可以与在上述的电容器1中使用的金属粉的混合物相同。
作为构成金属粉的金属，只要是导电性即可，没有特别限定，但例如可举出Al、Ti、Ta、Nb、Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co、Fe、或它们的合金。
构成金属粉的金属优选为Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co或Fe。通过使用这样的金属，从而能够降低金属烧结体的等效串联电阻(ESR：Equivalent Series Resistance)。此外，这些金属的比电阻低且为高熔点，因此能够进行高温下的退火处理，能够得到高品质的电介质膜。
在一个方式中，金属粉的混合物包含平均粒径不同的至少两种金属粉，例如包含两种、三种或四种金属粉。通过使用平均粒径不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧结体的强度也会提高。
在优选的方式中，在金属粉混合物之中，金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于主成分的金属粉的平均粒径之比为1/3以下，优选为1/4以下，进一步优选为1/5以下。通过设为这样的平均粒径比，从而能够确保对于用作高比表面积导电性基材而言充分的机械强度，能够降低电容器的不良率。另一方面，金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于主成分的金属粉的平均粒径之比优选为1/30以上，更优选为1/20以上，进一步优选为1/15以上。通过设为这样的平均粒径比，从而能够进一步增大空隙率，能够得到更大的静电电容。
金属粉混合物中的平均粒径最小的金属粉的含量可以优选为5质量％以上，更优选为10质量％以上，进一步优选为20质量％以上。通过将金属粉混合物中的平均粒径最小的金属粉的含量设为5质量％以上，从而金属烧结体的强度变得更高。另一方面，金属粉混合物中的平均粒径最小的金属粉的含量可以优选为48质量％以下，更优选为40质量％以下，进一步优选为30质量％以下。通过将金属粉混合物中的平均粒径最小的金属粉的含量设为48质量％以下，从而能够进一步保持空隙，能够得到更高的静电电容。
在另一个方式中，金属粉的混合物包含熔点不同的至少两种金属粉，例如包含两种、三种或四种金属粉。通过使用熔点不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧结体的强度也会提高。
在优选的方式中，在金属粉混合物中，构成至少一种金属粉的金属的熔点相对于构成成为金属烧结体的主成分的金属粉的金属的熔点低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上。通过像这样使用熔点不同的金属粉，从而即使是在更低的温度下进行了烧成的情况，烧成也会通过低熔点的金属粉而推进，能够得到具备充分的空隙率和强度的金属烧结体。
成为金属烧结体的主成分的金属粉与低熔点的金属粉的组合没有特别限定，但例如可举出Ni与Cu的组合。
在一个优选的方式中，高比表面积导电性基材可通过如下方式得到，即，对金属支承体的表面进行粗糙化，在其上配置金属粉或金属粉混合物，接下来，对它们进行烧成。
作为对金属支承体的表面进行粗糙化的方法，例如，可举出使用了硫酸-过氧化氢类蚀刻剂、硝酸类蚀刻剂等的蚀刻等化学方法、或喷砂、锉等物理方法。
被粗糙化的金属支承体的表面具有凹凸，金属支承体表面的面内方向的凹部间的平均距离可以优选为配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上，更优选为1/20以上，进一步优选为1/15以上，且优选为1/2以下，更优选为1/3以下，进一步优选为1/4以下。通过将金属支承体表面的凹凸的短边长度设为这样的范围，从而能够更牢固地接合金属支承体和金属烧结体。
金属支承体表面的面内方向的凹部间的平均距离能够使用表面扫描型探针显微镜(SPM：Scanning Probe Microscope)在给定的区域(例如，3μm×3μm)引出将该区域划分为4个正方形的两条直线并作为该直线上的凹部间的距离的平均值而求出。
在该方式中得到的高比表面积导电性基材中，连结金属烧结体和金属支承体的缩颈(即，构成金属烧结体的金属粉与金属支承体的缩颈)的平均直径变得大于金属烧结体中的金属粉彼此的缩颈的平均直径。
缩颈的平均直径能够通过如下方式求出，即，使用TEM对通过FIB加工得到的薄片试样的给定的区域进行拍摄，并对得到的图像进行图像解析。即，测定连结金属粉和金属支承体或连结金属粉彼此的缩颈部分的最小宽度，并定义为20个缩颈的测定值的平均。另外，关于所述20个缩颈，选择随机选择出的50个缩颈中的测定值大的20个缩颈。例如，金属粉彼此的缩颈的平均直径是像图12中用箭头示出的那样的金属烧结体31中的粒子间的缩颈部位33的最细部的平均值。此外，金属粉与金属支承体之间的缩颈是像图13中用箭头示出的那样的金属烧结体31粒子与金属支承体27之间的缩颈部位34的最细部的平均值。
在一个优选的方式中，高比表面积导电性基材通过如下方式得到，即，在金属支承体上配置第一金属粉，并在其上配置第二金属粉或金属粉混合物，接下来，对它们进行烧成。
上述第二金属粉或金属粉混合物与上述的方式中的金属粉以及金属粉混合物对应，上述第一金属粉是不同于它们的金属粉。
作为构成第一金属粉的金属，只要是导电性即可，没有特别限定，但例如可举出Al、Ti、Ta、Nb、Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co、Fe、或它们的合金。
在一个方式中，第一金属粉的平均粒径是第二金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/2以下，优选为1/3以下，更优选为1/4以下，进一步优选为1/5以下。此外，第一金属粉的平均粒径优选为第二金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上，更优选为1/20以上，进一步优选为1/15以上。通过将第一金属粉的平均粒径设为这样的范围，从而能够更牢固地接合金属烧结体和金属支承体。
在该方式中得到的高比表面积导电性基材中，连结金属烧结体和金属支承体的缩颈的平均直径变得大于金属烧结体的大致中央部处的缩颈的平均直径。
在一个方式中，构成第一金属粉的金属的熔点比构成第二金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上。通过作为构成第一金属粉的金属而选择熔点低的金属，从而能够更牢固地接合金属支承体和金属烧结体。
在该方式中得到的高比表面积导电性基材中，在金属烧结体与金属支承体的界面附近存在熔点比构成金属烧结体的大致中央部的金属低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上的金属。
在优选的方式中，构成第一金属粉的金属的熔点比构成金属支承体的金属的熔点低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上。
在该方式中得到的高比表面积导电性基材中，在金属烧结体与金属支承体的界面附近存在熔点比构成金属支承体的金属低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上的金属。
在该方式中，第一金属粉优选为Cu。此外，第一金属粉与第二金属粉或作为金属粉混合物的主成分的金属粉的组合没有特别限定，但例如优选为Ni与Cu的组合。
第一金属粉优选作为0.3μm以上的层，更优选作为1μm以上的层，进一步优选作为3μm以上的层而配置在高比表面积导电性基材上。通过将第一金属粉的层设为1μm以上的层，从而能够更牢固地使金属烧结体与金属支承体结合。此外，第一金属粉优选作为50μm以下的层，更优选作为30μm以下的层，进一步优选作为10μm以下的层而配置在高比表面积导电性基材上。通过将第一金属粉的层设为30μm以下的层，从而能够进一步增大静电电容。
在一个优选的方式中，高比表面积导电性基材可通过如下方式得到，即，在金属支承体上形成低熔点金属层，并在其上配置金属粉或金属粉混合物，接下来，对它们进行烧成。
构成低熔点金属层的金属的熔点比构成配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上。通过作为构成低熔点金属层的金属而选择熔点低的金属，从而能够更牢固地接合金属支承体和金属烧结体。
作为构成低熔点金属层的金属，例如可举出Al、Ti、Ta、Nb、Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co、Fe、或它们的合金。
低熔点金属层的厚度可以优选为0.3μm以上，更优选为1μm以上，进一步优选为3μm以上。通过将低熔点金属层的厚度设为1μm以上，从而能够更牢固地接合金属支承体和金属烧结体。此外，低熔点金属层的厚度可以优选为50μm以下，更优选为30μm以下，进一步优选为10μm以下。通过将低熔点金属层的厚度设为30μm以下，从而能够进一步增大静电电容。
在该方式中得到的高比表面积导电性基材中，在金属烧结体与金属支承体的界面附近存在熔点比构成金属烧结体的大致中央部的金属低100℃以上，更优选为低150℃以上，进一步优选为低200℃以上的金属。
上述的金属支承体的粗糙化处理、第一金属粉向金属支承体上的配置、以及低熔点金属层向金属支承体上的形成可以在金属支承体的整个面进行，此外，也可以仅在形成金属烧结体的地方形成。例如，在对金属支承体的上表面整体进行处理从而在整体形成了金属烧结体的情况下，如图10(a)所示，可得到在金属支承体27上整体设置了金属烧结体31的高比表面积导电性基材22。另一方面，在仅对金属支承体的一部分进行处理从而在其上形成了金属烧结体的情况下，如图10(b)所示，可得到在金属支承体27上的一部分设置了金属烧结体31的高比表面积导电性基材22。
像这样形成的高比表面积导电性基材，因为在金属支承体与金属烧结体的界面附近处推进了烧结，所以金属支承体与金属烧结体被牢固地接合，此外，因为界面附近以外的金属烧结体的烧结的推进没有比较进步，所以不易产生基材的翘曲。此外，因为具有金属支承体，所以强度高，不易产生电介质层产生裂缝等不良情况。
接着，在上述得到的高比表面积导电性基材22(图11(a))形成沟槽部32(图11(b))。上述沟槽部对应于低空隙率部26，其他部分对应于高空隙率部25。
关于沟槽部(低空隙率部)的形成方法，能够通过破坏(或填埋)上述得到的高比表面积导电性基材的一部分的空隙而形成。
另外，低空隙率部26在本发明中不是必须的构成要素，也可以不存在。例如，也可以是从图11(b)所示的高比表面积导电性基材除去了低空隙率部26的高比表面积导电性基材。此外，也可以是位于沟槽部32的下方的低空隙率部26置换为高空隙率部的高比表面积导电性基材。
此外，虽然在本实施方式中，高比表面积导电性基材22由高空隙率部25和存在于其周围的低空隙率部26构成，但是本发明并不限定于此。即，高空隙率部以及低空隙率部的存在位置、设置数、大小、形状、两者的比率等没有特别限定。例如，高比表面积导电性基材也可以仅由高空隙率部构成。此外，通过调整高空隙率部与低空隙率部的比率，从而能够控制电容器的静电电容。
破坏(填埋)空隙的方法、低空隙率部以及低空隙率部的空隙率以及厚度等可以与关于上述的电容器1的低空隙率部4记载的内容相同。
接着，在低空隙率部26上(沟槽内)注入树脂，形成绝缘部28(图11(c))。通过设置绝缘部28，从而能够防止上部电极24与高比表面积导电性基材22间的短路(short)。
另外，虽然在本实施方式中，绝缘部28存在于低空隙率部26上的整体，但是并不限定于此，也可以仅存在于低空隙率部26的一部分，此外，也可以超过低空隙率部而甚至存在至高空隙率部上。
此外，虽然在本实施方式中，绝缘部28位于低空隙率部26与电介质层23之间，但是不限定于此。绝缘部28只要位于高比表面积导电性基材22与上部电极24之间即可，例如，也可以位于电介质层23与上部电极24之间。
绝缘部28的厚度没有特别限定，但是从更可靠地防止端面放电的观点出发，优选为0.3μm以上，例如可以为1μm以上或5μm以上。此外，从电容器的低矮化的观点出发，优选为100μm以下，例如可以为50μm以下或20μm以下。
形成绝缘部28的材料、以及形成方法可以与上述的电容器1的绝缘部9相同。
另外，在本发明的电容器中，绝缘部28不是必须的要素，也可以不存在。
接着，在上述高空隙率部25以及绝缘部28上形成电介质层23，进而在其上形成上部电极24(图11(d))。此外，在上部电极24上形成第一外部电极29，在金属支承体27上形成第二外部电极30(图11(e))。
关于电介质层23、上部电极24、第一外部电极29以及第二外部电极30，所使用的材料、形成方法、厚度等可以与上述电容器1的电介质层6、上部电极7、以及外部电极8相同。
接着，通过对绝缘部28的中心部进行完全切割，从而将得到的电容器集合基板单片化为各部件(图11(f))。
以上，对本实施方式的电容器21进行了说明，但是本发明的电容器能够进行各种改变。
例如，虽然在本实施方式中，电容器为大致长方体形状，但是本发明并不限定于此。本发明的电容器能够设为任意的形状，例如，平面形状也可以为圆状、椭圆状、以及圆角的四边形等。
此外，也可以在各层之间具有用于提高层间的密接性的层、或用于防止各层间的成分的扩散的缓冲层等。此外，也可以在电容器的侧面等具有保护层。
此外，在上述实施方式中，电容器的末端部按高比表面积导电性基材22、绝缘部28、电介质层23、上部电极24的顺序设置，但是本发明并不限定于此。例如，关于该设置顺序，只要绝缘部28位于上部电极24与高比表面积导电性基材22之间即可，没有特别限定，例如，也可以按高比表面积导电性基材22、电介质层23、绝缘部28、上部电极24的顺序设置。
进而，上述实施方式的电容器21，虽然上部电极以及外部电极甚至存在至电容器的边缘部，但是本发明并不限定于此。在一个方式中，上部电极(优选为上部电极以及第一外部电极)从电容器的边缘部隔离地设置。通过像这样设置，从而能够防止端面放电。即，上部电极可以不形成为覆盖高空隙率部的全部，上部电极也可以形成为仅覆盖高空隙率部。
进而，虽然上述实施方式的电容器仅在一个主面具有金属烧结体，但是也可以夹着金属支承体而在两个主面具有金属烧结体。
在优选的方式中，本发明的电容器的电介质层通过沉积法(例如，气相法，优选为原子层沉积法)来形成。在通过阳极氧化形成了电介质层的情况下，电介质膜具有极性，存在当施加反向电场时会绝缘击穿的问题。此外，由于在阳极氧化膜中存在羟基等缺陷，因此不能得到高击穿电压的电容器。本方式中的电容器通过沉积法形成没有缺陷的电介质膜而非阳极氧化膜，从而能够得到没有极性且高击穿电压的电容器。
在本发明的电容器中，金属烧结体中的金属粉充分被缩颈，或与金属支承体牢固地接合，因此具有高的强度。在将阳极氧化膜用作电介质并将导电性高分子或电解质用作电极的电解电容器中，具有即使在电介质层被击穿而短路的情况下也可使绝缘性恢复的自我修复效果，但是在通过层叠法得到的电容器中，未必一定得到自我修复效果。因此，即使只是存在一点点的击穿的起点，也有可能导致绝缘击穿。从防止该绝缘击穿的观点出发，具有高的强度的本发明的电容器是有利的。
本发明的电容器由于强度比较高，因此适合安装到基板。
本发明的电容器能够直接形成在基板上，例如，能够直接形成在有机基板、硅、陶瓷、玻璃基板等上，尤其是有机基板上。
本发明的电容器由于烧成工序是比较低的温度，因此能够减小对基板造成的热影响，特别是，在使用了有机基板的情况下，能够抑制溢出气体(Outgas)的产生、翘曲等。
因此，本发明还提供如下的基板，即，配置有本发明的电容器，使得其高比表面积导电性基材的金属支承体与基板，特别是，与有机基板密接。
实施例
实施例1
准备了具有表1所示的平均粒径的Ni粉以及Cu粉。将表1所示的金属原料1单独或以给定的比例与金属原料2混合，在乙醇中使用
Figure GDA0002044932810000271
的氧化锆球通过球磨机进行了分散。在该分散液中加入聚乙烯醇，制作了对应于试样编号1～16的金属粉浆料。
使用这些浆料，用刮刀法在平坦的氧化铝基板上形成了金属粉层，使得干燥后的厚度成为大约100μm。将该试样在烧成炉中以200℃～300℃进行脱脂之后，在N2气氛下以300～650℃进行5分钟热处理，从而得到了金属烧结体。金属烧结体并不固着于氧化铝基板，能够作为金属烧结体而从氧化铝基板分离。
将该金属烧结体用作了高比表面积导电性基材。金属烧结体是一边为大约50mm的板状，加工为集合基板。接下来，使用纤维激光装置或纳秒激光装置在集合基板上形成了沟槽部。对应于沟槽部的部分是低空隙率部。
接着，在沟槽部内使用空气式分配器装置填充聚酰亚胺树脂，使得也充分地浸透至沟槽部的细孔内。
接着，在金属烧结体上通过ALD法进行25nm的SiOx的成膜，形成了电介质层，接下来，在电介质层上通过ALD法进行TiN的成膜，形成了上部电极。
接着，在集合基板的上下表面通过蒸镀形成图案，并通过无电解镀覆形成了作为外部电极的Cu层。
通过对填充到沟槽部内的绝缘体的中心部进行完全切割，从而单片化为各部件，得到了尺寸为1.0mm×0.5mm的电容器(试样编号1～16)。另外，试样编号1、2、3、7以及13是比较例。
评价
使用阻抗分析仪以1MHz、1mV对这样制作出的电容器的静电电容进行了测定。此外，将在施加了5V的DC电场时边缘电阻成为1kΩ以下的试样判定为短路试样，并算出了短路(short)率。将结果一并示于表1。
像以下那样求出了金属烧结体的空隙率。首先，使用利用了FIB的微采样加工法将电容器试样的大致中央部薄片化，从而准备了分析试样。另外，通过Ar离子铣削除去了在FIB加工时形成的试样表面的受损层。对于分析试样的加工，在FIB中使用了SMI3050SE(Seiko Instruments公司制造)，在Ar离子铣削中使用了PIPS型号691(Gatan公司制造)。接下来，用扫描型透射电子显微镜(STEM)对分析试样的3μm×3μm的范围进行了观察。STEM使用了JEM-2200FS(JEOL制造)(加速电压＝200kV)。进行观察区域的图像解析，根据金属烧结体的存在金属的面积求出空隙率。求出任意3处的空隙率，将3处的平均值一并示于表1。
[表1]
Figure GDA0002044932810000281
如表1所示，确认出：将两种金属粉混合并进行了烧成的本发明的电容器达成了高的静电电容和低的短路率。
实施例2
准备了具有表2所示的平均粒径的Ni粉以及Cu粉。将表2所示的金属原料1单独或以给定的比例与金属原料2混合，在乙醇中使用
Figure GDA0002044932810000291
的氧化锆球通过球磨机进行了分散。在该分散液中加入聚乙烯醇，制作了对应于试样编号21～35的金属粉浆料。
另一方面，作为金属支承体而准备Ni箔以及Cu箔，在浸渍于碱性溶液而进行了表面处理之后，用硫酸-过氧化氢类蚀刻剂改变处理时间而进行了金属箔表面的粗糙化处理。
在该Ni以及Cu箔上用刮刀法涂敷上述浆料，形成了金属粉层，使得干燥后的厚度成为大约50μm。将该试样在烧成炉中以200～300℃进行脱脂之后，在N2气氛下以300～600℃进行5分钟热处理，从而得到了金属烧结体。
将这样得到的仅单侧的面形成了金属烧结体的基材用作了高比表面积导电性基材。金属烧结体是一边为大约50mm的板状，加工为集合基板。
首先，使用纤维激光装置或纳秒激光装置在集合基板上形成了沟槽部。对应于沟槽部的部分是低空隙率部。
接着，在金属烧结体上通过ALD法进行15nm的SiON的成膜，形成了电介质层。接下来，在沟槽部内使用空气式分配器装置填充聚酰亚胺树脂，从而形成了绝缘部。接下来，在电介质层以及绝缘部上通过ALD法进行TiN的成膜，从而形成上部电极，并在基材的上下表面通过溅射形成Ti以及Cu膜，接下来，通过无电解镀覆形成了Cu的外部电极。
通过使用纤维激光装置或纳秒激光装置对填充到沟槽部内的绝缘部的中心部进行完全切割，从而单片化为各部件，得到了尺寸为1.5mm×1.5mm的电容器(试样编号21～35)。另外，试样编号21、27、32以及34是比较例。
评价
与实施例1同样地测定了静电电容、短路率以及空隙率。将结果一并示于表2。
[表2]
Figure GDA0002044932810000301
进而，对于试样编号21以及23，像以下那样测定了缩颈的平均直径。与上述空隙率的测定同样地，准备电容器试样的薄片试样，并进行了图像解析。分别随机地选择50个金属粉与金属支承体间的缩颈、以及对金属粉间进行连结的缩颈，测定缩颈部分的最小宽度，求出了测定值大的20个的平均值。将结果示于下述表3。
[表3]
Figure GDA0002044932810000311
如表2所示，确认出：在充分粗糙化了表面的本发明的电容器中，短路率低。认为这是因为，通过对金属支承体的表面进行粗糙化，从而充分地推进了金属烧结体与金属支承体的缩颈。此外，如表3所示，确认出：在充分粗糙化了表面的本发明的电容器中，金属烧结体与金属支承体间的缩颈的平均直径大于金属粉间的缩颈的平均直径。
实施例3
准备了具有表3所示的平均粒径的Ni粉以及Cu粉。将表3所示的金属原料1单独或以给定的比例与金属原料2混合，在乙醇中使用
Figure GDA0002044932810000312
的氧化锆球通过球磨机进行了分散。在该分散液中加入聚乙烯醇，制作了对应于试样编号41～56的金属粉浆料。
另一方面，作为支承体准备了表面未被粗糙化的10μm厚的Ni箔(试样编号41～53)、以及表面被粗糙化为凹部间距离为0.15μm的10μm厚的Ni箔(试样编号54)。进而，通过旋涂在平板玻璃上涂敷环氧树脂，并通过溅射形成0.5μm的Ni金属层，作为支承体(试样编号55)。此外，通过旋涂在平板玻璃上涂敷环氧树脂，并通过无电解镀覆形成1μm的Cu层，作为支承体(试样编号56)。
在这些支承体上，使用喷墨将表3的金属粒子层1所示的金属粉的浆料进行图案涂敷并使其干燥。此后，使用喷嘴直径大的喷墨来涂敷平均粒径比较大的表3的金属粒子层2所示的金属粉的浆料，在金属粒子层1上大致形成几μm的层，并重复进行干燥、涂敷，从而形成了干燥后的合计厚度为大约100μm的金属粉层。将该试样在烧成炉中以200～300℃进行脱脂之后，在N2气氛下以300～600℃进行5分钟热处理，从而得到了金属烧结体。
将这样得到的仅单侧的面形成了金属烧结体的基材用作了高比表面积导电性基材。金属烧结体是一边为大约50mm的板状，加工为集合基板。
接着，作为电介质层而通过ALD法进行20nm的AlOx的成膜，试样编号41～54单片化为尺寸为0.4mm×0.4mm的电容器，试样编号55以及56单片化为尺寸为0.3mm×0.3mm的电容器，除此以外，与实施例2同样地得到了电容器(试样编号41～56)。试样编号41、48以及49是比较例。
评价
与实施例1同样地测定了静电电容、短路率以及空隙率。将结果一并示于表4。
[表4]
Figure GDA0002044932810000331
进而，对于试样编号21以及23，与实施例2同样地测定了缩颈的平均直径。将结果示于下述表5。
[表5]
Figure GDA0002044932810000341
如表4所示，确认出：在将具有给定的粒径的金属粉配置于金属支承体的表面而制作出的本发明的电容器中，短路率低。认为这是因为，通过金属支承体的表面的金属粉，充分地推进了金属支承体与金属烧结体的界面的缩颈。此外，如表5所示，确认出：在将具有给定的粒径的金属粉配置于金属支承体的表面而制作出的本发明的电容器中，金属烧结体与金属支承体间的缩颈的平均直径大于金属粉间的缩颈的平均直径。
实施例4
准备了在表面与背面配设了10μm的Cu箔或Ni箔的一个边为大约100mm的环氧类树脂基板。树脂基板上的金属箔为了形成电子电路而预先进行了图案化。
另一方面，准备了具有表4所示的平均粒径的Ni粉以及Cu粉。将表4所示的金属原料1单独或以给定的比例与金属原料2混合，在乙醇中使用
Figure GDA0002044932810000342
的氧化锆球通过球磨机进行了分散。在该分散液中加入聚乙烯醇，制作了对应于试样编号61～71的金属粉浆料。
在树脂基板上的金属箔(表4的有机基板上的金属种类)上，使用喷墨法将表4的金属粒子层1所示的金属粉的浆料以1.5mm间隔在每个电容器为1mm的范围涂敷多次，并使其干燥。此后，使用喷嘴直径大的喷墨来涂敷平均粒径比较大的表4的金属粒子层2所示的金属粉的浆料，形成几μm的层，并重复进行干燥、涂敷，从而形成了干燥后的合计厚度为大约20μm的金属粉层。将该试样在烧成炉中以200～300℃进行脱脂之后，在N2气氛下以290～450℃进行5分钟热处理，从而得到了金属烧结体。
将这样得到的仅单侧的面形成了金属烧结体的基材用作了高比表面积导电性基材。
接着，通过ALD法在300℃进行15nm的AlOx的成膜，形成了电介质层。接下来，在金属烧结体间使用空气式分配器装置涂敷聚酰亚胺树脂，从而形成了绝缘部。接下来，作为上部电极，通过ALD法在350℃形成了TiN膜。接着，仅在基板的金属烧结体的上表面通过蒸镀法对Cu进行图案形成，并通过镀覆形成外部电极，从而得到了电容器(试样编号61～71)。另外，试样编号61、63、69以及70是比较例。
评价
与实施例1同样地，测定了静电电容、短路率以及空隙率。将结果一并示于表6。此外，将基板的凹部朝下而置于平的平板上，用平面的仪表(Gauge)测定了翘曲量。将从仪表的值减去了平均箔厚度的值作为了翘曲量。
[表6]
Figure GDA0002044932810000361
如表6所示，确认出：使用多种金属粉进行了烧成的本发明的电容器即使在基板上进行了烧成的情况下，短路率也低，且基板的翘曲也小。认为这是因为，即使不过度地推进烧成，也能够得到充分的强度的金属烧结体。另外，认为与实施例1相比较而短路率整体上高是因为，在ALD中，由于从树脂基板产生的溢出气体，产生局部性的CVD反应等，从而引起了电介质的膜厚以及膜质的偏差。
产业上的可利用性
本发明的电容器具有高的静电电容，因此适合用于各种电子设备。本发明的电容器安装在基板上作为电子部件使用。或者，本发明的电容器埋入到基板、内插器内作为电子部件使用。
附图标记说明
1：电容器；
2a、2a’、2b、2b’：静电电容形成部；
3：高比表面积导电性基材；
4：低空隙率部；
5、5a、5b：高空隙率部；
6、6a、6a’、6b、6b’：电介质层；
7、7a、7a’、7b、7b’：上部电极；
8、8a、8a’、8b、8b’：外部电极；
9：绝缘部；
11：沟槽部；
12：电容器集合基板；
21：电容器；
22：高比表面积导电性基材；
23：电介质层；
24：上部电极；
25：高空隙率部；
26：低空隙率部；
27：金属支承体；
28：绝缘部；
29：第一外部电极；
30：第二外部电极；
31：金属烧结体；
32：沟槽部；
33：缩颈部位；
34：缩颈部位。

Claims (21)

1.一种电容器，构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述电容器的特征在于，
所述高比表面积导电性基材构成为具有金属烧结体以及金属支承体，
所述金属烧结体通过缩颈而支承于所述金属支承体，
连结所述金属烧结体和所述金属支承体的缩颈的平均直径大于金属烧结体中的金属粉彼此的缩颈的平均直径，
所述电介质层由与所述高比表面积导电性基材不同的起源的原子形成。
2.根据权利要求1所述的电容器，其特征在于，
构成所述金属烧结体与所述金属支承体的界面附近的金属的熔点比构成金属烧结体的大致中央部的金属的熔点低100℃以上。
3.根据权利要求1或2所述的电容器，其特征在于，
构成所述金属烧结体与所述金属支承体的界面附近的金属的熔点比构成金属支承体的金属的熔点低100℃以上。
4.根据权利要求1或2所述的电容器，其特征在于，
所述金属烧结体是平均粒径不同的至少两种金属粉的烧结体。
5.根据权利要求4所述的电容器，其特征在于，
平均粒径最小的金属粉的平均粒径相对于作为主成分的金属粉的平均粒径之比为1/3以下。
6.根据权利要求1或2所述的电容器，其特征在于，
所述金属烧结体是熔点不同的至少两种金属粉的烧结体。
7.根据权利要求6所述的电容器，其特征在于，
构成至少一种金属粉的金属的熔点相对于构成作为主成分的金属粉的金属的熔点低100℃以上。
8.根据权利要求1或2所述的电容器，其特征在于，
构成所述金属烧结体的金属是从Ni、Cu、W、Mo、Au、Ir、Ag、Rh、Ru、Co以及Fe中选择的一种以上的金属。
9.根据权利要求1或2所述的电容器，其特征在于，
所述电介质层通过原子层沉积法形成。
10.根据权利要求1或2所述的电容器，其特征在于，
所述上部电极通过原子层沉积法形成。
11.根据权利要求1或2所述的电容器，其特征在于，
所述电容器是构成为具有高比表面积导电性基材、位于高比表面积导电性基材上的电介质层以及位于电介质层上的上部电极的电容器，
在所述高比表面积导电性基材的一个主面上具有由所述高比表面积导电性基材、所述电介质层以及所述上部电极构成的第一静电电容形成部以及第二静电电容形成部，
在高比表面积导电性基材的另一个主面上具有绝缘层。
12.一种基板，其特征在于，
安装有权利要求1～11中的任一项所述的电容器。
13.一种基板，其特征在于，
配置有权利要求1～11中的任一项所述的电容器，使得其高比表面积导电性基材的金属支承体与基板密接。
14.一种电容器集合基板，其特征在于，
通过高比表面积导电性基材连结有多个权利要求11所述的电容器。
15.一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法的特征在于，包括：
对所述金属支承体的表面进行粗糙化，并在其上配置金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材；以及
通过沉积法来形成所述电介质层，
被粗糙化后的所述金属支承体的表面中的金属支承体表面的面内方向的凹部间的平均距离为配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下，
所述金属烧结体通过缩颈而支承于所述金属支承体，
连结所述金属烧结体和所述金属支承体的缩颈的平均直径大于金属烧结体中的金属粉彼此的缩颈的平均直径，
所述电介质层由与所述高比表面积导电性基材不同的起源的原子形成。
16.一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法的特征在于，包括：
对所述金属支承体的表面进行粗糙化，在其上配置第一金属粉，并在其上配置第二金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材；以及
通过沉积法来形成所述电介质层，
被粗糙化后的所述金属支承体的表面中的金属支承体表面的面内方向的凹部间的平均距离为配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下，
所述金属烧结体通过缩颈而支承于所述金属支承体，
连结所述金属烧结体和所述金属支承体的缩颈的平均直径大于金属烧结体中的金属粉彼此的缩颈的平均直径，
所述电介质层由与所述高比表面积导电性基材不同的起源的原子形成。
17.根据权利要求16所述的电容器的制造方法，其特征在于，
所述第一金属粉的平均粒径为所述第二金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下。
18.根据权利要求16或17所述的电容器的制造方法，其特征在于，
构成所述第一金属粉的金属的熔点比构成所述第二金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上。
19.一种电容器的制造方法，所述电容器构成为具有：
高比表面积导电性基材；
电介质层，位于高比表面积导电性基材上；以及
上部电极，位于电介质层上，
所述高比表面积导电性基材具有金属烧结体以及对金属烧结体进行支承的金属支承体，
所述电容器的制造方法的特征在于，包括：
对所述金属支承体的表面进行粗糙化，在其上形成低熔点金属的层，并在其上配置金属粉或金属粉混合物，接下来，将它们进行烧成来制作所述高比表面积导电性基材；以及
通过沉积法来形成所述电介质层，
被粗糙化后的所述金属支承体的表面中的金属支承体表面的面内方向的凹部间的平均距离为配置在其上的金属粉或作为金属粉混合物的主成分的金属粉的平均粒径的1/30以上且1/2以下，
所述低熔点金属的熔点比构成金属粉或作为金属粉混合物的主成分的金属粉的金属的熔点低100℃以上，
所述金属烧结体通过缩颈而支承于所述金属支承体，
连结所述金属烧结体和所述金属支承体的缩颈的平均直径大于金属烧结体中的金属粉彼此的缩颈的平均直径，
所述电介质层由与所述高比表面积导电性基材不同的起源的原子形成。
20.根据权利要求15～17、19中的任一项所述的电容器的制造方法，其特征在于，
金属粉混合物中的平均粒径最小的金属粉的平均粒径相对于作为所述金属粉混合物的主成分的金属粉的平均粒径之比为1/3以下。
21.根据权利要求15～17、19中的任一项所述的电容器的制造方法，其特征在于，
构成金属粉混合物中的至少一种金属粉的金属的熔点相对于构成作为所述金属粉混合物的主成分的金属粉的金属的熔点低100℃以上。
CN201680045289.6A 2015-08-12 2016-08-01 电容器及其制造方法、基板和电容器集合基板 Active CN107924763B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-159581 2015-08-12
JP2015159581 2015-08-12
PCT/JP2016/072518 WO2017026316A1 (ja) 2015-08-12 2016-08-01 コンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
CN107924763A CN107924763A (zh) 2018-04-17
CN107924763B true CN107924763B (zh) 2020-04-17

Family

ID=57983186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680045289.6A Active CN107924763B (zh) 2015-08-12 2016-08-01 电容器及其制造方法、基板和电容器集合基板

Country Status (5)

Country Link
US (1) US10546691B2 (zh)
JP (3) JP6512297B2 (zh)
CN (1) CN107924763B (zh)
TW (1) TWI616910B (zh)
WO (1) WO2017026316A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167773A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔および電解コンデンサ、ならびに、それらの製造方法
KR102546515B1 (ko) 2018-03-05 2023-06-23 글로벌 어드밴스드 메탈스 유에스에이, 아이엔씨. 구형 분말을 함유하는 애노드 및 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338433A (ja) * 2002-05-22 2003-11-28 Nec Tokin Corp 固体電解コンデンサ用の陽極体、その製造方法及び固体電解コンデンサ
CN1577659A (zh) * 2003-07-22 2005-02-09 H.C.施塔克股份有限公司 电容器的制备方法
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2011204728A (ja) * 2010-03-24 2011-10-13 Hitachi Aic Inc 電解コンデンサ用陽極および電解コンデンサ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422062A (ja) * 1990-05-15 1992-01-27 Kuraray Chem Corp 分極性電極板
JPH06232006A (ja) * 1993-02-08 1994-08-19 Matsushita Electric Ind Co Ltd 電気二重層キャパシタ
JP3088907B2 (ja) * 1994-07-05 2000-09-18 エイ ブイ エックス コーポレイション 固体コンデンサとその製作方法
US5790368A (en) * 1995-06-27 1998-08-04 Murata Manufacturing Co., Ltd. Capacitor and manufacturing method thereof
JP2001185460A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法並びに回路基板
CN101866754B (zh) * 2001-05-15 2014-02-26 昭和电工株式会社 电容器电极、电容器及其生产方法、电子电路及电子仪器
US7737066B2 (en) * 2001-05-15 2010-06-15 Showa Denko K.K. Niobium monoxide powder, niobium monoxide sintered body and capacitor using the sintered body
JP2003197468A (ja) * 2001-10-19 2003-07-11 Nec Tokin Toyama Ltd 固体電解コンデンサ及びその製造方法
KR101257278B1 (ko) * 2001-12-10 2013-04-23 쇼와 덴코 가부시키가이샤 콘덴서용 전극
JP2003213301A (ja) * 2002-01-21 2003-07-30 Kawatetsu Mining Co Ltd ニオブ粉末及び固体電解コンデンサ
JP2004143477A (ja) * 2002-10-22 2004-05-20 Cabot Supermetal Kk ニオブ粉末およびその製造方法、並びにそれを用いた固体電解コンデンサ
WO2006014753A1 (en) * 2004-07-23 2006-02-09 Sundew Technologies, Llp Capacitors with high energy storage density and low esr
WO2006062234A1 (ja) * 2004-12-10 2006-06-15 Cabot Supermetals K.K. 金属粉末および多孔質焼結体の製造方法、金属粉末、およびコンデンサ
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
JP5104525B2 (ja) 2008-05-01 2012-12-19 日本軽金属株式会社 電解コンデンサ用アルミニウム箔
DE102008048614A1 (de) * 2008-09-23 2010-04-01 H.C. Starck Gmbh Ventilmetall-und Ventilmetalloxid-Agglomeratpulver und Verfahren zu deren Herstellung
US8587928B2 (en) * 2008-11-19 2013-11-19 Sanyo Electric Co., Ltd. Electrode for capacitor and capacitor
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
KR20150036806A (ko) * 2009-06-15 2015-04-07 도요 알루미늄 가부시키가이샤 알루미늄 전해 커패시터 전극 재료 및 그 제조 방법
US8865351B2 (en) * 2011-03-14 2014-10-21 Ut-Battelle, Llc Carbon composition with hierarchical porosity, and methods of preparation
EP2820661B1 (en) * 2012-02-28 2023-08-30 Teknologian tutkimuskeskus VTT Oy Integrable electrochemical capacitor
KR101823160B1 (ko) * 2012-04-26 2018-01-29 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US20150057144A1 (en) * 2013-08-26 2015-02-26 The Johns Hopkins University Nanostructured composite materials comprising refractory elements
JP6420697B2 (ja) * 2014-03-19 2018-11-07 日本碍子株式会社 複合体、ハニカム構造体及び複合体の製造方法
GB201413701D0 (en) * 2014-08-01 2014-09-17 Isis Innovation Process
JP2014241453A (ja) * 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338433A (ja) * 2002-05-22 2003-11-28 Nec Tokin Corp 固体電解コンデンサ用の陽極体、その製造方法及び固体電解コンデンサ
CN1577659A (zh) * 2003-07-22 2005-02-09 H.C.施塔克股份有限公司 电容器的制备方法
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2011204728A (ja) * 2010-03-24 2011-10-13 Hitachi Aic Inc 電解コンデンサ用陽極および電解コンデンサ

Also Published As

Publication number Publication date
JP2019169714A (ja) 2019-10-03
US10546691B2 (en) 2020-01-28
TW201721686A (zh) 2017-06-16
WO2017026316A1 (ja) 2017-02-16
JP6954325B2 (ja) 2021-10-27
JP6512297B2 (ja) 2019-05-15
JP2019169715A (ja) 2019-10-03
US20180158610A1 (en) 2018-06-07
TWI616910B (zh) 2018-03-01
CN107924763A (zh) 2018-04-17
JPWO2017026316A1 (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
TWI616912B (zh) Capacitor and method of manufacturing same
TWI597747B (zh) Capacitor and its manufacturing method
TWI596630B (zh) 電容器
CN107924763B (zh) 电容器及其制造方法、基板和电容器集合基板
US20180158611A1 (en) Capacitor and method for manufacturing the same
US20180114640A1 (en) Capacitor
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
US20170018368A1 (en) Capacitor
US20190355524A1 (en) Capacitor
WO2018151029A1 (ja) コンデンサ
WO2018021115A1 (ja) コンデンサ、及び該コンデンサの製造方法
TWI621222B (zh) Capacitor film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant