WO2017026316A1 - コンデンサおよびその製造方法 - Google Patents

コンデンサおよびその製造方法 Download PDF

Info

Publication number
WO2017026316A1
WO2017026316A1 PCT/JP2016/072518 JP2016072518W WO2017026316A1 WO 2017026316 A1 WO2017026316 A1 WO 2017026316A1 JP 2016072518 W JP2016072518 W JP 2016072518W WO 2017026316 A1 WO2017026316 A1 WO 2017026316A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
surface area
specific surface
high specific
metal powder
Prior art date
Application number
PCT/JP2016/072518
Other languages
English (en)
French (fr)
Inventor
徳之 井上
建夫 荒川
健介 青木
洋昌 佐伯
康一 神凉
明大 鶴
治彦 森
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2017534189A priority Critical patent/JP6512297B2/ja
Priority to CN201680045289.6A priority patent/CN107924763B/zh
Priority to TW105125858A priority patent/TWI616910B/zh
Publication of WO2017026316A1 publication Critical patent/WO2017026316A1/ja
Priority to US15/888,351 priority patent/US10546691B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H01G9/0525—Powder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers

Definitions

  • the present invention relates to a capacitor and a manufacturing method thereof.
  • Patent Document 1 discloses an electrolytic capacitor using a high specific surface area aluminum foil porous by etching.
  • a method of etching a metal foil is known as a method for obtaining a high specific surface area conductive substrate for a capacitor.
  • the etching process is a chemical process, and is performed, for example, by immersing a metal foil to be processed in an electrolytic solution and flowing an electric current. Accordingly, chemicals used in the chemical treatment, for example, impurities derived from the electrolytic solution may remain in the pores of the etching foil. If such impurities are present in the pores, problems such as a reduction in the withstand voltage of the capacitor may occur.
  • the inventors of the present invention have studied to obtain a high specific surface area conductive substrate with few impurities in the pores, and as a result, have come to use the sintered metal body as a high specific surface area conductive substrate for capacitors. As a result of further investigations, the present inventors have found that it is difficult to provide a capacitor having excellent performance due to the following problems simply by sintering metal powder.
  • a sufficient electrostatic capacity and strength cannot be achieved by simply sintering metal powder.
  • metal powder For example, in order to obtain a high specific surface area conductive base material having sufficient strength, it is necessary to treat at a high temperature and to proceed the sintering more. However, when the sintering of the metal powder proceeds, the pores of the metal sintered body are crushed, making it difficult to obtain a sufficient capacitance.
  • a high specific surface area conductive substrate capable of obtaining a sufficient capacitance it is processed at a low temperature so that the pores of the sintered metal body are maintained, and sintering does not proceed so much. It is necessary to do so. However, if the sintering is not sufficient, sufficient strength cannot be ensured.
  • the metal support may be warped due to shrinkage during the sintering of the metal powder.
  • An object of the present invention is to provide a capacitor having high electrostatic capacity and high strength using a sintered body as a high specific surface area conductive substrate.
  • the present inventors can achieve both sufficient capacitance and strength without using a metal support by using a plurality of types of metal powders in combination. It has been found that the problem (2) can be solved because it can be solved and firing at a relatively low temperature is possible. Furthermore, the metal support and the sintered body can be joined with sufficient strength by performing a roughening treatment on the surface of the metal support or by providing a low melting point metal on the surface of the metal support. It was found that the problem can be solved.
  • the present invention [1] a high specific surface area conductive substrate; A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, The capacitor having a high specific surface area conductive base material is composed of a sintered metal; [2] The capacitor according to [1], wherein the metal sintered body is a sintered body of at least two kinds of metal powders having different average particle diameters; [3] The ratio of the average particle diameter of the metal powder having the smallest average particle diameter to the average particle diameter of the metal powder as the main component is 1/3 or less, as described in [2] above Capacitors; [4] The capacitor according to any one of [1] to [3] above, wherein the metal sintered body is a sintered body of at least two kinds of metal powders having different melting points; [5] The melting point of the metal constituting at least one kind of metal powder is lower by 100 ° C.
  • a high specific surface area conductive substrate comprises a metal sintered body and a metal support, The metal sintered body is supported on the metal support by necking, The average diameter of necking that connects the metal sintered body and the metal support is larger than the average diameter of necking between metal powders in the metal sintered body, A capacitor, wherein the dielectric layer is formed from atoms of a different origin from the high specific surface area conductive porous substrate; [7] The melting point of the metal constituting the vicinity of the interface between the metal sintered body and the metal support is 100 ° C.
  • the metal constituting the metal sintered body is one or more metals selected from Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co, and Fe.
  • the capacitor according to any one of [1] to [12] above, [14] The capacitor according to any one of [1] to [13], wherein the dielectric layer is formed by an atomic layer deposition method; [15] The capacitor according to any one of [1] to [14] above, wherein the upper electrode is formed by an atomic layer deposition method; [16] a high specific surface area conductive substrate; A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, The first, second, third, and fourth capacitance forming portions configured on the one high specific surface area conductive substrate, the high specific surface area conductive substrate, the dielectric layer, and the upper electrode.
  • the first capacitance forming portion and the second capacitance forming portion are present on one main surface of the high specific surface area conductive substrate;
  • the third capacitance forming portion and the fourth capacitance forming portion are present on the other main surface of the high specific surface area conductive substrate,
  • the first capacitance forming portion and the third capacitance forming portion are positioned to face each other with the high specific surface area conductive base material interposed therebetween, Any one of [1] to [5] above, wherein the second capacitance forming portion and the fourth capacitance forming portion are positioned to face each other with the high specific surface area conductive substrate interposed therebetween.
  • Described capacitor [17] a high specific surface area conductive substrate; A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, On one main surface of the high specific surface area conductive substrate, there are first and second capacitance forming portions composed of the high specific surface area conductive substrate, the dielectric layer, and the upper electrode.
  • the metal powder mixture includes at least two metal powders having different melting points, and at least one metal powder with respect to a melting point of the metal constituting the metal powder as a main component of the metal powder mixture.
  • the metal powder having a melting point lower than the melting point of the metal constituting the main component by 100 ° C. or more, and the average particle size of the metal powder constituting the main component being lower than the melting point of the metal constituting the metal powder constituting the main component by 100 ° C.
  • the high specific surface area conductive substrate is a method for producing a capacitor having a metal sintered body and a metal support for supporting the metal sintered body, Roughening the surface of the metal support, disposing a metal powder or a metal powder mixture thereon, and then firing them to produce the high specific surface area conductive substrate ; [28]
  • the average distance between the concave portions in the in-plane direction on the surface of the roughened metal support is the main component of the metal powder or the metal powder mixture disposed thereon.
  • the high specific surface area conductive substrate is a method for producing a capacitor having a metal sintered body and a metal support for supporting the metal sintered body, A first metal powder is disposed on the metal support, a second metal powder or a metal powder mixture is disposed on the metal support, and then these are fired to produce the high specific surface area conductive substrate.
  • a method for producing the capacitor comprising: [30] The average particle diameter of the first metal powder is 1/30 or more and 1/2 or less of the average particle diameter of the metal powder that is a main component of the second metal powder or the metal powder mixture. And the method for producing a capacitor according to [29] above; [31] The melting point of the metal constituting the first metal powder is 100 ° C.
  • the high specific surface area conductive substrate is a method for producing a capacitor having a metal sintered body and a metal support for supporting the metal sintered body, Forming a layer of low melting point metal on the metal support, placing a metal powder or metal powder mixture thereon, and then firing them to produce the high specific surface area conductive substrate.
  • the method for producing a capacitor wherein the low melting point metal has a melting point of 100 ° C. or more lower than the melting point of the metal constituting the metal powder that is a main component of the metal powder or the metal powder mixture; [33] The ratio of the average particle diameter of the metal powder having the smallest average particle diameter in the metal powder mixture to the average particle diameter of the metal powder that is the main component of the metal powder mixture is 1/3 or less.
  • a method for producing a capacitor as described in any one of [27] to [33] above; I will provide a.
  • a sufficient electrostatic capacity can be obtained by forming the metal sintered body in combination with a plurality of types of metal powders. It becomes possible to obtain both strength and strength.
  • the surface of the metal support may be roughened or the metal support surface By providing the low melting point metal, the metal support and the sintered body can be joined with sufficient strength.
  • FIG. 1 is a schematic cross-sectional view of a capacitor 1 in one embodiment of the present invention.
  • FIG. 2 is a schematic plan view of the conductive metal substrate of the capacitor 1 shown in FIG.
  • FIG. 3 is an enlarged view schematically showing a cross section of the high porosity portion of the capacitor 1 shown in FIG.
  • FIG. 4 is an enlarged view schematically showing a cross section of the low porosity portion of the capacitor 1 shown in FIG.
  • FIGS. 5A to 5C are schematic cross-sectional views for explaining a method for manufacturing the capacitor 1 shown in FIG. 5D to 5G are schematic cross-sectional views for explaining a method for manufacturing the capacitor 1 shown in FIG.
  • FIG. 6 is a schematic perspective view of the collective substrate shown in FIG. FIG.
  • FIG. 7 is a schematic cross-sectional view of the capacitor 21 in one embodiment of the present invention.
  • FIG. 8 is a schematic plan view of the conductive metal substrate of the capacitor 21 shown in FIG.
  • FIG. 9 is an enlarged view schematically showing a cross section of the high porosity portion of the capacitor 21 shown in FIG.
  • FIGS. 10A and 10B are schematic cross-sectional views of a conductive metal substrate composed of a metal support and a metal sintered body.
  • 11A to 11C are schematic cross-sectional views for explaining a method for manufacturing the capacitor 21 shown in FIG. 11D to 11F are schematic cross-sectional views for explaining a method for manufacturing the capacitor 21 shown in FIG. FIG.
  • FIG. 12 is a diagram schematically showing a cross section of a sintered metal body for explaining the average diameter of necking of the sintered metal body of the present invention.
  • FIG. 13 is a diagram schematically showing a cross section of a high specific surface area conductive base material for explaining an average diameter of necking between the sintered metal body and the metal support of the present invention.
  • the “capacitance forming portion” is a portion for obtaining a capacitance in a capacitor, and has a structure of conductor (electrode) -dielectric-conductor (electrode).
  • the capacitance forming part may have a structure of a high specific surface area conductive substrate-dielectric layer-upper electrode.
  • the part which comprises an electrostatic capacitance formation part among high specific surface area conductive base materials is also called a "porous part.”
  • the porous portion typically means a structural portion having a plurality of pores, but is not limited thereto, and also means a portion having another structure for realizing a high specific surface area.
  • Capacitor whose high specific surface area conductive substrate does not have a metal support
  • the present invention provides a high specific surface area conductive substrate, A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, Provided is a capacitor characterized in that the entire high specific surface area conductive substrate is made of a sintered metal.
  • FIG. 1 A schematic cross-sectional view of the capacitor 1 in one embodiment is shown in FIG. 1 (however, for the sake of simplicity, the porous structure of the high specific surface area conductive substrate is not shown), and the outline of the high specific surface area conductive substrate is shown.
  • a plan view is shown in FIG. Moreover, the enlarged view of the cross section of the high porosity part (porous part) and low-porosity part of a high specific surface area conductive base material is typically shown in FIG. 3 and FIG. 4, respectively.
  • the capacitor 1 of the present embodiment has a substantially rectangular parallelepiped shape.
  • the capacitor 1 generally has four capacitance forming portions 2a, 2a ', 2b and 2b'.
  • the capacitance forming portion 2a includes a high porosity portion 5a of the high specific surface area conductive substrate 3, a dielectric layer 6a formed on the high porosity portion 5a, and an upper portion formed on the dielectric layer 6a. It is comprised from the electrode 7a.
  • the capacitance forming portion 2a ′ is composed of a high porosity portion 5a, a dielectric layer 6a ′, and an upper electrode 7a ′ so as to face the capacitance forming portion 2a with the high specific surface area conductive substrate 3 therebetween. Is done.
  • the capacitance forming portion 2b includes a high porosity portion 5b of the high specific surface area conductive substrate 3, a dielectric layer 6b formed on the high porosity portion 5b, and an upper portion formed on the dielectric layer 6b. It is comprised from the electrode 7b.
  • the capacitance forming portion 2b ′ is composed of a high porosity portion 5b, a dielectric layer 6b ′ and an upper electrode 7b ′ so as to face the capacitance forming portion 2b with the high specific surface area conductive base material 3 interposed therebetween. Is done.
  • the high specific surface area conductive substrate 3 has high porosity portions (also referred to as porous portions) 5a and 5b having a relatively high porosity and a low porosity portion 4 having a relatively low porosity.
  • the low porosity portion 4 is located around the high porosity portions 5a and 5b. That is, the low porosity portion 4 surrounds the high porosity portions 5a and 5b.
  • the high porosity portions 5a and 5b have a porous structure, that is, correspond to porous portions.
  • the capacitance forming portion 2a and the capacitance forming portion 2a ′ are electrically connected by the high porosity portion 5a of the high specific surface area conductive base material 3, and the capacitance forming portion 2b and the capacitance forming portion.
  • the part 2 b ′ is electrically connected by the high porosity part 5 b of the high specific surface area conductive substrate 3.
  • the capacitance forming portions 2 a and 2 a ′ and the capacitance forming portions 2 b and 2 b ′ are electrically connected in series by the low porosity portion 4 of the high specific surface area conductive substrate 3.
  • External electrodes 8a, 8a ', 8b and 8b' are formed on the upper electrodes 7a, 7a ', 7b and 7b', respectively.
  • An insulating portion 9 is formed on the low porosity portion 4. The insulating part 9 electrically separates the upper electrode and the external electrode of the electrostatic capacity forming parts 2a and 2a 'from the upper electrode and the external electrode of the electrostatic capacity forming parts 2b and 2b'.
  • Capacitors using a high specific surface area conductive substrate composed of a metal sintered body as described above are composed of a sintered metal body, so that a large portion of the base material. Can be used as a capacitance forming portion, and a higher capacitance density can be obtained. Further, since the pores of the porous portion of the high specific surface area conductive base material are formed so as to penetrate the base material, when forming a dielectric layer by a vapor phase method, for example, an atomic layer deposition method, The gas reaches the fine pores efficiently, and the processing time can be shortened. Furthermore, since it does not have a support body, the curvature of a high specific surface area conductive base material can be suppressed.
  • the capacitor characterized in that the entire base material is made of a sintered metal can be obtained by a method including firing a mixture of at least two kinds of metal powders. For example, it is manufactured as follows.
  • a high specific surface area conductive substrate 3 made of a sintered metal is prepared (FIG. 5A).
  • the high specific surface area conductive substrate 3 (that is, a metal sintered body) can be obtained by firing one or more metal powders.
  • the metal sintered body can be obtained by mixing and firing at least two kinds of metal powders.
  • the metal sintered body can be obtained by mixing and baking two or more kinds of metal powders.
  • metal powder in the present specification means an aggregate of metal particles, which means that the particle size distribution substantially shows one peak. That is, even metal powders made of the same constituent element, such as Ni, are regarded as different metal powders if their particle size distributions are different.
  • the shape of the metal powder is not particularly limited, and may be spherical, elliptical, needle-like, rod-like, wire-like, or the like.
  • the metal constituting the metal powder is not particularly limited as long as it is conductive.
  • the metal constituting the metal powder is preferably Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co or Fe.
  • ESR Equivalent Series Resistance
  • the mixture of metal powders includes at least 2, for example, 2, 3, or 4 metal powders having different average particle sizes.
  • the “average particle size” of the metal powder means the average particle size D50 (particle size equivalent to a volume-based cumulative percentage of 50%).
  • the average particle diameter D50 can be measured by, for example, a dynamic light scattering particle size analyzer (manufactured by Nikkiso Co., Ltd., UPA).
  • the average particle size of the sintered metal is obtained by processing the sintered metal into a thin piece by focused ion beam (FIB) processing, and a predetermined region (for example, 5 ⁇ m ⁇ 5 ⁇ m) of the thin piece sample, It can be obtained by photographing using a transmission electron microscope (TEM) and analyzing the obtained image.
  • FIB focused ion beam
  • TEM transmission electron microscope
  • the ratio of the average particle size of the metal powder having the smallest average particle size in the metal powder mixture to the average particle size of the main component metal powder in the metal powder mixture is 1/3 or less, preferably Is 1/4 or less, more preferably 1/5 or less.
  • the ratio of the average particle size of the metal powder having the smallest average particle size in the metal powder mixture to the average particle size of the main component metal powder is preferably 1/30 or more, more preferably 1/20 or more, Preferably it is 1/15 or more.
  • the content of the metal powder having the smallest average particle size in the metal powder mixture is preferably 5% by mass or more, more preferably 10% by mass or more, and further preferably 20% by mass or more with respect to the entire metal powder mixture. obtain.
  • the content of the metal powder having the smallest average particle size in the metal powder mixture is preferably 48% by mass or less, more preferably 40% by mass or less, and further preferably 30% by mass or less.
  • the mixture of metal powders includes at least two metal powders having different melting points, such as two, three, or four metal powders.
  • the melting point of the metal constituting at least one metal powder is lower by 100 ° C. or more than the melting point of the metal constituting the metal powder as the main component of the metal sintered body.
  • it is 150 degreeC or more low, More preferably, it is 200 degreeC or more low.
  • the combination of the metal powder that is the main component of the metal sintered body and the metal powder having a low melting point is not particularly limited, and examples thereof include a combination of Ni and Cu.
  • the groove 11 is formed in the high specific surface area conductive substrate 3 obtained above (FIG. 5B).
  • the groove portion corresponds to the low porosity portion 4, and the other portions correspond to the high porosity portions 5a and 5b (hereinafter collectively referred to as “high porosity portion 5”).
  • the “high porosity portion” means a portion having a higher porosity and a larger specific surface area than the low porosity portion of the high specific surface area conductive substrate. Configure.
  • the high porosity portion 5 increases the specific surface area of the high specific surface area conductive substrate 3 and increases the capacitance of the capacitor 1.
  • the porosity of the high porosity portion 5 is preferably 30% or more, more preferably 40% or more, from the viewpoint of increasing the specific surface area and increasing the capacitance of the capacitor. Moreover, from a viewpoint of ensuring mechanical strength, 90% or less is preferable and 80% or less is more preferable.
  • porosity refers to the proportion of voids in a high specific surface area conductive substrate.
  • the porosity can be measured as follows.
  • the voids of the high specific surface area conductive substrate can be finally filled with a dielectric layer and an upper electrode in the process of manufacturing a capacitor, but the “porosity” is filled in this way. The calculation is performed without considering the substance and regarding the filled portion as a void.
  • a high specific surface area conductive substrate is processed into a thin piece by focused ion beam (FIB) processing.
  • a predetermined region for example, 5 ⁇ m ⁇ 5 ⁇ m
  • TEM transmission electron microscope
  • the low porosity portion 4 can be formed by crushing (or filling) some pores of the sintered metal body obtained as described above.
  • the method of crushing (filling) the pores is not particularly limited.
  • the laser is not particularly limited, and examples thereof include CO 2 laser, YAG laser, excimer laser, and all solid-state pulse laser such as femtosecond laser, picosecond laser, and nanosecond laser. All-solid pulse lasers such as femtosecond lasers, picosecond lasers, and nanosecond lasers are preferred because the shape and porosity can be controlled more precisely.
  • the porosity of the low porosity portion 4 is preferably 25% or less, more preferably 15% or less. Further, the low porosity portion may have a porosity of 0%. That is, the low porosity portion may have a void but may not have a void. The lower the porosity of the low porosity portion, the better the mechanical strength of the capacitor.
  • the low porosity portion is not an essential component in the present invention and may not exist.
  • the low porosity part 4 does not exist in FIG. 1, and the location where the low porosity part 4 exists may be a high porosity part.
  • the upper electrode, the external electrode, and the like are not formed on the high porosity portion existing instead of the low porosity portion 4, and an insulating portion is formed.
  • the high specific surface area conductive base material 3 includes the high porosity portion 5 and the low porosity portion 4 existing around the high porosity portion 5, but the present invention is not limited to this. That is, the location of the high porosity portion and the low porosity portion, the number of installed portions, the size, the shape, the ratio of the two, etc. are not particularly limited.
  • the high specific surface area conductive substrate may consist of only a high porosity portion.
  • the capacitance of the capacitor can be controlled by adjusting the ratio of the high porosity portion and the low porosity portion.
  • the thickness of the high porosity portion 5 is not particularly limited and can be appropriately selected according to the purpose.
  • the thickness is 5 ⁇ m or more, preferably 20 ⁇ m or more, preferably 1000 ⁇ m or less, more preferably 300 ⁇ m or less, and still more preferably. May be 50 ⁇ m or less.
  • the thickness of the high porosity portion means the thickness of the high porosity portion when it is assumed that all the pores are filled.
  • the insulating portion 9 functions to electrically separate the upper electrodes and the outer electrodes of the adjacent capacitance forming portions.
  • the material for forming the insulating portion 9 is not particularly limited as long as it is insulative, but a resin having heat resistance is preferable when an atomic layer deposition method is used later.
  • a resin having heat resistance is preferable when an atomic layer deposition method is used later.
  • the insulating material forming the insulating portion 9 various glass materials, ceramic materials, polyimide resins, and fluorine resins are preferable.
  • the insulating part 9 is formed by applying the insulating material.
  • Examples of the method for applying the insulating material include air dispensers, jet dispensers, screen printing, electrostatic coating, ink jet, and photolithography.
  • the insulating portion 9 is not an essential element and may not exist.
  • dielectric layer 6 dielectric layers 6a, 6a ', 6b, 6b' (hereinafter collectively referred to as “dielectric layer 6") are formed on the high porosity portion 5 (FIG. 5D).
  • the dielectric layer is preferably formed by a vapor phase method such as a vacuum evaporation method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, a pulsed laser deposition method (PLD). : Pulsed Laser Deposition) or the like or a method using a supercritical fluid.
  • a vapor phase method such as a vacuum evaporation method, a chemical vapor deposition (CVD) method, a sputtering method, an atomic layer deposition (ALD) method, a pulsed laser deposition method (PLD). : Pulsed Laser Deposition) or the like or a method using a supercritical fluid.
  • ALD method is more preferable because a more uniform and dense film can be formed in the fine pores of the high porosity portion.
  • the material for forming the dielectric layer 6 is not particularly limited as long as it is insulative, but preferably, AlO x (for example, Al 2 O 3 ), SiO x (for example, SiO 2 ), AlTiO x , SiTiO x , HfO x, TaO x, ZrO x , HfSiO x, ZrSiO x, TiZrO x, TiZrWO x, TiO x, SrTiO x, PbTiO x, BaTiO x, BaSrTiO x, BaCaTiO x, metal oxides such as SiAlO x; AlN x, Metal nitrides such as SiN x , AlScN x ; or metal oxynitrides such as AlO x N y , SiO x N y , HfSiO x N y , SiC x O y N z
  • x, y, and z attached to O and N may be any value greater than 0, and the abundance ratio of each element including a metal element is arbitrary.
  • the layered compound which consists of several layers from which a dielectric material layer differs may be sufficient.
  • the thickness of the dielectric layer is not particularly limited, but is preferably 3 nm to 100 nm, for example, and more preferably 5 nm to 50 nm. By setting the thickness of the dielectric layer to 3 nm or more, it is possible to increase the insulation and to reduce the leakage current. Further, by setting the thickness of the dielectric layer to 100 nm or less, it is possible to obtain a larger capacitance.
  • the dielectric layers 6 a and 6 b may be formed on the insulating portion 9.
  • upper electrodes 7a, 7a ′, 7b, and 7b ′ are formed on the dielectric layers 6a, 6a ′, 6b, and 6b ′, respectively (FIG. 5). (E)).
  • the upper electrode may be formed by the ALD method.
  • the capacitance of the capacitor can be increased.
  • the dielectric layer can be coated and the pores of the substrate can be substantially filled, chemical vapor deposition (CVD: Chemical Vapor Deposition) method, plating, bias sputtering, Sol-Gel method, conductive polymer
  • the upper electrode may be formed by a method such as filling.
  • a conductive film is formed on the dielectric layer by the ALD method, and the upper electrode is formed by filling the pores with a conductive material, preferably a substance having a lower electrical resistance, by another method. May be. By adopting such a configuration, it is possible to efficiently obtain a higher capacitance density and a lower equivalent series resistance (ESR).
  • ESR equivalent series resistance
  • the material constituting the upper electrode 7 is not particularly limited as long as it is conductive, but Ni, Cu, Al, W, Ti, Ag, Au, Pt, Zn, Sn, Pb, Fe, Cr, Mo, Ru, Pd, Ta and alloys thereof such as CuNi, AuNi, AuSn, and metal nitrides such as TiN, TiAlN, TiON, TiAlON, and TaN, metal oxynitrides, conductive polymers (eg, PEDOT (poly (3,4) -Ethylenedioxythiophene))), polypyrrole, polyaniline) and the like, and TiN and TiON are preferred.
  • PEDOT poly (3,4) -Ethylenedioxythiophene
  • the thickness of the upper electrode is not particularly limited, but is preferably 3 nm or more, for example, and more preferably 10 nm or more. By setting the thickness of the upper electrode to 3 nm or more, the resistance of the upper electrode itself can be reduced.
  • the surface of the upper electrode is additionally added to the surface of the upper electrode by sputtering, vapor deposition, plating, or the like.
  • a lead electrode layer made of, for example, may be formed.
  • the upper electrode layers 7a and 7b and the lead electrode layer are preferably formed by a method that is not formed on the insulating portion 9.
  • a mask is previously formed on the insulating portion 9 so that the upper electrode layers 7a and 7b and the extraction electrode layer are not formed on the insulating portion 9, and the upper electrode layers 7a and 7b and the extraction electrode layer are formed.
  • the mask and the upper electrode layers 7a and 7b and the extraction electrode layer on the mask may be removed.
  • the upper electrode layer or the extraction electrode layer is formed on the insulating portion 9, the upper electrode layer and the extraction electrode layer can be removed by, for example, laser or grinding. Alternatively, the upper electrode layer and the extraction electrode layer can be removed by etching with a chemical solution.
  • external electrodes 8a, 8a ′, 8b, and 8b ′ are formed on the upper electrodes 7a, 7a ′, 7b, and 7b ′, respectively (FIG. 5 ( f)).
  • the method of forming the external electrode 8 is not particularly limited, and for example, CVD, electrolytic plating, electroless plating, vapor deposition, sputtering, baking of conductive paste, etc. can be used. Electroplating, electroless plating, vapor deposition, sputtering Etc. are preferred.
  • the material constituting the external electrode 8 is not particularly limited, and examples thereof include metals and alloys such as Au, Pb, Pd, Ag, Sn, Ni, and Cu, and conductive polymers.
  • the external electrode 8 is not an essential element and may not be present.
  • the upper electrode 7 also functions as an external electrode. That is, the upper electrode 7a and the upper electrode 7b may function as a pair of electrodes.
  • the upper electrode 7a may function as an anode
  • the upper electrode 7b may function as a cathode.
  • the upper electrode 7a may function as a cathode and the upper electrode 7b may function as an anode.
  • the substrate thus obtained is a capacitor assembly substrate 12 in which a plurality of capacitors 1 of this embodiment are connected by a high specific surface area conductive base material and arranged in a matrix (FIG. 6).
  • the present invention also provides a capacitor aggregate board, wherein a plurality of the capacitors of the present invention are connected by a high specific surface area conductive base material.
  • the obtained capacitor aggregate substrate 12 is cut into individual parts by fully cutting the central portion of the insulating portion 9 (FIG. 5G).
  • the above-described cutting can be performed using various laser devices, dicers, various blades, and dies, and it is preferable to use a laser device, particularly a fiber laser device or a nanosecond laser device.
  • the capacitor 1 thus obtained is A high specific surface area conductive substrate; A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, On the one high specific surface area conductive base material, the first, second, third and fourth capacitance forming portions composed of the high specific surface area conductive base material, the dielectric layer and the upper electrode are provided.
  • the first capacitance forming portion and the second capacitance forming portion are present on one main surface of the high specific surface area conductive substrate;
  • the third capacitance forming portion and the fourth capacitance forming portion are present on the other main surface of the high specific surface area conductive substrate,
  • the first capacitance forming portion and the third capacitance forming portion are positioned to face each other with the high specific surface area conductive base material interposed therebetween,
  • the second capacitance forming portion and the fourth capacitance forming portion are located opposite to each other with the high specific surface area conductive base material interposed therebetween.
  • the capacitor 1 of the present embodiment has been described above, but the capacitor of the present invention can be variously modified.
  • the capacitor has a substantially rectangular parallelepiped shape, but the present invention is not limited to this.
  • the capacitor of the present invention can have an arbitrary shape.
  • the planar shape may be a circle, an ellipse, or a rectangle with rounded corners.
  • the capacitance forming portions are provided on both principal surface sides of the high specific surface area conductive base material, but only one of them may have the capacitance forming portion. That is, instead of the capacitance forming portions 2a 'and 2b' on the lower surface side in FIG. 1, the insulating portion 9 may be present instead. Further, among the four external electrodes 8a, 8a ′, 8b, and 8b ′, either one of 8a and 8a ′ does not exist, and an insulating portion 9 may exist instead, and either 8b or 8b ′. Either of them may not be present, and an insulating portion 9 may be present instead.
  • the capacitor as described above includes a high specific surface area conductive substrate, A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer, On one main surface of the high specific surface area conductive substrate, there are first and second capacitance forming portions composed of a high specific surface area conductive substrate, a dielectric layer and an upper electrode, An insulating layer is provided on the other main surface of the high specific surface area conductive substrate.
  • a layer for improving the adhesion between the layers or a buffer layer for preventing the diffusion of the components between the layers may be provided between the layers.
  • Capacitor having a high specific surface area conductive substrate having a metal support and a sintered metal supported by the metal support
  • the present invention provides a high specific surface area conductive substrate, A dielectric layer located on the high specific surface area conductive substrate; A capacitor having an upper electrode located on the dielectric layer,
  • the high specific surface area conductive substrate comprises a sintered metal body and a metal support, A capacitor is provided, wherein the sintered metal body is supported by a metal support.
  • FIG. 7 shows a schematic sectional view of the capacitor 21 in one embodiment (however, for the sake of simplicity, voids are not shown), and FIG. 8 shows a schematic plan view of a high specific surface area conductive substrate. Moreover, the enlarged view of the cross section of the high porosity part of a high specific surface area conductive base material is typically shown in FIG.
  • the capacitor 21 of the present embodiment has a substantially rectangular parallelepiped shape.
  • the capacitor 21 has a high specific surface area conductive substrate 22 and a high specific surface area conductivity. And a dielectric layer 23 formed on the conductive substrate 22 and an upper electrode 24 formed on the dielectric layer 23.
  • the high specific surface area conductive substrate 22 has a high porosity portion 25 having a relatively high porosity and a low porosity portion 26 having a relatively low porosity on one main surface side.
  • the high porosity portion 25 is located in the central portion of the first main surface of the high specific surface area conductive substrate 22, and the low porosity portion 26 is located around the high porosity portion 25.
  • the low porosity portion 26 surrounds the high porosity portion 25.
  • the high porosity portion 25 has a porous structure.
  • the high specific surface area conductive base material 22 has a metal support 27 on the other main surface (second main surface) side. That is, the high porosity portion 25 and the low porosity portion 26 constitute the first main surface of the high specific surface area conductive substrate 22, and the support 27 constitutes the second main surface of the high specific surface area conductive substrate 2.
  • the first main surface is the upper surface of the high specific surface area conductive substrate 22, and the second main surface is the lower surface of the high specific surface area conductive substrate 22.
  • An insulating portion 28 exists between the low porosity portion 26 and the dielectric layer 23 at the end portion of the capacitor 21.
  • the capacitor 21 includes a first external electrode 29 on the upper electrode 24 and a second external electrode 30 on the main surface of the high specific surface area conductive base material 22 on the support 27 side.
  • the first external electrode 29 and the upper electrode 24 are electrically connected
  • the second external electrode 30 and the support body 27 are electrically connected.
  • the upper electrode 24 and the high porosity portion 25 of the high specific surface area conductive base material 22 face each other through the dielectric layer 23, and when the upper electrode 24 and the high specific surface area conductive base material 22 are energized, the dielectric material Charge can be stored in the layer 23.
  • the high specific surface area conductive substrate having a metal support and a metal sintered body held thereby has high strength and is less likely to cause defects such as cracks in the dielectric layer.
  • the capacitor in which the conductive substrate has a metal sintered body and a metal support that supports the metal sintered body is provided with a metal powder or a metal powder mixture on the metal support, and then fired to obtain a high ratio. It can be obtained by a method comprising producing a conductive substrate having a surface area. For example, it is manufactured as follows.
  • a high specific surface area conductive substrate composed of a metal sintered body and a metal support that supports the metal sintered body is prepared.
  • the high specific surface area conductive substrate can be obtained by placing a metal powder or a mixture of metal powders on a metal support and then firing them.
  • the metal which comprises a metal support body is not specifically limited, For example, Al, Ti, Ta, Nb, Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co, Fe, or these alloys Is mentioned.
  • the metal constituting the metal support is preferably Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co or Fe.
  • ESR Equivalent ⁇ ⁇ Series Resistance
  • the mixture of metal powders disposed on the high specific surface area conductive substrate can be the same as the metal powder mixture used in the capacitor 1 described above.
  • the metal constituting the metal powder is not particularly limited as long as it is conductive.
  • the metal constituting the metal powder is preferably Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co or Fe.
  • ESR Equivalent Series Resistance
  • the mixture of metal powders includes at least 2, for example, 2, 3, or 4 metal powders having different average particle sizes.
  • the ratio of the average particle size of the metal powder having the smallest average particle size in the metal powder mixture to the average particle size of the main component metal powder in the metal powder mixture is 1/3 or less, preferably Is 1/4 or less, more preferably 1/5 or less.
  • the ratio of the average particle size of the metal powder having the smallest average particle size in the metal powder mixture to the average particle size of the main component metal powder is preferably 1/30 or more, more preferably 1/20 or more, Preferably it is 1/15 or more.
  • the content of the metal powder having the smallest average particle diameter in the metal powder mixture is preferably 5% by mass or more, more preferably 10% by mass or more, and further preferably 20% by mass or more.
  • the content of the metal powder having the smallest average particle size in the metal powder mixture is preferably 48% by mass or less, more preferably 40% by mass or less, and further preferably 30% by mass or less.
  • the mixture of metal powders includes at least two metal powders having different melting points, such as two, three, or four metal powders.
  • the melting point of the metal constituting at least one metal powder is lower by 100 ° C. or more than the melting point of the metal constituting the metal powder as the main component of the metal sintered body.
  • it is 150 degreeC or more low, More preferably, it is 200 degreeC or more low.
  • the combination of the metal powder that is the main component of the metal sintered body and the metal powder having a low melting point is not particularly limited, and examples thereof include a combination of Ni and Cu.
  • the high specific surface area conductive substrate is obtained by roughening the surface of a metal support, placing metal powder or a metal powder mixture thereon, and then firing them.
  • Examples of the method for roughening the surface of the metal support include chemical methods such as etching using a sulfuric acid-hydrogen peroxide etching agent, nitric acid etching agent, etc., or physical methods such as sand blasting and file processing. .
  • the surface of the roughened metal support has irregularities, and the average distance between the concave portions in the in-plane direction of the metal support surface is the metal powder that is the main component of the metal powder or metal powder mixture disposed thereon Is preferably 1/30 or more, more preferably 1/20 or more, further preferably 1/15 or more, preferably 1/2 or less, more preferably 1/3 or less, and even more preferably 1 / 4 or less.
  • the average distance between the concave portions in the in-plane direction on the surface of the metal support is set to a predetermined area (for example, 3 ⁇ m ⁇ 3 ⁇ m) using a surface scanning probe microscope (SPM), and this area is divided into four squares. It is possible to draw two straight lines and divide them into the average value of the distance between the concave portions on the straight line.
  • SPM surface scanning probe microscope
  • the average diameter of the necking that connects the metal sintered body and the metal support (that is, the necking of the metal powder constituting the metal sintered body and the metal support). However, it becomes larger than the average diameter of necking between metal powders in a metal sintered body.
  • the average diameter of necking can be obtained by photographing a predetermined region of a thin sample obtained by FIB processing using a TEM and analyzing the obtained image. That is, the minimum width of the necking portion where the metal powder and the metal support or the metal powder are connected to each other is measured and defined as an average of 20 necking measurements.
  • the 20 neckings are selected from 20 randomly selected 50 neckings having a large measured value.
  • the average diameter of necking between metal powders is the average value of the finest details of the necking sites 33 between particles in the sintered metal body 31 as indicated by arrows in FIG.
  • the necking between the metal powder and the metal support is an average value of the finest details of the necking part 34 between the metal sintered body 31 particles and the metal support 27 as shown by arrows in FIG. is there.
  • the high specific surface area conductive substrate has a first metal powder disposed on a metal support, a second metal powder or a metal powder mixture disposed thereon, and then these are fired. It is obtained from that.
  • the second metal powder or the metal powder mixture corresponds to the metal powder and the metal powder mixture in the above-described embodiment, and the first metal powder is a metal powder different from these.
  • the metal constituting the first metal powder is not particularly limited as long as it is conductive.
  • the average particle size of the first metal powder is 1/2 or less, preferably 1/3 or less of the average particle size of the metal powder that is the main component of the second metal powder or the metal powder mixture, Preferably it is 1/4 or less, More preferably, it is 1/5 or less. Further, the average particle diameter of the first metal powder is preferably 1/30 or more, more preferably 1/20 or more, further preferably the average particle diameter of the metal powder that is the main component of the second metal powder or the metal powder mixture. Is 1/15 or more.
  • the average diameter of necking connecting the metal sintered body and the metal support is larger than the average diameter of necking in the substantially central portion of the metal sintered body.
  • the melting point of the metal constituting the first metal powder is 100 ° C. or more, more preferably 150 ° C., higher than the melting point of the metal constituting the metal powder that is the main component of the second metal powder or the metal powder mixture. As described above, more preferably 200 ° C. or lower.
  • the high specific surface area conductive substrate obtained in this aspect in the vicinity of the interface between the metal sintered body and the metal support, 100 ° C. or more than the melting point of the metal constituting the substantially central portion of the metal sintered body, More preferably, there is a metal that is 150 ° C or higher, more preferably 200 ° C or lower.
  • the melting point of the metal constituting the first metal powder is 100 ° C. or more, more preferably 150 ° C. or more, and even more preferably 200 ° C. or more lower than the melting point of the metal constituting the metal support.
  • the melting point of the metal constituting the metal support body is 100 ° C or higher, more preferably 150 ° C. As described above, a metal having a lower temperature of 200 ° C. or more is more preferable.
  • the first metal powder is preferably Cu.
  • the combination of the first metal powder and the metal powder that is the main component of the second metal powder or the metal powder mixture is not particularly limited.
  • a combination of Ni and Cu is preferable.
  • the first metal powder is disposed on the high specific surface area conductive substrate as a layer of preferably 0.3 ⁇ m or more, more preferably 1 ⁇ m or more, and further preferably 3 ⁇ m or more. By setting the layer of the first metal powder to a layer of 1 ⁇ m or more, the metal sintered body and the metal support can be more firmly bonded. Further, the first metal powder is disposed on the high specific surface area conductive substrate as a layer of preferably 50 ⁇ m or less, more preferably 30 ⁇ m or less, and even more preferably 10 ⁇ m or less. By setting the layer of the first metal powder to a layer of 30 ⁇ m or less, the capacitance can be further increased.
  • the high specific surface area conductive substrate is formed by forming a low melting point metal layer on a metal support, placing a metal powder or a metal powder mixture thereon, and then firing them. can get.
  • the melting point of the metal constituting the low melting point metal layer is 100 ° C. or more, more preferably 150 ° C. or more, than the melting point of the metal constituting the metal powder that is the main component of the metal powder or metal powder mixture disposed thereon. More preferably, it is 200 degreeC or more low.
  • Examples of the metal constituting the low melting point metal layer include Al, Ti, Ta, Nb, Ni, Cu, W, Mo, Au, Ir, Ag, Rh, Ru, Co, Fe, and alloys thereof. .
  • the thickness of the low melting point metal layer is preferably 0.3 ⁇ m or more, more preferably 1 ⁇ m or more, and even more preferably 3 ⁇ m or more. By setting the thickness of the low melting point metal layer to 1 ⁇ m or more, the metal support and the metal sintered body can be bonded more firmly.
  • the thickness of the low melting point metal layer is preferably 50 ⁇ m or less, more preferably 30 ⁇ m or less, and even more preferably 10 ⁇ m or less. By setting the thickness of the low melting point metal layer to 30 ⁇ m or less, the capacitance can be further increased.
  • the high specific surface area conductive substrate obtained in this aspect in the vicinity of the interface between the metal sintered body and the metal support, 100 ° C. or more than the melting point of the metal constituting the substantially central portion of the metal sintered body, More preferably, there is a metal that is 150 ° C or higher, more preferably 200 ° C or lower.
  • the roughening treatment of the metal support described above, the arrangement of the first metal powder on the metal support, and the formation of the low melting point metal layer on the metal support may be performed on the entire surface of the metal support, Alternatively, it may be formed only at a location where the metal sintered body is formed.
  • the metal sintered body 31 is provided on the entire metal support 27 as shown in FIG. A high specific surface area conductive substrate 22 is obtained.
  • the metal sintered body 31 is formed on a part of the metal support 27 as shown in FIG.
  • the high specific surface area conductive base material 22 provided with is obtained.
  • the metal support and the metal sintered body are firmly bonded.
  • the progress of the sintering of the metal sintered body other than the vicinity of the interface is relatively not advanced, the warpage of the base material hardly occurs.
  • the metal support is provided, the strength is high and problems such as the occurrence of cracks in the dielectric layer are unlikely to occur.
  • the groove part 32 is formed in the high specific surface area conductive base material 22 (FIG. 11A) obtained above (FIG. 11B).
  • the groove portion corresponds to the low porosity portion 26, and the other portion corresponds to the high porosity portion 25.
  • the formation method of the groove part can be formed by crushing (or filling) a part of the voids of the high specific surface area conductive substrate obtained above.
  • the low porosity part 26 is not an essential component in the present invention and may not exist.
  • the low porosity part 26 located below the groove part 32 may be a high specific surface area conductive base material replaced with a high porosity part.
  • the high specific surface area conductive substrate 22 includes the high porosity portion 25 and the low porosity portion 26 existing around the high porosity portion 25, but the present invention is not limited to this. That is, the location of the high porosity portion and the low porosity portion, the number of installed portions, the size, the shape, the ratio of the two, etc. are not particularly limited.
  • the high specific surface area conductive substrate may consist of only a high porosity portion.
  • the capacitance of the capacitor can be controlled by adjusting the ratio of the high porosity portion and the low porosity portion.
  • the method of crushing (filling) the void, the void ratio and the thickness of the low void portion and the low void portion, and the like can be the same as those described for the low void portion 4 of the capacitor 1 described above.
  • the insulating portion 28 exists on the entire low porosity portion 26, but is not limited thereto, and may be present only on a part of the low porosity portion 26. It may exist over the high porosity part beyond the low porosity part.
  • the insulating portion 28 is located between the low porosity portion 26 and the dielectric layer 23, but is not limited thereto.
  • the insulating portion 28 only needs to be positioned between the high specific surface area conductive base material 22 and the upper electrode 24, and may be positioned between the dielectric layer 23 and the upper electrode 24, for example.
  • the thickness of the insulating portion 28 is not particularly limited, but is preferably 0.3 ⁇ m or more from the viewpoint of more reliably preventing end face discharge, and may be, for example, 1 ⁇ m or more or 5 ⁇ m or more. Further, from the viewpoint of reducing the height of the capacitor, the thickness is preferably 100 ⁇ m or less, and may be, for example, 50 ⁇ m or less or 20 ⁇ m or less.
  • the material and the forming method of the insulating part 28 can be the same as those of the insulating part 9 of the capacitor 1 described above.
  • the insulating portion 28 is not an essential element and may not exist.
  • the dielectric layer 23 is formed on the high porosity portion 25 and the insulating portion 28, and the upper electrode 24 is formed thereon (FIG. 11 (d)).
  • a first external electrode 29 is formed on the upper electrode 24, and a second external electrode 30 is formed on the metal support 27 (FIG. 11E).
  • the materials used, the formation method, the thickness, and the like are the same as the dielectric layer 6, the upper electrode 7, and the external electrode 8 of the capacitor 1. It can be the same.
  • the obtained capacitor aggregate substrate is cut into individual parts by fully cutting the central portion of the insulating portion 28 (FIG. 11 (f)).
  • the capacitor 21 of the present embodiment has been described above, but the capacitor of the present invention can be variously modified.
  • the capacitor has a substantially rectangular parallelepiped shape, but the present invention is not limited to this.
  • the capacitor of the present invention can have an arbitrary shape.
  • the planar shape may be a circle, an ellipse, or a rectangle with rounded corners.
  • a layer for improving adhesion between layers or a buffer layer for preventing diffusion of components between layers may be provided between the layers.
  • condenser is installed in order of the high specific surface area conductive base material 22, the insulation part 28, the dielectric material layer 23, and the upper electrode 24, this invention is not limited to this.
  • the installation order is not particularly limited as long as the insulating portion 28 is located between the upper electrode 24 and the high specific surface area conductive base material 22.
  • the high specific surface area conductive base material 22 and the dielectric layer 23 are arranged.
  • the insulating portion 28 and the upper electrode 24 may be installed in this order.
  • the upper electrode and the external electrode exist up to the edge of the capacitor, but the present invention is not limited to this.
  • the upper electrode preferably, the upper electrode and the first external electrode
  • the upper electrode is disposed away from the edge of the capacitor. By installing in this way, end face discharge can be prevented. That is, the upper electrode may not be formed so as to cover all of the high porosity portion, and the upper electrode may be formed so as to cover only the high porosity portion.
  • the capacitor of the above embodiment has a metal sintered body only on one main surface, but may have a metal sintered body on both main surfaces with a metal support interposed therebetween.
  • the dielectric layer is formed by a deposition method (for example, a vapor phase method, preferably an atomic layer deposition method).
  • a deposition method for example, a vapor phase method, preferably an atomic layer deposition method.
  • the dielectric layer is formed by anodic oxidation, there is a problem that the dielectric film has polarity and dielectric breakdown occurs when a reverse electric field is applied. Further, since a defect such as a hydroxyl group exists in the anodic oxide film, a capacitor having a high breakdown voltage cannot be obtained.
  • the capacitor in this embodiment is not an anodic oxide film, but can form a capacitor having no polarity and a high breakdown voltage by forming a dielectric film having no defects by a deposition method.
  • the capacitor of the present invention has high strength because the metal powder in the metal sintered body is sufficiently necked or firmly joined to the metal support.
  • An electrolytic capacitor using an anodic oxide film as a dielectric and a conductive polymer or electrolyte as an electrode has a self-healing effect to restore insulation even when the dielectric layer is broken and short-circuited.
  • the self-healing effect is not necessarily obtained with the obtained capacitor. Therefore, even if there is a slight starting point of breakdown, there is a possibility that dielectric breakdown will occur. From the viewpoint of preventing this dielectric breakdown, the capacitor of the present invention having high strength is advantageous.
  • the capacitor of the present invention Since the capacitor of the present invention has a relatively high strength, it is preferably mounted on a substrate.
  • the capacitor of the present invention can be directly formed on a substrate, for example, an organic substrate, silicon, ceramics, glass substrate or the like, in particular, an organic substrate.
  • the capacitor according to the present invention has a relatively low firing step, so that the thermal influence on the substrate can be reduced, and particularly when an organic substrate is used, generation of outgas, warpage, and the like can be suppressed.
  • the present invention also provides a substrate in which the capacitor of the present invention is disposed so that the metal support of the high specific surface area conductive base material is in close contact with the substrate, particularly an organic substrate.
  • Example 1 Ni powder and Cu powder having an average particle size shown in Table 1 were prepared.
  • the metal raw material 1 shown in Table 1 alone or mixed with the metal raw material 2 at a predetermined ratio was dispersed in a ball mill using 1 mm ⁇ zirconia balls in ethanol. Polyvinyl alcohol was added to this dispersion to prepare metal powder slurries corresponding to sample numbers 1-16.
  • a metal powder layer was formed on a flat alumina substrate by a doctor blade method so that the thickness after drying was about 100 ⁇ m.
  • This sample was degreased at 200 ° C. to 300 ° C. in a firing furnace and then heat-treated at 300 to 650 ° C. for 5 minutes in an N 2 atmosphere to obtain a sintered metal body.
  • the metal sintered body did not adhere to the alumina substrate, and could be separated from the alumina substrate as a metal sintered body.
  • This metal sintered body was used as a high specific surface area conductive substrate.
  • the sintered metal body was a plate having a side of about 50 mm and was processed as an aggregate substrate. Subsequently, the groove part was formed on the collective substrate using the fiber laser apparatus or the nanosecond laser apparatus. The part corresponding to the groove part is a low porosity part.
  • the polyimide resin was filled into the groove part using an air dispenser device so that the polyimide resin could sufficiently penetrate into the pores of the groove part.
  • a 25 nm SiOx film is formed on the metal sintered body by the ALD method to form a dielectric layer, and then a TiN film is formed on the dielectric layer by the ALD method. Formed.
  • a pattern was formed by vapor deposition on the upper and lower surfaces of the collective substrate, and a Cu layer as an external electrode was formed by electroless plating.
  • sample numbers 1 to 16 The center part of the insulator filled in the groove part was fully cut into individual parts to obtain 1.0 mm ⁇ 0.5 mm size capacitors (sample numbers 1 to 16). Sample numbers 1, 2, 3, 7, and 13 are comparative examples.
  • the capacitance of the capacitor thus prepared was measured at 1 MHz and 1 mV using an impedance analyzer. Further, a sample having an edge resistance of 1 k ⁇ or less when a DC electric field of 5 V was applied was determined as a short sample, and a short (short circuit) rate was calculated. The results are also shown in Table 1.
  • the porosity of the sintered metal was determined as follows. First, a substantially central portion of the capacitor sample was sliced using a microsampling method using FIB, and an analysis sample was prepared. The damaged layer on the sample surface formed during the FIB processing was removed by Ar ion milling. SMI3050SE (manufactured by Seiko Instruments Inc.) was used for FIB for processing of the analysis sample, and PIPSmodel 691 (manufactured by Gatan) was used for Ar ion milling. Next, a 3 ⁇ m ⁇ 3 ⁇ m range of the analysis sample was observed with a scanning transmission electron microscope (STEM).
  • SMI3050SE manufactured by Seiko Instruments Inc.
  • PIPSmodel 691 manufactured by Gatan
  • JEM-2200FS manufactured by JEOL
  • acceleration voltage 200 kV
  • Image analysis of the observation region was performed, and the porosity was determined from the area of the sintered metal where the metal was present.
  • the void ratios at three arbitrary locations are obtained, and the average values at the three locations are also shown in Table 1.
  • the capacitor of the present invention obtained by mixing and firing two kinds of metal powders achieves a high capacitance and a low short-circuit rate.
  • Example 2 Ni powder and Cu powder having an average particle size shown in Table 2 were prepared.
  • the metal raw material 1 shown in Table 2 was mixed with the metal raw material 2 alone or at a predetermined ratio, and dispersed in ethanol using 1 mm ⁇ zirconia balls. Polyvinyl alcohol was added to this dispersion to prepare a metal powder slurry corresponding to sample numbers 21 to 35.
  • the slurry was applied by a doctor blade method, and a metal powder layer was formed so that the thickness after drying was about 50 ⁇ m.
  • This sample was degreased at 200 to 300 ° C. in a firing furnace and then heat-treated at 300 to 600 ° C. for 5 minutes in an N 2 atmosphere to obtain a sintered metal body.
  • the base material on which the metal sintered body was formed only on one surface thus obtained was used as the high specific surface area conductive base material.
  • the sintered metal body was a plate having a side of about 50 mm and was processed as an aggregate substrate.
  • a groove was formed on the collective substrate using a fiber laser device or a nanosecond laser device.
  • the part corresponding to the groove part is a low porosity part.
  • a 15 nm SiON film was formed on the metal sintered body by the ALD method to form a dielectric layer.
  • the groove portion was filled with polyimide resin using an air dispenser device to form an insulating portion.
  • a TiN film is formed on the dielectric layer and the insulating portion by the ALD method, an upper electrode is formed, and a Ti and Cu film is formed on the upper and lower surfaces of the substrate by sputtering, and then electroless Cu external electrodes were formed by plating.
  • the center part of the insulating part filled in the groove part is cut into individual parts by full cutting using a fiber laser device or a nanosecond laser device, and a 1.5 mm ⁇ 1.5 mm size capacitor ( Sample numbers 21-35) were obtained. Sample numbers 21, 27, 32 and 34 are comparative examples.
  • the average diameter of necking was measured as follows. Similar to the measurement of the porosity, a thin sample of a capacitor sample was prepared and image analysis was performed. The necking between the metal powder and the metal support and the necking connecting the metal powder were randomly selected 50, respectively, the minimum width of the necking portion was measured, and the average value of 20 large measured values was obtained. . The results are shown in Table 3 below.
  • the capacitor of the present invention having a sufficiently rough surface has a low short-circuit rate. This is considered to be because the necking of the metal sintered body and the metal support sufficiently progressed by roughening the surface of the metal support. Further, as shown in Table 3, in the capacitor of the present invention having a sufficiently rough surface, the average diameter of necking between the metal sintered body and the metal support is larger than the average diameter of necking between the metal powders. It was confirmed that
  • Example 3 Ni powder and Cu powder having an average particle size shown in Table 3 were prepared.
  • the metal raw material 1 shown in Table 3 was mixed with the metal raw material 2 alone or at a predetermined ratio, and dispersed in ethanol using 1 mm ⁇ zirconia balls. Polyvinyl alcohol was added to this dispersion to prepare metal powder slurries corresponding to sample numbers 41 to 56.
  • a 10 ⁇ m-thick Ni foil (sample numbers 41 to 53) whose surface is not roughened and a 10 ⁇ m-thick Ni foil (sample number 54) whose surface is roughened to have a distance between recesses of 0.15 ⁇ m. ) was prepared as a support. Furthermore, an epoxy resin was applied onto flat glass by spin coating, and a 0.5 ⁇ m Ni metal layer was formed by sputtering to obtain a support (sample number 55). Further, an epoxy resin was applied on a flat glass by spin coating, and a Cu layer was formed by 1 ⁇ m by electroless plating to obtain a support (sample number 56).
  • the metal powder slurry shown in the metal particle layer 1 of Table 3 was applied by patterning using an ink jet and dried. Thereafter, a slurry of metal powder shown in the metal particle layer 2 in Table 3 having a relatively large average particle diameter is applied using an inkjet having a large nozzle diameter, and a layer of several ⁇ m is formed on the metal particle layer 1 in general. Then, drying and coating were repeated to form a metal powder layer having a total thickness of about 100 ⁇ m after drying. This sample was degreased at 200 to 300 ° C. in a firing furnace and then heat-treated at 300 to 600 ° C. for 5 minutes in an N 2 atmosphere to obtain a sintered metal body.
  • the base material on which the metal sintered body was formed only on one surface thus obtained was used as the high specific surface area conductive base material.
  • the sintered metal body was a plate having a side of about 50 mm and was processed as an aggregate substrate.
  • Sample numbers 41 to 54 are capacitors of 0.4 mm ⁇ 0.4 mm size, and sample numbers 55 and 56 are 0.3 mm ⁇ Capacitors (sample numbers 41 to 56) were obtained in the same manner as in Example 2 except that the capacitors were separated into 0.3 mm size capacitors.
  • Sample numbers 41, 48 and 49 are comparative examples.
  • the capacitor of the present invention produced by arranging metal powder having a predetermined particle diameter on the surface of the metal support had a low short-circuit rate. This is presumably because the necking at the interface between the metal support and the metal sintered body was sufficiently advanced by the metal powder on the surface of the metal support.
  • the capacitor of the present invention produced by arranging metal powder having a predetermined particle size on the surface of the metal support is an average of necking between the metal sintered body and the metal support. It was confirmed that the diameter was larger than the average diameter of necking between the metal powders.
  • Example 4 An epoxy resin substrate having a side of about 100 mm in which 10 ⁇ m of Cu foil or Ni foil was disposed on the front and back surfaces was prepared. The metal foil on the resin substrate was previously patterned for forming an electronic circuit.
  • Ni powder and Cu powder having an average particle size shown in Table 4 were prepared.
  • the metal raw material 1 shown in Table 4 was mixed with the metal raw material 2 alone or at a predetermined ratio, and dispersed in a ball mill using 1 mm ⁇ zirconia balls in ethanol. Polyvinyl alcohol was added to this dispersion to prepare a metal powder slurry corresponding to sample numbers 61 to 71.
  • the slurry of the metal powder shown in the metal particle layer 1 in Table 4 is separated by one capacitor at 1.5 mm intervals. A plurality of coatings were applied in a range of 1 mm and dried. Thereafter, a slurry of metal powder shown in the metal particle layer 2 in Table 4 having a relatively large average particle diameter is applied using an ink jet having a large nozzle diameter to form a layer of several ⁇ m, and drying and application are repeated, followed by drying. A metal powder layer having a total thickness of about 20 ⁇ m was formed later. This sample was degreased at 200 to 300 ° C. in a firing furnace and then heat-treated at 290 to 450 ° C. for 5 minutes in an N 2 atmosphere to obtain a sintered metal body.
  • the base material on which the metal sintered body was formed only on one surface thus obtained was used as the high specific surface area conductive base material.
  • a 15 nm AlOx film was formed at 300 ° C. by the ALD method to form a dielectric layer.
  • the polyimide resin was apply
  • a TiN film was formed as an upper electrode at 350 ° C. by ALD.
  • Cu was patterned by vapor deposition only on the upper surface of the sintered metal body of the substrate, and external electrodes were formed by plating to obtain capacitors (sample numbers 61 to 71). Sample numbers 61, 63, 69 and 70 are comparative examples.
  • Example 6 Evaluation In the same manner as in Example 1, the capacitance, the short-circuit rate, and the porosity were measured. The results are also shown in Table 6. Further, the substrate was placed on a flat surface plate with the concave portion down, and the amount of warpage was measured with a flat gauge. The value obtained by subtracting the average foil thickness from the gauge value was taken as the amount of warpage.
  • the capacitor of the present invention fired using a plurality of metal powders had a low short-circuit rate and small warpage of the substrate even when fired on the substrate. This is presumably because a sintered metal body with sufficient strength can be obtained without excessively firing.
  • the overall short rate is higher because the local CVD reaction occurs due to the outgas generated from the resin substrate during ALD, and the film thickness and film quality of the dielectric. This is thought to be caused by the variation of
  • the capacitor of the present invention Since the capacitor of the present invention has a high capacitance, it is suitably used for various electronic devices.
  • the capacitor of the present invention is mounted on a substrate and used as an electronic component.
  • condenser of this invention is embedded in a board

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Powder Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明は、高比表面積導電性基材と、高比表面積導電性基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成るコンデンサであって、高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とする、コンデンサを提供する。

Description

コンデンサおよびその製造方法
　本発明は、コンデンサおよびその製造方法に関する。
　近年、電子機器の高密度実装化に伴って、より高い静電容量を有するコンデンサが求められている。このようなコンデンサとして、例えば、特許文献１には、エッチング処理により多孔化された高比表面積アルミニウム箔を用いた電解コンデンサが開示されている。
特開２００９－２７０１４０号公報
　特許文献１に記載のように、コンデンサ用の高比表面積導電性基材を得る方法としては、金属箔をエッチング処理する方法が知られている。エッチング処理は、化学的な処理であり、例えば、電解液に処理すべき金属箔を浸し、電流を流すことにより行われる。従って、エッチング箔の細孔内には、化学処理に用いた薬品、例えば電解液に由来する不純物が残り得る。細孔内にこのような不純物が存在すると、コンデンサの耐電圧が低下するなど、不具合が生じ得る。
　本発明者らは、細孔内に不純物が少ない高比表面積導電性基材を得るべく検討した結果、金属焼結体をコンデンサの高比表面積導電性基材として用いることに思い至った。本発明者らは、さらに検討を進めた結果、単に金属粉を焼結させるだけでは、以下に示すような問題があり、優れた性能を有するコンデンサを提供することが難しいことに気付いた。
　（１）単に金属粉を焼結させただけでは、十分な静電容量と強度を両立できない。例えば、十分な強度を有する高比表面積導電性基材を得るためには、高温で処理し、焼結をより進行させる必要がある。しかしながら、金属粉の焼結が進行すると、金属焼結体の細孔が潰れ、十分な静電容量を得ることが困難になる。一方、十分な静電容量を得ることができる高比表面積導電性基材を得るためには、金属焼結体の細孔が保持されるように、低温で処理し、焼結をあまり進行させないようにする必要がある。しかしながら、焼結が十分でないと、十分な強度を確保することができない。
　（２）また、強度を確保するために、金属支持体上に金属焼結体を形成すると、金属粉の焼結の際の収縮により、金属支持体に反りが生じ得る。
　（３）さらに、金属支持体と金属焼結体を焼成した場合、金属支持体に焼結体が接合されにくく、十分に接合するためには、より高温での処理が必要となる。しかしながら、上記したように焼成を高温で行うと、高比表面積導電性基材の細孔が潰れ、十分な静電容量を得ることが困難になる。
　本発明の目的は、焼結体を高比表面積導電性基材として用いた、高い静電容量を有し、強度の高いコンデンサを提供することにある。
　本発明者らは、上記の問題について鋭意検討した結果、複数種の金属粉を併用することにより、金属支持体を用いずに十分な静電容量と強度を両立でき、（１）の問題を解決できること、さらに、比較的低温での焼成が可能になることから（２）の問題を解決できることを見出した。さらに、金属支持体表面に粗化処理を行うことにより、あるいは、金属支持体表面に低融点金属を提供することにより、金属支持体と焼結体とを十分な強度で接合でき、（３）の問題を解決できることを見出した。
　従って、本発明は、
［１］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　前記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とする、コンデンサ；
［２］　前記金属焼結体が、平均粒径の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、上記［１］に記載のコンデンサ；
［３］　主成分である金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、上記［２］に記載のコンデンサ；
［４］　金属焼結体が、融点の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、上記［１］～［３］のいずれかに記載のコンデンサ；
［５］　主成分である金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、上記［４］に記載のコンデンサ；
［６］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　前記高比表面積導電性基材が、金属焼結体および金属支持体を有して成り、
　金属焼結体が、ネッキングにより金属支持体に支持されており、
　前記金属焼結体と前記金属支持体を連結するネッキングの平均径が、金属焼結体中の金属粉同士のネッキングの平均径よりも大きく、
　前記誘電体層が、前記高比表面積導電性多孔基材とは異なる起源の原子から形成されていることを特徴とする、コンデンサ；
［７］　前記金属焼結体と前記金属支持体との界面近傍を構成する金属の融点が、金属焼結体の略中央部を構成する金属の融点よりも、１００℃以上低いことを特徴とする、上記［６］に記載のコンデンサ；
［８］　前記金属焼結体と前記金属支持体との界面近傍を構成する金属の融点が、金属支持体を構成する金属の融点よりも、１００℃以上低いことを特徴とする、上記［６］または［７］に記載のコンデンサ；
［９］　前記金属焼結体が、平均粒径の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、上記［６］～［８］のいずれかに記載のコンデンサ；
［１０］　主成分である金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、上記［９］に記載のコンデンサ；
［１１］　前記金属焼結体が、融点の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、上記［６］～［１０］のいずれかに記載のコンデンサ；
［１２］　主成分である金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、上記［１１］に記載のコンデンサ；
［１３］　前記金属焼結体を構成する金属が、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、ＣｏおよびＦｅから選択される１種またはそれ以上の金属であることを特徴とする、上記［１］～［１２］のいずれかに記載のコンデンサ；
［１４］　前記誘電体層が、原子層堆積法により形成されていることを特徴とする、上記［１］～［１３］のいずれかに記載のコンデンサ；
［１５］　前記上部電極が、原子層堆積法により形成されていることを特徴とする、上記［１］～［１４］のいずれかに記載のコンデンサ；
［１６］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　一の前記高比表面積導電性基材上に、前記高比表面積導電性基材、前記誘電体層および前記上部電極から構成される第１、第２、第３および第４静電容量形成部を有し、
　第１静電容量形成部および第２静電容量形成部が、高比表面積導電性基材の一方の主面上に存在し、
　第３静電容量形成部および第４静電容量形成部が、高比表面積導電性基材の他方の主面上に存在し、
　第１静電容量形成部および第３静電容量形成部が、高比表面積導電性基材を介して対向して位置し、
　第２静電容量形成部および第４静電容量形成部が、高比表面積導電性基材を介して対向して位置することを特徴とする、上記［１］～［５］のいずれかに記載のコンデンサ；
［１７］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　前記高比表面積導電性基材の一方の主面上に、前記高比表面積導電性基材、前記誘電体層および前記上部電極から構成される第１および第２静電容量形成部を有し、
　高比表面積導電性基材の他方の主面上に、絶縁層を有することを特徴とする、上記［１］～［１５］のいずれかに記載のコンデンサ；
［１８］　上記［１］～［１７］のいずれかに記載のコンデンサが実装されている基板；
［１９］　上記［６］～［１７］のいずれかに記載のコンデンサが、その高比表面積導電性基材の金属支持体が基板に密着するように配置されている基板；
［２０］　上記［１６］または［１７］に記載のコンデンサが、高比表面積導電性基材により複数連結されていることを特徴とする、コンデンサ集合基板；
［２１］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成り、
　前記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とするコンデンサの製造方法であって、
　少なくとも２種の金属粉の混合物を焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法；
［２２］　前記金属粉の混合物が、平均粒径が異なる少なくとも２種の金属粉を含むことを特徴とする、上記［２１］に記載のコンデンサの製造方法；
［２３］　前記金属粉の混合物の主成分となる金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、上記［２１］～［２２］に記載のコンデンサの製造方法；
［２４］　前記金属粉の混合物が、融点の異なる少なくとも２種の金属粉を含むことを特徴とする、上記［２１］～［２３］のいずれかに記載のコンデンサの製造方法；
［２５］　前記金属粉の混合物の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、上記［２４］に記載のコンデンサの製造方法；
［２６］　前記金属粉の混合物が、融点の異なる少なくとも２種の金属粉を含み、前記金属粉の混合物の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が１００℃以上低く、前記主成分となる金属粉の平均粒径が、前記主成分となる金属粉を構成する金属の融点よりも１００℃以上低い融点を有する前記金属粉の平均粒径の３倍以上であることを特徴とする、請上記［２１］～［２５］のいずれかに記載のコンデンサの製造方法；
［２７］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成り、
　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
　前記金属支持体の表面を粗化し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法；
［２８］　粗化された金属支持体の表面における、金属支持体表面の面内方向の凹部間の平均距離が、その上に配置される金属粉または金属粉混合物の主成分である金属粉の平均粒径の１／３０以上１／２以下であることを特徴とする、上記［２７］に記載のコンデンサの製造方法；
［２９］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成り、
　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
　前記金属支持体上に、第１金属粉を配置し、その上に第２金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法；
［３０］　前記第１金属粉の平均粒径が、前記第２金属粉または金属粉混合物の主成分である金属粉の平均粒径の１／３０以上１／２以下であることを特徴とする、上記［２９］に記載のコンデンサの製造方法；
［３１］　前記第１金属粉を構成する金属の融点が、前記第２金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも１００℃以上低いことを特徴とする、上記［２９］または［３０］に記載のコンデンサの製造方法；
［３２］　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成り、
　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
　前記金属支持体上に、低融点金属の層を形成し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含み、
　前記低融点金属の融点が、金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも１００℃以上低いことを特徴とする、前記コンデンサの製造方法；
［３３］　金属粉混合物の主成分である金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、上記［２７］～［３２］のいずれかに記載のコンデンサの製造方法；
［３４］　金属粉混合物の主成分である金属粉を構成する金属の融点に対して、金属粉混合物中の少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、上記［２７］～［３３］のいずれかに記載のコンデンサの製造方法；
を提供する。
　本発明によれば、金属焼結体をコンデンサの高比表面積導電性基材として用いるコンデンサにおいて、金属焼結体を、複数種の金属粉を併用して形成することにより、十分な静電容量と強度の両方を得ることが可能になる。また、高比表面積導電性基材を、金属支持体上に金属粉を配置し、これらを焼成して得る場合、金属支持体表面に粗化処理を行うことにより、あるいは、金属支持体表面に低融点金属を提供することにより、金属支持体と焼結体とを十分な強度で接合することが可能になる。
図１は、本発明の１つの実施形態におけるコンデンサ１の概略断面図である。 図２は、図１に示すコンデンサ１の導電性金属基材の概略平面図である。 図３は、図１に示すコンデンサ１の高空隙率部の断面を模式的に示す拡大図である。 図４は、図１に示すコンデンサ１の低空隙率部の断面を模式的に示す拡大図である。 図５（ａ）～（ｃ）は、図１に示すコンデンサ１の製造方法を説明するための概略断面図である。 図５（ｄ）～（ｇ）は、図１に示すコンデンサ１の製造方法を説明するための概略断面図である。 図６は、図５（ｆ）に示す集合基板の概略斜視図である。 図７は、本発明の１つの実施形態におけるコンデンサ２１の概略断面図である。 図８は、図７に示すコンデンサ２１の導電性金属基材の概略平面図である。 図９は、図７に示すコンデンサ２１の高空隙率部の断面を模式的に示す拡大図である。 図１０（ａ）および（ｂ）は、金属支持体と金属焼結体からなる導電性金属基材の概略断面図である。 図１１（ａ）～（ｃ）は、図７に示すコンデンサ２１の製造方法を説明するための概略断面図である。 図１１（ｄ）～（ｆ）は、図７に示すコンデンサ２１の製造方法を説明するための概略断面図である。 図１２は、本発明の金属焼結体のネッキングの平均径を説明するための、金属焼結体の断面を模式的に表す図である。 図１３は、本発明の金属焼結体と金属支持体間のネッキングの平均径を説明するための、高比表面積導電性基材の断面を模式的に表す図である。
　本発明のコンデンサについて、以下、図面を参照しながら詳細に説明する。但し、各実施形態のコンデンサおよび各構成要素の形状および配置等は、図示する例に限定されない。
　尚、本明細書において、「静電容量形成部」とは、コンデンサにおいて静電容量を得るための部分であって、導電体（電極）－誘電体－導電体（電極）の構造を有する。例えば、静電容量形成部は、高比表面積導電性基材－誘電体層－上部電極の構造であり得る。また、高比表面積導電性基材のうち、静電容量形成部を構成する部分を、「多孔部」とも称する。尚、多孔部とは、典型的には複数の細孔を有する構造部分を意味するが、これに限定されず、高比表面積を実現するための他の構造を有する部分も意味する。
１．高比表面積導電性基材が、金属支持体を有しないコンデンサ
　本発明は、第１の要旨において、高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　前記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とする、コンデンサを提供する。
　一の実施形態における、コンデンサ１の概略断面図を図１（ただし、簡単のために、高比表面積導電性基材の多孔構造は示していない）に示し、高比表面積導電性基材の概略平面図を図２に示す。また、高比表面積導電性基材の高空隙率部（多孔部）および低空隙率部の断面の拡大図を、それぞれ図３および図４に模式的に示す。
　図１、図２、図３および図４に示されるように、本実施形態のコンデンサ１は、略直方体形状を有している。コンデンサ１は、概略的には、４つの静電容量形成部２ａ、２ａ’、２ｂおよび２ｂ’を有する。静電容量形成部２ａは、高比表面積導電性基材３の高空隙率部５ａと、高空隙率部５ａ上に形成された誘電体層６ａと、誘電体層６ａ上に形成された上部電極７ａとから構成される。静電容量形成部２ａ’は、静電容量形成部２ａと高比表面積導電性基材３を介して対向するように、高空隙率部５ａ、誘電体層６ａ’および上部電極７ａ’から構成される。静電容量形成部２ｂは、高比表面積導電性基材３の高空隙率部５ｂと、高空隙率部５ｂ上に形成された誘電体層６ｂと、誘電体層６ｂ上に形成された上部電極７ｂとから構成される。静電容量形成部２ｂ’は、静電容量形成部２ｂと高比表面積導電性基材３を介して対向するように、高空隙率部５ｂ、誘電体層６ｂ’および上部電極７ｂ’から構成される。高比表面積導電性基材３は、相対的に空隙率が高い高空隙率部（多孔部ともいう）５ａ，５ｂと、相対的に空隙率が低い低空隙率部４を有する。高空隙率部５ａ，５ｂの周囲には、低空隙率部４が位置している。即ち、低空隙率部４は、高空隙率部５ａ，５ｂを囲んでいる。高空隙率部５ａ，５ｂは、多孔構造を有しており、即ち多孔部に相当する。静電容量形成部２ａと静電容量形成部２ａ’は、高比表面積導電性基材３の高空隙率部５ａにより電気的に接続されており、静電容量形成部２ｂと静電容量形成部２ｂ’は、高比表面積導電性基材３の高空隙率部５ｂにより電気的に接続されている。また、静電容量形成部２ａおよび２ａ’と静電容量形成部２ｂおよび２ｂ’は、高比表面積導電性基材３の低空隙率部４により電気的に直列に接続されている。上部電極７ａ、７ａ’、７ｂおよび７ｂ’上には、それぞれ、外部電極８ａ、８ａ’、８ｂおよび８ｂ’が形成されている。低空隙率部４上には、絶縁部９が形成されている。絶縁部９は、静電容量形成部２ａおよび２ａ’の上部電極および外部電極と、静電容量形成部２ｂおよび２ｂ’の上部電極および外部電極とを電気的に離隔している。
　上記のような金属焼結体からなる高比表面積導電性基材を用いたコンデンサは、高比表面積導電性基材全体が、金属焼結体により構成されているので、基材の多くの部分を静電容量形成部として利用することができ、より高い静電容量密度を得ることができる。また、高比表面積導電性基材の多孔部の細孔が、基材を貫通するように形成されていることから、気相法、例えば原子層堆積法により誘電体層を形成する場合に、細孔の細部にまで効率良くガスが行き届き、処理時間を短縮することができる。さらに、支持体を有しないので、高比表面積導電性基材の反りを抑制することができる。
　上記のような高比表面積導電性基材と、高比表面積導電性基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成り、上記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とするコンデンサは、少なくとも２種の金属粉の混合物を焼成することを含む方法により得ることができる。例えば以下のようにして製造される。
　まず、金属焼結体からなる高比表面積導電性基材３を準備する（図５（ａ））。
　上記高比表面積導電性基材３（即ち、金属焼結体）は、１種または２種以上の金属粉を焼成することにより、得ることができる。
　好ましい態様において、金属焼結体は、少なくとも２種の金属粉を混合して焼成することにより得ることができる。このように２種以上の金属粉を混合して焼成することにより、支持体を有しないにもかかわらず、高い強度を有する高比表面積導電性基材を得ることができ、高静電容量密度および高強度を両立することができる。
　ここに、本明細書において「金属粉」とは、金属粒子の集合物であり、粒度分布が実質的に１つのピークを示すものを意味する。即ち、同じ構成元素、例えばＮｉから成る金属粉であっても、粒度分布が異なれば、異なる金属粉とみなす。また、金属粉の形状は、特に限定されず、球状、楕円状、針状、棒状、ワイヤー状等であってもよい。
　金属粉を構成する金属としては、導電性であれば特に限定されないが、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、Ｃｏ、Ｆｅ、またはこれらの合金が挙げられる。
　金属粉を構成する金属は、好ましくは、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、ＣｏまたはＦｅである。このような金属を用いることにより、金属焼結体の等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を低減することができる。また、これらの金属は、比抵抗が低く、高融点であることから、高温でのアニール処理が可能であり、高品質の誘電体膜を得ることができる。
　一の態様において、金属粉の混合物は、平均粒径が異なる少なくとも２種、例えば２種、３種または４種の金属粉を含む。平均粒径が異なる金属粉を用いることにより、より低温で焼成した場合であっても焼結体の強度が向上する。
　ここに、金属粉の「平均粒径」とは、平均粒径Ｄ５０（体積基準の累積百分率５０％相当粒径）を意味する。かかる平均粒径Ｄ５０は、例えば動的光散乱式粒度分析計（日機装株式会社製、ＵＰＡ）により測定することができる。
　また、金属焼結体における平均粒径は、金属焼結体を集束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で薄片に加工し、この薄片試料の所定の領域（例えば、５μｍ×５μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影し、得られた画像を画像解析することにより求めることができる。
　好ましい態様において、金属粉混合物のうち、主成分の金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比は、１／３以下であり、好ましくは１／４以下であり、さらに好ましくは１／５以下である。このような平均粒径比とすることにより、高比表面積導電性基材として用いるのに十分な機械的強度を確保することができ、コンデンサの不良率を低減することができる。一方、主成分の金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比は、好ましくは１／３０以上、より好ましくは１／２０以上、さらに好ましくは１／１５以上である。このような平均粒径比とすることにより、空隙率をより大きくすることができ、より大きな静電容量を得ることができる。
　金属粉混合物中の平均粒径が最も小さい金属粉の含有量は、金属粉混合物全体に対して、好ましくは５質量％以上、より好ましくは１０質量％以上、さらに好ましくは２０質量％以上であり得る。金属粉混合物中の平均粒径が最も小さい金属粉の含有量を５質量％以上とすることにより、より金属焼結体の強度が高くなる。一方、金属粉混合物中の平均粒径が最も小さい金属粉の含有量は、好ましくは４８質量％以下、より好ましくは４０質量％以下、さらに好ましくは３０質量％以下であり得る。金属粉混合物中の平均粒径が最も小さい金属粉の含有量を４８質量％以下とすることにより、より空隙を保持することができ、より高い静電容量を得ることができる。
　別の態様において、金属粉の混合物は、融点が異なる少なくとも２種、例えば２種、３種または４種の金属粉を含む。融点が異なる金属粉を用いることにより、より低温で焼成した場合であっても焼結体の強度が向上する。
　好ましい態様において、金属粉混合物において、金属焼結体の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低い、より好ましくは１５０℃以上低い、さらに好ましくは２００℃以上低い。このように融点の異なる金属粉を用いることにより、より低温で焼成した場合であっても、低融点の金属粉により焼成が進行し、十分な空隙率と強度を備えた金属焼結体を得ることができる。
　金属焼結体の主成分となる金属粉と、低融点の金属粉の組み合わせは、特に限定されないが、例えば、ＮｉとＣｕの組み合わせが挙げられる。
　次に、上記で得られた高比表面積導電性基材３に、溝部１１を形成する（図５（ｂ））。上記溝部は、低空隙率部４に対応し、その他の部分が高空隙率部５ａ，５ｂ（以下、まとめて「高空隙率部５」ともいう）に対応する。
　本明細書において、「高空隙率部」とは、高比表面積導電性基材の低空隙率部よりも空隙率が高く、比表面積が大きい部分を意味し、本発明において静電容量形成部を構成する。高空隙率部５は、高比表面積導電性基材３の比表面積を大きくし、コンデンサ１の静電容量をより大きくする。
　高空隙率部５の空隙率は、比表面積を大きくして、コンデンサの静電容量をより大きくする観点から、好ましくは３０％以上、より好ましくは４０％以上であり得る。また、機械的強度を確保する観点から、９０％以下が好ましく、８０％以下がより好ましい。
　本明細書において、「空隙率」とは、高比表面積導電性基材において空隙が占める割合を言う。当該空隙率は、下記のようにして測定することができる。尚、上記高比表面積導電性基材の空隙は、コンデンサを作製するプロセスにおいて、最終的に誘電体層および上部電極などで充填され得るが、上記「空隙率」は、このように充填された物質は考慮せず、充填された箇所も空隙とみなして算出する。
　まず、高比表面積導電性基材を、集束イオンビーム（ＦＩＢ：Focused Ion Beam）加工で薄片に加工する。この薄片試料の所定の領域（例えば、５μｍ×５μｍ）を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて撮影する。得られた画像を画像解析することにより、高比表面積導電性基材の金属が存在する面積を求める。そして、下記等式から空隙率を計算することができる。
　　空隙率（％）＝（（測定面積－基材の金属が存在する面積）／測定面積）×１００
　上記低空隙率部４は、上記のようにして得られた金属焼結体の一部の細孔を潰す（または埋める）ことにより、形成することができる。細孔を潰す（埋める）方法としては、特に限定されないが、例えば、レーザー照射等により金属を溶融させて細孔を潰す方法、あるいは、金型加工、プレス加工により圧縮して細孔を潰す方法が挙げられる。上記レーザーとしては、特に限定されないが、ＣＯ２レーザー、ＹＡＧレーザー、エキシマレーザー、ならびにフェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが挙げられる。より精細に形状および空隙率を制御できることから、フェムト秒レーザー、ピコ秒レーザーおよびナノ秒レーザー等の全固体パルスレーザーが好ましい。
　低空隙率部４の空隙率は、好ましくは２５％以下、より好ましくは１５％以下である。また、低空隙率部は、空隙率が０％であってもよい。即ち、低空隙率部は、空隙を有していてもよいが、有していなくてもよい。低空隙率部の空隙率が低いほど、コンデンサの機械的強度が向上する。
　尚、低空隙率部は、本発明において必須の構成要素ではなく、存在しなくてもよい。例えば、図１において低空隙率部４が存在せず、低空隙率部４が存在する箇所が、高空隙率部であってもよい。ただし、この場合、低空隙率部４の代わりに存在する高空隙率部上には、上部電極、外部電極等は形成されず、絶縁部が形成される。
　本実施形態においては、高比表面積導電性基材３は、高空隙率部５と、その周囲に存在する低空隙率部４から成るが、本発明はこれに限定されない。即ち、高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、高比表面積導電性基材は、高空隙率部のみからなってもよい。また、高空隙率部と低空隙率部の比率を調整することにより、コンデンサの静電容量を制御することができる。
　上記高空隙率部５の厚みは、特に限定されず、目的に応じて適宜選択することができ、例えば５μｍ以上、好ましくは２０μｍ以上であり、好ましくは１０００μｍ以下、より好ましくは３００μｍ以下、さらに好ましくは５０μｍ以下であってもよい。尚、高空隙率部の厚みとは、細孔がすべて埋まっていると仮定した場合の高空隙率部の厚みを意味する。
　次に、低空隙率部４上（溝１１内）に、樹脂を注入し、絶縁部９を形成する（図５（ｃ））。絶縁部９は、低空隙率部４内部の空隙を埋めるようにして形成される。このように内部の空隙を埋めることにより、後の誘電体層および上部電極が、低空隙率部上に形成されることを防止することができる。従って、絶縁部９は、隣接する静電容量形成部の上部電極間および外部電極間を電気的に離隔するように機能する。
　絶縁部９を形成する材料は、絶縁性であれば特に限定されないが、後に原子層堆積法を利用する場合、耐熱性を有する樹脂が好ましい。絶縁部９を形成する絶縁材料としては、各種ガラス材料、セラミック材料、ポリイミド系樹脂、フッ素系樹脂が好ましい。
　絶縁部９は、上記絶縁材料を塗布することにより形成される。絶縁材料の塗布方法としては、エアー式ディスペンサー、ジェットディスペンサー、スクリーン印刷、静電塗布、インクジェット、フォトリソグラフィー等が挙げられる。
　尚、本発明のコンデンサにおいて、絶縁部９は必須の要素ではなく、存在しなくてもよい。
　次に、高空隙率部５上に、それぞれ、誘電体層６ａ，６ａ’，６ｂ，６ｂ’（以下、まとめて「誘電体層６ともいう」）を形成する（図５（ｄ））。
　上記誘電体層は、好ましくは、気相法、例えば真空蒸着法、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、スパッタ法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法、パルスレーザー堆積法（ＰＬＤ：Pulsed Laser Deposition）等または超臨界流体を用いる方法により形成される。高空隙率部の細孔の細部にまでより均質で緻密な膜を形成できることから、ＡＬＤ法がより好ましい。
　上記誘電体層６を形成する材料は、絶縁性であれば特に限定されないが、好ましくは、ＡｌＯｘ（例えば、Ａｌ２Ｏ３）、ＳｉＯｘ（例えば、ＳｉＯ２）、ＡｌＴｉＯｘ、ＳｉＴｉＯｘ、ＨｆＯｘ、ＴａＯｘ、ＺｒＯｘ、ＨｆＳｉＯｘ、ＺｒＳｉＯｘ、ＴｉＺｒＯｘ、ＴｉＺｒＷＯｘ、ＴｉＯｘ、ＳｒＴｉＯｘ、ＰｂＴｉＯｘ、ＢａＴｉＯｘ、ＢａＳｒＴｉＯｘ、ＢａＣａＴｉＯｘ、ＳｉＡｌＯｘ等の金属酸化物；ＡｌＮｘ、ＳｉＮｘ、ＡｌＳｃＮｘ等の金属窒化物；またはＡｌＯｘＮｙ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘＮｙ、ＳｉＣｘＯｙＮｚ等の金属酸窒化物が挙げられ、ＡｌＯｘ、ＳｉＯｘ、ＳｉＯｘＮｙ、ＨｆＳｉＯｘが好ましい。なお、上記の式は、単に材料の構成を表現するものであり、組成を限定するものではない。即ち、ＯおよびＮに付されたｘ、ｙおよびｚは０より大きい任意の値であってもよく、金属元素を含む各元素の存在比率は任意である。また、誘電体層が異なる複数の層からなる層状化合物であってもよい。
　誘電体層の厚みは、特に限定されないが、例えば３ｎｍ以上１００ｎｍ以下が好ましく、５ｎｍ以上５０ｎｍ以下がより好ましい。誘電体層の厚みを３ｎｍ以上とすることにより、絶縁性を高めることができ、漏れ電流を小さくすることが可能になる。また、誘電体層の厚みを１００ｎｍ以下とすることにより、より大きな静電容量を得ることが可能になる。誘電体層６ａ、６ｂは絶縁部９上に形成されていてもよい。
　次に、誘電体層６ａ，６ａ’，６ｂ，６ｂ’上に、それぞれ、上部電極７ａ，７ａ’，７ｂ，７ｂ’（以下、まとめて「上部電極７」ともいう）を形成する（図５（ｅ））。
　上部電極は、ＡＬＤ法により形成してもよい。ＡＬＤ法を用いることにより、コンデンサの静電容量をより大きくすることができる。別法として、誘電体層を被覆し、基材の細孔を実質的に埋めることのできる、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、めっき、バイアススパッタ、Ｓｏｌ－Ｇｅｌ法、導電性高分子充填などの方法で、上部電極を形成してもよい。好ましくは、誘電体層上にＡＬＤ法で導電性膜を形成し、その上から他の手法により、導電性材料、好ましくはより電気抵抗の小さな物質で細孔を充填して上部電極を形成してもよい。このような構成とすることにより、効率的により高い静電容量密度および低い等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を得ることができる。
　上記上部電極７を構成する材料は、導電性であれば特に限定されないが、Ｎｉ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｐｔ、Ｚｎ、Ｓｎ、Ｐｂ、Ｆｅ、Ｃｒ、Ｍｏ、Ｒｕ、Ｐｄ、Ｔａおよびそれらの合金、例えばＣｕＮｉ、ＡｕＮｉ、ＡｕＳｎ、ならびにＴｉＮ、ＴｉＡｌＮ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＴａＮ等の金属窒化物、金属酸窒化物、導電性高分子（例えば、ＰＥＤＯＴ（ポリ（３，４－エチレンジオキシチオフェン））、ポリピロール、ポリアニリン）などが挙げられ、ＴｉＮ、ＴｉＯＮが好ましい。
　上部電極の厚みは、特に限定されないが、例えば３ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。上部電極の厚みを３ｎｍ以上とすることにより、上部電極自体の抵抗を小さくすることができる。
　尚、上部電極を形成後、上部電極がコンデンサ電極としての十分な導電性を有していない場合には、スパッタ、蒸着、めっき等の方法で、上部電極の表面に追加でＡｌ、Ｃｕ、Ｎｉ等からなる引き出し電極層を形成してもよい。
　また、上部電極層７ａ、７ｂおよび引き出し電極層は、絶縁部９上に形成されない方法で形成するのが好ましい。例えば、上部電極層７ａ、７ｂおよび引き出し電極層が絶縁部９上に形成されないように、予め絶縁部９上にマスクを形成し、上部電極層７ａ、７ｂおよび引き出し電極層を形成し、その後、マスクならびにマスク上の上部電極層７ａ、７ｂおよび引き出し電極層を除去してもよい。上部電極層または引き出し電極層が絶縁部９上に形成された場合には、例えば、レーザー、グラインドにより、上部電極層および引き出し電極層を除去することができる。別法として、薬液によるエッチング処理により、上部電極層および引き出し電極層を除去することができる。
　次に、上部電極７ａ，７ａ’，７ｂ，７ｂ’上に、それぞれ、外部電極８ａ，８ａ’，８ｂ，８ｂ’（以下、まとめて「外部電極８」ともいう）を形成する（図５（ｆ））。
　外部電極８の形成方法は、特に限定されず、例えばＣＶＤ法、電解めっき、無電解めっき、蒸着、スパッタ、導電性ペーストの焼き付け等を用いることができ、電解めっき、無電解めっき、蒸着、スパッタ等が好ましい。
　上記外部電極８を構成する材料は、特に限定されないが、例えば、Ａｕ、Ｐｂ、Ｐｄ、Ａｇ、Ｓｎ、Ｎｉ、Ｃｕ等の金属および合金、ならびに導電性高分子などが挙げられる。
　尚、上記外部電極８は、必須の要素ではなく、存在しなくてもよい。この場合、上部電極７が外部電極としても機能する。つまり、上部電極７ａおよび上部電極７ｂが一対の電極として機能してもよい。この場合、上部電極７ａがアノードとして機能し、上部電極７ｂがカソードとして機能してもよい。あるいは、上部電極７ａがカソードとして機能し、上部電極７ｂがアノードとして機能してもよい。
　このようにして得られる基板は、本実施形態のコンデンサ１が、高比表面積導電性基材により複数連結されて、マトリックス状に配置されたコンデンサ集合基板１２となる（図６）。
　従って、本発明は、本発明のコンデンサが、高比表面積導電性基材により複数連結されていることを特徴とする、コンデンサ集合基板をも提供する。
　次に、得られたコンデンサ集合基板１２を、絶縁部９の中心部をフルカットすることにより、各部品に個片化する（図５（ｇ））。
　上記のカットは、各種レーザー装置、ダイサー、各種刃物、金型を用いて行うことができ、レーザー装置、特にファイバーレーザー装置、ナノ秒レーザー装置を用いることが好ましい。
　このようにして得られたコンデンサ１は、
　高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　一の高比表面積導電性基材上に、高比表面積導電性基材、誘電体層および上部電極から構成される第１、第２、第３および第４静電容量形成部を有し、
　第１静電容量形成部および第２静電容量形成部が、高比表面積導電性基材の一方の主面上に存在し、
　第３静電容量形成部および第４静電容量形成部が、高比表面積導電性基材の他方の主面上に存在し、
　第１静電容量形成部および第３静電容量形成部が、高比表面積導電性基材を介して対向して位置し、
　第２静電容量形成部および第４静電容量形成部が、高比表面積導電性基材を介して対向して位置することを特徴とする。
　以上、本実施形態のコンデンサ１について説明したが、本発明のコンデンサは、種々の改変が可能である。
　例えば、本実施形態において、コンデンサは略直方体形状であるが、本発明はこれに限定されない。本発明のコンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
　また、本実施形態においては、高比表面積導電性基材の両主面側に静電容量形成部を有するが、一方のみに静電容量形成部を有していてもよい。即ち、図１の下面側の静電容量形成部２ａ’および２ｂ’が存在せずに、代わりに絶縁部９が存在してもよい。また、四つの外部電極８ａ、８ａ’、８ｂ、８ｂ’のうち、８ａまたは８ａ’のいずれか一方が存在せずに、代わりに絶縁部９が存在してもよく、８ｂまたは８ｂ’のいずれか一方が存在せずに、代わりに絶縁部９が存在してもよい。
　即ち、上記のようなコンデンサは、高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　高比表面積導電性基材の一方の主面上に、高比表面積導電性基材、誘電体層および上部電極から構成される第１および第２静電容量形成部を有し、
　高比表面積導電性基材の他方の主面上に、絶縁層を有する。
　さらに、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、コンデンサの側面等に、保護層を有していてもよい。
２．高比表面積導電性基材が、金属支持体とこれに支持された金属焼結体を有するコンデンサ
　本発明は、第２の要旨において、高比表面積導電性基材と、
　高比表面積導電性基材上に位置する誘電体層と、
　誘電体層上に位置する上部電極と
を有して成るコンデンサであって、
　高比表面積導電性基材が、金属焼結体および金属支持体を有して成り、
　金属焼結体が、金属支持体により支持されていることを特徴とする、コンデンサを提供する。
　一の実施形態における、コンデンサ２１の概略断面図を図７（ただし、簡単のために、空隙は示していない）に示し、高比表面積導電性基材の概略平面図を図８に示す。また、高比表面積導電性基材の高空隙率部の断面の拡大図を、図９に模式的に示す。
　図７、図８および図９に示されるように、本実施形態のコンデンサ２１は、略直方体形状を有しており、概略的には、高比表面積導電性基材２２と、高比表面積導電性基材２２上に形成された誘電体層２３と、誘電体層２３上に形成された上部電極２４とを有して成る。高比表面積導電性基材２２は、一方の主面側に相対的に空隙率が高い高空隙率部２５と、相対的に空隙率が低い低空隙率部２６を有する。高空隙率部２５は、高比表面積導電性基材２２の第１主面の中央部に位置し、その周囲には、低空隙率部２６が位置している。即ち、低空隙率部２６は、高空隙率部２５を囲んでいる。高空隙率部２５は、多孔構造を有している。また、高比表面積導電性基材２２は、他方の主面（第２主面）側に金属支持体２７を有する。即ち、高空隙率部２５および低空隙率部２６は高比表面積導電性基材２２の第１主面を構成し、支持体２７は高比表面積導電性基材２の第２主面を構成する。図７において、第１主面は、高比表面積導電性基材２２の上面であり、第２主面は、高比表面積導電性基材２２の下面である。コンデンサ２１の末端部において、低空隙率部２６と誘電体層２３の間には絶縁部２８が存在する。コンデンサ２１は、上部電極２４上に第１外部電極２９を、および高比表面積導電性基材２２の支持体２７側の主面上に第２外部電極３０を備える。本実施形態のコンデンサ２１において、第１外部電極２９と上部電極２４とは電気的に接続されており、第２外部電極３０と支持体２７は電気的に接続されている。上部電極２４と、高比表面積導電性基材２２の高空隙率部２５は、誘電体層２３を介して向かい合っており、上部電極２４と高比表面積導電性基材２２に通電すると、誘電体層２３に電荷を蓄積することができる。
　金属支持体およびそれにより保持された金属焼結体を有する高比表面積導電性基材は、強度が高く、誘電体層のクラックの発生などの不具合が生じにくい。
　上記のような高比表面積導電性基材と、高比表面積導電性基材上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成り、前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサは、金属支持体上に金属粉または金属粉混合物を配置し、次いで、これらを焼成して高比表面積を有する導電性基材を作製することを含む方法により得ることができる。例えば以下のようにして製造される。
　まず、金属焼結体と金属焼結体を支持する金属支持体から成る高比表面積導電性基材を準備する。
　上記高比表面積導電性基材は、金属支持体上に金属粉または金属粉の混合物を配置し、次いで、これらを焼成することにより得ることができる。
　金属支持体を構成する金属は、特に限定されず、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、Ｃｏ、Ｆｅ、またはこれらの合金が挙げられる。金属支持体を構成する金属は、好ましくは、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、ＣｏまたはＦｅである。このような金属を用いることにより、等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を低減することができる。また、これらの金属は、比抵抗が低く、高融点であることから、高温でのアニール処理が可能であり、高品質の誘電体膜を得ることができる。
　高比表面積導電性基材上に配置される金属粉の混合物は、上記したコンデンサ１において用いられる金属粉の混合物と同様のものであり得る。
　金属粉を構成する金属としては、導電性であれば特に限定されないが、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、Ｃｏ、Ｆｅ、またはこれらの合金が挙げられる。
　金属粉を構成する金属は、好ましくは、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、ＣｏまたはＦｅである。このような金属を用いることにより、金属焼結体の等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）を低減することができる。また、これらの金属は、比抵抗が低く、高融点であることから、高温でのアニール処理が可能であり、高品質の誘電体膜を得ることができる。
　一の態様において、金属粉の混合物は、平均粒径が異なる少なくとも２種、例えば２種、３種または４種の金属粉を含む。平均粒径が異なる金属粉を用いることにより、より低温で焼成した場合であっても焼結体の強度が向上する。
　好ましい態様において、金属粉混合物のうち、主成分の金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比は、１／３以下であり、好ましくは１／４以下であり、さらに好ましくは１／５以下である。このような平均粒径比とすることにより、高比表面積導電性基材として用いるのに十分な機械的強度を確保することができ、コンデンサの不良率を低減することができる。一方、主成分の金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比は、好ましくは１／３０以上、より好ましくは１／２０以上、さらに好ましくは１／１５以上である。このような平均粒径比とすることにより、空隙率をより大きくすることができ、より大きな静電容量を得ることができる。
　金属粉混合物中の平均粒径が最も小さい金属粉の含有量は、好ましくは５質量％以上、より好ましくは１０質量％以上、さらに好ましくは２０質量％以上であり得る。金属粉混合物中の平均粒径が最も小さい金属粉の含有量を５質量％以上とすることにより、より金属焼結体の強度が高くなる。一方、金属粉混合物中の平均粒径が最も小さい金属粉の含有量は、好ましくは４８質量％以下、より好ましくは４０質量％以下、さらに好ましくは３０質量％以下であり得る。金属粉混合物中の平均粒径が最も小さい金属粉の含有量を４８質量％以下とすることにより、より空隙を保持することができ、より高い静電容量を得ることができる。
　別の態様において、金属粉の混合物は、融点が異なる少なくとも２種、例えば２種、３種または４種の金属粉を含む。融点が異なる金属粉を用いることにより、より低温で焼成した場合であっても焼結体の強度が向上する。
　好ましい態様において、金属粉混合物において、金属焼結体の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低い、より好ましくは１５０℃以上低い、さらに好ましくは２００℃以上低い。このように融点の異なる金属粉を用いることにより、より低温で焼成した場合であっても、低融点の金属粉により焼成が進行し、十分な空隙率と強度を備えた金属焼結体を得ることができる。
　金属焼結体の主成分となる金属粉と、低融点の金属粉の組み合わせは、特に限定されないが、例えば、ＮｉとＣｕの組み合わせが挙げられる。
　一の好ましい態様において、高比表面積導電性基材は、金属支持体の表面を粗化し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成することにより得られる。
　金属支持体の表面を粗化する方法としては、例えば硫酸－過酸化水素系エッチング剤、硝酸系エッチング剤等を用いたエッチング等の化学的方法、あるいはサンドブラスト、やすり等の物理的方法が挙げられる。
　粗化された金属支持体の表面は凹凸を有し、金属支持体表面の面内方向の凹部間の平均距離は、その上に配置される金属粉または金属粉混合物の主成分である金属粉の平均粒径の、好ましくは１／３０以上、より好ましくは１／２０以上、さらに好ましくは１／１５以上であり、好ましくは１／２以下、より好ましくは１／３以下、さらに好ましくは１／４以下であり得る。金属支持体表面の凹凸の短辺長をこのような範囲とすることにより、金属支持体と金属焼結体とをより強固に接合することができる。
　金属支持体表面の面内方向の凹部間の平均距離は、表面走査型プローブ顕微鏡（ＳＰＭ：Scanning Probe Microscope）を用いて、所定の領域（例えば、３μｍ×３μｍ）に、この領域を４つの正方形に分ける２本の直線を引き、その直線上の凹部間の距離の平均値として求めることができる。
　この態様において得られる高比表面積導電性基材においては、金属焼結体と金属支持体を連結するネッキング（即ち、金属焼結体を構成する金属粉と金属支持体とのネッキング）の平均径が、金属焼結体中の金属粉同士のネッキングの平均径よりも大きくなる。
　ネッキングの平均径は、ＦＩＢ加工により得られた薄片試料の所定の領域を、ＴＥＭを用いて撮影し、得られた画像を画像解析することにより求めることができる。即ち、金属粉と金属支持体、もしくは金属粉同士が連結するネッキング部分の最小幅を測定し、２０のネッキングの測定値の平均として定義する。尚、前記２０のネッキングは、無作為に選択した５０のネッキングのうち、測定値が大きな２０のネッキングを選択する。例えば、金属粉同士のネッキングの平均径は、図１２に矢印で示されるような、金属焼結体３１における粒子間のネッキング部位３３の最細部の平均値である。また、金属粉と金属支持体との間のネッキングは、図１３に矢印で示されるような、金属焼結体３１粒子と金属支持体２７との間のネッキング部位３４の最細部の平均値である。
　一の好ましい態様において、高比表面積導電性基材は、金属支持体上に、第１金属粉を配置し、その上に第２金属粉または金属粉混合物を配置し、次いで、これらを焼成することより得られる。
　上記第２金属粉または金属粉混合物は、上記した態様における金属粉および金属粉混合物に対応し、上記第１金属粉は、これらとは別の金属粉である。
　第１金属粉を構成する金属としては、導電性であれば特に限定されないが、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、Ｃｏ、Ｆｅ、またはこれらの合金が挙げられる。
　一の態様において、第１金属粉の平均粒径は、第２金属粉または金属粉混合物の主成分である金属粉の平均粒径の１／２以下、好ましくは１／３以下であり、より好ましくは１／４以下であり、さらに好ましくは１／５以下である。また、第１金属粉の平均粒径は、第２金属粉または金属粉混合物の主成分である金属粉の平均粒径の、好ましくは１／３０以上、より好ましくは１／２０以上、さらに好ましくは１／１５以上である。第１金属粉の平均粒径をこのような範囲とすることにより、金属焼結体と金属支持体をより強固に接合することができる。
　この態様において得られる高比表面積導電性基材においては、金属焼結体と金属支持体を連結するネッキングの平均径が、金属焼結体の略中央部におけるネッキングの平均径よりも大きくなる。
　一の態様において、第１金属粉を構成する金属の融点は、第２金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い。第１金属粉を構成する金属として、融点の低い金属を選択することにより、金属支持体と金属焼結体とをより強固に接合することができる。
　この態様において得られる高比表面積導電性基材においては、金属焼結体と金属支持体との界面近傍に、金属焼結体の略中央部を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い金属が存在する。
　好ましい態様において、第１金属粉を構成する金属の融点は、金属支持体を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い。
　この態様において得られる高比表面積導電性基材においては、金属焼結体と金属支持体との界面近傍に、金属支持体を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い金属が存在する。
　この態様において、第１金属粉は、好ましくはＣｕである。また、第１金属粉と、第２金属粉または金属粉混合物の主成分である金属粉の組み合わせは、特に限定されないが、例えば、ＮｉとＣｕの組み合わせが好ましい。
　第１金属粉は、高比表面積導電性基材上に、好ましくは０．３μｍ以上、より好ましくは１μｍ以上、さらに好ましくは３μｍ以上の層として配置される。第１金属粉の層を１μｍ以上の層とすることにより、より強固に金属焼結体と金属支持体を結合させることができる。また、第１金属粉は、高比表面積導電性基材上に、好ましくは５０μｍ以下、より好ましくは３０μｍ以下、さらに好ましくは１０μｍ以下の層として配置される。第１金属粉の層を３０μｍ以下の層とすることにより、静電容量をより大きくすることができる。
　一の好ましい態様において、高比表面積導電性基材は、金属支持体上に、低融点金属層を形成し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成することより得られる。
　低融点金属層を構成する金属の融点は、その上に配置する金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い。低融点金属層を構成する金属として、融点の低い金属を選択することにより、金属支持体と金属焼結体とをより強固に接合することができる。
　低融点金属層を構成する金属としては、例えば、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、Ｃｏ、Ｆｅ、またはこれらの合金が挙げられる。
　低融点金属層の厚みは、好ましくは０．３μｍ以上、より好ましくは１μｍ以上、さらに好ましくは３μｍ以上であり得る。低融点金属層の厚みを１μｍ以上とすることにより、金属支持体と金属焼結体とをより強固に接合することができる。また、低融点金属層の厚みは、好ましくは５０μｍ以下、より好ましくは３０μｍ以下、さらに好ましくは１０μｍ以下であり得る。低融点金属層の厚みを３０μｍ以下とすることにより、静電容量をより大きくすることができる。
　この態様において得られる高比表面積導電性基材においては、金属焼結体と金属支持体との界面近傍に、金属焼結体の略中央部を構成する金属の融点よりも、１００℃以上、より好ましくは１５０℃以上、さらに好ましくは２００℃以上低い金属が存在する。
　上記した金属支持体の粗化処理、金属支持体上への第１金属粉の配置、および金属支持体上への低融点金属層の形成は、金属支持体の全面に行ってもよく、また、金属焼結体を形成する箇所にのみ形成してもよい。例えば、金属支持体の上面全体を処理して、全体に金属焼結体を形成した場合、図１０（ａ）に示すように、金属支持体２７上全体に金属焼結体３１が設けられた高比表面積導電性基材２２が得られる。一方、金属支持体の一部のみを処理して、その上に金属焼結体を形成した場合、図１０（ｂ）に示すように、金属支持体２７上の一部に金属焼結体３１が設けられた高比表面積導電性基材２２が得られる。
　このように形成された高比表面積導電性基材は、金属支持体と金属焼結体の界面近傍では焼結が進行していることから、金属支持体と金属焼結体とが強固に接合されており、また、界面近傍以外の金属焼結体の焼結の進行が比較的進行していないことから、基材の反りが生じにくい。また、金属支持体を有するので、強度が高く、誘電体層のクラックの発生などの不具合が生じにくい。
　次に、上記で得られた高比表面積導電性基材２２（図１１（ａ））に、溝部３２を形成する（図１１（ｂ））。上記溝部は、低空隙率部２６に対応し、その他の部分が高空隙率部２５に対応する。
　溝部（低空隙率部）の形成方法は、上記で得られた高比表面積導電性基材の一部の空隙を潰す（または埋める）ことにより、形成することができる。
　尚、低空隙率部２６は、本発明において必須の構成要素ではなく、存在しなくてもよい。例えば、図１１（ｂ）に示す高比表面積導電性基材から、低空隙率部２６を除去した高比表面積導電性基材であってもよい。また、溝部３２の下方に位置する低空隙率部２６が、高空隙率部に置き換わった高比表面積導電性基材であってもよい。
　また、本実施形態においては、高比表面積導電性基材２２は、高空隙率部２５と、その周囲に存在する低空隙率部２６から成るが、本発明はこれに限定されない。即ち、高空隙率部および低空隙率部の存在位置、設置数、大きさ、形状、両者の比率等は、特に限定されない。例えば、高比表面積導電性基材は、高空隙率部のみからなってもよい。また、高空隙率部と低空隙率部の比率を調整することにより、コンデンサの静電容量を制御することができる。
　空隙を潰す（埋める）方法、低空隙率部および低空隙率部の空隙率および厚み等は、上記したコンデンサ１の低空隙率部４に関して記載したものと同様であり得る。
　次に、低空隙率部２６上（溝内）に、樹脂を注入し、絶縁部２８を形成する（図１１（ｃ））。絶縁部２８を設置することにより、上部電極２４と高比表面積導電性基材２２間での短絡（ショート）を防止することができる。
　尚、本実施形態においては、絶縁部２８は、低空隙率部２６上の全体に存在するが、これに限定されず、低空隙率部２６の一部のみに存在してもよく、また、低空隙率部を超えて、高空隙率部上にまで存在してもよい。
　また、本実施形態においては、絶縁部２８は、低空隙率部２６と誘電体層２３の間に位置しているが、これに限定されない。絶縁部２８は、高比表面積導電性基材２２と上部電極２４の間に位置していればよく、例えば誘電体層２３と上部電極２４の間に位置していてもよい。
　絶縁部２８の厚みは、特に限定されないが、端面放電をより確実に防止する観点から、０．３μｍ以上であることが好ましく、例えば１μｍ以上または５μｍ以上であり得る。また、コンデンサの低背化の観点からは、１００μｍ以下であることが好ましく、例えば５０μｍ以下または２０μｍ以下であり得る。
　絶縁部２８を形成する材料、および形成方法は、上記したコンデンサ１の絶縁部９と同様であり得る。
　尚、本発明のコンデンサにおいて、絶縁部２８は必須の要素ではなく、存在しなくてもよい。
　次に、上記高空隙率部２５および絶縁部２８上に、誘電体層２３を形成し、さらにその上には、上部電極２４を形成する（図１１（ｄ））。また、上部電極２４上には、第１外部電極２９が形成され、金属支持体２７上には第２外部電極３０を形成する（図１１（ｅ））。
　誘電体層２３、上部電極２４、第１外部電極２９および第２外部電極３０について、用いる材料、形成方法、厚み等は、上記コンデンサ１の誘電体層６、上部電極７、および外部電極８と同様であり得る。
　次に、得られたコンデンサ集合基板を、絶縁部２８の中心部をフルカットすることにより、各部品に個片化する（図１１（ｆ））。
　以上、本実施形態のコンデンサ２１について説明したが、本発明のコンデンサは、種々の改変が可能である。
　例えば、本実施形態において、コンデンサは略直方体形状であるが、本発明はこれに限定されない。本発明のコンデンサは、任意の形状とすることができ、例えば、平面形状が円状、楕円状、また角が丸い四角形等であってもよい。
　また、各層の間に、層間の密着性を高める為の層、または、各層間の成分の拡散を防止するためのバッファー層等を有していてもよい。また、コンデンサの側面等に、保護層を有していてもよい。
　また、上記実施形態においては、コンデンサの末端部は、高比表面積導電性基材２２、絶縁部２８、誘電体層２３、上部電極２４の順に設置されているが、本発明はこれに限定されない。例えば、その設置順は、絶縁部２８が、上部電極２４と高比表面積導電性基材２２の間に位置する限り特に限定されず、例えば、高比表面積導電性基材２２、誘電体層２３、絶縁部２８、上部電極２４の順に設置してもよい。
　さらに、上記実施形態のコンデンサ２１は、コンデンサの縁部にまで上部電極および外部電極が存在するが、本発明はこれに限定されない。一の態様において、上部電極（好ましくは、上部電極および第１外部電極）は、コンデンサの縁部から離隔して設置される。このように設置することにより端面放電を防止することができる。つまり、上部電極は高空隙率部の全てを覆うように形成されていなくてもよく、上部電極は高空隙率部のみを覆うように形成されていてもよい。
　さらに、上記実施形態のコンデンサは、一方の主面にのみ金属焼結体を有するが、金属支持体を挟んで両主面に金属焼結体を有していてもよい。
　好ましい態様において、本発明のコンデンサは、誘電体層が、堆積法（例えば、気相法、好ましくは原子層堆積法）により形成される。誘電体層を陽極酸化により形成した場合には、誘電体膜に極性があり、逆電界が印加されると絶縁破壊してしまう問題がある。また、陽極酸化膜中には水酸基などの欠陥が存在するために、高い破壊電圧のコンデンサを得ることができない。本態様におけるコンデンサは、陽極酸化膜ではなく堆積法にて欠陥のない誘電体膜を形成することで、極性がなく、かつ、高い破壊電圧のコンデンサを得ることができる。
　本発明のコンデンサは、金属焼結体中の金属粉が十分にネッキングされている、または金属支持体に強固に接合されているので、高い強度を有する。陽極酸化膜を誘電体として用い、導電性高分子または電解質を電極として用いる電解コンデンサでは、誘電体層が破壊されショートした場合でも、絶縁性を回復させる自己修復効果を有するが、積層法により得られたコンデンサでは、自己修復効果は必ずしも得られない。従って、わずかな破壊の起点が存在しただけでも、絶縁破壊にいたる可能性がある。この絶縁破壊を防止するという観点から、高い強度を有する本発明のコンデンサは有利である。
　本発明のコンデンサは、比較的強度が高いことから、基板に好適に実装される。
　本発明のコンデンサは、基板上、例えば有機基板、シリコン、セラミックス、ガラス基板等、特に有機基板の上に直接形成することができる。
　本発明のコンデンサは、焼成工程が比較的低温であることから、基板に与える熱的影響を小さくすることができ、特に有機基板を用いる場合に、アウトガスの発生、反り等を抑制できる。
　従って、本発明は、本発明のコンデンサが、その高比表面積導電性基材の金属支持体が基板、特に有機基板に密着するように配置されている基板をも提供する。
　実施例１
　表１に示す平均粒径を有するＮｉ粉およびＣｕ粉を準備した。表１に示す金属原料１を単独で、または所定の割合で金属原料２と混合し、エタノール中にて１ｍｍφのジルコニアボールを用いて、ボールミルにて分散した。この分散液にポリビニルアルコールを加え、試料番号１～１６に対応する金属粉スラリーを作製した。
　これらのスラリーを用いて、ドクターブレード法にて、平坦なアルミナ基板上に、乾燥後の厚みが約１００μｍとなるように、金属粉層を形成した。この試料を、焼成炉にて２００℃～３００℃で脱脂後、Ｎ２雰囲気下、３００～６５０℃で５分間熱処理し、金属焼結体を得た。金属焼結体はアルミナ基板には固着せず、金属焼結体としてアルミナ基板から分離できた。
　この金属焼結体を高比表面積導電性基材として用いた。金属焼結体は、一辺約５０ｍｍ板状であり、集合基板として加工した。次いで、ファイバーレーザー装置、またはナノ秒レーザー装置を用いて、集合基板上に溝部を形成した。溝部に対応する部分は、低空隙率部である。
　次に、溝部内に、エアー式ディスペンサー装置を用いて、ポリイミド樹脂を、溝部の細孔内にも十分に浸透するように充填した。
　次に、金属焼結体上にＡＬＤ法により２５ｎｍのＳｉＯｘの成膜を行い、誘電体層を形成し、次いで、誘電体層の上に、ＡＬＤ法によりＴｉＮの成膜を行い、上部電極を形成した。
　次に、集合基板の上下面に、蒸着にてパターン形成し、無電解めっきにより、外部電極としてのＣｕ層を形成した。
　溝部内に充填された絶縁体の中心部をフルカットすることにより、各部品に個片化し、１．０ｍｍ×０．５ｍｍサイズのコンデンサ（試料番号１～１６）を得た。尚、試料番号１、２、３、７および１３は、比較例である。
　評価
　このようにして作製したコンデンサの静電容量を、インピーダンスアナライザを用いて、１ＭＨｚ、１ｍＶにて測定した。また、ＤＣ電界を５Ｖ印加した際に縁抵抗が１ｋΩ以下となる試料をショート試料として判定し、ショート（短絡）率を算出した。結果を表１に併せて示す。
　金属焼結体の空隙率は、次のようにして求めた。まず、コンデンサ試料の略中央部をＦＩＢによるマイクロサンプリング加工法を用いて、薄片化し、分析試料を準備した。尚、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去した。分析試料の加工には、ＦＩＢには、ＳＭＩ３０５０ＳＥ（セイコーインスツル社製）を、Ａｒイオンミリングには、ＰＩＰＳｍｏｄｅｌ６９１（Ｇａｔａｎ社製）を用いた。次いで、分析試料の３μｍ×３μｍの範囲を走査型透過電子顕微鏡（ＳＴＥＭ）にて観察した。ＳＴＥＭはＪＥＭ－２２００ＦＳ（ＪＥＯＬ製）を用いた（加速電圧＝２００ｋＶ）。観察領域の画像解析を行い、金属焼結体の金属が存在する面積から空隙率を求めた。任意の３箇所の空隙率を求め、３箇所の平均値を表１に併せて示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示されるように、２種の金属粉を混合して焼成した本発明のコンデンサは、高い静電容量と、低いショート率を達成することが確認された。
　実施例２
　表２に示す平均粒径を有するＮｉ粉およびＣｕ粉を準備した。表２に示す金属原料１を単独で、または所定の割合で金属原料２と混合し、エタノール中にて１ｍｍφのジルコニアボールを用いて、ボールミルにて分散した。この分散液にポリビニルアルコールを加え、試料番号２１～３５に対応する金属粉スラリーを作製した。
　一方で、金属支持体としてＮｉ箔およびＣｕ箔を準備し、アルカリ性溶液に浸漬して表面処理した後に、硫酸－過酸化水素系エッチング剤にて、処理時間を変えて、金属箔表面の粗化処理を行った。
　このＮｉおよびＣｕ箔上に、ドクターブレード法にて上記スラリーを塗布し、乾燥後の厚みが約５０μｍとなるように、金属粉層を形成した。この試料を、焼成炉にて、２００～３００℃で脱脂後、Ｎ２雰囲気下、３００～６００℃で５分間熱処理し、金属焼結体を得た。
　こうして得られた片側の面のみ金属焼結体が形成された基材を高比表面積導電性基材として用いた。金属焼結体は、一辺約５０ｍｍ板状であり、集合基板として加工した。
　まず、ファイバーレーザー装置、またはナノ秒レーザー装置を用いて、集合基板上に溝部を形成した。溝部に対応する部分は、低空隙率部である。
　次に、金属焼結体上にＡＬＤ法により１５ｎｍのＳｉＯＮの成膜を行い、誘電体層を形成した。次いで、溝部内に、エアー式ディスペンサー装置を用いて、ポリイミド樹脂を充填して、絶縁部を形成した。次いで、誘電体層および絶縁部の上に、ＡＬＤ法によりＴｉＮの成膜を行い、上部電極を形成し、基材の上下面に、スパッタにてＴｉおよびＣｕ膜を形成し、次いで、無電解めっきによりＣｕの外部電極を形成した。
　溝部内に充填された絶縁部の中心部を、ファイバーレーザー装置、またはナノ秒レーザー装置を用いて、フルカットすることにより、各部品に個片化し、１．５ｍｍ×１．５ｍｍサイズのコンデンサ（試料番号２１～３５）を得た。尚、試料番号２１、２７、３２および３４は、比較例である。
　評価
　実施例１と同様に、静電容量、ショート率および空隙率を測定した。結果を表２に併せて示す。
Figure JPOXMLDOC01-appb-T000002
　さらに、試料番号２１および２３について、ネッキングの平均径を以下のように測定した。上記空隙率の測定と同様に、コンデンサ試料の薄片試料を準備し、画像解析を行った。金属粉と金属支持体間のネッキング、および金属粉間が連結するネッキングを、それぞれ無作為に５０個選択し、ネッキング部分の最小幅を測定し、測定値の大きい２０個の平均値を求めた。結果を下記表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表２に示されるように、表面を十分に粗化した本発明のコンデンサは、ショート率が低いことが確認された。これは、金属支持体の表面を粗化することにより、金属焼結体と金属支持体とのネッキングが十分に進行したためと考えられる。また、表３に示されるように、表面を十分に粗化した本発明のコンデンサは、金属焼結体と金属支持体間のネッキングの平均径が、金属粉間のネッキングの平均径よりも大きくなることが確認された。
　実施例３
　表３に示す平均粒径を有するＮｉ粉およびＣｕ粉を準備した。表３に示す金属原料１を単独で、または所定の割合で金属原料２と混合し、エタノール中にて１ｍｍφのジルコニアボールを用いて、ボールミルにて分散した。この分散液にポリビニルアルコールを加え、試料番号４１～５６に対応する金属粉スラリーを作製した。
　一方で、表面が粗化されていない１０μｍ厚のＮｉ箔（試料番号４１～５３）、および表面が０．１５μｍの凹部間距離となるように粗化された１０μｍ厚のＮｉ箔（試料番号５４）を、支持体として準備した。さらに、平板ガラス上にスピンコートでエポキシ樹脂を塗布し、スパッタにて０．５μｍのＮｉ金属層を形成し、支持体とした（試料番号５５）。また、平板ガラス上にスピンコートでエポキシ樹脂を塗布し、無電解めっきにてＣｕ層を１μｍ形成し、支持体とした（試料番号５６）。
　これらの支持体上に、表３の金属粒子層１に示す金属粉のスラリーを、インクジェットを用いてパターン塗布し、乾燥させた。その後、比較的平均粒径の大きい、表３の金属粒子層２に示す金属粉のスラリーをノズル径の大きいインクジェットを用いて塗布し、概ね金属粒子層１上に、数μｍの層を形成し、乾燥、塗布を繰り返して、乾燥後の合計厚み約１００μｍの金属粉層を形成した。この試料を、焼成炉にて、２００～３００℃で脱脂後、Ｎ２雰囲気下３００～６００℃で５分間熱処理し、金属焼結体を得た。
　こうして得られた片側の面のみ金属焼結体が形成された基材を高比表面積導電性基材として用いた。金属焼結体は、一辺約５０ｍｍ板状であり、集合基板として加工した。
　次に、誘電体層として、ＡＬＤ法により２０ｎｍのＡｌＯｘの成膜を行い、試料番号４１～５４は、０．４ｍｍ×０．４ｍｍサイズのコンデンサに、試料番号５５および５６は、０．３ｍｍ×０．３ｍｍサイズのコンデンサに個片化したこと以外は、実施例２と同様にして、コンデンサ（試料番号４１～５６）を得た。試料番号４１、４８および４９は、比較例である。
　評価
　実施例１と同様に、静電容量、ショート率および空隙率を測定した。結果を表４に併せて示す。
Figure JPOXMLDOC01-appb-T000004
　さらに、試料番号２１および２３について、ネッキングの平均径を、実施例２と同様に測定した。結果を下記表５に示す。
Figure JPOXMLDOC01-appb-T000005
　表４に示されるように、金属支持体の表面に所定の粒径を有する金属粉を配置して作製された本発明のコンデンサは、ショート率が低いことが確認された。これは、金属支持体の表面の金属粉により、金属支持体と金属焼結体の界面のネッキングが十分に進行したためと考えられる。また、表５に示されるように、金属支持体の表面に所定の粒径を有する金属粉を配置して作製された本発明のコンデンサは、金属焼結体と金属支持体間のネッキングの平均径が、金属粉間のネッキングの平均径よりも大きくなることが確認された。
　実施例４
　１０μｍのＣｕ箔またはＮｉ箔を、表裏面に配設した一辺約１００ｍｍのエポキシ系樹脂基板を準備した。樹脂基板上の金属箔は電子回路形成のために予めパターニングした。
　一方で、表４に示す平均粒径を有するＮｉ粉およびＣｕ粉を準備した。表４に示す金属原料１を単独で、または所定の割合で金属原料２と混合し、エタノール中にて１ｍｍφのジルコニアボールを用いて、ボールミルにて分散した。この分散液にポリビニルアルコールを加え、試料番号６１～７１に対応する金属粉スラリーを作製した。
　樹脂基板上の金属箔（表４の有機基板上の金属種）上に、インクジェット法を用いて、表４の金属粒子層１に示す金属粉のスラリーを、１．５ｍｍ間隔で、コンデンサ１つあたり１ｍｍの範囲に複数塗布し、乾燥させた。その後、比較的平均粒径の大きい、表４の金属粒子層２に示す金属粉のスラリーをノズル径の大きいインクジェットを用いて塗布し、数μｍの層を形成し、乾燥、塗布を繰り返し、乾燥後の合計厚みが約２０μｍの金属粉層を形成した。この試料を、焼成炉にて、２００～３００℃にて脱脂後、Ｎ２雰囲気下２９０～４５０℃で５分間熱処理し、金属焼結体を得た。
　こうして得られた片側の面のみ金属焼結体が形成された基材を高比表面積導電性基材として用いた。
　次に、ＡＬＤ法により、１５ｎｍのＡｌＯｘの成膜を３００℃にて行い、誘電体層を形成した。次いで、金属焼結体間に、エアー式ディスペンサー装置を用いて、ポリイミド樹脂を塗布して、絶縁部を形成した。次いで、上部電極として、ＡＬＤ法により、ＴｉＮ膜を３５０℃にて形成した。次に、基板の金属焼結体の上面のみに蒸着法にてＣｕをパターン形成し、めっきにて外部電極を形成して、コンデンサ（試料番号６１～７１）を得た。尚、試料番号６１、６３、６９および７０は、比較例である。
　評価
　実施例１と同様に、静電容量、ショート率および空隙率を測定した。結果を表６に併せて示す。また、基板の凹部を下にして平らな定盤上に置き、平面のゲージにて反り量を測定した。ゲージの値から平均箔厚みを引いた値を反り量とした。
Figure JPOXMLDOC01-appb-T000006
　表６に示されるように、複数の金属粉を用いて焼成した本発明のコンデンサは、基板上で焼成した場合であっても、ショート率が低く、基板の反りが小さいことが確認された。これは、焼成を過度に進行させなくても、十分な強度の金属焼結体を得ることができるためと考えられる。尚、実施例１と比較して、全体的にショート率が高いのは、ＡＬＤ中に、樹脂基板から生じたアウトガスにより、局所的なＣＶＤ反応が生じるなどして、誘電体の膜厚および膜質のばらつきが引き起こされたためと考えられる。
　本発明のコンデンサは、高い静電容量を有するので、種々の電子機器に好適に用いられる。本発明のコンデンサは、基板上に実装されて電子部品として使用される。あるいは、本発明のコンデンサは、基板やインタポーザー内に埋め込まれて電子部品として使用される。
　　１…コンデンサ
　　２ａ，２ａ’，２ｂ，２ｂ’…静電容量形成部
　　３…高比表面積導電性基材
　　４…低空隙率部
　　５，５ａ，５ｂ…高空隙率部
　　６，６ａ，６ａ’，６ｂ，６ｂ’…誘電体層
　　７，７ａ，７ａ’，７ｂ，７ｂ’…上部電極
　　８，８ａ，８ａ’，８ｂ，８ｂ’…外部電極
　　９…絶縁部
　　１１…溝部
　　１２…コンデンサ集合基板
　　２１…コンデンサ
　　２２…高比表面積導電性基材
　　２３…誘電体層
　　２４…上部電極
　　２５…高空隙率部
　　２６…低空隙率部
　　２７…金属支持体
　　２８…絶縁部
　　２９…第１外部電極
　　３０…第２外部電極
　　３１…金属焼結体
　　３２…溝部
　　３３…ネッキング部位
　　３４…ネッキング部位

Claims (34)

  1. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    　前記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とする、コンデンサ。
  2. 　前記金属焼結体が、平均粒径の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、請求項１に記載のコンデンサ。
  3. 　主成分である金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、請求項２に記載のコンデンサ。
  4. 　金属焼結体が、融点の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、請求項１～３のいずれか１項に記載のコンデンサ。
  5. 　主成分である金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、請求項４に記載のコンデンサ。
  6. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    　前記高比表面積導電性基材が、金属焼結体および金属支持体を有して成り、
    　前記金属焼結体が、ネッキングにより前記金属支持体に支持されており、
    　前記金属焼結体と前記金属支持体を連結するネッキングの平均径が、金属焼結体中の金属粉同士のネッキングの平均径よりも大きく、
    　前記誘電体層が、前記高比表面積導電性多孔基材とは異なる起源の原子から形成されていることを特徴とする、コンデンサ。
  7. 　前記金属焼結体と前記金属支持体との界面近傍を構成する金属の融点が、金属焼結体の略中央部を構成する金属の融点よりも、１００℃以上低いことを特徴とする、請求項６に記載のコンデンサ。
  8. 　前記金属焼結体と前記金属支持体との界面近傍を構成する金属の融点が、金属支持体を構成する金属の融点よりも、１００℃以上低いことを特徴とする、請求項６または７に記載のコンデンサ。
  9. 　前記金属焼結体が、平均粒径の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、請求項６～８のいずれか１項に記載のコンデンサ。
  10. 　主成分である金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、請求項９に記載のコンデンサ。
  11. 　前記金属焼結体が、融点の異なる少なくとも２種の金属粉の焼結体であることを特徴とする、請求項６～１０のいずれか１項に記載のコンデンサ。
  12. 　主成分である金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、請求項１１に記載のコンデンサ。
  13. 　前記金属焼結体を構成する金属が、Ｎｉ、Ｃｕ、Ｗ、Ｍｏ、Ａｕ、Ｉｒ、Ａｇ、Ｒｈ、Ｒｕ、ＣｏおよびＦｅから選択される１種またはそれ以上の金属であることを特徴とする、請求項１～１２のいずれか１項に記載のコンデンサ。
  14. 　前記誘電体層が、原子層堆積法により形成されていることを特徴とする、請求項１～１３のいずれか１項に記載のコンデンサ。
  15. 　前記上部電極が、原子層堆積法により形成されていることを特徴とする、請求項１～１４のいずれか１項に記載のコンデンサ。
  16. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    　一の前記高比表面積導電性基材上に、前記高比表面積導電性基材、前記誘電体層および前記上部電極から構成される第１、第２、第３および第４静電容量形成部を有し、
    　第１静電容量形成部および第２静電容量形成部が、高比表面積導電性基材の一方の主面上に存在し、
    　第３静電容量形成部および第４静電容量形成部が、高比表面積導電性基材の他方の主面上に存在し、
    　第１静電容量形成部および第３静電容量形成部が、高比表面積導電性基材を介して対向して位置し、
    　第２静電容量形成部および第４静電容量形成部が、高比表面積導電性基材を介して対向して位置することを特徴とする、請求項１～５のいずれか１項に記載のコンデンサ。
  17. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成るコンデンサであって、
    　前記高比表面積導電性基材の一方の主面上に、前記高比表面積導電性基材、前記誘電体層および前記上部電極から構成される第１および第２静電容量形成部を有し、
    　高比表面積導電性基材の他方の主面上に、絶縁層を有することを特徴とする、請求項１～１５のいずれか１項に記載のコンデンサ。
  18. 　請求項１～１７のいずれか１項に記載のコンデンサが実装されている基板。
  19. 　請求項６～１７のいずれか１項に記載のコンデンサが、その高比表面積導電性基材の金属支持体が基板に密着するように配置されている基板。
  20. 　請求項１６または１７に記載のコンデンサが、高比表面積導電性基材により複数連結されていることを特徴とする、コンデンサ集合基板。
  21. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成り、
    　前記高比表面積導電性基材全体が、金属焼結体により構成されていることを特徴とするコンデンサの製造方法であって、
    　少なくとも２種の金属粉の混合物を焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法。
  22. 　前記金属粉の混合物が、平均粒径が異なる少なくとも２種の金属粉を含むことを特徴とする、請求項２１に記載のコンデンサの製造方法。
  23. 　前記金属粉の混合物の主成分となる金属粉の平均粒径に対する、平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、請求項２１または２２に記載のコンデンサの製造方法。
  24. 　前記金属粉の混合物が、融点の異なる少なくとも２種の金属粉を含むことを特徴とする、請求項２１～２２のいずれか１項に記載のコンデンサの製造方法。
  25. 　前記金属粉の混合物の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、請求項２４に記載のコンデンサの製造方法。
  26. 　前記金属粉の混合物が、融点の異なる少なくとも２種の金属粉を含み、前記金属粉の混合物の主成分となる金属粉を構成する金属の融点に対して、少なくとも１種の金属粉を構成する金属の融点が１００℃以上低く、前記主成分となる金属粉の平均粒径が、前記主成分となる金属粉を構成する金属の融点よりも１００℃以上低い融点を有する前記金属粉の平均粒径の３倍以上であることを特徴とする、請求項２１～２５のいずれか１項に記載のコンデンサの製造方法。
  27. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成り、
    　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
    　前記金属支持体の表面を粗化し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法。
  28. 　粗化された金属支持体の表面における、金属支持体表面の面内方向の凹部間の平均距離が、その上に配置される金属粉または金属粉混合物の主成分である金属粉の平均粒径の１／３０以上１／２以下であることを特徴とする、請求項２７に記載のコンデンサの製造方法。
  29. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成り、
    　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
    　前記金属支持体上に、第１金属粉を配置し、その上に第２金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含む、前記コンデンサの製造方法。
  30. 　前記第１金属粉の平均粒径が、前記第２金属粉または金属粉混合物の主成分である金属粉の平均粒径の１／３０以上１／２以下であることを特徴とする、請求項２９に記載のコンデンサの製造方法。
  31. 　前記第１金属粉を構成する金属の融点が、前記第２金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも１００℃以上低いことを特徴とする、請求項２９または３０に記載のコンデンサの製造方法。
  32. 　高比表面積導電性基材と、
    　高比表面積導電性基材上に位置する誘電体層と、
    　誘電体層上に位置する上部電極と
    を有して成り、
    　前記高比表面積導電性基材が、金属焼結体、および金属焼結体を支持する金属支持体を有するコンデンサの製造方法であって、
    　前記金属支持体上に、低融点金属の層を形成し、その上に金属粉または金属粉混合物を配置し、次いで、これらを焼成して前記高比表面積導電性基材を作製することを含み、
    　前記低融点金属の融点が、金属粉または金属粉混合物の主成分である金属粉を構成する金属の融点よりも１００℃以上低いことを特徴とする、前記コンデンサの製造方法。
  33. 　前記金属粉混合物の主成分である金属粉の平均粒径に対する、金属粉混合物中の平均粒径が最も小さい金属粉の平均粒径の比が、１／３以下であることを特徴とする、請求項２７～３２のいずれか１項に記載のコンデンサの製造方法。
  34. 　前記金属粉混合物の主成分である金属粉を構成する金属の融点に対して、金属粉混合物中の少なくとも１種の金属粉を構成する金属の融点が、１００℃以上低いことを特徴とする、請求項２７～３３のいずれか１項に記載のコンデンサの製造方法。
PCT/JP2016/072518 2015-08-12 2016-08-01 コンデンサおよびその製造方法 WO2017026316A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017534189A JP6512297B2 (ja) 2015-08-12 2016-08-01 コンデンサおよびその製造方法
CN201680045289.6A CN107924763B (zh) 2015-08-12 2016-08-01 电容器及其制造方法、基板和电容器集合基板
TW105125858A TWI616910B (zh) 2015-08-12 2016-08-12 電容器及其製造方法
US15/888,351 US10546691B2 (en) 2015-08-12 2018-02-05 Capacitor and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-159581 2015-08-12
JP2015159581 2015-08-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/888,351 Continuation US10546691B2 (en) 2015-08-12 2018-02-05 Capacitor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2017026316A1 true WO2017026316A1 (ja) 2017-02-16

Family

ID=57983186

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/072518 WO2017026316A1 (ja) 2015-08-12 2016-08-01 コンデンサおよびその製造方法

Country Status (5)

Country Link
US (1) US10546691B2 (ja)
JP (3) JP6512297B2 (ja)
CN (1) CN107924763B (ja)
TW (1) TWI616910B (ja)
WO (1) WO2017026316A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021515846A (ja) * 2018-03-05 2021-06-24 グローバル アドバンスト メタルズ ユー．エス．エー．，インコーポレイティド 球状粉末含有陽極及びコンデンサ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167773A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔および電解コンデンサ、ならびに、それらの製造方法
CN115917687A (zh) * 2020-07-07 2023-04-04 松下知识产权经营株式会社 固体电解电容器元件和固体电解电容器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338433A (ja) * 2002-05-22 2003-11-28 Nec Tokin Corp 固体電解コンデンサ用の陽極体、その製造方法及び固体電解コンデンサ
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2011204728A (ja) * 2010-03-24 2011-10-13 Hitachi Aic Inc 電解コンデンサ用陽極および電解コンデンサ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0422062A (ja) * 1990-05-15 1992-01-27 Kuraray Chem Corp 分極性電極板
JPH06232006A (ja) * 1993-02-08 1994-08-19 Matsushita Electric Ind Co Ltd 電気二重層キャパシタ
JP3088907B2 (ja) * 1994-07-05 2000-09-18 エイ ブイ エックス コーポレイション 固体コンデンサとその製作方法
US5790368A (en) * 1995-06-27 1998-08-04 Murata Manufacturing Co., Ltd. Capacitor and manufacturing method thereof
JP2001185460A (ja) * 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法並びに回路基板
US7737066B2 (en) * 2001-05-15 2010-06-15 Showa Denko K.K. Niobium monoxide powder, niobium monoxide sintered body and capacitor using the sintered body
RU2299786C2 (ru) * 2001-05-15 2007-05-27 Шова Дэнко К.К. Ниобиевый порошок, спеченный ниобиевый материал и конденсатор, выполненный с использованием спеченного материала
JP2003197468A (ja) * 2001-10-19 2003-07-11 Nec Tokin Toyama Ltd 固体電解コンデンサ及びその製造方法
EP1454330B2 (en) * 2001-12-10 2017-10-04 Showa Denko K.K. Niobium alloy, sintered body thereof, and capacitor using the same
JP2003213301A (ja) * 2002-01-21 2003-07-30 Kawatetsu Mining Co Ltd ニオブ粉末及び固体電解コンデンサ
JP2004143477A (ja) * 2002-10-22 2004-05-20 Cabot Supermetal Kk ニオブ粉末およびその製造方法、並びにそれを用いた固体電解コンデンサ
PT1505611E (pt) * 2003-07-22 2012-01-12 Starck H C Gmbh Método para a produção de condensadores
WO2006014753A1 (en) * 2004-07-23 2006-02-09 Sundew Technologies, Llp Capacitors with high energy storage density and low esr
WO2006062234A1 (ja) * 2004-12-10 2006-06-15 Cabot Supermetals K.K. 金属粉末および多孔質焼結体の製造方法、金属粉末、およびコンデンサ
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
US8889507B2 (en) * 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
JP5104525B2 (ja) 2008-05-01 2012-12-19 日本軽金属株式会社 電解コンデンサ用アルミニウム箔
DE102008048614A1 (de) * 2008-09-23 2010-04-01 H.C. Starck Gmbh Ventilmetall-und Ventilmetalloxid-Agglomeratpulver und Verfahren zu deren Herstellung
WO2010058552A1 (ja) * 2008-11-19 2010-05-27 三洋電機株式会社 コンデンサ用電極体およびコンデンサ
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
KR20150036806A (ko) * 2009-06-15 2015-04-07 도요 알루미늄 가부시키가이샤 알루미늄 전해 커패시터 전극 재료 및 그 제조 방법
US8865351B2 (en) * 2011-03-14 2014-10-21 Ut-Battelle, Llc Carbon composition with hierarchical porosity, and methods of preparation
EP2820661B1 (en) * 2012-02-28 2023-08-30 Teknologian tutkimuskeskus VTT Oy Integrable electrochemical capacitor
KR101823160B1 (ko) * 2012-04-26 2018-01-29 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US20150057144A1 (en) * 2013-08-26 2015-02-26 The Johns Hopkins University Nanostructured composite materials comprising refractory elements
JP6420697B2 (ja) * 2014-03-19 2018-11-07 日本碍子株式会社 複合体、ハニカム構造体及び複合体の製造方法
GB201413701D0 (en) * 2014-08-01 2014-09-17 Isis Innovation Process
JP2014241453A (ja) * 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338433A (ja) * 2002-05-22 2003-11-28 Nec Tokin Corp 固体電解コンデンサ用の陽極体、その製造方法及び固体電解コンデンサ
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2011204728A (ja) * 2010-03-24 2011-10-13 Hitachi Aic Inc 電解コンデンサ用陽極および電解コンデンサ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021515846A (ja) * 2018-03-05 2021-06-24 グローバル アドバンスト メタルズ ユー．エス．エー．，インコーポレイティド 球状粉末含有陽極及びコンデンサ
US11508529B2 (en) 2018-03-05 2022-11-22 Global Advanced Metals Usa, Inc. Anodes containing spherical powder and capacitors
JP7432927B2 (ja) 2018-03-05 2024-02-19 グローバル アドバンスト メタルズ ユー．エス．エー．，インコーポレイティド 球状粉末含有陽極及びコンデンサ

Also Published As

Publication number Publication date
US10546691B2 (en) 2020-01-28
CN107924763A (zh) 2018-04-17
CN107924763B (zh) 2020-04-17
JP6954325B2 (ja) 2021-10-27
JP6512297B2 (ja) 2019-05-15
JP2019169714A (ja) 2019-10-03
TWI616910B (zh) 2018-03-01
JP2019169715A (ja) 2019-10-03
TW201721686A (zh) 2017-06-16
JPWO2017026316A1 (ja) 2018-06-07
US20180158610A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
TWI616912B (zh) Capacitor and method of manufacturing same
JP6954325B2 (ja) コンデンサおよびその製造方法
TWI596630B (zh) 電容器
JP6558439B2 (ja) コンデンサおよびその製造方法
WO2017014020A1 (ja) コンデンサおよびその製造方法
TWI625748B (zh) Capacitor
US9865400B2 (en) Capacitor
JPWO2017145700A1 (ja) コンデンサ
US20180114647A1 (en) Capacitor and method for manufacturing the capacitor
WO2018151025A1 (ja) コンデンサ
WO2018151029A1 (ja) コンデンサ
WO2018151028A1 (ja) コンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16835013

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017534189

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16835013

Country of ref document: EP

Kind code of ref document: A1