TWI596630B - 電容器 - Google Patents

電容器 Download PDF

Info

Publication number
TWI596630B
TWI596630B TW105125854A TW105125854A TWI596630B TW I596630 B TWI596630 B TW I596630B TW 105125854 A TW105125854 A TW 105125854A TW 105125854 A TW105125854 A TW 105125854A TW I596630 B TWI596630 B TW I596630B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
capacitor
layer
void ratio
porous substrate
Prior art date
Application number
TW105125854A
Other languages
English (en)
Other versions
TW201717231A (zh
Inventor
Hiromasa Saeki
Mika Takada
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201717231A publication Critical patent/TW201717231A/zh
Application granted granted Critical
Publication of TWI596630B publication Critical patent/TWI596630B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

電容器
本發明係關於一種電容器。
近年來，隨著電子機器之高密度安裝化而要求具有更高靜電電容之電容器。作為此種電容器，例如非專利文獻1中揭示有採用原子層堆積法(ALD法：Atomic Layer Deposition)於由碳奈米管構成之多孔體上形成作為介電層之Al2 O3 層、並形成作為上部電極之TiN層而成的電容器。 [先前技術文獻] [非專利文獻] 非專利文獻1：Nanotechnology 26 (2015) 064002
[發明所欲解決之問題] 非專利文獻1中，嘗試藉由ALD法使用三甲基鋁(TMA)氣體及H2 O氣體形成作為介電體之Al2 O3 層而製作電容器。藉此獲得之電容器之耐受電壓遠低於根據介電體之物性而期待實現之耐受電壓，試圖從圓筒狀模型與氧化膜之膜厚兩點說明其原因，但未能完全解釋上述現象。然而，本發明者等人注意到以下方面。 (1)於根據單純之圓筒模型、在如多孔體之三維微細構造上設計MIM(metal-insulator-metal，金屬-絕緣體-金屬)電容器構造之情形時，該模型與實際之多孔體之形狀偏差較大，因此於採用ALD法時無法進行理想之(或按照模型之)氣體擴散，從而無法形成高性能之電容器。 (2)為了達成多孔體上之MIM電容器之性能，必須使介電膜之氧元素與金屬元素之比率滿足特定條件。 本發明之目的在於提供一種於包含具有多孔部之導電性多孔基材、位於多孔部上之介電層、及位於介電層上之上部電極而成之電容器中，介電層之功能得以充分保持的電容器。 [解決問題之技術手段] 本發明者等人為了解決上述問題，經過努力研究，結果發現藉由使導電性多孔基材之多孔部與介電層分別滿足特定條件而可解決上述問題，從而完成本發明。 根據本發明之要旨，提供一種電容器，其特徵在於：其係包含 具有多孔部之導電性多孔基材、 位於多孔部上之包含氧元素及至少1種金屬元素之介電層、及 位於介電層上之上部電極 而成者，且 上述多孔部具有1 μm/μm2 以上且16 μm/μm2 以下之路徑積分值及20%以上且90%以下之空隙率，下述式(1)： [數1](式中， Od 及Md 分別表示藉由能量分散型X射線分光法對介電層進行分析時之氧元素及金屬元素之信號強度， Or 及Mr 分別表示藉由能量分散型X射線分光法對具有構成介電層之氧元素及至少1種金屬元素之化學計量組成的參考物質進行分析時之氧元素及金屬元素之信號強度) 所表示之比Z為0.79以上。 [發明之效果] 根據本發明，於包含具有多孔部之導電性多孔基材、位於多孔部上之介電層、及位於介電層上之上部電極而成之電容器中，使用具有多孔部滿足特定條件之構造之導電性多孔基材，且使介電層之基於EDS分析之氧元素/金屬元素之比滿足特定條件，藉此抑制介電體之性能降低。其結果可提供介電層之功能得以充分保持之高性能之電容器。
以下，一面參照圖式一面詳細地說明本發明之電容器。但本實施形態之電容器及各構成要素之形狀及配置等並不限定於圖示例。 圖1表示本實施形態之電容器1之概略剖視圖(其中，為簡化圖式而未顯示多孔部之多孔)，圖2表示導電性多孔基材2之概略俯視圖。又，圖3表示導電性多孔基材2之高空隙率部12之放大圖，圖4係模式性地表示高空隙率部12、介電層4、上部電極6及第1外部電極18之層構造。 如圖1、圖2、圖3及圖4所示，本實施形態之電容器1大致呈長方體形狀，概略而言具有導電性多孔基材2、形成於導電性多孔基材2(更詳細而言至少為高空隙率部12)上之介電層4、及形成於介電層4上之上部電極6而成。導電性多孔基材2於一主表面(第1主表面)側具有空隙率相對較高之高空隙率部12、與空隙率相對較低之低空隙率部14。高空隙率部12位於導電性多孔基材2之第1主表面之中央部，低空隙率部14位於其周圍。即，低空隙率部14包圍高空隙率部12。高空隙率部12具有多孔構造，即相當於本發明之多孔部。又，導電性多孔基材2於另一主表面(第2主表面)側具有支持部10。即，高空隙率部12及低空隙率部14構成導電性多孔基材2之第1主表面，支持部10構成導電性多孔基材2之第2主表面。圖1中，第1主表面為導電性多孔基材2之上表面，第2主表面為導電性多孔基材2之下表面。於電容器1之末端部，在介電層4與上部電極6之間存在絕緣部16。電容器1中，於上部電極6上具備第1外部電極18，且於導電性多孔基材2之支持部10側之主表面上具備第2外部電極20。本實施形態之電容器1中，第1外部電極18與上部電極6電性連接，第2外部電極20與導電性多孔基材2電性連接。上部電極6與導電性多孔基材2之高空隙率部12隔著介電層4對向配置而構成靜電電容形成部。若對上部電極6與導電性多孔基材2通電，則可將電荷儲存至介電層4內。 上述導電性多孔基材2只要具有多孔部且表面為導電性，則其材料及構成無限定。例如作為導電性多孔基材，可列舉：多孔質金屬基材、或者於多孔質二氧化矽材料、多孔質碳材料或多孔質陶瓷燒結體之表面形成有導電性層之基材等。於較佳態樣中，導電性多孔基材為多孔質金屬基材。 作為構成上述多孔質金屬基材之金屬，例如可列舉：鋁、鉭、鎳、銅、鈦、鈮及鐵之金屬、及不鏽鋼、杜拉鋁等合金等。於一態樣中，多孔質金屬基材可為鋁或鎳多孔基材、尤其是鋁多孔基材。 上述導電性多孔基材2於一主表面(第1主表面)側具有高空隙率部12及低空隙率部14、並於另一主表面(第2主表面)側具有支持部10。 本說明書中，所謂「空隙率」係指導電性多孔基材中空隙所占之比率。進而，作為表示該導電性多孔基材之孔構造之另一指標，考慮到路徑積分值，本說明書中，所謂「路徑積分值」係指導電性多孔基材之任意剖面中每單位面積內所存在之空隙(孔)之總周長。該空隙率及路徑積分值可藉由如下方式進行測定。再者，上述多孔部之空隙(孔)於製作電容器之製程中最終可被介電層及上部電極等填充，關於上述「空隙率」及「路徑積分值」，不考慮如此所填充之物質，亦將經填充之部位視作空隙而計算。 準備分析試樣，該分析試樣係藉由FIB(聚焦離子束：Focused Ion Beam)微取樣法對導電性多孔基材進行加工，使之成為相對於導電性多孔基材之主表面平行之方向上之厚度約為50 nm之薄片。再者，FIB加工時所形成之試樣表面之變質層係藉由Ar離子研磨而去除。利用STEM(掃描穿透式電子顯微鏡：Scanning Transmission Electron Microscope)對該薄片試樣之特定區域(3 μm×3 μm)進行拍攝。 ·空隙率 藉由對所拍攝之圖像進行圖像解析而求出構成導電性多孔基材之物質(例如金屬)之存在面積。進而，根據下述等式可計算空隙率。 空隙率(%)＝((測定面積－構成導電性多孔基材之物質之存在面積)/測定面積)×100 對任意3個區域進行該測定，將3個計算值之平均值作為空隙率(%)。 ·路徑積分值 藉由對所拍攝之圖像進行圖像解析而測定構成導電性多孔基材之物質(例如金屬)與空隙(孔部)之界面之距離之合計。可用所獲得之距離之合計值除以所測得之區域整體之面積，將所算出之值作為路徑積分值。對任意3個區域進行該測定，將3個計算值之平均值作為路徑積分值(μm/μm2 )。 本說明書中，所謂「高空隙率部」意指空隙率高於導電性多孔基材之支持部及低空隙率部之部分，相當於本發明之多孔部。 上述高空隙率部12具有多孔構造。具有多孔構造之高空隙率部12增大了導電性多孔基材之比表面積，進一步提高電容器之電容。 高空隙率部(多孔部)之空隙率係設為20〜90%之範圍以內。就增大比表面積、進一步提高電容器之電容之觀點而言，空隙率可為20%以上，較佳為30%以上，更佳為40%以上，進而更佳為45%以上。又，就確保機械強度之觀點而言，空隙率可為90%以下，較佳為80%以下。 高空隙率部(多孔部)之路徑積分值係設為1〜16 μm/μm2 之範圍以內。可理解為路徑積分值越大則孔構造越複雜，概略而言可理解為自孔之入口至最裏部之行程長度較長。就增大比表面積、進一步提高電容器之電容之觀點而言，路徑積分值可為1 μm/μm2 以上，較佳為2 μm/μm2 以上，更佳為4 μm/μm2 以上。又，就形成高品質之介電層之觀點而言，路徑積分值可為16 μm/μm2 以下，較佳為15 μm/μm2 以下，更佳為12 μm/μm2 以下。 本發明中，高空隙率部(多孔部)之孔構造係由空隙率與路徑積分值進行規定。例如當將導電性多孔基材之路徑積分值(μm/μm2 )及空隙率(%)分別設為x及y，由由相互正交之x軸及y軸所形成之平面上作圖時，(x，y)可位於由A(2.0，49)、B(12.2，49)、C(12.2，63)、D(15.0，63)、E(15.0，88)、F(4.6，88)、G(3.8，85)、H(3.8，63)所圍成之區域以內。 高空隙率部並無特別限定，具有較佳為30倍以上且10,000倍以下、更佳為50倍以上且5,000倍以下、例如200倍以上且600倍以下之擴面率。此處，所謂擴面率意指每單位投影面積之表面積。每單位投影面積之表面積可使用BET比表面積測定裝置，根據液氮溫度下之氮之吸附量而求出。 本說明書中，所謂「低空隙率部」意指與高空隙率部相比空隙率較低之部分。較佳為低空隙率部之空隙率低於高空隙率部之空隙率且為支持部之空隙率以上。 低空隙率部之空隙率較佳為20%以下，更佳為10%以下。又，低空隙率部之空隙率亦可為0%。即，低空隙率部可具有多孔構造，亦可不具有多孔構造。低空隙率部之空隙率越低則電容器之機械強度越提高。 再者，低空隙率部於本發明中並非必需之構成要素，亦可不存在。例如於圖1中，亦可不存在低空隙率部14而使支持部10於上方露出。 本實施形態中，導電性多孔基材於一主表面包含高空隙率部及其周圍所存在之低空隙率部，但本發明並不限定於此。即，高空隙率部及低空隙率部之存在位置、設置數量、大小、形狀、兩者之比率等並無特別限定。例如導電性多孔基材之一主表面亦可僅包含高空隙率部。又，導電性多孔基材之兩主表面亦可均具有高空隙率部。藉由調整高空隙率部與低空隙率部之比率而可控制電容器之電容。 上述高空隙率部12之厚度並無特別限定，可根據目的而適當選擇，例如可為10 μm以上，較佳為30 μm以上，又，較佳為1000 μm以下，更佳為300 μm以下，例如可為50 μm以下。 導電性多孔基材之支持部之空隙率較佳為更小以發揮作為支持體之功能，具體而言較佳為10%以下，更佳為實質上不存在空隙。 上述支持部10之厚度並無特別限定，為了提高電容器之機械強度，較佳為10 μm以上，例如可為30 μm以上、50 μm以上或100 μm以上。又，就電容器之低背化之觀點而言，較佳為1000 μm以下，例如可為500 μm以下或100 μm以下。 上述導電性多孔基材2之厚度並無特別限定，可根據目的而適當選擇，例如可為20 μm以上，較佳為30 μm以上，又，例如可為1000 μm以下，較佳為100 μm以下，更佳為70 μm以下，進而較佳為50 μm以下。 導電性多孔基材2之製造方法並無特別限定。例如導電性多孔基材2可藉由使用適宜材料形成多孔構造之方法、破壞(填埋)多孔構造之方法、或去除多孔構造部分之方法、或將該等加以組合之方法進行處理而製造。 用以製造導電性多孔基材之材料(基材材料)例如可為金屬材料，更詳細而言為多孔質金屬材料(例如蝕刻箔)、或不具有多孔構造之金屬材料(例如金屬箔)、或將該等材料加以組合而成之材料。組合方法並無特別限定，例如可列舉藉由焊接或導電性接著材等進行貼合之方法。 作為形成多孔構造之方法，並無特別限定，可較佳地列舉蝕刻處理、例如交流蝕刻處理。如下所述，本發明之導電性多孔基材於第2主表面具有導電性材料層，因此即便於因蝕刻處理而於基材形成有貫通孔之情形時，亦可防止短路等電容器不良。因此，本發明所使用之導電性多孔基材可使用更薄之材料藉由蝕刻處理而製造。 作為破壞(填埋)多孔構造之方法，並無特別限定，例如可列舉：藉由雷射照射等使基材材料熔融而破壞孔之方法、或藉由模具加工、衝壓加工進行壓縮而破壞孔之方法。作為上述雷射，並無特別限定，可列舉：CO2 雷射、YAG雷射、準分子雷射、及飛秒雷射、皮秒雷射及奈秒雷射等全固體脈衝雷射。就更精細地控制形狀及空隙率之方面而言，較佳為飛秒雷射、皮秒雷射及奈秒雷射等全固體脈衝雷射。 作為去除多孔構造部分之方法，並無特別限定，例如可列舉切割加工或剝蝕加工。 於一方法中，導電性多孔基材2可藉由準備多孔質金屬材料，將該多孔質金屬基材中之對應於支持部10及低空隙率部14之部位之孔破壞(填埋)而製造。 支持部10及低空隙率部14無需同時形成，可分開形成。例如可首先對導電性多孔基材中之對應於支持部10之部位進行處理而形成支持部10，繼而對其中之對應於低空隙率部14之部位進行處理而形成低空隙率部14。 於另一方法中，導電性多孔基材2可藉由對不具有多孔構造之金屬基材(例如金屬箔)中之對應於高空隙率部之部位進行處理而形成多孔構造而製造。 本實施形態之電容器1中，於導電性多孔基材2之第1主表面上(即，高空隙率部12及低空隙率部14上)形成有介電層4。但本發明並不限定於該實施形態，介電層只要形成於導電性多孔基材中之至少多孔部(高空隙率部)上即可。 形成上述介電層4之材料為絕緣性，包含氧元素及至少1種金屬元素。 形成介電層之金屬元素並無特別限定，例如可為選自由Al、Hf、Si、Zr、Ta、Ti、Sr、Pb、La、Ba及Nb所組成之群中之至少1種，較佳為選自由Al、Hf、Si及Zr所組成之群中之至少1種。介電層實質上可由該等金屬元素之氧化物形成，亦可存在微量之其他元素(例如源自用以形成介電層之原料之物質，具體而言為碳、氫等)。該等金屬元素之氧化物例如可列舉：AlOx 、HfOx 、SiOx 、ZrOx 、TaOx 、TiOx 、AlHfOx 、HfSiOx 、ZrSiOx 、AlTiOx 、SiTiOx 、TiZrOx 、TiZrWOx 、SrTiOx 、PbTiOx 、BaTiOx 、BaSrTiOx 、BaCaTiOx 、SiAlOx 等，較佳為AlOx 、HfOx 、SiOx 、ZrOx 。再者，上述式僅表現材料之構成，並不限定組成。即，“O”所附之下標x可為大於0之任意值，包含金屬元素之各元素之存在比率為任意。 於一態樣中，形成介電層4之材料為AlOx (化學計量組成為Al2 O3 )。 於另一態樣中，形成介電層4之材料包含Hf或Zr。藉由使介電層包含Hf或Zr，容易於其上更均勻地形成上部電極層。 於另一態樣中，形成介電層4之材料為HfOx (化學計量組成為HfO2 )或ZrOx (化學計量組成為ZrO2 )。 於另一態樣中，介電層4包含2種以上之金屬元素，於該情形時，形成介電層4之材料可為各金屬氧化物之混晶物(或複合氧化物)。例如形成介電層4之材料可為AlHfOx (化學計量組成為Al2 O3 與HfO2 之混合組成，混合比率可根據Al：Hf之存在比而決定)、HfSiOx (化學計量組成為HfO2 與SiO2 之混合組成，混合比率可根據Hf：Si之存在比而決定)等。 於另一態樣中，介電層4可為包含HfOx (化學計量組成為HfO2 )層或ZrOx (化學計量組成為ZrO2 )層之奈米層壓層。此處，所謂奈米層壓層意指將複數層厚度0.5〜2.0 nm之層積層而成之層。作為較佳之奈米層壓層，可為交替地積層HfOx 層或ZrOx 層與其他層(較佳為SiOx (化學計量組成為SiO2 )層而成之積層體。較佳為奈米層壓層之最外層(與上部電極接觸之層)為包含Hf或Zr之層，例如可為HfOx 層或ZrOx 層。藉由將介電層設為奈米層壓層，可進一步增大絕緣破壞電壓。 無論為何種態樣，於介電層4(奈米層壓層之情形時為各層)內，形成該層之材料之組成可相同，亦可具有組成分佈(例如可為梯度組成)。 介電層4滿足下述式(1)： [數2](式中， Od 及Md 分別表示對介電層進行EDS(能量分散型X射線分光法：Energy Dispersive X-ray Spectroscopy)分析時之氧元素及金屬元素之信號強度， Or 及Mr 分別表示對具有構成介電層之氧元素及至少1種金屬元素之化學計量組成之參考物質進行EDS分析時之氧元素及金屬元素之信號強度) 所表示之比Z為0.79以上。 介電層之EDS分析係藉由如下方式實施。首先準備分析試樣，該分析試樣係藉由FIB(聚焦離子束：Focused Ion Beam)微取樣法對形成有介電層之導電性多孔基材進行加工，使之成為相對於導電性多孔基材之主表面平行之方向上之厚度約為80 nm之薄片。再者，FIB加工時所形成之試樣表面之變質層係藉由Ar離子研磨而去除。使用所獲得之薄片試樣，對介電層之剖面進行EDS分析，藉此可測定構成介電層之元素之信號強度。 再者，形成介電層之材料可能存在為混晶物、為奈米層壓層、具有組成分佈等各種情況，介電層之EDS分析係以可獲得介電層整體之平均信號強度之方式實施。更詳細而言，對介電層剖面中之一邊長度為介電層厚度之80%以上之矩形區域進行EDS面分析，藉此可測定反映介電層之平均組成之信號強度。 參考物質具有構成介電層之氧元素及至少1種金屬元素之化學計量組成，可根據構成介電層之金屬元素而決定。本發明中所謂「構成介電層」之表達係基於將有可能作為雜質而微量混入之元素除外之含義而使用。上述化學計量組成意指某金屬之氧化物中之於室溫(例如25℃)下最穩定之金屬氧化物之組成。例如於構成介電層之金屬元素為Al之情形時，參考物質為Al2 O3 ，於構成介電層之金屬元素為Hf之情形時，參考物質為HfO2 ，於構成介電層之金屬元素為Si之情形時，參考物質為SiO2 ，於構成介電層之金屬元素為Zr之情形時，參考物質為ZrO2 。於構成介電層之金屬元素為2種以上之情形時，參考物質為針對各金屬元素具有化學計量組成即具有金屬氧化物之混合組成的混合物，其混合比率可根據該等金屬元素之存在比而決定。 參考物質之EDS分析係藉由以與上述介電層之分析試樣相同之方式準備參考物質之分析試樣，並以相同之方式進行測定而實施。於構成介電層之金屬元素為2種以上之情形時，Md 及Mr 係設為分別對介電層及參考物質進行EDS分析時之該等金屬元素之信號強度之合計值。 根據藉由該EDS分析所獲得之氧元素及金屬元素之信號強度之測定值，依據上述式(1)所求出之比Z為0.79以上，上限並無特別限定，例如為1.2以下。若Z為0.79以上，則可形成雜質、例如為源自用以形成介電層之原料之物質、具體而言為碳、氫等之殘存較少的高品質介電層，可獲得具有較高之絕緣破壞電壓之電容器。 介電層之厚度並無特別限定，例如較佳為5 nm以上且100 nm以下，更佳為10 nm以上且50 nm以下。藉由將介電層之厚度設為5 nm以上，可提高絕緣性，能夠減小洩漏電流。又，藉由將介電層之厚度設為100 nm以下，能夠獲得更大之靜電電容。 上述介電層較佳為藉由氣相法、例如真空蒸鍍法、化學蒸鍍(CVD：Chemical Vapor Deposition)法、濺鍍法、原子層堆積(ALD：Atomic Layer Deposition)法、脈衝雷射堆積法(PLD：Pulsed Laser Deposition)等形成。就甚至多孔基材之細孔之細部均可形成更均質且緻密之膜之方面而言，更佳為ALD法。 本實施形態之電容器1中，於介電層4之末端部設置有絕緣部16。藉由設置絕緣部16，可防止設置於其上之上部電極6與導電性多孔基材2間發生短路(short)。 再者，本實施形態中，絕緣部16存在於低空隙率部14整體上，但並不限定於此，可僅存在於低空隙率部14之一部分上，又，亦可超出低空隙率部而甚至存在於高空隙率部上。 又，本實施形態中，絕緣部16位於介電層4與上部電極6之間，但並不限定於此。絕緣部16只要位於導電性多孔基材2與上部電極6之間即可，例如亦可位於低空隙率部14與介電層4之間。 形成絕緣部16之材料只要為絕緣性則並無特別限定，於其後利用原子層堆積法之情形時，較佳為具有耐熱性之樹脂。作為形成絕緣部16之絕緣性材料，較佳為各種玻璃材料、陶瓷材料、聚醯亞胺系樹脂、氟系樹脂。 絕緣部16之厚度並無特別限定，就更確實地防止端面放電之觀點而言，較佳為1 μm以上，例如可為5 μm以上或10 μm以上。又，就電容器之低背化之觀點而言，較佳為100 μm以下，例如可為50 μm以下或20 μm以下。 再者，本發明之電容器中，絕緣部16並非必需要素，亦可不存在。 本實施形態之電容器1中，於上述介電層4及絕緣部16上形成有上部電極6。 構成上述上部電極6之材料為Ru、Pt、W、Ni、Cu、Ti、TiN、TaN。較理想為Ru、Pt、Ni。Ru及Pt不易受到氧化，因此即便於長時間暴露於空氣中之情形時，導電性亦不易降低。 上部電極之厚度並無特別限定，例如較佳為3 nm以上，更佳為10 nm以上。藉由將上部電極之厚度設為3 nm以上，可減小上部電極自身之電阻。 關於形成上部電極之方法，只要為能夠被覆介電層之方法，則並無特別限定，例如可列舉：原子層堆積(ALD)法、化學蒸鍍(CVD：Chemical Vapor Deposition)法、鍍敷、偏壓濺鍍、Sol-Gel(溶膠-凝膠法)法、導電性高分子填充等方法。 於較佳態樣中，上部電極係藉由ALD法形成。ALD法由於甚至多孔基材之細孔之細部均可形成均勻之(例如均質且緻密之)膜，故而較佳。進而，於藉由ALD法形成作為上部電極之Ru層之情形時，並無特別限定，作為原料可使用釕膜用前驅物、例如Ru(EtCp)2 (雙(乙基環戊二烯基)釕)或ToRuS(Air Liquide公司製造)及氧。於藉由ALD法形成作為上部電極之Pt層之情形時，並無特別限定，作為原料可使用例如鉑膜用前驅物、例如MeCpPtMe3 ((三甲基)甲基環戊二烯基鉑)及氧。於如此形成Ru層或Pt層時無需含氯之原料且亦無需還原性原料，因此可於不會對其他層產生不良影響之情況下形成Ru層或Pt層。 再者，形成上部電極後，於上部電極不具有足以作為電容器電極之導電性之情形時，可藉由濺鍍、蒸鍍、鍍敷等方法於上部電極之表面追加形成包含Al、Cu、Ni等之引出電極層。 本實施形態中，於上部電極6上形成有第1外部電極18，於支持部10上形成有第2外部電極20。 構成上述第1外部電極18及第2外部電極20之材料並無特別限定，例如可列舉：Au、Pb、Pd、Ag、Sn、Ni、Cu等金屬及合金、以及導電性高分子等。第1外部電極18及第2外部電極20之形成方法並無特別限定，例如可採用CVD法、電解鍍敷、無電解鍍敷、蒸鍍、濺鍍、導電膏之燒附等，較佳為電解鍍敷、無電解鍍敷、蒸鍍、濺鍍等。 再者，上述第1外部電極18及第2外部電極20係設置於電容器之主表面整體上，但並不限定於此，可以任意之形狀及大小僅設置於各面之一部分上。又，上述第1外部電極18及第2外部電極20並非必需要素，亦可不存在。於該情形時，上部電極6亦發揮作為第1外部電極之功能，導電性多孔基材2亦發揮作為第2外部電極之功能。即，上部電極6與導電性多孔基材2亦可作為一對電極發揮功能。於該情形時，可為上部電極6發揮作為陽極之功能，導電性多孔基材2發揮作為陰極之功能。或者亦可為上部電極6發揮作為陰極之功能，導電性多孔基材2發揮作為陽極之功能。 於一態樣中，第1外部電極18可為形成於上部電極6上之鍍敷層，典型而言為Cu層。本發明之電容器之上部電極係由Ru或Pt構成，因此鍍層附著性良好，第1外部電極18不易剝離。 本實施形態中，電容器之末端部(較佳為周邊部)之厚度可等於或小於中央部之厚度，較佳為相等。於末端部，由於所積層之層數較多、另外切斷時亦容易產生厚度變化，故而厚度之偏差可能變大。因此，藉由減小末端部之厚度，可降低對電容器之外形尺寸(尤其厚度)之影響。 本實施形態中，電容器為大致長方體形狀，但本發明並不限定於此。本發明之電容器可設為任意形狀，例如平面形狀可為圓形、橢圓形或圓角四邊形等。 以上對本實施形態之電容器1進行了說明，但本發明之電容器可進行各種改變。 例如各層之間可具有用以提高層間密接性之層、或用以防止各層間之成分發生擴散之緩衝層等中間層。該等中間層具有較佳為1 nm以上、更佳為3 nm以上之厚度。又，亦可於電容器之側面等具有保護層。 又，上述實施形態中，電容器之末端部依序設置有導電性多孔基材2、介電層4、絕緣部16、上部電極6，但本發明並不限定於此。例如該設置順序只要絕緣部16位於上部電極6與導電性多孔基材2之間，則並無特別限定，例如亦可依序設置導電性多孔基材2、絕緣部16、介電層4、上部電極6。 進而，上述實施形態之電容器1中，甚至電容器之邊緣部仍存在上部電極及外部電極，但本發明並不限定於此。於一態樣中，上部電極(較佳為上部電極及第1外部電極)係以與電容器之邊緣部相離之方式設置。藉由如此設置而可防止端面放電。即，上部電極可並非以被覆多孔部整體之方式形成，上部電極可以僅被覆高空隙率部之方式形成。 實施例 準備鋁蝕刻箔。藉由調整蝕刻條件而準備具有表1所示之路徑積分值及空隙率之實施例1〜19及比較例1〜3之鋁蝕刻箔。關於路徑積分值及空隙率，對鋁蝕刻箔之大致中央部進行FIB加工，依據上述程序進行測定。FIB中，使用SMI 3050SE(Seiko Instruments公司製造)，Ar離子研磨時使用PIPS model 691(Gatan公司製造)，STEM時使用JEM-2200FS(日本電子股份有限公司製造)。 [表1] 對於如此準備之導電性多孔基材(圖5：於支持層26上具有多孔金屬層(多孔部)24之導電性基板22)，藉由利用加壓機加壓等方法破壞其一部分區域之孔，而形成槽(低空隙部)(圖6：槽部28)。 繼而，藉由ALD法於形成有槽之導電性多孔基材整體形成介電層。介電層係對表1中記載之各基材之孔之表面以約15 nm之厚度形成表2所示之3種介電層 (圖7：介電層30)。將ALD法中所使用之原料氣體、氧化劑、基板(基材)溫度一併示於表2。 [表2] 繼而，藉由網版印刷法於槽部塗佈聚醯亞胺樹脂，藉此形成絕緣層(圖8：絕緣層32)。 繼而，藉由ALD法於介電層之上形成上部電極層。對上述基材以特定次數反覆進行交替地供給TDMAT(四-二甲基胺基鈦)氣體、及氨(NH3 )氣體之步驟，而於介電層上形成作為上部電極層之厚度20 nm之TiN層 (圖9：上部電極層34)。 其後，將上述基材浸漬於無電解鍍Cu浴中，而形成包含鍍Cu層之厚度10 μm之外部電極層(圖10：外部電極層36)。 繼而，如圖10所示般沿y-y線進行雷射切割，藉此獲得電容器(圖11)。 (介電層之評價) 對上述所獲得之電容器之介電層(AlOx 、SiOx 、HfOx )與各參考物質(Al2 O3 、SiO2 、HfO2 )進行EDS分析。 EDS分析裝置係使用JED-2300T(日本電子股份有限公司製造，檢測器名稱：DRY SD60GV，檢測器類型：SDD)。於加速電壓為200 kV、測定時之能量解析力為129 eV(Mn Kα)之觀察條件下進行評價。試樣之厚度(相對於基板主表面平行之方向上之厚度)約為80 nm左右，測定時之電子探針徑(直徑)設為0.5 nm以下。 首先，作為參考物質，藉由ALD法於Si平板上以約15 nm之厚度成膜為實質上具有Al2 O3 、SiO2 、HfO2 之各組成之介電層。繼而，對該作為參考物質之介電層中之3處進行EDS分析，算出氧元素/金屬元素之EDS信號強度比之平均值(Or /Mr )。再者，Al、Si係以K線進行評價，Hf係以L線進行評價。AlO2 時之Or /Mr (M＝Al)為0.57，SiO2 時之Or /Mr (M＝Si)為1.0，HfO2 時之Or /Mr (M＝Hf)為0.28。 另外，藉由ALD法於與上述相同之條件下對上述所準備之多孔基材表面以約15 nm之厚度成膜為AlOx 、SiOx 、HfOx 所表示之介電層。對於藉此獲得之多孔基材上之介電層，藉由與平板時之評價相同之方法進行EDS分析，算出氧元素/金屬元素之EDS信號強度比之平均值(Od /Md )。 根據藉由上述方式算出之參考物質之Or /Mr 及多孔基材上之介電層之Od /Md ，依據上述式(1)算出比Z(＝[Od /Md ]/[Or /Mr ])。將介電層AlOx 、SiOx 、HfOx 之各結果示於表3〜5。 (耐電壓試驗) 對上述所獲得之電容器測定絕緣破壞電壓。具體而言，對形成於電容器之正面及背面之Cu電極間以逐漸升壓之方式施加直流電壓，將流入電容器之電流超過1 mA時之電壓設為絕緣破壞電壓。對每種試樣各50個進行試驗，算出該等試樣之中值。將結果一併示於表3〜5。 關於介電層AlOx [表3] 關於介電層SiOx [表4] 關於介電層HfOx [表5] 圖12中表示將所使用之導電性多孔基材之路徑積分值(μm/μm2 )及空隙率(%)分別設為x及y，於由相互正交之x軸及y軸所形成之平面上作圖所得之圖。圖12之圖表中，黑點表示實施例，“×”號表示比較例。圖12之圖表中，以實線表示由(x，y)(A(2.0，49)、B(12.2，49)、C(12.2，63)、D(15.0，63)、E(15.0，88)、F(4.6，88)、G(3.8，85)、H(3.8，63))所圍成之區域。 又，將根據表3〜5之資料以比Z(-)作為橫軸、以絕緣破壞電壓(V)作為縱軸而繪製之圖表示於圖13。 可知於多孔部具有1 μm/μm2 以上且16 μm/μm2 以下之路徑積分值及20%以上且90%以下之空隙率、且關於介電層之比Z為0.79以上之情形時，介電層之絕緣破壞電壓較高，但若不滿足上述條件，則特性會急遽變差而導致電容器之性能明顯劣化。 [產業上之可利用性] 本發明之電容器由於介電層之功能得以充分保持，具有較高性能(較高之絕緣破壞電壓)，故而適用於各種電子機器。 本案係基於2015年8月12日提出申請之日本專利特願2015-159566並主張其優先權，將其全部記載內容以參照之形式援用至本說明書中。
1‧‧‧電容器 2‧‧‧導電性多孔基材 4‧‧‧介電層 6‧‧‧上部電極 10‧‧‧支持部 12‧‧‧高空隙率部 14‧‧‧低空隙率部 16‧‧‧絕緣部 18‧‧‧第1外部電極 20‧‧‧第2外部電極 22‧‧‧導電性基板 24‧‧‧多孔金屬層 26‧‧‧支持層 28‧‧‧槽部 30‧‧‧介電層 32‧‧‧絕緣層 34‧‧‧上部電極層 36‧‧‧外部電極層
圖1係本發明之一實施形態之電容器1之概略剖視圖。 圖2係圖1所示之電容器1之導電性多孔基材之概略俯視圖。 圖3係圖1所示之電容器1之高空隙率部之概略剖視圖。 圖4係模式性地表示圖1所示之電容器1之高空隙率部之層構造的圖。 圖5表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖6表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖7表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖8表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖9表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖10表示本發明之實施例及比較例之電容器之製造步驟圖，(a)為概略立體圖、(b)為概略剖視圖。 圖11係表示本發明之實施例及比較例之電容器之製造步驟圖的概略剖視圖。 圖12係表示本發明之實施例及比較例中所使用之導電性多孔基材之路徑積分值及空隙率的圖表。 圖13係表示本發明之實施例及比較例中之電容器之介電層之比Z及絕緣破壞電壓的圖表。
1‧‧‧電容器
2‧‧‧導電性多孔基材
4‧‧‧介電層
6‧‧‧上部電極
10‧‧‧支持部
12‧‧‧高空隙率部
14‧‧‧低空隙率部
16‧‧‧絕緣部
18‧‧‧第1外部電極
20‧‧‧第2外部電極

Claims (9)

  1. 一種電容器，其特徵在於：其係包含 具有多孔部之導電性多孔基材、 位於多孔部上之包含氧元素及至少1種金屬元素之介電層、及 位於介電層上之上部電極 而成者，且 上述多孔部具有1 μm/μm2 以上且16 μm/μm2 以下之路徑積分值及20%以上且90%以下之空隙率，下述式(1)： [數1](式中， Od 及Md 分別表示藉由能量分散型X射線分光法對介電層進行分析時之氧元素及金屬元素之信號強度， Or 及Mr 分別表示藉由能量分散型X射線分光法對具有構成介電層之氧元素及至少1種金屬元素之化學計量組成的參考物質進行分析時之氧元素及金屬元素之信號強度) 所表示之比Z為0.79以上。
  2. 如請求項1之電容器，其中當將導電性多孔基材之路徑積分值(μm/μm2 )及空隙率(%)分別設為x及y，於由相互正交之x軸及y軸所形成之平面上作圖時，(x，y)位於由A(2.0，49)、B(12.2，49)、C(12.2，63)、D(15.0，63)、E(15.0，88)、F(4.6，88)、G(3.8，85)、H(3.8，63)所圍成之區域以內。
  3. 如請求項1之電容器，其中構成介電層之金屬元素為選自由Al、Hf、Si及Zr所組成之群中之至少1種。
  4. 如請求項2之電容器，其中構成介電層之金屬元素為選自由Al、Hf、Si及Zr所組成之群中之至少1種。
  5. 如請求項3之電容器，其中參考物質為係根據構成介電層之金屬元素而選自由Al2 O3 、HfO2 、SiO2 及ZrO2 所組成之群中之至少1種或該等之混合物。
  6. 如請求項4之電容器，其中參考物質係根據構成介電層之金屬元素而選自由Al2 O3 、HfO2 、SiO2 及ZrO2 所組成之群中之至少1種或該等之混合物。
  7. 如請求項1至6中任一項之電容器，其中介電層係藉由原子層堆積法形成。
  8. 如請求項1至6中任一項之電容器，其中上部電極層係藉由原子層堆積法形成。
  9. 如請求項7之電容器，其中上部電極層係藉由原子層堆積法形成。
TW105125854A 2015-08-12 2016-08-12 電容器 TWI596630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159566 2015-08-12
PCT/JP2016/071987 WO2017026281A1 (ja) 2015-08-12 2016-07-27 コンデンサ

Publications (2)

Publication Number Publication Date
TW201717231A TW201717231A (zh) 2017-05-16
TWI596630B true TWI596630B (zh) 2017-08-21

Family

ID=57983178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125854A TWI596630B (zh) 2015-08-12 2016-08-12 電容器

Country Status (5)

Country Link
US (1) US10249434B2 (zh)
JP (1) JP6432685B2 (zh)
CN (1) CN107851510B (zh)
TW (1) TWI596630B (zh)
WO (1) WO2017026281A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973438B1 (ko) * 2017-07-19 2019-04-29 삼성전기주식회사 커패시터 부품
JP7430718B2 (ja) * 2018-10-18 2024-02-13 スモルテク アクティエボラーグ ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
US11915885B2 (en) * 2019-09-30 2024-02-27 Panasonic Intellectual Property Management Co., Ltd. Electrode foil for electrolytic capacitor, electrolytic capacitor, and method for manufacturing electrolytic capacitor
JPWO2021107063A1 (zh) * 2019-11-29 2021-06-03

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL153289A (en) * 2002-12-05 2010-06-16 Acktar Ltd Electrodes for electrolytic capacitors and method for producing them
US7122063B2 (en) * 2003-02-07 2006-10-17 Showa Denko K.K. Capacitor and production method of the capacitor
CN1737964A (zh) * 2004-08-18 2006-02-22 威森格瑞巴奇技术股份有限公司 衬印法在电容器制造中的应用
JP4650833B2 (ja) * 2006-02-09 2011-03-16 三洋電機株式会社 陽極体とその製造方法、および固体電解コンデンサ
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
US20100221606A1 (en) * 2009-03-02 2010-09-02 Omkaram Nalamasu Energy storage device with porous electrode
US9748043B2 (en) * 2010-05-26 2017-08-29 Kemet Electronics Corporation Method of improving electromechanical integrity of cathode coating to cathode termination interfaces in solid electrolytic capacitors
JP5636291B2 (ja) 2011-01-13 2014-12-03 三井金属鉱業株式会社 補強された多孔質金属箔およびその製造方法
JP5904765B2 (ja) * 2011-11-10 2016-04-20 太陽誘電株式会社 コンデンサ及びその製造方法
JP2013159853A (ja) 2012-02-09 2013-08-19 Panasonic Corp 電子デバイス用電極箔とその製造方法
JP2015088750A (ja) * 2013-10-28 2015-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド． コア基板およびコア基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507847A (ja) * 2004-07-23 2008-03-13 サンデュー・テクノロジーズ・エルエルシー 高エネルギー貯蔵密度及び低ｅｓｒを有するコンデンサ
JP2010520647A (ja) * 2007-03-07 2010-06-10 ケメット エレクトロニクス コーポレーション 基板内に埋め込み可能な薄型固体電解コンデンサ
JP2009081429A (ja) * 2007-09-05 2009-04-16 Tosoh Corp 高誘電体薄膜コンデンサ及びその製造方法
JP2012517717A (ja) * 2009-02-12 2012-08-02 ラオール・コンサルティング・エルエルシー 焼結ナノ細孔電気キャパシタ、電気化学キャパシタおよびバッテリーならびにその製造方法
JP2012043960A (ja) * 2010-08-19 2012-03-01 Panasonic Corp 電解コンデンサの製造方法および電解コンデンサ

Also Published As

Publication number Publication date
US20180174751A1 (en) 2018-06-21
CN107851510B (zh) 2019-06-14
US10249434B2 (en) 2019-04-02
WO2017026281A1 (ja) 2017-02-16
JPWO2017026281A1 (ja) 2018-05-24
JP6432685B2 (ja) 2018-12-05
TW201717231A (zh) 2017-05-16
CN107851510A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US20160322171A1 (en) Capacitor
TWI596630B (zh) 電容器
US20180047517A1 (en) Capacitor and manufacturing method therefor
TWI597747B (zh) Capacitor and its manufacturing method
US11081278B2 (en) Capacitor
US20180158611A1 (en) Capacitor and method for manufacturing the same
JP6954325B2 (ja) コンデンサおよびその製造方法
US9865400B2 (en) Capacitor
US10249704B2 (en) Capacitor
TWI625748B (zh) Capacitor
WO2018151029A1 (ja) コンデンサ
WO2018174132A1 (ja) コンデンサ
US20170040114A1 (en) Capacitor and manufacturing method therefor