JP2015088750A - コア基板およびコア基板の製造方法 - Google Patents

コア基板およびコア基板の製造方法 Download PDF

Info

Publication number
JP2015088750A
JP2015088750A JP2014216214A JP2014216214A JP2015088750A JP 2015088750 A JP2015088750 A JP 2015088750A JP 2014216214 A JP2014216214 A JP 2014216214A JP 2014216214 A JP2014216214 A JP 2014216214A JP 2015088750 A JP2015088750 A JP 2015088750A
Authority
JP
Japan
Prior art keywords
core substrate
porous support
insulating material
substrate according
electronic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014216214A
Other languages
English (en)
Inventor
ホ ホン，ジン
Jin Ho Hong
ホ ホン，ジン
ヨン リ，キュン
Keun Yong Lee
ヨン リ，キュン
ハン キム，ション
Sung Han Kim
ハン キム，ション
ヨン リ，サ
Sa Yong Lee
ヨン リ，サ
ヒュン シン，サン
Sung Hyun Shin
ヒュン シン，サン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015088750A publication Critical patent/JP2015088750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板と電子素子との密着力を向上させることができるとともに、変形、クラックおよび破損などの発生を低減することができるコア基板およびコア基板の製造方法を提供する。【解決手段】本発明のコア基板１００は、空隙１３１が形成された多孔性支持体１３０と、多孔性支持体１３０の空隙１３１を充填するように形成された絶縁材１４０と、多孔性支持体１３０および絶縁材１４０に内蔵され、両面に外部電極１１１が形成された電子素子１１０と、を含むものである。【選択図】図１

Description

本発明は、コア基板およびコア基板の製造方法に関する。
携帯電話をはじめＩＴ分野の電子機器に対して多機能化および軽薄短小化が要求されるに伴い、これに対する技術的要求に応えるべく、ＩＣ、半導体チップまたは能動素子および受動素子などの電子部品が基板内に挿入される技術が求められており、近年、様々な方式で基板内に部品を内蔵する技術が開発されている。
一般的な部品内蔵基板は、通常、基板の絶縁層にキャビティを形成し、キャビティ内に各種の素子、ＩＣおよび半導体チップなどの電子部品を挿入した後、キャビティ内部と電子部品が挿入された絶縁層上にプリプレグなどの接着性樹脂を塗布する。このように接着性樹脂を塗布して電子部品を固定するとともに絶縁層を形成する（例えば、特許文献１参照）。
米国特許第７８８６４３３号明細書
本発明の一つの目的は、電子素子を内蔵したコア基板およびコア基板の製造方法を提供することにある。
本発明の他の目的は、内蔵された電子素子との密着力を向上したコア基板およびコア基板の製造方法を提供することにある。
本発明の実施例によれば、空隙が形成された多孔性支持体と、多孔性支持体の空隙を充填するように形成された絶縁材と、多孔性支持体および絶縁材に内蔵され、両面に外部電極が形成された電子素子と、を含むコア基板が提供される。
多孔性支持体は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であってもよい。
外部電極は、電子素子の両側面に形成されてもよい。
外部電極は、電子素子の上面および下面に形成されてもよい。
絶縁材が多孔性支持体と接触する面の反対面に形成される金属層をさらに含んでもよい。
金属層と外部電極との間に形成されてその間を電気的に連結するビアをさらに含んでもよい。
金属層が外部電極に接触して互いに電気的に連結されてもよい。
電子素子は、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。
本発明の他の実施例によれば、両面に外部電極が形成された電子素子を焼成基板に実装する段階と、焼成基板に高分子スラリーを塗布して焼結する段階と、焼結された高分子スラリーを焼成して多孔性支持体を形成する段階と、焼成基板を除去する段階と、多孔性支持体の一面または両面に絶縁材を積層して加圧することで多孔性支持体の空隙に絶縁材を充填する段階と、を含むコア基板の製造方法が提供される。
高分子スラリーは、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
多孔性支持体の空隙に絶縁材を充填する段階において、絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であってもよい。
多孔性支持体の空隙に絶縁材を充填する段階の後に、絶縁材が多孔性支持体と接触する面の反対面に金属層を形成する段階をさらに含んでもよい。
金属層を形成する段階の後に、電子素子の外部電極が露出するように多孔性支持体および絶縁材にビアホールを形成する段階と、ビアホールに伝導性物質を形成して、金属層と外部電極を電気的に連結する段階と、をさらに含んでもよい。
金属層を形成する段階において、金属層が電子素子の外部電極と接触して電気的に連結されてもよい。
多孔性支持体の空隙に絶縁材を充填する段階において、絶縁材が多孔性支持体と接触する面の反対面に形成された金属層をさらに含んでもよい。
多孔性支持体の空隙に絶縁材を充填する段階の後に、電子素子の外部電極が露出するように多孔性支持体および絶縁材にビアホールを形成する段階と、ビアホールに伝導性物質を形成して、金属層と外部電極を電気的に連結する段階と、をさらに含んでもよい。
多孔性支持体の空隙に絶縁材を充填する段階において、金属層が電子素子の外部電極と接触して電気的に連結されてもよい。
外部電極は、電子素子の両側面に形成されてもよい。
外部電極は、電子素子の上面および下面に形成されてもよい。
電子素子は、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。
電子素子は、グリーンシートおよび内部電極が積層されてから外部電極が形成されたものであり、未焼結および未焼成の状態であってもよい。
焼成基板に高分子スラリーを塗布して焼結する段階において、電子素子が焼結されてもよい。
焼結された高分子スラリーを焼成して多孔性支持体を形成する段階において、電子素子が焼成されてもよい。
本発明の実施例によるコア基板およびコア基板の製造方法によれば、コア基板と電子素子との密着力を向上させることができる。
本発明の実施例によるコア基板およびコア基板の製造方法によれば、電子素子との密着力が向上して、変形、クラックおよび破損などの発生を低減することができる。
本発明の実施例によるコア基板を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の実施例によるコア基板の製造方法を示す例示図である。 本発明の他の実施例によるコア基板を示す例示図である。 本発明の他の実施例によるコア基板の製造方法を示す例示図である。 本発明の他の実施例によるコア基板の製造方法を示す例示図である。 本発明の他の実施例によるコア基板の製造方法を示す例示図である。 本発明の他の実施例によるコア基板の製造方法を示す例示図である。 本発明の他の実施例によるコア基板の製造方法を示す例示図である。
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図１は、本発明の実施例によるコア基板を示す例示図である。
図１を参照すると、本発明の実施例によるコア基板１００は、電子素子１１０を内蔵することができる。
電子素子１１０は、コア基板１００に内蔵させることができる。本発明の実施例による電子素子１１０は、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。
電子素子１１０の両面に外部電極１１１を形成することができる。外部電極１１１は、高温で安定性を有する伝導性物質からなってもよい。例えば、外部電極１１１は、タングステンからなってもよい。しかし、外部電極１１１の材質は、タングステンに限定されない。本発明の実施例による外部電極１１１は、焼成温度が安定しており、ＭＬＣＣの外部電極として利用可能な物質であれば如何なるものを適用してもよい。
また、本発明の実施例によれば、外部電極１１１は、電子素子１１０の両側面に形成することができる。ここで、外部電極１１１を電子素子１１０の両側面に形成することは、外部電極１１１が金属層１５０の垂直線上に形成されることを説明するためである。すなわち、両側面に外部電極１１１が形成された電子素子１１０がコア基板１００に水平に内蔵されてもよい。
コア基板１００は、多孔性支持体１３０と、絶縁材１４０と、金属層１５０と、ビア１７０と、を含むことができる。
多孔性支持体１３０は、多数個の空隙を含む多孔性構造を有することができる。本発明の多孔性支持体１３０は、熱安定性に優れた材質からなってもよい。例えば、多孔性支持体１３０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
絶縁材１４０は、多孔性支持体１３０の空隙を充填するように形成することができる。また、絶縁材１４０は、図１に示されたように、上部および下部にも形成することができる。しかし、絶縁材１４０が形成された形態は、これに限定されない。すなわち、絶縁材１４０は、多孔性支持体１３０の空隙を充填すると、多孔性支持体１３０の上部および下部への形成有無、および厚さなどは、当業者の選択に応じて変更されてもよい。
本発明の実施例において、絶縁材１４０は、エポキシ樹脂にガラス繊維または無機フィラーのような補強材が含浸された樹脂であってもよい。例えば、絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であってもよい。
金属層１５０は、絶縁材１４０に形成することができる。本発明の実施例において、金属層１５０は、多孔性支持体１３０の空隙を充填する面の反対面に形成することができる。金属層１５０は、パターニングされて回路パターンの機能を果たすことができる。
ビア１７０は、金属層１５０と電子素子１１０との間に形成させることができる。ビア１７０の一面が金属層１５０に接合され、他面が電子素子１１０の外部電極１１１に接合されることができる。このように形成されたビア１７０によって電子素子１１０と金属層１５０が電気的に連結することができる。本発明の実施例において、ビア１７０がコア基板１００の一面に形成されることが示されているが、当業者の選択に応じて他面または両面に形成されてもよい。
このように形成されたコア基板１００は、内蔵された電子素子１１０との空隙がないように形成されるため、相互密着力に優れる。
図２から図８は、本発明の実施例によるコア基板の製造方法を示す例示図である。
図２を参照すると、焼成基板３００に電子素子１１０を実装することができる。
焼成基板３００は、電子素子１１０を実装し、焼成過程中に電子素子１１０および高分子スラリー（図示せず）を支持する機能を果たすことができる。焼成基板３００は、セラミックからなってもよい。しかし、焼成基板３００の材質は、セラミックに限定されず、焼成温度範囲内で物理的および化学的に安定している材料が適用されてもよい。
焼成基板３００に実装される電子素子１１０は、例えば、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。電子素子１１０の両側面に外部電極１１１を形成することができる。すなわち、両側面に外部電極１１１が形成された電子素子１１０を水平に実装することができる。したがって、電子素子１１０の両側面に形成された外部電極１１１は、いずれも焼成基板３００に接触させることができる。
外部電極１１１は、高温で安定性を有する伝導性物質からなってもよい。例えば、外部電極１１１は、タングステンからなってもよい。しかし、外部電極１１１の材質は、タングステンに限定されない。本発明の実施例による外部電極１１１は、焼成温度が安定しており、ＭＬＣＣの外部電極として利用可能な物質であれば如何なるものを適用してもよい。
本発明の実施例において、電子素子１１０として、完製品形態のものを例に挙げて説明している。しかし、他の実施例において、電子素子１１０は、グリーンシートおよび内部電極が積層されてから外部電極が形成されたものであり、未焼結および未焼成の状態であることが分かる。
図３を参照すると、焼成基板３００に高分子スラリー１２０を塗布して焼結することができる。
まず、焼成基板３００に高分子スラリー１２０を塗布することができる。高分子スラリー１２０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
この際、高分子スラリー１２０は、電子素子１１０より低い高さを有するように塗布することができる。すなわち、高分子スラリー１２０は、電子素子１１０の外部電極１１１が露出するように塗布することができる。
次に、焼成基板３００に塗布された高分子スラリー１２０を焼結することができる。
この際、本発明の他の実施例において、電子素子１１０が完製品状態でなく未焼結の状態であれば、高分子スラリー１２０を焼結する際に同時に焼結することができる。
図４を参照すると、多孔性支持体１３０を形成することができる。
焼成基板３００で焼結された高分子スラリー（図３の１２０）を焼成加工することができる。例えば、高分子スラリー（図３の１２０）は、約２００℃で焼成加工することができる。焼成加工温度は、高分子スラリー（図３の１２０）をなす材質に応じて変更されてもよい。
このように高分子スラリー（図３の１２０）に焼成加工を施すと、高分子が分解されて、高分子が存在していた部分を空隙１３１にすることができる。
すなわち、高分子スラリー１２０を焼成加工して高分子を除去することで、空隙１３１を有する多孔性支持体１３０を形成することができる。
この際、本発明の他の実施例において、電子素子１１０が完製品でなく未焼成の状態であれば、高分子スラリー（図３の１２０）を焼成する際に同時に焼成することができる。
図５を参照すると、焼成基板３００を除去することができる。
焼成基板（図４の３００）を除去すると、電子素子１１０を内蔵する多孔性支持体１３０が残る。
図６を参照すると、コア基板１００を形成することができる。
電子素子１１０を内蔵した多孔性支持体１３０に、絶縁材１４０を積層して加圧することができる。本発明の実施例において、絶縁材１４０は、プリプレグであってもよい。また、本発明の実施例において、絶縁材１４０の一面は、金属層１５０が形成されたものであってもよい。金属層１５０は、多孔性支持体１３０と接触する面の反対面に形成することができる。
多孔性支持体１３０に絶縁材１４０を積層して加圧すると、絶縁材１４０を多孔性支持体１３０の空隙１３１に充填することができる。また、絶縁材１４０は、多孔性支持体１３０の上部および下部にも形成することができる。このような過程を経て、電子素子１１０が内蔵されたコア基板１００を形成することができる。
本発明の実施例において、絶縁材１４０として、一面に金属層１５０が形成されたものを例に挙げて説明しているが、これに限定されない。当業者の選択に応じて絶縁材１４０と金属層１５０は、別の構成部として順次形成されてもよい。
従来、コア基板にキャビティを形成して電子素子を実装する場合、コア基板と電子素子との間に空隙が発生して、クラック（Ｃｒａｃｋ）、破損および変形などの問題が生じた。しかし、本発明の実施例によるコア基板１００は、電子素子１１０が内蔵された多孔性支持体１３０に絶縁材１４０を積層して加圧して形成することで、電子素子１１０とコア基板１００との間に空隙がないように形成されるため、相互密着力に優れる。これにより、従来のコア基板１００と電子素子１１０との間の空隙によって発生する問題を防止することができる。
また、本発明の実施例によれば、電子素子１１０として完製品でなく未焼結および未焼成のものを用いて多孔性支持体１３０と同時に焼結および焼成することで、工程、費用および時間を低減することができる。
図７を参照すると、コア基板１００の一面にビアホール１６０を形成することができる。
ビアホール１６０は、コア基板１００に内蔵された電子素子１１０の外部電極１１１を露出するように形成することができる。ビアホール１６０は、レーザドリルで形成することができる。それだけでなく、ビアホール１６０は、回路基板分野において公知のビアホール形成方法により形成することができる。
図８を参照すると、コア基板１００にビア１７０を形成することができる。
コア基板１００のビアホール１６０に伝導性物質を形成してビア１７０を形成することができる。例えば、ビア１７０は、銅からなってもよい。ビア１７０を形成する材質は、銅に限定されず、基板分野において用いられる伝導性物質のいずれも可能である。また、ビア１７０は、回路基板分野において公知のビア形成方法により形成することができる。
このように形成されたビア１７０は、一面が金属層１５０に接合し、他面が電子素子１１０の外部電極１１１に接合することができる。これにより、コア基板１００の金属層１５０と電子素子１１０は、ビア１７０によって互いに電気的に連結させることができる。
本発明の実施例において、ビア１７０がコア基板１００の一面に形成されることが示されているが、当業者の選択に応じて、他面または両面に形成されてもよい。
また、本発明には図示されていないが、金属層１５０もまた当業者の選択に応じてパターニングされることができる。
図９は、本発明の他の実施例によるコア基板を示す例示図である。
図９を参照すると、本発明の実施例によるコア基板２００は、電子素子２１０を内蔵することができる。
電子素子２１０は、コア基板２００に内蔵することができる。本発明の実施例による電子素子２１０は、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。
電子素子２１０の両面に外部電極２１１を形成することができる。外部電極２１１は、高温で安定性を有する伝導性物質からなってもよい。例えば、外部電極２１１は、タングステンからなってもよい。しかし、外部電極２１１の材質は、タングステンに限定されない。本発明の実施例による外部電極２１１は、焼成温度が安定しており、ＭＬＣＣの外部電極に利用可能な物質であれば如何なるものを適用してもよい。
また、本発明の実施例において、外部電極２１１は、電子素子２１０の上面および下面に形成することができる。ここで、外部電極２１１が電子素子２１０の上面および下面に形成されることは、外部電極２１１が金属層２５０の平行線上に形成されることを説明するためである。すなわち、両側面に外部電極２１１が形成された電子素子２１０がコア基板２００に垂直に内蔵された場合を含んでもよい。
コア基板２００は、多孔性支持体２３０と、絶縁材２４０と、金属層２５０と、を含むことができる。
多孔性支持体２３０は、多数個の空隙を含む多孔性構造を有することができる。本発明の多孔性支持体２３０は、熱安定性に優れた材質からなってもよい。例えば、多孔性支持体２３０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
絶縁材２４０は、多孔性支持体２３０の空隙を充填するように形成することができる。また、絶縁材２４０は、図９に示されたように、上部および下部にも形成することができる。しかし、絶縁材２４０が形成された形態は、これに限定されない。すなわち、絶縁材２４０は、多孔性支持体２３０の空隙を充填すると、多孔性支持体２３０の上部および下部への形成有無、および厚さなどは、当業者の選択に応じて変更されてもよい。
本発明の実施例において、絶縁材は、エポキシ樹脂にガラス繊維または無機フィラーのような補強材が含浸された樹脂であってもよい。例えば、絶縁材は、プリプレグ（Ｐｒｅｐｒｅｇ）であってもよい。
金属層２５０は、絶縁材２４０に形成することができる。本発明の実施例において、金属層２５０は、多孔性支持体２３０の空隙を充填する面の反対面に形成することができる。金属層２５０は、パターニングされて回路パターンの機能を果たすことができる。また、金属層２５０は、電子素子２１０の外部電極２１１と接触させることができる。金属層２５０が電子素子２１０の外部電極２１１と接触することで、別の構成部がなくても互いに電気的に連結させることができる。
このように形成されたコア基板２００は、内蔵された電子素子２１０との空隙がないように形成されるため、相互密着力に優れる。
図１０から図１４は、本発明の他の実施例によるコア基板の製造方法を示す例示図である。
図１０を参照すると、焼成基板３００に電子素子２１０を実装することができる。
焼成基板３００は、電子素子２１０を実装し、焼成過程中に電子素子２１０および高分子スラリー（図示せず）を支持する機能を果たすことができる。焼成基板３００は、セラミックからなってもよい。しかし、焼成基板３００の材質は、セラミックに限定されず、焼成温度範囲内で物理的および化学的に安定している材料が適用されてもよい。
焼成基板３００に実装される電子素子２１０は、例えば、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）であってもよい。電子素子２１０の上面および下面に外部電極２１１を形成することができる。すなわち、上面および下面に外部電極２１１が形成された電子素子２１０を、焼成基板３００に水平に実装することができる。若しくは、両側面に外部電極２１１が形成された電子素子２１０を、焼成基板３００に垂直に実装することができる。これにより、電子素子２１０の下面に形成された外部電極２１１のみが焼成基板３００に接触することができる。
外部電極２１１は、高温で安定性を有する伝導性物質からなってもよい。例えば、外部電極２１１は、タングステンからなってもよい。しかし、外部電極２１１の材質がタングステンに限定されない。本発明の実施例による外部電極２１１は、焼成温度が安定しており、ＭＬＣＣの外部電極に利用可能な物質であれば如何なるものを適用してもよい。
本発明の実施例において、電子素子２１０として完製品形態のものを例に挙げて説明している。しかし、他の実施例において、電子素子２１０は、グリーンシートおよび内部電極が積層されてから外部電極が形成されたものであり、未焼結および未焼成の状態であってもよい。
図１１を参照すると、焼成基板３００に高分子スラリー２２０を塗布して焼結することができる。
まず、焼成基板３００に高分子スラリー２２０を塗布することができる。高分子スラリー２２０は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上であってもよい。
この際、高分子スラリー２２０は、電子素子２１０より低い高さを有するように塗布することができる。すなわち、高分子スラリー２２０は、電子素子２１０の上面に形成された外部電極２１１が露出するように塗布することができる。
次に、焼成基板３００に塗布された高分子スラリー２２０を焼結することができる。
この際、本発明の他の実施例において、電子素子２１０が完製品状態でなく未焼結の状態であれば、高分子スラリー２２０を焼結する際に同時に焼結することができる。
図１２を参照すると、多孔性支持体２３０を形成することができる。
焼成基板３００で焼結された高分子スラリー２２０を焼成加工することができる。例えば、高分子スラリー２２０は、約２００℃で焼成加工することができる。焼成加工温度は、高分子スラリー２２０をなす材質に応じて変更されてもよい。
このように高分子スラリー２２０に焼成加工を施すと、高分子が分解されて、高分子が存在していた部分を空隙２３１にすることができる。
すなわち、高分子スラリー２２０を焼成加工して高分子を除去することで、空隙２３１を有する多孔性支持体２３０を形成することができる。
この際、本発明の他の実施例において、電子素子２１０が完製品でなく未焼成の状態であれば、高分子スラリー（図１１の２２０）を焼成する際に同時に焼成することができる。
図１３を参照すると、焼成基板３００を除去することができる。
焼成基板３００を除去すると、電子素子２１０を内蔵する多孔性支持体２３０が残る。
図１４を参照すると、コア基板２００を形成することができる。
電子素子２１０を内蔵した多孔性支持体２３０に絶縁材２４０を積層して加圧することができる。本発明の実施例において、絶縁材２４０は、プリプレグであってもよい。また、本発明の実施例において、絶縁材２４０の一面が金属層２５０で形成されたものであってもよい。金属層２５０は、多孔性支持体２３０と接触する面の反対面に形成することができる。
多孔性支持体２３０に絶縁材２４０を積層して加圧すると、絶縁材２４０を多孔性支持体２３０の空隙２３１に充填することができる。また、絶縁材２４０は、多孔性支持体２３０の上部および下部にも形成することができる。このような過程を経て電子素子２１０が内蔵されたコア基板２００を形成することができる。この際、金属層２５０は、電子素子２１０の外部電極２１１と接触させることができる。金属層２５０と電子素子２１０の外部電極２１１が接触することで、別の構成部がなくても金属層２５０と電子素子２１０を電気的に連結することができる。
本発明の実施例において、絶縁材２４０として一面に金属層２５０が形成されたものを例に挙げて説明しているが、これに限定されない。当業者の選択に応じて、絶縁材２４０と金属層２５０は、別の構成部として順次形成されることができる。
また、本発明には図示されていないが、金属層２５０もまた当業者の選択に応じてパターニングすることができる。
従来、コア基板にキャビティを形成して電子素子を実装する場合、コア基板と電子素子との間に空隙が発生して、クラック（Ｃｒａｃｋ）、破損および変形などの問題が生じた。しかし、本発明の実施例によるコア基板２００は、電子素子２１０が内蔵された多孔性支持体２３０に絶縁材２４０を積層して加圧して形成することで、電子素子２１０とコア基板２００との間に空隙がないように形成されるため、相互密着力に優れる。これにより、従来のコア基板２００と電子素子２１０との間の空隙によって発生する問題を防止することができる。
また、本発明の実施例によれば、電子素子２１０として完製品でなく未焼結および未焼成のものを用いて多孔性支持体２３０と同時に焼結および焼成することで、工程、費用および時間を低減することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、コア基板およびコア基板の製造方法に適用可能である。
１００、２００ コア基板
１１０、２１０ 電子素子
１１１、２１１ 外部電極
１２０、２２０ 高分子スラリー
１３０、２３０ 多孔性支持体
１３１、２３１ 空隙
１４０、２４０ 絶縁材
１５０、２５０ 金属層
１６０ ビアホール
１７０ ビア
３００ 焼成基板

Claims (24)

  1. 空隙が形成された多孔性支持体と、
    前記多孔性支持体の空隙を充填するように形成された絶縁材と、
    前記多孔性支持体および絶縁材に内蔵され、両面に外部電極が形成された電子素子と、を含む、コア基板。
  2. 前記多孔性支持体は、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上のものである、請求項１に記載のコア基板。
  3. 前記絶縁材はプリプレグ（Ｐｒｅｐｒｅｇ）である、請求項１に記載のコア基板。
  4. 前記外部電極は、前記電子素子の両側面に形成される、請求項１に記載のコア基板。
  5. 前記外部電極は、前記電子素子の上面および下面に形成される、請求項１に記載のコア基板。
  6. 前記絶縁材が前記多孔性支持体と接触する面の反対面に形成される金属層をさらに含む、請求項１に記載のコア基板。
  7. 前記金属層と前記外部電極との間に形成されてその間を電気的に連結するビアをさらに含む、請求項６に記載のコア基板。
  8. 前記金属層が前記外部電極に接触して互いに電気的に連結される、請求項６に記載のコア基板。
  9. 前記電子素子はＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）である、請求項１に記載のコア基板。
  10. 両面に外部電極が形成された電子素子を焼成基板に実装する段階と、
    前記焼成基板に高分子スラリーを塗布して焼結する段階と、
    前記焼結された高分子スラリーを焼成して多孔性支持体を形成する段階と、
    前記焼成基板を除去する段階と、
    前記多孔性支持体の一面または両面に絶縁材を積層して加圧することで前記多孔性支持体の空隙に前記絶縁材を充填する段階と、を含む、コア基板の製造方法。
  11. 前記高分子スラリーは、エアロゲル、シリカ、溶融シリカ、ガラス、アルミナ、白金、ニッケル、チタニア、ジルコニア、ルテニウム、コバルトおよびこれらの組み合わせからなる群から選択される１種以上の多孔性無機物質、および尿素樹脂、フェノール樹脂、ポリスチレン樹脂およびこれらの組み合わせからなる群から選択される１種以上の多孔性高分子、から選択される１種以上のものである、請求項１０に記載のコア基板の製造方法。
  12. 前記多孔性支持体の空隙に前記絶縁材を充填する段階において、絶縁材はプリプレグ（Ｐｒｅｐｒｅｇ）である、請求項１０に記載のコア基板の製造方法。
  13. 前記多孔性支持体の空隙に前記絶縁材を充填する段階の後に、
    前記絶縁材が前記多孔性支持体と接触する面の反対面に金属層を形成する段階をさらに含む、請求項１０に記載のコア基板の製造方法。
  14. 前記金属層を形成する段階の後に、
    前記電子素子の外部電極が露出するように前記多孔性支持体および絶縁材にビアホールを形成する段階と、
    前記ビアホールに伝導性物質を形成して、前記金属層と前記外部電極を電気的に連結する段階と、をさらに含む、請求項１３に記載のコア基板の製造方法。
  15. 前記金属層を形成する段階において、前記金属層が前記電子素子の外部電極と接触して電気的に連結される、請求項１３に記載のコア基板の製造方法。
  16. 前記多孔性支持体の空隙に前記絶縁材を充填する段階において、前記絶縁材が前記多孔性支持体と接触する面の反対面に形成された金属層をさらに含む、請求項１０に記載のコア基板の製造方法。
  17. 前記多孔性支持体の空隙に前記絶縁材を充填する段階の後に、
    前記電子素子の外部電極が露出するように前記多孔性支持体および絶縁材にビアホールを形成する段階と、
    前記ビアホールに伝導性物質を形成して、前記金属層と前記外部電極を電気的に連結する段階と、をさらに含む、請求項１６に記載のコア基板の製造方法。
  18. 前記多孔性支持体の空隙に前記絶縁材を充填する段階において、前記金属層が前記電子素子の外部電極と接触して電気的に連結される、請求項１６に記載のコア基板の製造方法。
  19. 前記外部電極は、前記電子素子の両側面に形成される、請求項１０に記載のコア基板の製造方法。
  20. 前記外部電極は、前記電子素子の上面および下面に形成される、請求項１０に記載のコア基板の製造方法。
  21. 前記電子素子はＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）である、請求項１０に記載のコア基板の製造方法。
  22. 前記電子素子は、グリーンシートおよび内部電極が積層されてから外部電極が形成されたものであり、未焼結および未焼成の状態である、請求項１０に記載のコア基板の製造方法。
  23. 前記焼成基板に高分子スラリーを塗布して焼結する段階において、前記電子素子が焼結される、請求項２２に記載のコア基板の製造方法。
  24. 前記焼結された高分子スラリーを焼成して多孔性支持体を形成する段階において、前記電子素子が焼成される、請求項２２に記載のコア基板の製造方法。
JP2014216214A 2013-10-28 2014-10-23 コア基板およびコア基板の製造方法 Pending JP2015088750A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0128580 2013-10-28
KR20130128580 2013-10-28

Publications (1)

Publication Number Publication Date
JP2015088750A true JP2015088750A (ja) 2015-05-07

Family

ID=52994133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014216214A Pending JP2015088750A (ja) 2013-10-28 2014-10-23 コア基板およびコア基板の製造方法

Country Status (2)

Country Link
US (1) US20150114696A1 (ja)
JP (1) JP2015088750A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026281A1 (ja) * 2015-08-12 2017-02-16 株式会社村田製作所 コンデンサ
KR102147030B1 (ko) 2016-01-27 2020-08-21 더블유.엘. 고어 앤드 어소시에이트스, 인코포레이티드 절연 구조물
CN116532055A (zh) 2018-05-31 2023-08-04 斯攀气凝胶公司 火类增强的气凝胶组成物
EP3790365A1 (en) * 2019-09-04 2021-03-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078244A (ja) * 2001-06-18 2003-03-14 Nitto Denko Corp 多層配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078244A (ja) * 2001-06-18 2003-03-14 Nitto Denko Corp 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
US20150114696A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
JPWO2009069398A1 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP2016034035A (ja) 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板
KR102080663B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP5837137B2 (ja) 電子部品内臓印刷回路基板及びその製造方法
JP2015088750A (ja) コア基板およびコア基板の製造方法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
CN100558222C (zh) 多层布线板及其制造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
US9523709B2 (en) Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board
JP2007109977A (ja) セラミック基板の製造方法
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
KR20110019536A (ko) 세라믹 기판 및 그 제조방법
CN105144856A (zh) 多层布线基板及其制造方法、以及探针卡用基板
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
US8451085B1 (en) Co-fired multi-layer stack chip resistor and manufacturing method
US20150062850A1 (en) Printed circuit board
JP4501524B2 (ja) セラミック多層基板およびその製造方法
JP2015088752A (ja) コア基板及びコア基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2005286303A (ja) 積層セラミック基板およびその製造方法
CN104770072B (zh) 用于安装芯片的印刷电路板及其制造方法
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308