JP2016034035A - 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板 - Google Patents

基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板 Download PDF

Info

Publication number
JP2016034035A
JP2016034035A JP2015208827A JP2015208827A JP2016034035A JP 2016034035 A JP2016034035 A JP 2016034035A JP 2015208827 A JP2015208827 A JP 2015208827A JP 2015208827 A JP2015208827 A JP 2015208827A JP 2016034035 A JP2016034035 A JP 2016034035A
Authority
JP
Japan
Prior art keywords
electronic component
plating layer
thickness
multilayer ceramic
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015208827A
Other languages
English (en)
Inventor
イ・ハイ・ジュン
Hai Joon Lee
イ・ビョン・ファ
Byon-Hwa Yi
ジョン・ジン・マン
Jin Man Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016034035A publication Critical patent/JP2016034035A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層セラミック電子部品と基板との間の剥離現象を改善するための接着特性を向上させた、基板内蔵用積層セラミック電子部品、その基板内蔵用積層セラミック電子部品を備える印刷回路基板を提供する。
【解決手段】積層セラミック電子部品は、誘電体層を含むセラミック本体と、上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1内部電極と電気的に連結される第1外部電極及び上記第2内部電極と電気的に連結される第2外部電極と、上記第1外部電極及び第2外部電極上に形成されるメッキ層と、を含み、上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である。
【選択図】図2

Description

本発明は、基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板に関する。
電子回路の高密度化及び高集積化に伴い、印刷回路基板に実装される受動素子の実装空間が不足し、これを解決するために、基板内に内蔵する部品、即ち、埋め込み素子(embedded device)を具現するための努力がなされている。特に、容量性部品として用いられる積層セラミック電子部品を基板内部に内蔵するための様々な方法が提示されている。
基板内に積層セラミック電子部品を内蔵する方法としては、基板材料自体を積層セラミック電子部品用誘電体材料として使用し、銅配線などを積層セラミック電子部品用電極として使用する方法が挙げられる。また、基板内蔵用積層セラミック電子部品を具現するための他の方法としては、高誘電率の高分子シート又は薄膜の誘電体を基板内部に形成して基板内蔵用積層セラミック電子部品を形成する方法、及び積層セラミック電子部品を基板内に内蔵する方法などが挙げられる。
通常、積層セラミック電子部品は、セラミック材質からなる複数個の誘電体層と、この複数個の誘電体層の間に挿入された内部電極と、を備える。このような積層セラミック電子部品を基板内部に配置することで、高い静電容量を有する基板内蔵用積層セラミック電子部品を具現することができる。
基板内蔵用積層セラミック電子部品を備える印刷回路基板を製造するためには、積層セラミック電子部品をコア基板内部に挿入した後、基板配線と積層セラミック電子部品の外部電極を連結するためにレーザを用いて上部積層板及び下部積層板にビアホール(via hole)を穿孔しなければならない。このようなレーザ加工は、印刷回路基板の製造コストをかなり増加させる要因になる。
基板内蔵用積層セラミック電子部品を基板に埋め込む過程において、エポキシ樹脂を硬化させ、金属電極の結晶化のための熱処理工程を施すが、この際、エポキシ樹脂、金属電極、積層セラミック電子部品のセラミックなどの熱膨張係数(CTE)の差又は基板の熱膨張により、基板と積層セラミック電子部品の接着面に欠陥が生じ得る。このような欠陥は、信頼性試験過程で接着面剥離(Delamination)の不良を発生させるという問題点がある。
韓国公開特許第2006‐0098771号公報 韓国公開特許第2006‐0134277号公報
本発明の目的は、積層セラミック電子部品と基板との間の剥離現象を改善するための接着特性を向上させることにあり、積層セラミック電子部品のセラミック表面とメッキ層の表面粗度を調節して積層セラミック電子部品と基板との間の剥離現象を防止することにある。
本発明の一実施形態は、誘電体層を含むセラミック本体と、上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1内部電極と電気的に連結される第1外部電極及び上記第2内部電極と電気的に連結される第2外部電極と、上記第1外部電極及び第2外部電極上に形成されるメッキ層と、を含み、上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である基板内蔵用積層セラミック電子部品を提供する。
上記セラミック本体の表面粗度が、700nm以上、セラミックカバーシートの厚さ以下であることができる。
上記メッキ層の表面粗度が、500nm以上、メッキ層の厚さ以下であることができる。
上記セラミックカバーシートの厚さが、1μm以上、30μm以下であることができる。
上記メッキ層の厚さが、4μmを超え、15μm未満であることができる。
本発明の他の実施形態は、誘電体層を含むセラミックグリーンシートを準備する段階と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、内部に互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体を形成する段階と、上記セラミック本体の上面及び下面にサンドペーパーを挿入して積層し、圧着する段階と、上記セラミック本体のサンドペーパーを除去した後、焼成する段階と、上記セラミック本体の上下面及び端部に第1外部電極及び第2外部電極を形成する段階と、上記第1外部電極及び第2外部電極上にメッキ層を形成する段階と、上記セラミック本体と第1外部電極及び第2外部電極上のメッキ層にサンドブラスター工法を適用して表面粗度を調節する段階と、を含み、上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である基板内蔵用積層セラミック電子部品の製造方法を提供する。
上記セラミック本体の表面粗度が、700nm以上、セラミックカバーシートの厚さ以下であることができる。
上記メッキ層の表面粗度が、500nm以上、メッキ層の厚さ以下であることができる。
上記セラミックカバーシートの厚さが、1μm以上、30μm以下であることができる。
上記メッキ層の厚さが、4μmを超え、15μm未満であることができる。
本発明のさらに他の実施形態は、絶縁基板と、誘電体層を含むセラミック本体、上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極、上記セラミック本体の外側に形成され、上記第1内部電極と電気的に連結される第1外部電極及び上記第2内部電極と電気的に連結される第2外部電極、上記第1外部電極及び第2外部電極上に形成されるメッキ層を含み、上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である基板内蔵用積層セラミック電子部品と、を含む積層セラミック電子部品内蔵型の印刷回路基板を提供する。
上記セラミック本体の表面粗度が、700nm以上、セラミックカバーシートの厚さ以下であることができる。
上記メッキ層の表面粗度が、500nm以上、メッキ層の厚さ以下であることができる。
上記セラミックカバーシートの厚さが、1μm以上、30μm以下であることができる。
上記メッキ層の厚さが、4μmを超え、15μm未満であることができる。
本発明によると、セラミック本体の圧着時に、セラミック本体の表面にサンドペーパーを挿入してサンドペーパーの粗度をセラミック本体に転写し、外部電極をメッキしてメッキ層を形成することにより、積層セラミック電子部品のセラミック表面とメッキ層の表面粗度を調節して積層セラミック電子部品と基板との間の剥離現象を改善する接着特性を向上させることができる。
本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図である。 図1のB‐B’断面図である。 図2のA領域の拡大図である。 本発明の他の実施形態による基板内蔵用積層セラミック電子部品の製造工程図である。 本発明のさらに他の実施形態による積層セラミック電子部品内蔵型の印刷回路基板を示す断面図である。
本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがあり、図面において同一の符号で表示される要素は同一の要素である。
明細書の全体において、ある部分がある構成要素を「含む」ということは、特に反対される記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
なお、本発明を明確に説明するために、図面において説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示しており、明細書の全体にわたり類似する部分に対しては類似する図面符号をつけた。
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
図1は本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図である。
図2は図1のB‐B’断面図である。
図3は図2のA領域の拡大図である。
図1から図3を参照すると、本発明の一実施形態による基板内蔵用積層セラミック電子部品は、誘電体層1を含むセラミック本体10と、上記誘電体層1を挟んで互いに対向するように配置される第1内部電極21及び第2内部電極22と、上記セラミック本体10の外側に形成され、上記第1内部電極21に電気的に連結される第1外部電極31及び上記第2内部電極22に電気的に連結される第2外部電極32と、上記第1外部電極31及び第2外部電極32上に形成されるメッキ層33と、を含み、上記セラミック本体10の表面粗度が、500nm以上、セラミックカバーシートの厚さ50以下であり、上記第1外部電極31及び第2外部電極32の表面粗度が、300nm以上、メッキ層33の厚さ以下を満たすことができる。
以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタで説明するが、これに制限されるものではない。
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図1の「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち「積層方向」と同一の概念として使用することができる。
本発明の一実施形態によると、上記誘電体層1を形成する原料は十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム(BaTiO)粉末であってもよい。
上記誘電体層1を形成する材料は、チタン酸バリウム(BaTiO)などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などを添加することができる。
上記誘電体層1の形成に用いられるセラミック粉末の平均粒径は特に制限されず、本発明の目的を達成するために調節することができ、例えば、400nm以下に調節してもよい。
上記第1及び第2内部電極21、22を形成する材料は特に制限されず、例えば、パラジウム(Pd)、パラジウム‐銀(Pd‐Ag)合金などの貴金属材料及びニッケル(Ni)、銅(Cu)の何れか一つ以上の物質からなる導電性ペーストを用いて形成することができる。
静電容量の形成のために第1及び第2外部電極31、32が上記セラミック本体10の外側に形成されることができ、上記第1及び第2内部電極21、22に電気的に連結されることができる。
上記第1及び第2外部電極31、32は上記第1及び第2内部電極21、22と同一材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)などで形成されてもよい。
上記第1及び第2外部電極31、32は、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後、焼成することで形成することができる。
図2及び図3を参照すると、本発明の一実施形態である積層セラミック電子部品において、上記セラミック本体10の表面粗度が、500nm以上、セラミックカバーシートの厚さ50以下であり、上記メッキ層33の表面粗度が、300nm以上、メッキ層33の厚さ以下であることができる。
上記セラミック本体10は、静電容量の形成に寄与する容量形成部と、上記容量形成部の上下面のうち少なくとも一面に提供されるカバー層と、を含み、上記セラミックカバーシートとは上記カバー層を意味し、上記セラミックカバーシートの厚さ50とは上記カバー層の厚さを意味することができる。
上記セラミック本体10の表面粗度が500nm以下、且つ上記メッキ層33の表面粗度が300nm以下である場合には、積層セラミック電子部品と基板との間の剥離現象が改善されず、上記セラミック本体10の表面粗度がセラミックカバーシートの厚さ50以上、且つメッキ層33の表面粗度がメッキ層33の厚さ以上である場合にはクラックが生じ得る。
また、上記セラミック本体10の表面粗度が700nm以上、セラミックカバーシートの厚さ50以下であり、上記メッキ層33の表面粗度が500nm以上、メッキ層33の厚さ以下であることが、積層セラミック電子部品と基板との間の剥離現象を改善し、クラックを防止するために好ましい。
表面粗度とは、金属表面を加工する際に表面に生じる微細な凹凸の程度を意味し、表面粗さとも言う。表面粗度は、加工に用いられる工具、加工法の適否、表面のスクラッチ、さびなどによって生じるものであり、粗さの程度を表すために、表面を切断してその断面を見ると、ある曲線を成しているが、その曲線の低点と高点の平均を中心線平均粗さとし、Raで表示する。
本発明では、上記セラミック本体10の表面粗度をRaと規定し、メッキ層33の中心線平均粗さをRaと規定する。
上記メッキ層33の厚さが、4μmを超え、15μm未満であることができる。
メッキ層33の厚さが4μmである場合には、積層セラミック電子部品を印刷回路基板100に内蔵して導電性ビアホール140を加工する際、セラミック本体10まで導電性ビアホール140が連結される不良が生じる問題があり、メッキ層33の厚さが15μmである場合には、メッキ層33の応力によってセラミック本体10にクラックが生じる問題がある。
上記セラミック本体10は、圧着工程時にセラミック本体10の表面にサンドペーパーを挿入してサンドペーパーの表面粗度をセラミック表面に転写することができるが、これはセラミック本体10の表面に表面粗度を発生させるためであり、上記サンドペーパーのPの値が100〜3000の範囲であることができる。
上記サンドペーパーの「P」とは、FEPA[the European FEPA(Federation of European Producers of Abrasives)「P」grade]の粒径標準を示す記号である。
図3は図2におけるセラミック本体10の中心線平均粗さRaと、第1外部電極31及び第2外部電極32の中心線平均粗さRaを示す概路図である。
図3を参照すると、本発明の一実施形態による積層セラミック電子部品は、上記セラミック本体10の中心線平均粗さをRa、メッキ層33の中心線平均粗さをRaと規定したとき、500nm≦Ra≦セラミックカバーシートの厚さ、300nm≦Ra≦メッキ層の厚さを満たすことができる。
セラミック本体10の中心線平均粗さRa及びメッキ層33の中心線平均粗さRaは、表面に粗度が形成されたセラミック本体10とメッキ層33の粗さを算出した値であり、上記粗度の仮想の中心線を基準に平均値を求めて算出したセラミック本体10とメッキ層33の粗さを意味することができる。
具体的には、図3を参照すると、上記セラミック本体10の中心線平均粗さRa及びメッキ層33の中心線平均粗さRaを算出する方法として、上記セラミック本体10とメッキ層33の一表面に形成されている粗度に対して仮想の中心線を引くことができる。
次に、上記粗度の仮想の中心線を基準にそれぞれの距離(例えば、r、r、r…r13)を測定した後、以下の式のように、各距離の平均値を求めて算出した値によりセラミック本体10の中心線平均粗さRa及びメッキ層33の中心線平均粗さRaを算出することができる。
Figure 2016034035
上記セラミック本体10の中心線平均粗さRa及びメッキ層33の中心線平均粗さRaを500nm≦Ra≦セラミックカバーシートの厚さ、300nm≦Ra≦メッキ層の厚さの範囲に調節することで、耐電圧特性に優れ、積層セラミック電子部品と基板との間の接着力が向上した信頼性に優れた積層セラミック電子部品を具現することができる。
本発明の他の実施形態による積層セラミック電子部品について説明するにあたり、上述した本発明の一実施形態による積層セラミック電子部品の説明と重複する部分は省略する。
図4は本発明の他の実施形態による基板内蔵用積層セラミック電子部品の製造工程図である。
図4を参照すると、本発明の他の実施形態による基板内蔵用積層セラミック電子部品の製造方法は、誘電体層1を含むセラミックグリーンシートを準備する段階S1と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階S2と、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、内部に互いに対向するように配置される第1内部電極21及び第2内部電極22を含むセラミック本体10を形成する段階S3と、上記セラミック本体10の上面及び下面にサンドペーパーを挿入して積層し、圧着する段階S4と、上記セラミック本体10のサンドペーパーを除去した後、焼成する段階S5と、上記セラミック本体10の上下面及び端部に第1外部電極31及び第2外部電極32を形成する段階S6と、上記第1外部電極31及び第2外部電極32上にメッキ層を形成する段階S7と、上記セラミック本体と第1外部電極及び第2外部電極上のメッキ層にサンドブラスター工法を適用して表面粗度を調節する段階S8と、を含み、上記セラミック本体10の表面粗度が、500nm以上、セラミックカバーシートの厚さ50以下であり、上記メッキ層33の表面粗度が、300nm以上、メッキ層の厚さ以下である基板内蔵用積層セラミック電子部品の製造方法を提供する。
本発明の一実施形態による積層セラミック電子部品の製造方法は、先ず、チタン酸バリウム(BaTiO)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックグリーンシートを製造し、これにより誘電体層を形成することができる。
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μmの厚さを有するシート(sheet)型に製作することができる。
上記導電性金属粉末は、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)及び銅(Cu)の何れか一つ以上であることができる。
また、上記セラミック本体10は、チタン酸バリウム(BaTiO)を含むことができる。
上記セラミック本体10の上面及び下面にサンドペーパーを挿入して積層し、圧着及び焼成する段階S4は、セラミック本体10の表面粗度を形成するためのものであり、Pの値が100〜3000の範囲であるサンドペーパーを適用すると、粗度を人為的に形成することができ、セラミック本体10の表面の一部の粗度のみを高めるため、積層セラミック電子部品の信頼性に影響を及ぼすことなく、セラミック本体10の表面粗度のみを形成することができる。
上記第1外部電極31及び第2外部電極32上にメッキ層33を形成する段階S6では、セラミック本体10の焼成が完了した後に上記第1外部電極31及び第2外部電極32の表面粗度を人為的に形成し調節するためにサンドブラスター(sand blaster)工法を適用する。サンドブラスター工法も、第1外部電極31及び第2外部電極32の表面粗度のみを高めるため、積層セラミック電子部品の信頼性には影響を及ぼさない。
その他、上述した本発明の一実施形態による基板内蔵用積層セラミック電子部品の特徴と同様の部分に関する説明は省略する。
図5は本発明のさらに他の実施形態による積層セラミック電子部品内蔵型の印刷回路基板100を示す断面図である。
図5を参照すると、本発明のさらに他の実施形態による積層セラミック電子部品内蔵型の印刷回路基板100は、絶縁基板110と、誘電体層1を含むセラミック本体10、上記誘電体層1を挟んで互いに対向するように配置される第1内部電極21及び第2内部電極22、上記セラミック本体10の外側に形成され、上記第1内部電極21と電気的に連結される第1外部電極31及び上記第2内部電極22と電気的に連結される第2外部電極32、上記第1外部電極31及び第2外部電極32上に形成されるメッキ層33を含み、上記セラミック本体10の表面粗度が、500nm以上、セラミックカバーシートの厚さ50以下であり、上記メッキ層33の表面粗度が、300nm以上、メッキ層33の厚さ以下である基板内蔵用積層セラミック電子部品と、を含むことができる。
上記絶縁基板110は絶縁層120を含む構造からなっており、必要に応じて、図5に例示されたように様々な形態の層間回路を構成する導電性パターン130と、導電性ビアホール140と、を含むことができる。このような絶縁基板110は、内部に積層セラミック電子部品を含むことができる。
上記積層セラミック電子部品は、印刷回路基板100に挿入された後、印刷回路基板100の熱処理などの後工程の進行中に様々な過酷な環境を同様に経験する。特に、熱処理工程における印刷回路基板100の収縮及び膨張は、印刷回路基板100の内部に挿入された積層セラミック電子部品に直接伝達されて積層セラミック電子部品と印刷回路基板100の接着面にストレスを印加する。積層セラミック電子部品と印刷回路基板100の接着面に印加されたストレスが接着強度より高い場合、接着面が分離される剥離不良が生じる。
積層セラミック電子部品と印刷回路基板100との間の接着強度は、積層セラミック電子部品と印刷回路基板100の電気化学的な結合力と接着面の有効表面積に比例するが、積層セラミック電子部品と印刷回路基板100との接着面の有効表面積を向上させるために、積層セラミック電子部品の表面粗度を制御することで積層セラミック電子部品と印刷回路基板100との間の剥離現象を改善することができる。また、印刷回路基板100内蔵用積層セラミック電子部品の表面粗度による印刷回路基板100との接着面剥離の発生頻度を確認することができる。
以下、実施例を挙げて本発明についてより詳細に説明するが、本発明はこれによって制限されるものではない。
実施例1)
本発明の実施形態により基板内蔵用積層セラミック電子部品の表面粗度による接着面剥離の発生頻度を確認するために、メッキ層33の厚さによりセラミック本体10の中心線平均粗さRaと、第1外部電極31及び第2外部電極32の中心線平均粗さRaを変化させて、携帯電話のマザーボード用チップ部品の通常の過酷な条件である85℃、相対湿度85%(過酷な条件1)と、AP(Application processor)の高性能化による過酷な条件である125℃、相対湿度85%(過酷な条件2)で、積層セラミック電子部品を内蔵した基板を30分間放置した後、剥離発生の頻度数を測定して調査した。
メッキ層33の厚さが5μmである場合の実験結果を表1に示し、メッキ層33の厚さが9μmである場合の実験結果を表2に示し、メッキ層33の厚さが12μmである場合の実験結果を表3に示した。
Figure 2016034035
Figure 2016034035
Figure 2016034035
上記表1から3を参照すると、セラミック本体10とメッキ層33の表面粗度が低いほど剥離の発生頻度が増加したことが分かる。これにより、積層セラミック電子部品の表面粗度が剥離発生に影響を及ぼすことができることが分かった。
携帯電話のマザーボード用チップ部品の信頼性の評価基準(過酷な条件1)で、積層セラミック電子部品と印刷回路基板100との間に剥離が発生せず信頼性の評価基準を通過するためには、セラミック本体10と、第1外部電極31及び第2外部電極32の表面粗度がそれぞれ500nm、300nm以上を満たさなければならず、強化された過酷な条件(過酷な条件2)を通過するためには、セラミック本体10とメッキ層33の表面粗度がそれぞれ700nm、500nm以上を満たさなければならない。
上記メッキ層33の厚さが4μmである場合には、導電性ビアホール140を加工する際にセラミック本体10まで導電性ビアホール140が連結される不良が生じたため、表面粗度の影響を確認しなかった。メッキ層33の厚さが15μmである場合には、メッキ層33の応力によってセラミック本体10にクラックが生じるため、メッキ層33の厚さが4μm<メッキ層の厚さ<15μmになることができる。
また、セラミック本体10の表面粗度はセラミックカバーシートの厚さより厚いことができず、メッキ層33の表面粗度はメッキ層33の厚さより厚いことができないため、セラミック本体10の表面粗度の最大値はセラミックカバーシートの厚さ50に制限され、メッキ層33の表面粗度の最大値はメッキ層の厚さに制限される。
本発明は、上述の実施形態及び添付の図面により限定されず、添付の請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野において通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
1 誘電体層
10 セラミック本体
21 第1内部電極
22 第2内部電極
31 第1外部電極
32 第2外部電極
33 メッキ層
50 セラミックカバーシートの厚さ
100 印刷回路基板
110 絶縁基板
120 絶縁層
130 導電性パターン
140 導電性ビアホール

Claims (10)

  1. 誘電体層を含むセラミック本体と、
    上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極と、
    上記セラミック本体の外側に形成され、上記第1内部電極と電気的に連結される第1外部電極及び上記第2内部電極と電気的に連結される第2外部電極と、
    上記第1外部電極及び第2外部電極上に形成されるメッキ層と、を含み、
    前記第1内部電極及び第2内部電極により容量が形成される部分を容量形成部とし、前記容量形成部の上部及び下部に配置された誘電体層をセラミックカバーシートとするとき、
    上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である、基板内蔵用積層セラミック電子部品。
  2. 上記セラミック本体の表面粗度が、700nm以上、セラミックカバーシートの厚さ以下である、請求項1に記載の基板内蔵用積層セラミック電子部品。
  3. 上記メッキ層の表面粗度が、500nm以上、メッキ層の厚さ以下である、請求項1に記載の基板内蔵用積層セラミック電子部品。
  4. 上記セラミックカバーシートの厚さが、1μm以上、30μm以下である、請求項1に記載の基板内蔵用積層セラミック電子部品。
  5. 上記メッキ層の厚さが、4μmを超え、15μm未満である、請求項1に記載の基板内蔵用積層セラミック電子部品。
  6. 絶縁基板と、
    誘電体層を含むセラミック本体、上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極、上記セラミック本体の外側に形成され、上記第1内部電極と電気的に連結される第1外部電極及び上記第2内部電極と電気的に連結される第2外部電極、上記第1外部電極及び第2外部電極上に形成されるメッキ層を含み、 前記第1内部電極及び第2内部電極により容量が形成される部分を容量形成部とし、前記容量形成部の上部及び下部に配置された誘電体層をセラミックカバーシートとするとき、上記セラミック本体の表面粗度が、500nm以上、セラミックカバーシートの厚さ以下であり、上記メッキ層の表面粗度が、300nm以上、メッキ層の厚さ以下である基板内蔵用積層セラミック電子部品と、を含む、積層セラミック電子部品内蔵型の印刷回路基板。
  7. 上記セラミック本体の表面粗度が、700nm以上、セラミックカバーシートの厚さ以下である、請求項6に記載の積層セラミック電子部品内蔵型の印刷回路基板。
  8. 上記メッキ層の表面粗度が、500nm以上、メッキ層の厚さ以下である、請求項6に記載の積層セラミック電子部品内蔵型の印刷回路基板。
  9. 上記セラミックカバーシートの厚さが、1μm以上、30μm以下である、請求項6に記載の積層セラミック電子部品内蔵型の印刷回路基板。
  10. 上記メッキ層の厚さが、4μmを超え、15μm未満である、請求項6に記載の積層セラミック電子部品内蔵型の印刷回路基板。
JP2015208827A 2012-12-04 2015-10-23 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板 Pending JP2016034035A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120139623A KR101422938B1 (ko) 2012-12-04 2012-12-04 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
KR10-2012-0139623 2012-12-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013028710A Division JP5855593B2 (ja) 2012-12-04 2013-02-18 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板

Publications (1)

Publication Number Publication Date
JP2016034035A true JP2016034035A (ja) 2016-03-10

Family

ID=50824328

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013028710A Expired - Fee Related JP5855593B2 (ja) 2012-12-04 2013-02-18 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
JP2015208827A Pending JP2016034035A (ja) 2012-12-04 2015-10-23 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013028710A Expired - Fee Related JP5855593B2 (ja) 2012-12-04 2013-02-18 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板

Country Status (5)

Country Link
US (1) US20140151101A1 (ja)
JP (2) JP5855593B2 (ja)
KR (1) KR101422938B1 (ja)
CN (1) CN103854852A (ja)
TW (1) TWI482183B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798744B2 (en) 2021-03-16 2023-10-24 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002305A1 (ja) * 2014-07-04 2016-01-07 株式会社村田製作所 サーミスタ素子および電子部品
US9881739B2 (en) * 2014-09-30 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2017037930A (ja) 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6877880B2 (ja) * 2016-02-04 2021-05-26 株式会社村田製作所 電子部品の製造方法
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品
US10670045B2 (en) * 2016-04-29 2020-06-02 Raytheon Technologies Corporation Abrasive blade tips with additive layer resistant to clogging
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP7172113B2 (ja) * 2018-04-24 2022-11-16 Tdk株式会社 コイル部品及びその製造方法
KR102096464B1 (ko) * 2018-11-16 2020-04-02 삼성전기주식회사 적층 세라믹 전자부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20190116174A (ko) * 2019-09-18 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20210033132A (ko) * 2019-09-18 2021-03-26 삼성전기주식회사 적층형 전자 부품
KR20190116177A (ko) * 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
CN110690459A (zh) * 2019-09-25 2020-01-14 中国华能集团清洁能源技术研究院有限公司 一种提高熔融碳酸盐燃料电池电极催化性能的方法
KR20210148736A (ko) * 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
KR20220063556A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20220096545A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2005243835A (ja) * 2004-02-25 2005-09-08 Murata Mfg Co Ltd チップ型電子部品
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770425B2 (ja) * 1987-09-18 1995-07-31 松下電器産業株式会社 コンデンサの製造方法
EP0447550B1 (en) * 1988-12-07 1997-04-09 Honshu Paper Co., Ltd. Method for producing a metallized film for laminated chip capacitors
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
KR19980030876U (ko) * 1996-11-29 1998-08-17 조희재 세라믹 칩 커패시터
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP3398351B2 (ja) * 1999-11-30 2003-04-21 京セラ株式会社 コンデンサ内蔵型配線基板
JP4610067B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
JP2004153098A (ja) 2002-10-31 2004-05-27 Nec Tokin Corp 積層セラミックコンデンサおよびその製造方法
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
JP4111340B2 (ja) * 2004-03-04 2008-07-02 Tdk株式会社 チップ型電子部品
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
JP2006128385A (ja) * 2004-10-28 2006-05-18 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP5563514B2 (ja) * 2011-04-15 2014-07-30 太陽誘電株式会社 チップ状電子部品
CN109982834B (zh) * 2016-11-15 2021-05-18 Agc株式会社 层叠基板和电子器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2005243835A (ja) * 2004-02-25 2005-09-08 Murata Mfg Co Ltd チップ型電子部品
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798744B2 (en) 2021-03-16 2023-10-24 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
TW201423791A (zh) 2014-06-16
JP2014110417A (ja) 2014-06-12
KR101422938B1 (ko) 2014-07-23
TWI482183B (zh) 2015-04-21
US20140151101A1 (en) 2014-06-05
JP5855593B2 (ja) 2016-02-09
KR20140071723A (ko) 2014-06-12
CN103854852A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101452079B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2021153206A (ja) 積層セラミック電子部品及びその実装基板
JP2015023271A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2015050452A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP6376604B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015037183A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2015106705A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品内蔵型印刷回路基板
KR102004767B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20210001393A (ko) 인쇄회로기판 내장용 특수 재질 전자부품및 이의 제조방법
KR20210009747A (ko) 내장용 특수 재질 전자부품을 이용한 인쇄회로기판 및 이의 제조방법
KR101508541B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404