CN103854852A - 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板 - Google Patents

Abstract

提供了一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层；第一内电极和第二内电极，所述第一内电极和所述第二内电极彼此相对，并且所述电介质层插设在所述第一内电极和所述第二内电极之间；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的外表面上，所述第一外电极与所述第一内电极电连接，并且所述第二外电极与所述第二内电极电连接；以及镀层，该镀层形成在所述第一外电极和所述第二外电极上，其中，所述陶瓷本体的表面粗糙度为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述覆盖层的表面粗糙度为300nm或更大且不大于所述镀层的厚度。

Description

嵌入式多层陶瓷电子元件及其制造方法,以及具有嵌入式多层陶瓷电子元件的印刷电路板

相关申请的交叉引用 

本申请要求于2012年12月4日在韩国知识产权局申请的韩国专利申请No.10-2012-0139623的优先权，在此通过引用将上述申请公开的内容并入本申请中。 

技术领域

本发明涉及一种嵌入式多层陶瓷电子元件及其制造方法，以及一种具有嵌入式多层陶瓷电子元件的印刷电路板。 

背景技术

由于电子电路具有较高水平的密度和集成度，故印刷电路板上的用于安装无源元件的空间可能不足。为了解决这个问题，正在尝试实现能够嵌入在电路板中的元件，即嵌入式设备。特别地，提出了将多层陶瓷电容元件嵌入到电路板中以用作电容元件的多种方法。 

为了把多层陶瓷电子元件嵌入到电路板中，提供了一种将电路板材料本身作为多层陶瓷电子元件的电介质材料并且将铜线等作为多层陶瓷电子元件的电极的方法。此外，为了实现嵌入式多层陶瓷电子元件，提供了一种将高介电聚合物层或电介质薄膜形成在电路板中以制造嵌入式多层陶瓷电子元件的方法，以及一种将多层陶瓷电子元件嵌入到电路板中的方法等。 

通常，多层陶瓷电子元件包括多个由陶瓷材料形成的电介质层和插设在所述多个电介质层之间的内电极。可以通过将这种多层陶瓷电子元件设置在电路板中，以实现具有高电容的嵌入式多层陶瓷电子元件。 

为了制造包括嵌入式多层陶瓷电子元件的印刷电路板，在多层陶瓷电容部件嵌入到核心基板（core substrate）中后，需要用激光去除上层压层中的一部分和下层压层中的一部分，以形成转接孔从而连接基板线（substrate wiring）和多层陶瓷电容部件的外电极。这种激光处理会大大增加印刷电路板制造工序的制造成本。 

在将嵌入式多层陶瓷电子元件嵌入到电路板的过程中，进行环氧树脂的硬化，以及在多层陶瓷电子元件上进行用于金属电极的结晶化的热处理。在这种情况下，由于多层陶瓷电子元件的环氧树脂、金属电极、陶瓷材料等的热膨胀系数（CTE）之间的差异，或者通过电路板的热膨胀，可能在电路板和多层陶瓷电子元件之间的粘合表面中产生缺陷。在可靠性测试中，这些缺陷可能导致例如粘合表面产生分层的缺点。 

[现有技术文件] 

[专利文件] 

（专利文件1）韩国专利公开No.2006-0098771 

（专利文件2）韩国专利公开No.2006-0134277 

发明内容

本发明的一方面提供了一种嵌入式多层陶瓷电子元件，通过控制多层陶瓷电子元件的陶瓷表面的表面粗糙度和镀层的表面粗糙度，该嵌入式多层陶瓷电子元件能够改善多层陶瓷电子元件和电路板之间的分层现象，从而增强其粘合特性，同时提供了一种制造该嵌入式多层陶瓷电子元件的方法，以及具有该嵌入式多层陶瓷电子元件的印刷电路板。 

根据本发明的一个方面，提供一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层；第一内电极和第二内电极，所述第一内电极和所述第二内电极彼此相对，并且所述电介 质层插设在所述第一内电极和所述第二内电极之间；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的外表面上，所述第一外电极与所述第一内电极电连接，并且所述第二外电极与所述第二内电极电连接；以及镀层，该镀层形成在所述第一外电极和所述第二外电极上，其中，所述陶瓷本体的表面粗糙度为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述覆盖层的表面粗糙度为300nm或更大且不大于所述镀层的厚度。 

所述陶瓷本体的表面粗糙度可以为700nm或更大且不大于所述陶瓷覆盖层的厚度。 

所述镀层的表面粗糙度可以为500nm或更大且不大于所述镀层的厚度。 

所述陶瓷覆盖层的厚度可以为1μm或更大且不大于30μm。 

所述镀层的厚度可以大于4μm且小于15μm。 

根据本发明的另一方面，提供一种制造嵌入式多层陶瓷电子元件的方法，该方法包括：制备包括电介质层的陶瓷基片；通过使用用于内电极的包含导电金属粉末和陶瓷粉末的导电浆料在所述陶瓷基片上形成内电极图案；层压其上形成有所述内电极图案的所述陶瓷基片，以由此形成其内包括彼此相对的第一内电极和第二内电极的陶瓷本体；将砂纸放置在所述陶瓷本体的上表面和下表面上，并且在所述砂纸上进行压制；将所述砂纸从所述陶瓷本体上移走并烧制所述陶瓷本体；在所述陶瓷本体的所述上表面和所述下表面以及端表面上形成第一外电极和第二外电极；在所述第一外电极和所述第二外电极上形成镀层；以及对所述陶瓷本体和形成在所述第一外电极和所述第二外电极上的镀层进行喷砂处理，以控制所述陶瓷本体和所述镀层的表面粗糙度，其中，所述陶瓷本体的表面粗糙度可以为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述镀层的表面粗糙度可以为300nm或更大且不大于所述镀层的厚度。 

所述陶瓷本体的表面粗糙度可以为700nm或更大且不大于所述陶瓷覆盖层的厚度。 

所述镀层的表面粗糙度可以为500nm或更大且不大于所述镀层的厚度。 

所述陶瓷覆盖层的厚度可以为1μm或更大且不大于30μm。 

所述镀层的厚度可以大于4μm且小于15μm。 

根据本发明的另一方面，提供一种具有嵌入式多层陶瓷电子元件的印刷电路板，该印刷电路板包括：绝缘基板；和嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层；第一内电极和第二内电极，所述第一内电极和所述第二内电极彼此相对，并且所述电介质层插设在所述第一内电极和所述第二内电极之间；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的外表面上，所述第一外电极与所述第一内电极电连接，并且所述第二外电极与所述第二内电极电连接；以及镀层，该镀层形成在所述第一外电极和所述第二外电极上，所述陶瓷本体的表面粗糙度可以为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述镀层的表面粗糙度可以为300nm或更大且不大于所述镀层的厚度。 

所述陶瓷本体的表面粗糙度可以为700nm或更大且不大于所述陶瓷覆盖层的厚度。 

所述镀层的表面粗糙度可以为500nm或更大且不大于所述镀层的厚度。 

所述陶瓷覆盖层的厚度可以为1μm或更大且不大于30μm。 

所述镀层的厚度可以大于4μm且小于15μm。 

附图说明

本发明的上述和其它方面、特征和其它优点将在下面结合附图的详细描述中更加清楚地得到理解，其中： 

图1是显示根据本发明实施方式的嵌入式多层陶瓷电子元件的立体图； 

图2是沿图1中的B-B’线截取的剖视图； 

图3是图2中的A部分的放大图； 

图4是显示制造根据本发明实施方式的嵌入式多层陶瓷电子元件的工序的视图；以及 

图5是显示根据本发明实施方式的具有嵌入式多层陶瓷电子元件的印刷电路板的剖视图。 

具体实施方式

以下，将参考附图对本发明的实施方式进行详细描述。但是，本发明可以通过多种不同的形式实现，并且不应该被理解为局限于此处所述的具体实施方式。相反，提供这些具体实施方式的目的在于使得这些公开更加彻底和完整，并将本发明的范围完全传达给本领域的技术人员。在附图中，出于清楚的目的，部件的形状和尺寸可以放大，并且在全部附图中相同的附图标记用于表示相同或相似的部件。 

图1是显示根据本发明的实施方式的嵌入式多层陶瓷电子元件的立体图。 

图2是沿图1中的B-B’线截取的剖视图。 

图3是图2中的A部分的放大图。 

参考图1至图3，根据本发明实施方式的嵌入式多层陶瓷电子元件的可以包括：陶瓷本体10，该陶瓷本体10包括电介质层1；第一内电极21和第二内电极22，所述第一内电极21和所述第二内电极22彼此相对，并且电介质层1插设在所述第一内电极21和所述第二内电极22之间；第一外电极31和第二外电极32，该第一外电极31和第二外电极32形成在所述陶瓷本体10的外表面上，并且所述第一外电极31和与所述第一内电极21电连接并且 所述第二外电极32与所述第二内电极22电连接；以及镀层33，该镀层33形成在所述第一外电极31和所述第二外电极32上。这里，陶瓷本体10的表面粗糙度可以为500nm或更大且不大于陶瓷覆盖层50的厚度，并且镀层33的表面粗糙度可以为300nm或更大且不大于镀层33的厚度。 

以下，将描述根据本发明实施方式的多层陶瓷电子元件（特别是多层陶瓷电容器），但是本发明不限于此。 

在根据本发明的多层陶瓷电子元件中，“长度方向”、“宽度方向”以及“厚度方向”被定义为图1中的“L”方向、“W”方向以及“T”方向。这里，“厚度方向”可以具有与层压电介质层的方向相同的含义，即“层压方向”。 

根据本发明的实施方式，用于形成电介质层1的原材料没有特别的限制，只要能够获得足够的电容即可。例如，所述原材料可以为钛酸钡（BaTiO₃）粉末。 

作为用于形成电介质层1的材料，根据本发明的目的，可以向例如钛酸钡（BaTiO₃）粉末的粉末中添加多种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等 

用于形成电介质层1的陶瓷粉末的平均粒径没有特别的限制，并且为了达到本发明的目的，可以控制所述平均粒径，例如将所述平均粒径控制为400nm或更小。 

用于形成第一内电极21和第二内电极22的材料没有特别的限制。例如第一内电极21和第二内电极22可以通过使用包含至少一种贵金属材料，例如钯（Pd）、钯银（Pd-Ag）合金、以及此类的镍（Ni）、铜（Cu）等的导电浆料形成。 

为了形成电容，第一外电极31和第二外电极32可以形成在陶瓷本体10的外表面上，并且可以分别与第一内电极21和第二内电极22电连接。 

第一外电极31和第二外电极32可以由与第一内电极21和第二内电极 22相同的导电材料形成，但是不限于此。例如，第一外电极31和第二外电极32可以由铜（Cu）、银（Ag）、镍（Ni）等形成。 

第一外电极31和第二外电极32可以通过涂敷向金属粉末添加玻璃粉而制备的导电浆料并且随后对他们进行烧制而形成。 

参考图2和图3，在根据本发明实施方式的多层陶瓷电子元件中，陶瓷本体10的表面粗糙度可以在500nm至陶瓷覆盖层50的厚度之间，并且镀层33的表面粗糙度可以在300nm至镀层33的厚度之间。 

陶瓷本体10可以包括电容形成部和覆盖层，所述电容形成部用于电容的形成，所述覆盖层至少设置在所述电容形成部的上表面和下表面中的一个表面上。陶瓷覆盖层可以表示覆盖层，并且陶瓷覆盖层50的厚度可以表示覆盖层的厚度。 

如果陶瓷本体10的表面粗糙度为500nm或更小且镀层33的表面粗糙度为300nm或更小，则不能纠正多层陶瓷电子元件和印刷电路板之间的分层。如果陶瓷本体10的表面粗糙度大于陶瓷覆盖层50的厚度且镀层33的表面粗糙度大于覆盖层33的厚度，则可能产生裂缝。 

此外，在陶瓷本体10的表面粗糙度为700nm或更大且不大于陶瓷覆盖层50的厚度，并且镀层33的表面粗糙度为500nm或更大且不大于镀层33的厚度的情况下，可以改善多层陶瓷电子元件和印刷电路板之间的分层并且可以防止裂缝。 

表面粗糙度是当加工金属表面时表面上产生的微小的不平整程度，并且表面粗糙度被称为表面轮廓。表面粗糙度由加工过程中所使用的工具产生，其取决于工序适配性，并且是由于表面刮擦、生锈等而生成的。关于粗糙度，当垂直地切削元件的表面时，在其剖面上会呈现预定的曲线。取从所述曲线的最低点到所述曲线的最高点的高度，该高度能够指代中心线平均粗糙度并用Ra来表示。 

在本发明中，陶瓷本体10的表面粗糙度由Ra₁表示且镀层33的中心线平均粗糙度由Ra₂表示。 

镀层33的厚度可以大于4μm且小于15μm。 

当把多层陶瓷电子元件嵌入到印刷电路板100中时，如果是镀层33的厚度为4μm的情况，则在加工导电转接孔140时可能会出现导电转接孔140与陶瓷本体10连接的问题。如果镀层33的厚度为15μm，则由于镀层33的应力，在陶瓷本体10中可能会出现裂缝。 

可以通过在压制工序（compressing process）的同时将砂纸放置在陶瓷本体10的表面上，以能够使砂纸的表面粗糙度转移到陶瓷本体10的表面上，并且这将在陶瓷本体10的表面上产生表面粗糙度。这里，砂纸可以具有100至3000的P值。 

砂纸的“P”是用于表示欧洲磨具生产联合会（FEPA，European Federation of European Producers of Abrasives）的“P”级的粒度标准的符号。 

图3是显示陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂）的示意图。 

参考图3，当陶瓷本体10的中心线平均粗糙度定义为Ra₁且镀层33的中心线平均粗糙度定义为Ra₂时，根据本发明实施方式的多层陶瓷电子元件可以满足500nm≤Ra₁≤陶瓷覆盖层的厚度，以及300nm≤Ra₂≤镀层的厚度。 

陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂）是通过计算具有粗糙表面的陶瓷本体10和镀层33的粗糙度而获得的值，并且可以表示陶瓷本体10和镀层33的粗糙度，所述值分别通过取基于粗糙度的虚拟中心线的平均值而算出。 

具体地，参考图3，关于计算陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂），可以相对于分别形成在每个陶瓷本体10和镀层33上的一个表面上的粗糙度而绘制虚拟中心线。 

然后，测出基于粗糙度的虚拟中心线的各个距离（即r₁，r₂，r₃…r₁₃），并按照下面的公式计算出各个距离的平均值。通过所述平均值，可以确定陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂）。 

$R_a=\frac{\left|r_1\right|+\left|r_2\right|+\left|r_3\right|+\·\·\·\left|r_{13}\right|}{n}$

通过将陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂）控制为分别满足500nm≤Ra₁≤陶瓷覆盖层的厚度和300nm≤Ra₂≤镀层的厚度，可以实现具有印刷电路板的的多层陶瓷电子元件，该多层陶瓷电子元件具有优异的耐压特性和和改善的粘合强度。 

在根据本发明另一种实施方式的多层陶瓷电子元件中，将省略与根据本发明上述实施方式的多层陶瓷电子元件重复的描述。 

图4是显示制造根据本发明实施方式的嵌入式多层陶瓷电子元件的工序的视图。 

参考图4，提供了一种制造根据本发明实施方式的嵌入式多层陶瓷电子元件的方法，该方法包括：制备包括电介质层1的陶瓷基片（S1）；通过使用用于内电极的包含导电金属粉末和陶瓷粉末的导电浆料，在陶瓷基片上形成内电极图案（S2）；层压其上形成有内电极图案的陶瓷基片，以由此形成其内包括彼此相对的第一内电极21和第二内电极22的陶瓷本体10（S3）；将砂纸放置在陶瓷本体10的上表面和下表面上，并且在砂纸上实施压制（S4）；将砂纸从陶瓷本体上移走并烧制陶瓷本体10（S5）；在陶瓷本体10的上表面和下表面以及端表面上形成第一外电极31和第二外电极32（S6）；在第一外电极31和第二外电极32上形成镀层（S7）；对陶瓷本体10和形成在第一外电极31和第二外电极32上的镀层33进行喷砂（sand blasting）处理，以控制陶瓷本体10和镀层33的表面粗糙度（S8）。这里，陶瓷本体10的表面粗糙度可以为500nm或更大且不大于陶瓷覆盖层50的厚度，并且镀 层33的表面粗糙度可以为300nm或更大且不大于镀层33的厚度。 

对于制造根据本发明实施方式的多层陶瓷电子元件的方法，首先，在承载膜（carrier film）上涂敷包含例如钛酸钡（BaTiO₃）等粉末的浆料，并干燥该浆料，以制备多个陶瓷基片，这样能够允许电介质层的形成。 

可以通过混合陶瓷粉末、粘合剂以及有机溶剂以制备浆料（slurry），并且使用刮匀涂装法（doctor blade method）将所述浆料模制成具有几微米（μm）厚度的片状以制备陶瓷基片。 

导电金属粉末可以为银（Ag）、钯（Pd）、铂（Pt）、镍（Ni）以及铜（Cu）中的至少一者。 

此外，陶瓷本体10可以包括钛酸钡（BaTiO₃）。 

将砂纸放置在陶瓷本体10的上表面和下表面上（S4）以用来形成陶瓷本体10的表面粗糙度。当使用具有100至3000的P值的砂纸时，可以形成人为粗糙度（artificial roughness）。在这种情况下，由于仅增加了陶瓷本体10一部分表面的粗糙度，故可以仅形成陶瓷本体10的表面粗糙度而不影响多层陶瓷电子元件的可靠性。 

在陶瓷本体10烧制完成之后，在第一外电极31和第二内电极32上形成镀层33（S6）的过程中，使用喷砂处理以人为地形成第一外电极31和第二外电极32的表面粗糙度。喷砂处理也可以仅增加第一外电极31和第二外电极32的表面粗糙度，并因此不影响多层陶瓷电子元件的可靠性。 

将省略对与根据本发明实施方式前述的多层陶瓷电子元件相同的特征的其它描述。 

图5是显示根据本发明实施方式的具有嵌入式多层陶瓷电子元件的印刷电路板的剖视图。 

参考图5，提供了根据本发明实施方式的具有嵌入式多层陶瓷电子元件的印刷电路板100，该印刷电路板包括绝缘基板110和嵌入式多层陶瓷电子 元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体10，该陶瓷本体10包括电介质层1；第一内电极21和第二内电极22，该第一内电极21和第二内电极22彼此相对，并且电介质层1插设在第一内电极21和第二内电极22之间；第一外电极31和第二外电极32，该第一外电极31和第二外电极32形成在陶瓷本体10的外表面上，第一外电极31与第一内电极21电连接且第二外电极32与第二内电极22电连接；以及镀层33，该镀层33形成在第一外电极31和第二外电极32上。这里，陶瓷本体10的表面粗糙度可以为500nm或更大且不大于陶瓷覆盖层的厚度，并且镀层的表面粗糙度可以为300nm或更大且不大于镀层的厚度。 

绝缘基板110可以包括绝缘层120，并且当需要时可以包括导电图案130和导电转接孔140，如图5中举例说明的，该导电图案130和导电转接孔140构成多种类型的层间电路（interlayer circuit）。所述绝缘基板11可以为包括多层陶瓷电子元件的印刷电路板100。 

在被嵌入到印刷电路板100之后，在之后的例如热处理等工序中，多层陶瓷电子元件以与印刷电路板100相同的方式经历几种恶劣的环境。特别地，由于热处理工序而引起的印刷电路板100的收缩和膨胀将直接转移到嵌入在印刷电路板100中的多层陶瓷电子元件上，因此会向多层陶瓷电子元件和印刷电路板100之间的粘合表面施加应力。如果施加到多层陶瓷电子元件和印刷电路板100之间的粘合表面的应力大于多层陶瓷电子元件和印刷电路板100之间的粘合强度，则可能产生分层缺陷，例如粘合表面可能出现分层。 

多层陶瓷电子元件和印刷电路板100之间的粘合强度与多层陶瓷电子元件和印刷电路板100之间的电化结合力（electrochemical binding force）以及粘合表面的有效表面积成比例。因此，可以通过控制多层陶瓷电子元件的表面粗糙度来增加多层陶瓷电子元件和印刷电路板100之间的粘合表面的有效表面积，以减少多层陶瓷电子元件和印刷电路板100之间的分层。此外，可 以确认地是，多层陶瓷电子元件和印刷电路板100之间的粘合表面的分层频率取决于嵌入在印刷电路板100中的多层陶瓷电子元件的表面粗糙度。 

以下，将参考实施例详细描述本发明，但是本发明不限于此。 

实施例1 

为了确认粘合表面的分层频率取决于根据本发明实施方式的嵌入式多层陶瓷电子元件的表面粗糙度，允许其内嵌入有多层陶瓷电子元件的电路板放置30分钟，然后在85℃的温度和85％的相对湿度下（对应于用于手机主板的芯片元件通常的恶劣条件（恶劣条件1））以及在125℃的温度和85％的相对湿度下（对应于根据应用处理器（AP）较高功能的恶劣条件（恶劣条件2））测量和研究分层频率，其中陶瓷本体10的中心线平均粗糙度（Ra₁）和镀层33的中心线平均粗糙度（Ra₂）根据镀层33的厚度变化。 

表1中列出了在镀层33厚度为5μm的情况下的实验结果；表2中列出了在镀层33厚度为9μm的情况下的实验结果；表3中列出了在镀层33厚度为12μm的情况下的实验结果。 

表1 

表2 

表3 

从上述表1至表3可以看出，随着陶瓷本体10和镀层33的表面粗糙度减小，分层频率增加，从而可以确认的是，多层陶瓷电子元件的表面粗糙度能够影响分层的产生。 

为了防止多层陶瓷电子元件和印刷电路板10之间的分层，以及在用于评定手机主板的芯片元件可靠性的恶劣条件（恶劣条件1）下通过可靠性标准，陶瓷本体10以及第一外电极31和第二外电极32的表面粗糙度的值需要分别满足500nm或更大以及300nm或更大。为了通过更恶劣的条件（恶 劣条件2），陶瓷本体10和镀层33的表面粗糙度的值需要分别满足700nm或更大以及500nm或更大。 

在镀层33的厚度为4μm的情况下，可能在加工导电转接孔140的同时出现导电转接孔140连接到陶瓷本体10的问题，如此则不能确认表面粗糙度的影响。在镀层33的厚度为15μm的情况下，由于镀层33的应力，在陶瓷本体10中可能产生裂缝。因此，镀层33的厚度可以满足4μm<镀层的厚度<15μm。 

此外，陶瓷本体10的表面粗糙度可以不大于陶瓷覆盖层的厚度，且镀层33的表面粗糙度可以不大于镀层33的厚度，并且因此陶瓷本体10表面粗糙度的最大值局限于陶瓷覆盖层50的厚度，以及镀层33表面粗糙度的最大值局限于镀层的厚度。 

如上所述，根据本发明的实施方式，在压制陶瓷本体时将砂纸放置在陶瓷本体的表面上，以由此使砂纸的粗糙度转移到陶瓷本体上，然后，对外电极进行镀覆以形成镀层，以便控制多层陶瓷电子元件的表面粗糙度和镀层的表面粗糙度，从而纠正多层陶瓷电子元件和印刷电路板之间的分层，以因此改善粘合特性。 

虽然结合实施方式展示并描述了本发明，但是对于本领域技术人员来说，在不脱离随附权利要求所限定的本发明的精神和范围的情况下，对本发明作出修改和变化对是显而易见的。 

Claims (15)

1.一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：

陶瓷本体，该陶瓷本体包括电介质层；

第一内电极和第二内电极，所述第一内电极和所述第二内电极彼此相对，并且所述电介质层插设在所述第一内电极和所述第二内电极之间；

第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的外表面上，所述第一外电极与所述第一内电极电连接，并且所述第二外电极与所述第二内电极电连接；以及

镀层，该镀层形成在所述第一外电极和所述第二外电极上，

其中，所述陶瓷本体的表面粗糙度为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述镀层的表面粗糙度为300nm或更大且不大于所述镀层的厚度。

2.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，所述陶瓷本体的表面粗糙度为700nm或更大且不大于所述陶瓷覆盖层的厚度。

3.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，所述镀层的表面粗糙度为500nm或更大且不大于所述镀层的厚度。

4.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，所述陶瓷覆盖层的厚度为1μm或更大且不大于30μm。

5.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中，所述镀层的厚度大于4μm且小于15μm。

6.一种制造嵌入式多层陶瓷电子元件的方法，该方法包括：

制备包括电介质层的陶瓷基片；

通过使用用于内电极的包含导电金属粉末和陶瓷粉末的导电浆料，在所述陶瓷基片上形成内电极图案；

层压其上形成有所述内电极图案的所述陶瓷基片，以由此形成其内包括彼此相对的第一内电极和第二内电极的陶瓷本体；

将砂纸放置在所述陶瓷本体的上表面和下表面上，并且在所述砂纸上进行压制；

将所述砂纸从所述陶瓷本体上移走并烧制所述陶瓷本体；

在所述陶瓷本体的所述上表面和所述下表面以及端表面上形成第一外电极和第二外电极；

在所述第一外电极和所述第二外电极上形成镀层；以及

对所述陶瓷本体和形成在所述第一外电极和所述第二外电极上的镀层进行喷砂处理，以控制所述陶瓷本体和所述镀层的表面粗糙度，

其中，所述陶瓷本体的表面粗糙度为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述镀层的表面粗糙度为300nm或更大且不大于所述镀层的厚度。

7.根据权利要求6所述的方法，其中，所述陶瓷本体的表面粗糙度为700nm或更大且不大于所述陶瓷覆盖层的厚度。

8.根据权利要求6所述的方法，其中，所述镀层的表面粗糙度为500nm或更大且不大于所述镀层的厚度。

9.根据权利要求6所述的方法，其中，所述陶瓷覆盖层的厚度为1μm或更大且不大于30μm。

10.根据权利要求6所述的方法，其中，所述镀层的厚度大于4μm且小于15μm。

11.一种具有嵌入式多层陶瓷电子元件的印刷电路板，该印刷电路板包括：

绝缘基板；和

嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，该陶瓷本体包括电介质层；第一内电极和第二内电极，所述第一内电极和所述第二内电极彼此相对，并且所述电介质层插设在所述第一内电极和所述第二内电极之间；第一外电极和第二外电极，所述第一外电极和所述第二外电极形成在所述陶瓷本体的外表面上，所述第一外电极与所述第一内电极电连接，并且所述第二外电极与所述第二内电极电连接；以及镀层，该镀层形成在所述第一外电极和所述第二外电极上，并且所述陶瓷本体的表面粗糙度为500nm或更大且不大于陶瓷覆盖层的厚度，并且所述镀层的表面粗糙度为300nm或更大且不大于所述镀层的厚度。

12.根据权利要求11所述的印刷电路板，其中，所述陶瓷本体的表面粗糙度为700nm或更大且不大于所述陶瓷覆盖层的厚度。

13.根据权利要求11所述的印刷电路板，其中，所述镀层的表面粗糙度为500nm或更大且不大于所述镀层的厚度。

14.根据权利要求11所述的印刷电路板，其中，所述陶瓷覆盖层的厚度为1μm或更大且不大于30μm。

15.根据权利要求11所述的印刷电路板，其中，所述镀层的厚度大于4μm且小于15μm。

Images