TW201423791A - 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板 - Google Patents

嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板 Download PDF

Info

Publication number
TW201423791A
TW201423791A TW102105494A TW102105494A TW201423791A TW 201423791 A TW201423791 A TW 201423791A TW 102105494 A TW102105494 A TW 102105494A TW 102105494 A TW102105494 A TW 102105494A TW 201423791 A TW201423791 A TW 201423791A
Authority
TW
Taiwan
Prior art keywords
plating layer
ceramic
thickness
electronic component
external electrode
Prior art date
Application number
TW102105494A
Other languages
English (en)
Other versions
TWI482183B (zh
Inventor
Hai-Joon Lee
Byoung-Hwa Lee
Jin-Man Jung
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201423791A publication Critical patent/TW201423791A/zh
Application granted granted Critical
Publication of TWI482183B publication Critical patent/TWI482183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一種嵌入式多層陶瓷電子組件，其係包含：陶瓷體，包含數個介電層；數個第一及數個第二內部電極，相互面對面以及有該等介電層介於其間；第一外部電極及第二外部電極，形成於該陶瓷體之外表面上，該第一外部電極係電氣連接至該等第一內部電極，而該第二外部電極電氣連接至該等第二內部電極；以及鍍覆層，形成於該第一外部電極及該第二外部電極上，其中，該陶瓷體的表面粗糙度等於500奈米或更大而且不大於陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。

Description

嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板 相關申請案之交互參照
本申請案主張在2012年12月4日向韓國智慧財產局申請之韓國專利申請案第10-2012-0139623號的優先權，其揭示內容併入本文作為參考資料。
本發明係有關於一種嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板。
隨著提供密度及整合度愈來愈高的電子電路，供安裝被動元件於印刷電路板的空間可能不足。為了解決此問題，人們一直企圖實現嵌入板體的組件，亦即，嵌入裝置。特別是，已有人提出各種方法把多層陶瓷電子組件嵌在板體內用來作為電容組件。
為了把多層陶瓷電子組件嵌在板體內，提供一種方 法是把板體材料本身用作多層陶瓷電子組件的介電材料以及銅接線或其類似物用作多層陶瓷電子組件的電極。此外，為了實現嵌入式多層陶瓷電子組件，提供一種形成高介電聚合物片或介電質薄片於板體內部以藉此製造該嵌入式多層陶瓷電子組件的方法，一種把多層陶瓷電子組件嵌在板體內的方法，及其類似者。
一般而言，多層陶瓷電子組件包含由陶瓷材料形成 的多個介電層，以及在該等多個介電層介於其間的數個內部電極。藉由配置此多層陶瓷電子組件於板體內部可實現有高電容的嵌入式多層陶瓷電子組件。
為了製造包含嵌入式多層陶瓷電子組件的印刷電路 板，在多層陶瓷電子組件嵌入核心基板後，需要用雷射移除上層壓層及下層壓層的一部份以形成通孔以藉此連接基板接線與多層陶瓷電子組件的外部電極。此雷射製程可能大幅增加印刷電路板製程的製造成本。
在把嵌入式多層陶瓷電子組件嵌入板體的程序中，使 環氧樹脂硬化以及進行用以使金屬電極化的熱處理。就此情形而言，在板體、多層陶瓷電子組件之間的黏著表面可能因環氧樹脂、金屬電極、多層陶瓷電子組件之陶瓷材料及其類似者有不同的熱膨脹係數(CTE)或通過板體的熱膨脹而出現缺陷。在可靠性測試期間，這些缺陷可能產生缺點，例如黏著表面的脫層(delamination)。
[先前技術文獻] [專利文獻]
(專利文獻1)韓國專利特許公開申請案：2006-0098771
(專利文獻2)韓國專利特許公開申請案：2006-0134277
本發明之一方面提供：一種嵌入式多層陶瓷電子組件，其係能夠改善多層陶瓷電子組件與板體的脫層從而增強彼等的黏著特性，此係藉由控制該多層陶瓷電子組件之陶瓷表面的表面粗糙度與該鍍覆層之表面粗糙度；一種製造該嵌入式多層陶瓷電子組件的方法，以及一種具有該嵌入式多層陶瓷電子組件於其內的印刷電路板。
根據本發明之一方面，提供一種嵌入式多層陶瓷電子組件，其係包含：陶瓷體，包含數個介電層；數個第一及數個第二內部電極，相互面對面以及有該等介電層介於其間；第一外部電極及第二外部電極，形成於該陶瓷體之外表面上，該第一外部電極係電氣連接至該等第一內部電極，而該第二外部電極電氣連接至該等第二內部電極；以及鍍覆層，形成於該第一外部電極及該第二外部電極上，其中，該陶瓷體的表面粗糙度等於500奈米或更大而且不大於陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
該陶瓷體的表面粗糙度可等於700奈米或更大而且不大於該陶瓷覆蓋片的厚度。
該鍍覆層的表面粗糙度可等於500奈米或更大而且不大於該鍍覆層的厚度。
該陶瓷覆蓋片的厚度可等於1微米或更大而且不大於30微米。
該鍍覆層的厚度可大於4微米及小於15微米。
根據本發明之另一方面，提供一種製造嵌入式多層 陶瓷電子組件之方法，該方法包含下列步驟：製備包含介電層的數個陶瓷胚片(green sheet)；使用用於數個內部電極的導電膠來形成數個內部電極圖案於該等陶瓷胚片上，該導電膠含有導電金屬粉末及陶瓷粉末；層壓有該等內部電極圖案形成於其上的該等陶瓷胚片，以藉此形成陶瓷體，該陶瓷體包含相互面對面之數個第一內部電極及數個第二內部電極；安置砂紙於該陶瓷體的上表面及下表面的各者上以及加壓於其上；由該陶瓷體卸下該砂紙以及燒結該陶瓷體；形成第一外部電極及第二外部電極於該陶瓷體之該上表面、該下表面及端面上；形成鍍覆層於該第一外部電極及該第二外部電極上；以及應用噴砂法(sand blasting method)於該陶瓷體與形成於該第一外部電極及該第二外部電極上之該鍍覆層以控制它們的表面粗糙度，其中，該陶瓷體之該表面粗糙度等於500奈米或更大而且不大於一陶瓷覆蓋片的厚度，而該鍍覆層之該表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
該陶瓷體的表面粗糙度可等於700奈米或更大而且 不大於該陶瓷覆蓋片的厚度。
該鍍覆層的表面粗糙度可等於500奈米或更大而且 不大於該鍍覆層的厚度。
該陶瓷覆蓋片的厚度可等於1微米或更大而且不大 於30微米。
該鍍覆層的厚度可大於4微米及小於15微米。
根據本發明之另一方面，提供一種具有嵌入式多層 陶瓷電子組件於其內的印刷電路板，該印刷電路板包含：絕緣基 板；以及嵌入式多層陶瓷電子組件，其係包含：陶瓷體，包含數個介電層；數個第一及數個第二內部電極，相互面對面以及有該等介電層介於其間；第一外部電極及第二外部電極，形成於該陶瓷體之外表面上，該第一外部電極係電氣連接至該等第一內部電極，而該第二外部電極電氣連接至該等第二內部電極；以及鍍覆層，形成於該第一外部電極及該第二外部電極上，該陶瓷體的表面粗糙度等於500奈米或更大而且不大於一陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
該陶瓷體的表面粗糙度可等於700奈米或更大而且 不大於該陶瓷覆蓋片的厚度。
該鍍覆層的表面粗糙度可等於500奈米或更大而且 不大於該鍍覆層的厚度。
該陶瓷覆蓋片的厚度可等於1微米或更大而且不大 於30微米。
該鍍覆層的厚度可大於4微米及小於15微米。
10‧‧‧陶瓷體
21、22‧‧‧第一及第二內部電極
31‧‧‧第一外部電極
32‧‧‧第二外部電極
33‧‧‧鍍覆層
50‧‧‧陶瓷覆蓋片
100‧‧‧印刷電路板
110‧‧‧絕緣基板
120‧‧‧絕緣層
130‧‧‧導電圖案
140‧‧‧導電通孔
L‧‧‧長度方向
T‧‧‧厚度方向
W‧‧‧寬度方向
S1‧‧‧製備包含數個介電層的數個陶瓷胚片
S2‧‧‧形成數個內部電極圖案於該等陶瓷胚片上，其係使用用於含有導電金屬粉末及陶瓷粉末之數個內部電極的導電膠
S3‧‧‧層壓有內部電極圖案形成於其上的數個陶瓷胚片，以藉此形成包含在其內相互面對面之第一內部電極及第二內部電極的陶瓷體
S4‧‧‧各自安置砂紙於陶瓷體的上表面及下表面上以及加壓於其上
S5‧‧‧由陶瓷體卸下砂紙以及燒結該陶瓷體
S6‧‧‧形成第一外部電極及第二外部電極於陶瓷體的上、下表面及端面上
S7‧‧‧鍍覆層形成於第一外部電極及第二外部電極上
S8‧‧‧應用噴砂法於陶瓷體與形成於第一外部電極及第二外部電極上的鍍覆層以及控制它們的表面粗糙度
由以下結合附圖的詳細說明可更加明白本發明以上及其他的方面、特徵及其他優點。
第1圖根據本發明之具體實施例圖示嵌入式多層陶瓷電子組件的透視圖；第2圖為沿著第1圖之直線B-B’繪出的橫截面圖；第3圖為第2圖中之部份A的放大圖；第4圖的視圖根據本發明之具體實施例圖示製造嵌入式多層 陶瓷電子組件的方法；以及第5圖的橫截面圖根據本發明之具體實施例圖示具有嵌入式多層陶瓷電子組件於其內的印刷電路板。
以下用附圖詳述本發明的示範具體實施例。不過，本發明可實作成為多種不同的形式而不應被視為受限於在此所提到的具體實施例。反而，提供該等具體實施例使得本文有全面完整的揭示內容，以及向熟諳此藝者完整地表達本發明的範疇。附圖中，為了說明清楚而誇大形狀及尺寸，而且相同或類似的元件都用相同的元件符號表示。
第1圖根據本發明之一具體實施例圖示嵌入式多層陶瓷電子組件的透視圖。
第2圖為沿著第1圖之直線B-B’繪出的橫截面圖。
第3圖為第2圖中之部份A的放大圖。
請參考第1圖至第3圖，根據本發明之具體實施例的嵌入式多層陶瓷電子組件可包含：包含數個介電層1的陶瓷體10；面向對方以及有該等介電層1介於其間的第一及第二內部電極21、22；形成於陶瓷體10之外表面上的第一外部電極31及第二外部電極32，第一外部電極31係電氣連接至該等第一內部電極21，而第二外部電極32係電氣連接至該等第二內部電極22；以及形成於第一外部電極31及第二外部電極32上的鍍覆層33。在此，陶瓷體10的表面粗糙度可等於500奈米或更大而且不大於陶瓷覆蓋片50的厚度，而鍍覆層33的表面粗糙度可等於300奈米或更大而且不大於鍍覆層33的厚度。
以下，根據本發明之具體實施例描述多層陶瓷電子組件，特別是，多層陶瓷電容器，但是本發明不受限於此。
在根據本發明之具體實施例的多層陶瓷電容器中，“長度方向”、“寬度方向”及“厚度方向”在第1圖定義成‘L’方向、‘W’方向及‘T’方向。在此，可使用在概念上與介電層被層壓之方向(亦即，‘層壓方向’)相同的‘厚度方向’。
根據本發明之具體實施例，用於形成介電層1的原料沒有特別限制，只要可得到充分的電容即可。例如，該原料可為鈦酸鋇(BaTiO3)粉末。
至於用於形成介電層1的材料，可根據本發明的目標添加各種陶瓷添加劑、有機溶劑、增塑劑、黏結劑、分散劑或其類似物於粉末，例如鈦酸鋇(BaTiO3)粉末。
用以形成介電層1之陶瓷粉末的平均粒徑沒有特別限制，以及為了實現本發明的目標，可控制於，例如，400奈米或以下。
用以形成第一及第二內部電極21、22的材料沒有特別限制。例如，用由貴金屬(例如，鈀(Pd)，鈀-銀(Pd-Ag)合金等等)，鎳(Ni)及銅(Cu)中之至少一者構成的導電膠，可形成第一及第二內部電極21、22。
第一及第二外部電極31、32可形成於陶瓷體10的外表面上以便形成電容，以及可各自電氣連接至第一及第二內部電極21、22。
形成第一及第二外部電極31、32的導電材料可與第一及第二內部電極21、22的相同，但是不受限於此。例如，第一 及第二外部電極31、32可由銅(Cu)，銀(Ag)，鎳(Ni)，或其類似物形成。
藉由塗佈導電膠(其製備係藉由添加玻璃粉(glass frit)於金屬粉末接著燒結該金屬粉末)，可形成第一及第二外部電極31、32。
請參考第2圖及第3圖，在根據本發明之具體實施 例的多層陶瓷電子組件中，陶瓷體10的表面粗糙度可等於陶瓷覆蓋片50的500奈米厚度，而鍍覆層33的表面粗糙度可等於鍍覆層33的300奈米厚度。
陶瓷體10可包含有助於形成電容的電容形成部以 及設在電容形成部的上、下表面中之至少一表面上的覆蓋層。陶瓷覆蓋片可表示覆蓋層，以及陶瓷覆蓋片50的厚度可表示覆蓋層的厚度。
如果陶瓷體10的表面粗糙度等於500奈米或更小， 而鍍覆層33的表面粗糙度等於300奈米或更小，可能無法糾正多層陶瓷電子組件與印刷電路板的脫層。如果陶瓷體10的表面粗糙度大於陶瓷覆蓋片50的厚度，而鍍覆層33的表面粗糙度大於鍍覆層33的厚度，則可能發生龜裂。
此外，在陶瓷體10之表面粗糙度等於700奈米或更 大而且不大於陶瓷覆蓋片50之厚度並且鍍覆層33之表面粗糙度等於500奈米或更大而且不大於鍍覆層33的厚度的情形下，可改善多層陶瓷電子組件與印刷電路板的脫層以及可防止龜裂。
表面粗糙度是在加工金屬表面時在表面上產生的細微不平坦程度，以及被稱作表面輪廓。表面粗糙度是由在加工時 所用的工具產生，這取決於加工適宜性，以及由表面刮擦、鐵鏽或其類似物造成。至於粗糙度，若垂直地切割元件的表面，顯示剪斷面(cut cross-section)的預定曲線。取得由曲線最低點至最高點的高度，它被稱為中心線平均粗糙度以及用Ra表示。
在本發明中，陶瓷體10的表面粗糙度命名為Ra1， 以及鍍覆層33中心線平均粗糙度命名為Ra2。
鍍覆層33的厚度可大於4微米及小於15微米。
如果情形是鍍覆層33的厚度等於4微米，在把多層陶瓷電子組件嵌入印刷電路板100時，可能發生在加工導電通孔140時導電通孔140與陶瓷體10連接的問題。如果鍍覆層33的厚度等於15微米，陶瓷體10可能因為鍍覆層33的應力而發生龜裂。
藉由在加壓過程時放置砂紙於陶瓷體10表面上，可使砂紙的表面粗糙度轉移至陶瓷體10的表面，以及這是要在陶瓷體10表面上產生表面粗糙度。在此，砂紙可具有100至3000的P值。
砂紙的‘P’是歐洲磨料製造商之歐洲聯合會(FEPA)表示“P”級粒徑標準的符號。
第3圖的示意圖圖示陶瓷體10的中心線平均粗糙度(Ra1)以及鍍覆層33的中心線平均粗糙度(Ra2)。
請參考第3圖，根據本發明之具體實施例的多層陶瓷電子組件可滿足500奈米Ra1 陶瓷覆蓋片的厚度，並且300奈米Ra2 鍍覆層的厚度，在陶瓷體10的中心線平均粗糙度命名為Ra1，以及鍍覆層33的中心線平均粗糙度命名為Ra2時。
獲得陶瓷體10之中心線平均粗糙度(Ra1)以及鍍覆 層33之中心線平均粗糙度(Ra2)的數值係藉由計算陶瓷體10的粗糙度以及表面有粗糙度的鍍覆層33，以及可意指陶瓷體10及鍍覆層33的粗糙度，該等粗糙度的計算係各自藉由得到基於粗糙度之假想中心線的平均值。
具體言之，請參考第3圖，關於陶瓷體10(Ra1)之中 心線平均粗糙度與鍍覆層33(Ra2)之中心線平均粗糙度的計算方法，可畫出與各自形成於陶瓷體10及鍍覆層33之表面上之粗糙度有關的假想中心線。
然後，基於粗糙度之假想中心線，測量各個測量(例 如，r1、r2、r3…r13)，接著用以下公式算出該等距離的平均值。通過該平均值，可確定陶瓷體10(Ra1)的中心線平均粗糙度與鍍覆層33(Ra2)的中心線平均粗糙度。
藉由控制陶瓷體10(Ra1)的中心線平均粗糙度以及鍍 覆層33(Ra2)的中心線平均粗糙度各自滿足500奈米Ra1 陶瓷覆蓋片之厚度及300奈米Ra2 鍍覆層之厚度，可實現有優異耐壓特性(withstand voltage characteristics)及與印刷電路板有改良黏著強度的多層陶瓷電子組件。
在根據本發明另一具體實施例的多層陶瓷電子組件 中，省略與根據上述本發明具體實施例之多層陶瓷電子組件重疊的描述。
第4圖的視圖根據本發明之具體實施例圖示製造嵌 入式多層陶瓷電子組件的方法。
請參考第4圖，根據本發明之具體實施例，提供一 種製造嵌入式多層陶瓷電子組件的方法，該方法包含下列步驟：製備包含數個介電層的數個陶瓷胚片1(S1)；使用用於數個內部電極的導電膠來形成數個內部電極圖案於該等陶瓷胚片上(S2)，該導電膠含有導電金屬粉末及陶瓷粉末；層壓有該等內部電極圖案形成於其上的該等陶瓷胚片，以藉此形成陶瓷體10(S3)，其包含相互面對面之第一內部電極21及第二內部電極22；安置砂紙於陶瓷體10的上表面及下表面的各者上以及加壓於其上(S4)；由陶瓷體10卸下該砂紙以及燒結陶瓷體10(S5)；形成第一外部電極31及第二外部電極32於陶瓷體10的上、下表面及端面上(S6)；形成鍍覆層33於第一外部電極31及第二外部電極32上(S7)；以及應用噴砂法於陶瓷體10與形成於第一外部電極31及第二外部電極32上的鍍覆層33以及控制它們的表面粗糙度(S8)。在此，陶瓷體10的表面粗糙度可等於500奈米或更大而且不大於陶瓷覆蓋片50的厚度，而鍍覆層33的表面粗糙度可等於300奈米或更大而且不大於鍍覆層33的厚度。
至於根據本發明之具體實施例用以製造多層陶瓷電 子組件的方法，首先，將藉由加入粉末(例如，鈦酸鋇(BaTiO3)或其類似物)而製備成的泥漿塗佈及乾燥於承載膜(carrier film)上以製備多個陶瓷胚片，以及這允許形成數個介電層。
該陶瓷胚片的製備可藉由混合陶瓷粉末、黏結劑及 溶劑以製備該泥漿，以及用刮刀法將泥漿模造成有數微米之厚度的薄板形狀。
該導電金屬粉末可為下列各物中之至少一者：銀 (Ag)、鉛(Pd)、鉑(Pt)、鎳(Ni)及銅(Cu)。
此外，陶瓷體10可包含鈦酸鋇(BaTiO3)。
安置砂紙於陶瓷體10的上表面及下表面(S4)的各者 上以形成陶瓷體10的表面粗糙度。當應用有100至3000之P值的砂紙時，可形成人為粗糙度。就此情形而言，由於陶瓷體10的表面只有一部份增加粗糙度，因而只形成陶瓷體10的表面粗糙度而不影響多層陶瓷電子組件的可靠性。
在形成鍍覆層33於第一外部電極31及第二外部電 極32上(S6)時，應用噴砂法以便在陶瓷體10燒結完成後人為地形成第一外部電極31及第二外部電極32的表面粗糙度。噴砂法也可只增加第一外部電極31及第二外部電極32的表面粗糙度，從而不影響多層陶瓷電子組件的可靠性。
將省略與根據本發明具體實施例之上述多層陶瓷電 子組件相同之特徵的其他描述。
第5圖的橫截面圖根據本發明之具體實施例圖示具 有嵌入式多層陶瓷電子組件於其內的印刷電路板。
請參考第5圖，根據本發明之具體實施例，提供具 有嵌入式多層陶瓷電子組件在其內的印刷電路板100，該印刷電路板包含：絕緣基板110；以及嵌入式多層陶瓷電子組件，其係包含：陶瓷體10，包含數個介電層1；該等第一內部電極21及該等第二內部電極22，係彼此相互面對面配置以及有該等介電層1介於其間；第一外部電極31及第二外部電極32，形成於陶瓷體10之外表面上，第一外部電極31係電氣連接至該等第一內部電極21，而第二外部電極32電氣連接至該等第二內部電極22；以 及鍍覆層33，形成於第一外部電極31及第二外部電極32上。在此，陶瓷體10的表面粗糙度可等於500奈米或更大而且不大於該陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度可等於300奈米或更大而且不大於該鍍覆層的厚度。
絕緣基板110可包含絕緣層120，以及視實際需要， 可包含有助於構成各種層間電路的導電圖案130及導電通孔140，如第5圖所示。此絕緣基板11可為內含多層陶瓷電子組件的印刷電路板100。
在嵌入印刷電路板100之後，該多層陶瓷電子組件 在後段加工期間經受數種嚴苛環境，例如熱處理及其類似者，其方式與印刷電路板100類似。特別是，印刷電路板100因熱處理加工而收縮及膨脹會直接轉移至嵌入印刷電路板100的多層陶瓷電子組件，從而施加應力至在多層陶瓷電子組件與印刷電路板100之間的黏著表面。如果施加至在多層陶瓷電子組件與印刷電路板100之間的黏著表面的應力大於其間的黏著強度，可能發生脫層缺陷，例如黏著表面可能脫層。
多層陶瓷電子組件與印刷電路板100之間的黏著強 度正比於多層陶瓷電子組件與印刷電路板100的電化學黏合力(electrochemical binding force)以及黏著表面的有效表面積。因此，藉由控制多層陶瓷電子組件的表面粗糙度以增加多層陶瓷電子組件與印刷電路板100之黏著表面的有效表面積，可降低多層陶瓷電子組件與印刷電路板100的脫層。此外，可確認多層陶瓷電子組件與印刷電路板100之黏著表面的脫層頻率取決於嵌入印刷電路板100之多層陶瓷電子組件的表面粗糙度。
以下用本發明實施例詳述本發明，但是不受限於此。
本發明實施例1
為了確認黏著表面的脫層頻率取決於根據本發明具體實施例之嵌入式多層陶瓷電子組件的表面粗糙度，讓有多層陶瓷電子組件嵌在其內的板體放置30分鐘，然後在85℃的溫度及85%的相對濕度下，這對應至行動電話主機板之晶片組件的一般嚴苛條件(嚴苛條件1)，以及在125℃的溫度及85%的相對濕度下，這對應至有較高功能之應用處理器(AP)的嚴苛條件(嚴苛條件2)，測量及調整脫層頻率，同時根據鍍覆層33的厚度，陶瓷體10的中心線平均粗糙度(Ra1)及鍍覆層33的中心線平均粗糙度(Ra2)各有不同。
將在鍍覆層33之厚度等於5微米情形下的實驗結果製成表1；將在鍍覆層33之厚度等於9微米情形下的實驗結果製成表2；以及將在鍍覆層33之厚度等於12微米情形下的實驗結果製成表3。
由以上表1至3可見，當陶瓷體10及鍍覆層33的表面粗糙度變低時，脫層的頻率會增加，從而可確認多層陶瓷電子組件的表面粗糙度可影響脫層的發生。
為了防止多層陶瓷電子組件與印刷電路板100的脫層以及在用於評估行動電話主機板之晶片組件之可靠性的嚴苛條件(嚴苛條件1)下通過可靠性標準，陶瓷體10與第一及第二外部電極31、32的表面粗糙度值各自需要滿足500奈米或更大與300奈米或更大。為了通過更嚴苛的條件(嚴苛條件2)，陶瓷體10及 鍍覆層33的表面粗糙度值各自需要滿足700奈米或更大與500奈米或更大。
在鍍覆層33的厚度等於4微米的情形下，可能發生 在加工導電通孔140時導電通孔140連接到陶瓷體10的問題，從而無法確認表面粗糙度的效果。在鍍覆層33的厚度等於15微米的情形下，鍍覆層33的應力可能造成陶瓷體10龜裂。因此，鍍覆層33的厚度可滿足：4微米<鍍覆層的厚度<15微米。
此外，陶瓷體10的表面粗糙度可能不大於陶瓷覆蓋 片的厚度，而鍍覆層33的表面粗糙度可能不大於鍍覆層33的厚度，因而，陶瓷體10的表面粗糙度最大值受限於陶瓷覆蓋片50的厚度，而鍍覆層33的表面粗糙度最大值受限於鍍覆層的厚度。
如前述，根據本發明的具體實施例，在加壓陶瓷體 時，將砂紙放在陶瓷體的表面上，以藉此轉移砂紙的粗糙度至陶瓷體，然後鍍覆外部電極以形成鍍覆層，使得可控制多層陶瓷電子組件之陶瓷表面的表面粗糙度以及鍍覆層的表面粗糙度，藉此改正多層陶瓷電子組件與印刷電路板的脫層從而改善黏著特性。
儘管已用具體實施例圖示及描述本發明，然而熟諳此藝者會明白仍可做出修改及變體而不脫離如申請專利範圍所定義的本發明精神及範疇。
10‧‧‧陶瓷體
31‧‧‧第一外部電極
32‧‧‧第二外部電極
L‧‧‧長度方向
T‧‧‧厚度方向
W‧‧‧寬度方向

Claims (15)

  1. 一種嵌入式多層陶瓷電子組件，其係包含：陶瓷體，包含數個介電層；數個第一及數個第二內部電極，相互面對面以及有該等介電層介於其間；第一外部電極及第二外部電極，形成於該陶瓷體之外表面上，該第一外部電極係電氣連接至該等第一內部電極，而該第二外部電極係電氣連接至該等第二內部電極；以及鍍覆層，形成於該第一外部電極及該第二外部電極上，其中，該陶瓷體的表面粗糙度等於500奈米或更大而且不大於陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
  2. 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件，其中，該陶瓷體之該表面粗糙度等於700奈米或更大而且不大於該陶瓷覆蓋片之該厚度。
  3. 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件，其中，該鍍覆層之該表面粗糙度等於500奈米或更大而且不大於該鍍覆層之該厚度。
  4. 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件，其中，該陶瓷覆蓋片之該厚度等於1微米或更大而且不大於30微米。
  5. 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件，其中，該鍍覆層之該厚度大於4微米且小於15微米。
  6. 一種嵌入式多層陶瓷電子組件之製造方法，該方法係包含： 製備包含數個介電層的數個陶瓷胚片；使用用於數個內部電極的導電膠來形成數個內部電極圖案於該等陶瓷胚片上，該導電膠含有導電金屬粉末及陶瓷粉末；層壓有該等內部電極圖案形成於其上的該等陶瓷胚片，以藉此形成陶瓷體，該陶瓷體包含相互面對面之數個第一內部電極及數個第二內部電極；將砂紙安置於該陶瓷體的上表面及下表面的各者上以及加壓於其上；由該陶瓷體卸下該砂紙以及燒結該陶瓷體；形成第一外部電極及第二外部電極於該陶瓷體之該上表面、該下表面及端面上；形成鍍覆層於該第一外部電極及該第二外部電極上；應用噴砂法於該陶瓷體與形成於該第一外部電極及該第二外部電極上之該鍍覆層以控制它們的表面粗糙度，其中，該陶瓷體之該表面粗糙度等於500奈米或更大而且不大於陶瓷覆蓋片的厚度，而該鍍覆層之該表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
  7. 如申請專利範圍第6項所述之方法，其中，該陶瓷體之該表面粗糙度等於700奈米或更大而且不大於該陶瓷覆蓋片之該厚度。
  8. 如申請專利範圍第6項所述之方法，其中，該鍍覆層之該表面粗糙度等於500奈米或更大而且不大於該鍍覆層之該厚度。
  9. 如申請專利範圍第6項所述之方法，其中，該陶瓷覆蓋片之該厚度等於1微米或更大而且不大於30微米。
  10. 如申請專利範圍第6項所述之方法，其中，該鍍覆層之該厚度大於4微米且小於15微米。
  11. 一種有嵌入式多層陶瓷電子組件在其內的印刷電路板，該印刷電路板包含：絕緣基板；以及嵌入式多層陶瓷電子組件，其係包含：陶瓷體，包含數個介電層；數個第一及數個第二內部電極，相互面對面以及有該等介電層介於其間；第一外部電極及第二外部電極，形成於該陶瓷體之外表面上，該第一外部電極係電氣連接至該等第一內部電極，而該第二外部電極電氣連接至該等第二內部電極；以及鍍覆層，形成於該第一外部電極及該第二外部電極上，該陶瓷體的表面粗糙度等於500奈米或更大而且不大於陶瓷覆蓋片的厚度，而該鍍覆層的表面粗糙度等於300奈米或更大而且不大於該鍍覆層的厚度。
  12. 如申請專利範圍第11項所述之印刷電路板，其中，該陶瓷體之該表面粗糙度等於700奈米或更大而且不大於該陶瓷覆蓋片之該厚度。
  13. 如申請專利範圍第11項所述之印刷電路板，其中，該鍍覆層之該表面粗糙度等於500奈米或更大而且不大於該鍍覆層之該厚度。
  14. 如申請專利範圍第11項所述之印刷電路板，其中，該陶瓷覆蓋片之該厚度等於1微米或更大而且不大於30微米。
  15. 如申請專利範圍第11項所述之印刷電路板，其中，該鍍覆層之該厚度大於4微米且小於15微米。
TW102105494A 2012-12-04 2013-02-18 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板 TWI482183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120139623A KR101422938B1 (ko) 2012-12-04 2012-12-04 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판

Publications (2)

Publication Number Publication Date
TW201423791A true TW201423791A (zh) 2014-06-16
TWI482183B TWI482183B (zh) 2015-04-21

Family

ID=50824328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105494A TWI482183B (zh) 2012-12-04 2013-02-18 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板

Country Status (5)

Country Link
US (1) US20140151101A1 (zh)
JP (2) JP5855593B2 (zh)
KR (1) KR101422938B1 (zh)
CN (1) CN103854852A (zh)
TW (1) TWI482183B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663509B (zh) * 2014-07-04 2018-12-04 株式会社村田制作所 热敏电阻元件及电子元器件
US9881739B2 (en) * 2014-09-30 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2017037930A (ja) 2015-08-07 2017-02-16 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6877880B2 (ja) * 2016-02-04 2021-05-26 株式会社村田製作所 電子部品の製造方法
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品
US10670045B2 (en) * 2016-04-29 2020-06-02 Raytheon Technologies Corporation Abrasive blade tips with additive layer resistant to clogging
JP6841121B2 (ja) 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP7172113B2 (ja) * 2018-04-24 2022-11-16 Tdk株式会社 コイル部品及びその製造方法
KR102096464B1 (ko) * 2018-11-16 2020-04-02 삼성전기주식회사 적층 세라믹 전자부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20190116174A (ko) * 2019-09-18 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20210033132A (ko) * 2019-09-18 2021-03-26 삼성전기주식회사 적층형 전자 부품
KR20190116177A (ko) * 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
CN110690459A (zh) * 2019-09-25 2020-01-14 中国华能集团清洁能源技术研究院有限公司 一种提高熔融碳酸盐燃料电池电极催化性能的方法
KR20210148736A (ko) * 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
KR20220063556A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20220096545A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층 세라믹 전자부품
JP7400758B2 (ja) * 2021-03-16 2023-12-19 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770425B2 (ja) * 1987-09-18 1995-07-31 松下電器産業株式会社 コンデンサの製造方法
EP0447550B1 (en) * 1988-12-07 1997-04-09 Honshu Paper Co., Ltd. Method for producing a metallized film for laminated chip capacitors
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
KR19980030876U (ko) * 1996-11-29 1998-08-17 조희재 세라믹 칩 커패시터
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP3398351B2 (ja) * 1999-11-30 2003-04-21 京セラ株式会社 コンデンサ内蔵型配線基板
JP4641589B2 (ja) * 2000-05-19 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
JP4610067B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production
JP2004153098A (ja) 2002-10-31 2004-05-27 Nec Tokin Corp 積層セラミックコンデンサおよびその製造方法
KR101108958B1 (ko) * 2003-02-25 2012-01-31 쿄세라 코포레이션 적층 세라믹 콘덴서 및 그 제조방법
JP4649847B2 (ja) * 2004-02-25 2011-03-16 株式会社村田製作所 チップ型電子部品
JP4111340B2 (ja) * 2004-03-04 2008-07-02 Ｔｄｋ株式会社 チップ型電子部品
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
JP2006128385A (ja) * 2004-10-28 2006-05-18 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
TWI296910B (en) * 2005-12-27 2008-05-11 Phoenix Prec Technology Corp Substrate structure with capacitance component embedded therein and method for fabricating the same
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
WO2012077585A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP5563514B2 (ja) * 2011-04-15 2014-07-30 太陽誘電株式会社 チップ状電子部品
CN109982834B (zh) * 2016-11-15 2021-05-18 Ａｇｃ株式会社 层叠基板和电子器件的制造方法

Also Published As

Publication number Publication date
JP2016034035A (ja) 2016-03-10
KR101422938B1 (ko) 2014-07-23
TWI482183B (zh) 2015-04-21
US20140151101A1 (en) 2014-06-05
CN103854852A (zh) 2014-06-11
JP2014110417A (ja) 2014-06-12
KR20140071723A (ko) 2014-06-12
JP5855593B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
TWI482183B (zh) 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板
TWI518716B (zh) 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板
US10306765B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101659146B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101452128B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
US20150075853A1 (en) Multilayer ceramic electronic component embedded in board and printed circuit board having the same
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR102004767B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20210009747A (ko) 내장용 특수 재질 전자부품을 이용한 인쇄회로기판 및 이의 제조방법
KR20210001393A (ko) 인쇄회로기판 내장용 특수 재질 전자부품및 이의 제조방법