TWI518716B - 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板 - Google Patents
嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板 Download PDFInfo
- Publication number
- TWI518716B TWI518716B TW102105493A TW102105493A TWI518716B TW I518716 B TWI518716 B TW I518716B TW 102105493 A TW102105493 A TW 102105493A TW 102105493 A TW102105493 A TW 102105493A TW I518716 B TWI518716 B TW I518716B
- Authority
- TW
- Taiwan
- Prior art keywords
- ceramic body
- electrode
- electronic component
- thickness
- multilayer ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims description 217
- 239000010410 layer Substances 0.000 claims description 152
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 81
- 239000010949 copper Substances 0.000 claims description 41
- 230000003746 surface roughness Effects 0.000 claims description 41
- 238000005253 cladding Methods 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000011247 coating layer Substances 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 14
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 230000032798 delamination Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本申請案主張2012年12月28日在韓國智慧財產局提出申請之韓國專利申請案第10-2012-0157037號之優先權,其揭露係合併引用於本文中。
本發明係關於嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件之印刷電路板(PCB)。
電子電路已變得具有高密集度與高整合度,在印刷電路板(PCB)上安裝被動元件之安裝空間已變得不足,為了解決此問題,實現能夠安裝在電路板內之組件,例如嵌入式裝置,已持續努力中。尤其是,已有提出在電路板內安裝多層陶瓷電子組件作為電容性組件的各種方法。
在將多層陶瓷電子組件安裝於電路板內之各種方法的其中一種方法中,用於多層陶瓷電子組件之介電材料係同樣作為用於電路板之材料以及銅接線或諸如此類係作為電極。其它用
於實現嵌入式多層陶瓷電子組件之方法包括藉由在電路板內形成高介電常數(k)介電質聚合物薄片和介電質薄膜以形成嵌入式多層陶瓷電子組件之方法、在電路板內安裝多層陶瓷電子組件之方法、以及諸如此類。
一般而言,多層陶瓷電子組件包括由陶瓷材料製成之複數介電層、以及插置於介電層之間的內部電極。藉由在電路板內放置多層陶瓷電子組件,可實現具有高電容之嵌入式多層陶瓷電子組件。
為了製造包括有嵌入式多層陶瓷電子組件之印刷電路板(PCB),可將多層陶瓷電子組件插入核心電路板,並且必需使用雷射在上積層板與下積層板中形成介層孔用以連接電路板接線與多層陶瓷電子組件之外部電極。然而,雷射光束加工使PCB之製造成本大幅提升。
在將多層陶瓷電子組件嵌入電路板的過程中,硬化環氧樹脂並實施熱處理程序以使金屬電極結晶化,而在此種情況下,多層陶瓷電子組件之環氧樹脂、金屬電極、陶瓷元件之熱膨脹,以及諸如此類,或電路板之熱膨脹之係數之間的差異會在電路板及多層陶瓷電子組件之接合面上產生缺陷。此缺陷會在可靠度測試期間使接合面或諸如此類產生剝層。
同時,在多層陶瓷電容器(MLCC)作為如智慧型手機之應用處理器、PC之CPU、或諸如此類之高效能IC電源端子之去耦電容器的情況下,IC效能在等效串聯電感(ESL)增加時會衰減,以及若智慧型手機和PC之CPUs具有愈來愈高的效能,MLCC之ESL之增加會益加影響IC效能之衰減。
已想出有一種所謂的低電感晶片電容器(LICC)藉由降低外部端子之間的距離以縮減電流流動路徑用來降低電感。
至於嵌入式多層陶瓷電子組件,有必要應用此LICC以降低上述電感。
(專利文件1)韓國專利公開發佈第2009-0083568號。
本發明之一態樣提供嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件之印刷電路板(PCB)。
根據本發明之一態樣,提供有嵌入式多層陶瓷電子組件,其包括:陶瓷體,包含介電層,具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二末端表面,及具有等於或小於250微米之厚度;第一內部電極與第二內部電極,彼此相向而設置,其間插置有該介電層,並且分別交替地曝露於該第一側表面與該第二側表面;第一外部電極與第二外部電極,該第一外部電極形成在該陶瓷體之該第一側表面上並且電連接至該第一內部電極,而該第二外部電極形成在該第二側表面上並且電連接至該第二內部電極;以及金屬層,分別形成在該第一外部電極與該第二外部電極上並且含有銅(Cu),其中,該陶瓷體包括主動層和包覆層,該主動層包含該第一內部電極與該第二內部電極,而該包覆層形成在該主動層之上或下表面上,並且當該金屬層之厚度為tp時,滿足tp 5μm。
當陶瓷體之厚度為第一主表面與第二主表面之間的
距離、陶瓷體之厚度為第一側表面與第二側表面之間的距離、且陶瓷體之長度為第一末端表面與第二末端表面之間的距離時,陶瓷體之寬度可小於或等於陶瓷體之長度,其中,第一外部電極形成在第一側表面上,而第二外部電極形成在第二側表面上。
當陶瓷體之長度為L且其寬度為W時,可滿足0.5LWL。
當陶瓷體之表面粗糙度為Ra1且包覆層之厚度為tc時,可滿足120nmRa1tc。
當金屬層之表面粗糙度為Ra2且金屬層之厚度為tp時,可滿足200nmRa2tp。
第一與第二外部電極可分別延伸至陶瓷體之第一與第二主表面,並且形成在第一與第二主表面上之第一與第二外部電極之寬度可等於或大於200微米。
形成在第一與第二主表面上之第一與第二外部電極之間的距離可等於或大於100微米。
包覆層之厚度tc的範圍係從1微米至30微米。
金屬層可經由電鍍予以形成。
根據本發明之另一態樣,提供具有嵌入式多層陶瓷電子組件之印刷電路板(PCB),其包括:絕緣基底;以及嵌入式多層陶瓷電子組件,其包含陶瓷體、第一內部電極與第二內部電極、第一外部電極與第二外部電極、以及金屬層,其中,該陶瓷體包含介電層,具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二末端表面,及具有等於或小於250微米之厚度,該第一內部電極與該第二內部電極彼此
相向而設置,其間插置有該介電層,並且分別交替地曝露於該第一側表面與該第二側表面,該第一外部電極形成在該陶瓷體之該第一側表面上並且電連接至該第一內部電極,該第二外部電極形成在該第二側表面上形成並且電連接至該第二內部電極,該金屬層分別形成在該第一外部電極與該第二外部電極上並且含有銅(Cu),該陶瓷體包括主動層和包覆層,該主動層包含該第一內部電極與該第二內部電極,而該包覆層形成在該主動層之上或下表面上,當該金屬層之厚度為tp時,係滿足tp 5μm。
當陶瓷體之厚度為第一主表面與第二主表面之間的距離、陶瓷體之厚度為第一側表面與第二側表面之間的距離、且陶瓷體之長度為第一末端表面與第二末端表面之間的距離時,陶瓷體之寬度可小於或等於陶瓷體之長度,第一外部電極形成在第一側表面上,第二外部電極形成在第二側表面上。
當陶瓷體之長度為L且其寬度為W時,可滿足0.5LWL。
當陶瓷體之表面粗糙度為Ra1且包覆層之厚度為tc時,可滿足120nmRa1tc。
當金屬層之表面粗糙度為Ra2且金屬層之厚度為tp時,可滿足200nmRa2tp。
第一與第二外部電極可分別延伸至陶瓷體之第一與第二主表面,並且形成在第一與第二主表面上之第一與第二外部電極之寬度可等於或大於200微米。
形成在第一與第二主表面上之第一與第二外部電極之間的距離可等於或大於100微米。
包覆層之厚度tc的範圍係從1微米至30微米。
金屬層可經由電鍍予以形成。
10‧‧‧陶瓷體
11‧‧‧介電質
21‧‧‧第一內部電極
22‧‧‧第二內部電極
31、31a‧‧‧第一外部電極
32、32a‧‧‧第二外部電極
31b、32b‧‧‧金屬層
100‧‧‧PCB
110‧‧‧絕緣基底
110a、110b、110c絕緣層
120‧‧‧導電圖案
140‧‧‧導電性介層孔
200‧‧‧印刷電路板
S1‧‧‧第一主表面
S2‧‧‧第二主表面
S3‧‧‧第一末端面
S4‧‧‧第二末端表面
S5‧‧‧第一側表面
S6‧‧‧第二側表面
tp‧‧‧金屬層之厚度
tc‧‧‧包覆層之厚度
ts‧‧‧陶瓷體之厚度
Ra1‧‧‧陶瓷體之表面粗糙度
Ra2‧‧‧金屬層之表面粗糙度
本發明之上述及其它態樣、特徵與其它優點經由底下的詳細說明搭配附加圖式將得以更清楚地予以理解,其中,第1圖為根據本發明一具體實施例之嵌入式多層陶瓷電子組件之透視圖;第2圖為根據本發明一具體實施例之陶瓷體之概要圖;第3圖為第2圖之陶瓷體之分解透視圖;第4圖為沿著第2圖劃線X-X’所取陶瓷體之剖面圖;第5圖為第4圖A區之放大圖;以及第6圖為根據本發明另一具體實施例具有嵌內式多層陶瓷電子組件之印刷電路板之剖面圖。
現在將引用附加圖式詳細說明本發明之具體實施例。然而本發明可用許多不同形式予以具體實施並且不應予以推斷為侷限於本文所提之具體實施例。反而,這些具體實施例係經提供以致本揭露將呈透徹且完整,並且將完全傳達本發明之範疇給熟悉本技術之人士。在圖式中,元件之形狀與尺寸可為了清晰而誇大,以及相同的參照元件符號將整個用於指定相同或類似組件。
除非明顯相對說明,用字「包括」及變化,如「包含」或「含有」將予以理解用來意指對所述元件之含括而非對任
何其元件之排除。
為了闡明本發明,與說明無關的部份將予以省略,並且為了清楚表達許多分層與區域,厚度係予以誇大,以及類似的參考元件符號在整篇說明書裡係用於類似部件。
第1圖為根據本發明一具體實施例之嵌入式多層陶瓷電子組件的透視圖。第2圖為根據本發明一具體實施例之陶瓷體的概要圖。第3圖為第2圖之陶瓷體之分解透視圖。第4圖為沿著第2圖劃線X-X’所取陶瓷體之剖面圖。第5圖為第4圖中A區的放大圖。
請參閱第1至5圖,根據本發明一具體實施例之嵌入式多層陶瓷電子組件可包括含有介電層11之陶瓷體10,陶瓷體10具有彼此相對之第一與第二主表面S1與S2、彼此相對之第一與二側表面S5與S6、和彼此相對之第一與第二末端表面S3與S4、並且具有小於或等於250微米之厚度;第一內部電極21與第二內部電極22,其間插置有介電層11,彼此相向而設置,並且分別交替地曝露於第一側表面S5與第二側表面S6;第一外部電極31a與第二外部電極32a,第一外部電極31a形成在陶瓷體10之第一側表面S5上並且電連接至第一內部電極21,而第二外部電極32a形成在第二側表面S6上並且電連接至第二內部電極22;以及電鍍層31b與32b,分別形成在第一外部電極31與在第二外部電極32a上。
後文將說明根據本發明一具體實施例之多層陶瓷電子組件。尤其是,將說明多層陶瓷電容器(MLCC)作為實施例,但本發明不侷限於此。
在根據本發明一具體實施例之多層陶瓷電容器(MLCC)中,在第1圖中係界定「長度方向」為「L」方向、「寬度方向」為「W」方向、以及「厚度方向」為「T」方向。
在本發明之具體實施例中,陶瓷體10可具有彼此相對而置之第一主表面S1與第二主表面S2、以及連接第一主表面S1與第二主表面S2之第一側表面S5、第二側表面S6、第一末端表面S3、和第二末端表面S4。如圖所示,陶瓷體110可具有六角形,但陶瓷體110之形狀非特別受限。
用於形成介電層11之材料只要能夠得到充足電容就不特別受限。例如,可使用鈦酸鋇(BaTiO3)粉末。
就介電層11之材料而言,可根據本發明之目的將有機溶劑、塑化劑、接合劑、分散劑、與諸如此類之各種陶瓷添加物、添加到鈦酸鋇(BaTiO3)或諸如此類。
用以形成介電層11之陶瓷粉末之平均粒徑非特別受限並且可經過調整以達到本發明之目的。例如,陶瓷粉末之平均粒徑可予以調整到小於或等於400奈米。
用以形成第一與第二內部電極21與22之材料非特別受限並且可用含有一或多種例如鈀(Pd)、鈀銀(Pd-Ag)、與諸如此類之貴金屬、以及鎳(Ni)和銅(Cu)中之材料的導電膏予以形成。
第一與第二內部電極21與22可彼此相向而置,其間插置有介電層11,並且可予以交替地曝露於第一側表面S5與第二側表面S6。
由於第一內部電極與第二內部電極21與22係交替地曝露於第一側表面S5與第二側表面S6,因此,可如後文所述
實現倒置幾何電容器(RGC)或低電感晶片電容器(LICC)。
陶瓷體10之厚度ts可小於或等於250微米。
由於陶瓷體10係經製造而具有小於或等於250微米之厚度,故可適合作為嵌入式多層陶瓷電容器(MLCC)。
同樣地,陶瓷體10之厚度ts可為第一主表面S1與第二主表面S2之間的距離。
根據本發明一具體實施例,可分別形成包括有第一與第二電極31a與32a的外部電極31與32以及包括有形成於第一與第二外部電極上之銅(Cu)的金屬層31b與32b。
為了形成電容,第一與第二外部電極31a與32a可在陶瓷體10之外側上形成並且可予以電連接至第一與第二內部電極21與22。
第一與第二外部電極31a與32a可由如同第一與第二內部電極21與22之相同導電材料所製成,但本發明未侷限於此並且第一與第二外部電極31a與32a可由例如銅(Cu)、銀(Ag)、鎳(Ni)、或諸如此類予以製成。
第一與第二外部電極31a與32a可塗敷藉由將玻璃料添加至金屬粉末並加以燒結所備製之導電膏而予以形成。
一般的MLCC其長度大於寬度,且外部電極可依從陶瓷體之長度方向彼此相對置於末端表面上。
在此種情況下,當交流(AC)電壓施加至外部電極時,電流路徑相對較長,會形成增大的電流迴路以擴大感應磁場而增加電感。
在根據本發明一具體實施例之MLCC中,第一與第
二外部電極31與32可形成在陶瓷體10之第一與第二側表面S5與S6上,以縮減電流路徑。
陶瓷體10之寬度可等於第一側表面S5(其上有形成第一外部電極31)與第二側表面S6(其上有形成第二外部電極)之間的距離,而陶瓷體10之長度L可等於第一末端面S3與第二末端表面S4之間的距離。
根據本發明之一具體實施例,從第一側表面S5到第二側表面S6(其上分別形成有第一與第二外部電極31與32)的寬度W可小於或等於從第一末端表面S3至第二末端表面S4之長度L。
因此,第一與第二外部電極31與32之間的距離得以縮減,其縮減電流路徑,並從而得以縮減電流迴路以降低電感。
在陶瓷體10之第一與第二側表面S5與S6上形成第一與第二外部電極31與32,以致陶瓷體10之寬度W(亦即,第一與第二外部電極31與32之間的距離)小於或等於陶瓷體10之長度L的多層陶瓷電子組件可稱為倒置幾何電容器(RGC)或低電感晶片電容器(LICC)。
同樣地,當陶瓷體10之長度為L且其寬度為W時,可滿足(.5LWL,但本發明不侷限於此。
依此方式,藉由調整陶瓷體10之長度與寬度以滿足0.5LWL,MLCC之電感可予以降低。
因此,由於根據本發明一具體實施例之多層陶瓷電子組件實現低電感,故可增強其電氣效能。
根據本發明之一具體實施例,含有銅(Cu)之金屬層31b與32b可分別形成在第一外部電極31a與第二外部電極32a上。
一般而言,MLCC係安裝置PCB上,故鎳/錫電鍍層係在外部電極上形成。
然而,根據本發明一具體實施例之MLCC係嵌入於PCB內,而非安裝於其上,故MLCC之第一外部電極31a與第二外部電極32a係經由銅(Cu)製成之導孔予以電連接至電路板之電路。
因此,根據本發明之一具體實施例,含有銅(Cu)之金屬層31b與32b包括具有優良導電性之銅(Cu),其中,銅(Cu)為電路板內導孔之材料。
用於形成含有銅(Cu)之金屬層31b與32b的方法未特別受限。例如,金屬層31b與32b可經由電鍍予以形成,以及在此種情況下,金屬層31b與32b可作成含有銅(Cu)之電鍍層。
請參閱第4與5圖,根據本發明一具體實施例之多層陶瓷電子組件的陶瓷體10可包括含有第一與第二內部電極21與22之主動層以及形成在主動層之上或下表面上之包覆層。當金屬層31b與32b之厚度為tp時,可滿足tp 5μm。
陶瓷體10可包括含有第一與第二內部電極21與22之主動層,並且此處,主動層可意指有助於形成電容之分層。
同樣地,陶瓷體10可包括形成在主動層之上或下表面上之包覆層。
金屬層31b與32b之厚度tp可滿足tp 5μm,但本發明不侷限於此,並且金屬層31b與32b之厚度tp可小於或等於15μm。
由於金屬層31b與32b之厚度tp滿足tp 5μm並
且係調整為小於或等於15μm,因此,電路板內有優良之導孔處理,並且可實現具有高可靠度之MLCC。
若金屬層31b與32b之厚度tp小於5μm,則當多層陶瓷電子組件係嵌入於PCB 100內時,導電性介層孔140可經過處理而連接至陶瓷體10,造成缺陷。
若金屬層31b與32b之厚度tp超過5μm,則陶瓷體10中會因金屬層31b與32b之應力而產生破裂。
同時,當金屬層31b與32b之表面粗糙度為Ra2且金屬層31b與32b之厚度為tp時,可滿足200nmRa2tp。
藉由調整金屬層31b與32b之表面粗糙度Ra2以滿足200nmRa2tp,可改善多層陶瓷電子組件與電路板之間的剝層現象並且可避免產生破裂。
同樣地,當陶瓷體之表面粗糙度為Ra1且包覆層之厚度為tc時,可滿足120nmRa1tc。
藉由調整陶瓷體10之表面粗糙度Ra1以滿足120nmRa1tc,可改善多層陶瓷電子組件與電路板之間的剝層現象並且可避免產生破裂。
表面粗糙度意指處理金屬表面時在金屬表面上形成之細微凹陷與凸出程度。
表面粗糙度係因用於處理表面遭刮形成之凹槽、生锈、或諸如此類之工具而產生,不論處理方式是否恰當。在判斷粗糙程度時,表面係依從與其垂直之方向予以切割以及其具有特定曲度之剖面係受到檢查。由曲線最低點至最高點之高度係經採用並判斷為以Ra標示之平均中央線粗糙度。
在本具體實施例中,係界定陶瓷體10之表面粗糙度為Ra1且電鍍層31b與32b之平均中央線粗糙度為Ra2。
第5圖為區域A之放大圖,其表示陶瓷體10之平均中央線粗糙度Ra1及電鍍層31b與32b之平均中央線粗糙度Ra2。
請參閱第5圖,在本發明之多層陶瓷電子組件中,當陶瓷體10之表面粗糙度為Ra1且包覆層之厚度為tc時,可滿足120nmRa1tc,並且,當金屬層31b與32b之表面粗糙度為Ra2且金屬層31b與32b之厚度為tp時,可滿足200nmRa2tp。
陶瓷體10之平均中央線粗糙度Ra1和金屬層31b與32b之平均中央線粗糙度Ra2分別為陶瓷體10和金屬層31b與32b之粗糙度的計算值,而這些值可意指基於粗糙度虛擬中央線計算平均值所得到的陶瓷體10和金屬層31b與32b的粗糙度。
請參閱第5圖,詳言之,為了計算陶瓷體10之平均中央線粗糙度Ra1和金屬層31b與32b之平均中央線粗糙度Ra2,可對陶瓷體10和金屬層31b與32b之一表面上形成之粗糙度畫出一條虛擬中央線。
其次,測量基於粗糙度虛擬中央線之相關距離(例如r1、r2、r3…r13),並計算相關距離之平均值,以分別作為陶瓷體10之平均中央線粗糙度Ra1和金屬層31b與32b之平均中央線粗糙度Ra2。
陶瓷體10之平均中央線粗糙度Ra1和金屬層31b與
32b之平均中央線粗糙度Ra2係經過調整而分別落於120nmRa1tc和200nmRa2tp之範圍內,藉以實現具有優良耐受電壓特性並且對電路板具有黏著強度增強之高可靠度的多層陶瓷電子組件。
若陶瓷體10之表面粗糙度小於120奈米且金屬層31b與32b之表面粗糙度小於200奈米,則在多層陶瓷電子組件與電路板之間會出現剝層現象。
同時,若陶瓷體10之表面粗糙度超出陶瓷體10之包覆薄片之厚度tc並且金屬層31b與32b之表面粗糙度超出金屬層31b與32b之厚度tp,則會產生破裂。
同樣地,包覆層之厚度tc可為從1微米至30微米之範圍,但本發明不侷限於此。
若包覆層之厚度tc小於1微米,則包覆層係薄到使外部衝擊轉移到作為內部電容形成部件之主動層而導致缺陷。若包覆層之厚度tc超出30微米,則包覆層係薄到使電容形成部件相對減小而難以實現電容。
金屬層31b與32b和包覆層之厚度可意指平均厚度。
如第4圖所示,金屬層31b與32b和包覆層之平均厚度可藉由利用掃描式電子顯微鏡(SEM)掃描陶瓷體10長度方向剖面之影像予以測量。
例如,如第4圖所示,從利用SEM掃描陶瓷體10之寬度(W)方向中央部位所取之長度與厚度(L-T)方向剖面而得到的影像得知,金屬層31b與32b和包覆層之厚度可透過測量而得到。
同時,根據本發明之一具體實施例,第一與第二外部電極31a與32a可分別延伸至陶瓷體10之第一與第二主表面S1與S2,並且在此情況下,分別形成在第一與第二主表面S1與S2上之第一與第二外部電極31a與31b的寬度BW可為200微米,但本發明不侷限於此。
由於第一與第二外部電極31a與31b之寬度BW係分別大於等於200微米,故可降低電感並且可解決MLCC嵌入於電路板內時電路與導孔之間的缺陷接觸。
若第一與第二外部電極31a與31b之寬度BW小於200微米,則當MLCC嵌入於電路板內時,會在電路與導孔之間產生缺陷接觸的問題。
同時,形成在第一與第二主表面S1與S2上之第一與第二外部電極31a與31b之間的距離Te會大於等於100微米。
藉由將第一與第二主表面S1與S2上形成之第一與第二外部電極31a與31b之間的距離調整到大於等於100微米,可實現具有高可靠度的MLCC。
若第一與第二外部電極31a與31b之間的距離小於100微米,則極性不同之電極之間的距離係短到會出現短路缺陷。
下文將說明用於製造根據本發明一具體實施例之嵌入式多層陶瓷電子組件的方法,但本發明不侷限於此。
用於製造根據本發明一具體實施例之嵌入式多層陶瓷電子組件的方法可包括:備製含有介電層之陶瓷生片(ceramic green sheet);藉由使用導電膏供內部電極含有導電金屬粉末和陶瓷粉末而在陶瓷生片上形成內部電極;藉由層壓上有形成內部電
極圖案之陶瓷生片以形成其內含有彼此相向而置之第一內部電極與第二內部電極的主動層,並且藉由在主動層之上表面或下表面上層壓陶瓷生片以形成包覆層從而備製具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二末端表面的陶瓷體;在陶瓷體之上與下表面中插入砂紙、予以層壓、並且予以壓縮;自陶瓷體移除砂紙;以及燒結陶瓷體;在陶瓷體之第一側表面與第二側表面上分別形成第一外部電極與第二外部電極;在第一與第二外部電極上形成含有銅(Cu)之金屬層;以及藉由噴砂法對陶瓷體和電鍍層調整表面粗糙度,其中,當金屬層之厚度為tp時,可滿足tp 5μm。
在製造根據本發明一具體實施例之嵌入式多層陶瓷電子組件的方法中,首先,含有像是鈦酸鋇(BaTiO3)粉末、或諸如此類之粉末的漿料可予以塗佈在載體膜上並乾化以備製複數陶瓷生片,從而形成介電層。
陶瓷生片可藉由混合陶瓷粉末、接合劑、以及溶劑以備製漿料並且以刮刀法處理漿料而予以製作成厚度為數微米(μm)之薄片。
其次,備製用於內部電極之導電膏,內部電極的鎳粉末之重量百分比為40至50,而平均顆粒尺寸範圍從0.1微米至0.2微米。
用於內部電極之導電膏係根據絲網印刷法予以塗佈在生片上以形成內部電極,並且內部電極係經過層壓以形成主動層,以及陶瓷生片係層壓在主動層之下表面之上表面上以形成包覆層,從而製造出具有彼此相對之第一與第二主表面、彼此相對
之第一與第二側表面、和彼此相對之第一與第二末端表面的陶瓷體10。
將砂紙插入陶瓷體10之上與下表面,並且層壓、壓縮、以及燒結的操作係經實施以形成陶瓷體10之表面粗糙度。P值範圍從100至3000之砂紙之應用可人為形成粗糙度,並且在這種情況下,陶瓷體10之表面僅一部份之粗糙度增加。因此,陶瓷體10之表面粗糙度可經形成而不影響多層陶瓷電子組件的可靠度。
在操作壓縮時,可將砂紙插入陶瓷體10之表面內以及砂紙之表面粗糙度可轉移到陶瓷體10之表面。這是用以在陶瓷體10之表面上產生表面粗糙度,以及砂紙之P值可為從100至3000之範圍。
此處砂紙之‘P’為表示FEPA顆粒尺寸標準之符號〔歐洲FEPA(歐洲磨料磨具生產聯合會(Federation of European Producers of Abrasives))“P”等級〕。
之後,可繼續在陶瓷體10之第一與第二側表面上形成第一與第二外部電極、以及在第一與第二外部電極上形成含銅(Cu)金屬層31b與32b的操作。
形成含銅(Cu)金屬層31b與32b之操作未特別受到限制。例如,金屬層可透過電鍍予以形成。
在形成金屬層31b與32b時,可利用噴砂法人為形成並調整含銅(Cu)金屬層31b與32b上之表面粗糙度。
透過噴砂法,僅增加含銅(Cu)金屬層31b與32b之表面粗糙度而不影響多層陶瓷電子組件之可靠度。
根據之前具體實施例嵌入式多層陶瓷電子組件所述相同特徵之說明將予以省略。
第6圖為根據本發明另一具體實施例具有嵌入式多層陶瓷電子組件之印刷電路板200的剖面圖。
請參閱第6圖,第6圖中所示的嵌入式多層陶瓷電子組件係與上述多層陶瓷電子組件10實質相同,故將對相同或類似元件使用相同的參考元件符號並且將省略其重複說明。
請參閱第6圖,根據本發明另一具體實施例具有嵌入式多層陶瓷電子組件之印刷電路板(PCB)200可包括絕緣基底110;陶瓷體10,內含介電質11,具有彼此相對之第一與第二主表面S1與S2、彼此相對之第一與第二側表面S5與S6、和彼此相對之第一與第二末端表面S3與S4,並且厚度小於或等於250微米;第一內部電極21與第二內部電極22,彼此相向而置,其間插置有介電層11並且分別交替地曝露於第一側表面S5與第二側表面S6;第一外部電極31a和第二外部電極32a,第一外部電極31a形成在陶瓷體10之第一側表面S5上並且電連接至第一內部電極21,第二外部電極32a形成在第二側表面S6上並且電連接至第二內部電極22;以及金屬層31b與32b,形成在第一外部電極31a與第二外部電極32a上並且內含銅(Cu),其中,陶瓷體10可包括主動層和包覆層,該主動層含有第一內部電極與第二內部電極21與22,而該包含覆形成在該主動層的上或下表面上,並且,當金屬層31b與32b之厚度為tp時,可滿足tp 5μm。
陶瓷體10之厚度ts可為第一主表面S1與第二主表面S2之間的距離。
在根據本發明一具體實施例內含於PCB 200內之嵌入式MLCC 100中,第一與第二外部電極31與32可在陶瓷體10之第一與第二側表面S5與S6上形成以縮減電流路徑。
陶瓷體10之寬度可等於第一側表面S5(其上形成有第一外部電極31)與第二側表面S6(其上形成有第二外部電極)之間的距離,而陶瓷體10之長度L可等於第一末端表面S3與第二末端表面S4之間的距離。
根據本發明之一具體實施例,從第一側表面S5到第二側表面S6(其上分別形成有第一與第二外部電極31與32)的寬度W可小於或等於從第一末端表面S3到第二末端表面S4之長度L。
因此,第一與第二外部電極31與32之間的距離得以縮減,其縮減電流路徑,以及電流迴路因而得以縮減以降低電感。
在陶瓷體10之第一與第二側表面S5與S6上形成有第一與第二外部電極31與32,致使陶瓷體10之寬度W(亦即,第一與第二外部電極31與32之間的距離)小於或等於陶瓷體10之長度L的多層陶瓷電子組件可稱為倒置幾何電容器(RGC)或低電感晶片電容器(LICC)。
如第6圖所示,絕緣基底10可具有內含絕緣層110a、110b、和110c之結構,並且可包括構成各類夾層電路之導電圖案120和導電性介層孔140。絕緣基底110可為內含多層陶瓷電子組件100之印刷電路板。
多層陶瓷電子組件100在予以插入PCB 200之後,於PCB 200上實施熱處理、或諸如此類之後處理期間經歷各種嚴
苛環境。
尤其是,PCB 200在熱處理過程期間之收縮與膨脹係直接轉移到插入PCB 200內之多層陶瓷電子組件100,以將應力施加於多層陶瓷電子組件100與PCB 200之接合面。
當施加於多層陶瓷電子組件100與PCB 200之接合面的應力大於黏著接合強度時,接合面係分離而造成剝層缺陷。
多層陶瓷電子組件100與PCB 200之間的黏著接合強度和多層陶瓷電子組件100與PCB 200之電化學接合力成比例,並且此處為了增加多層陶瓷電子組件100與PCB 200之間接合面之有效表面面積,可控制多層陶瓷電子組件100之表面粗糙度以改良多層陶瓷電子組件100與PCB 200之間的剝層現象。同樣地,可根據嵌入PCB 200內之多層陶瓷電子組件100之表面粗糙度檢查接合面與PCB 200剝離的頻率。
下文將更詳細地說明本發明之具體實施例,但本發明不侷限於此。
為了依據嵌入式MLCC的第一與第二主表面上所形成之第一與第二外部電極之寬度判斷嵌入式MLCC之間的缺陷接觸、根據金屬層31b與32b之厚度判斷導孔是否處理有缺陷、根據陶瓷體10之表面粗糙度和金屬層31b與32b之表面粗糙度判斷接合面出現剝離的頻率,具有嵌入式多層陶瓷電子組件之電路板係在行動電話主機板晶片組件之一般條件下(亦即溫度85℃和相對濕度85%)停留30分鐘,並且接著改變第一與第二外部電極之寬度、金屬層31b與32b之厚度與表面粗糙度、和陶瓷體10之表
面粗糙度予以作測試檢驗。
底下第1表根據分別在第一與第二主表面上形成之第一與第二外部電極之寬度表示電路板內MLCC與導孔之間的缺陷接觸。
X:瑕疵率大於20%
△:瑕疵率為5%至20%
○:瑕疵率為0.01%至5%
◎:瑕疵率小於0.01%
請參閱第1表,可看出若MLCC第一與第二外部電極之寬度大於等於200微米,則電路板之導孔不具有缺陷接觸。
同時,可看出若MLCC第一與第二外部電極之寬度小於200微米,則電路板之導孔不具有缺陷接觸。
第2表根據金屬層31b與32b之厚度表示導孔處理是否有缺陷。
X:瑕疵率大於10%
△:瑕疵率為1%至10%
○:瑕疵率為0.01%至1%
◎:瑕疵率小於0.01%
請參閱第2表,可看出若MLCC金屬層31b與32b之厚度大於等於5微米,則導孔在電路板中處理優良,並且從而得以實現具有優良可靠度之MLCC。
同時,可看出若MLCC金屬層31b與32b之厚度小於5微米,則導孔處理有缺陷。
第3表根據金屬層31b與32b之表面粗糙度表示接合面之剝層頻率。
X:瑕疵率大於5%
△:瑕疵率為1%至5%
○:瑕疵率為0.01%至1%
◎:瑕疵率小於0.01%
請參閱第3表,可看出若MLCC金屬層31b與32b之表面粗糙度大於等於200奈米,則接合面之剝層頻率低,其實現具有優良可靠度之MLCC。
同時,可看出若MLCC金屬層31b與32b之表面粗糙度小於200奈米,則接合面之剝層頻率高,其降低可靠度。
底下第4表顯示陶瓷體10表面粗糙度接合面之剝層頻率。
X:瑕疵率大於5%
△:瑕疵率為1%至5%
○:瑕疵率為0.01%至1%
◎:瑕疵率小於0.01%
請參閱第4圖,可看出若MLCC陶瓷體10之表面粗糙度大於等120奈米,則接合面剝層頻率低,其實現具有優良可靠度之MLCC。
同時,可看出若MLCC陶瓷主體10之表面粗糙度小於120奈米,則接合面之剝層頻率高,其降低可靠度。
如上所述,根據本發明之具體實施例,在壓縮陶瓷體時,係將砂紙插在表面上以將砂紙之粗糙度轉移到陶瓷體,從而調整陶瓷體表面之粗糙度,而電鍍層之表面粗糙度係依據噴砂法藉由處理內含電鍍層之晶片予以調整,藉以改良多層陶瓷電子組件與電路板之間的剝層並增強接合特性。
另外,根據本發明一具體實施例之多層陶瓷電子組件具有低電感,以及從而具有增強之電氣效能。
儘管已結合具體實施例顯示並說明本發明,熟悉本技術之人士將明顯得知可作修改及變化而不脫離如附加之申請專利範圍所界定之本發明之精神與範疇。
11‧‧‧介電質
21‧‧‧第一內部電極
22‧‧‧第二內部電極
Claims (18)
- 一種嵌入式多層陶瓷電子組件,其包含:陶瓷體,包含介電層,具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二末端表面,及具有等於或小於250微米之厚度;第一內部電極與第二內部電極,彼此相向而設置,其間插置有該介電層,並且分別交替地曝露於該第一側表面與該第二側表面;第一外部電極與第二外部電極,該第一外部電極形成在該陶瓷體之該第一側表面上並且電連接至該第一內部電極,而該第二外部電極形成在該第二側表面上並且電連接至該第二內部電極;以及金屬層,分別形成在該第一外部電極與該第二外部電極上並且含有銅(Cu),其中,該陶瓷體包括主動層和包覆層,該主動層包含該第一內部電極與該第二內部電極,而該包覆層形成在該主動層之上或下表面上,並且當該金屬層之厚度為tp時,滿足tp 5μm。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,當該陶瓷體之厚度為該第一主表面與該第二主表面之間的距離,該陶瓷體之寬度為該第一側表面與該第二側表面之間的距離,且該陶瓷體之長度為該第一末端表面與該第二末端表面之間的距離時,該陶瓷體之寬度係小於或等於該陶瓷體之長度,該第一外部電極係形成在該第一側表面上,而該第二外部 電極係形成在該第二側表面上。
- 如申請專利範圍第2項所述之嵌入式多層陶瓷電子組件,其中,當該陶瓷體之長度為L且其寬度為W時,係滿足0.5LWL。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,當該陶瓷體之表面粗糙度為Ra1且該包覆層之厚度為tc時,係滿足120nmRa1tc。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,當該金屬之表面粗糙度為Ra2且該金屬層之厚度為tp時,係滿足200nmRa2tp。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,該第一與第二外部電極延伸至該陶瓷體之該第一與第二主表面,並且分別形成在該第一與第二主表面上之該第一與第二外部電極之寬度等於或大於200微米。
- 如申請專利範圍第6項所述之嵌入式多層陶瓷電子組件,其中,形成在該第一與第二主表面上之該第一與第二外部電極之間的距離係等於或大於100微米。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,該包覆層之厚度tc的範圍係從1微米到30微米。
- 如申請專利範圍第1項所述之嵌入式多層陶瓷電子組件,其中,該金屬層係透過電鍍所形成。
- 一種具有嵌入式多層陶瓷電子組件的印刷電路板(PCB),該印刷電路板包含:絕緣基底;以及 嵌入式多層陶瓷電子組件,其包含陶瓷體、第一內部電極與第二內部電極、第一外部電極與第二外部電極、以及金屬層,其中,該陶瓷體包含介電層,具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二末端表面,及具有等於或小於250微米之厚度,該第一內部電極與該第二內部電極彼此相向而設置,其間插置有該介電層,並且分別交替地曝露於該第一側表面與該第二側表面,該第一外部電極形成在該陶瓷體之該第一側表面上並且電連接至該第一內部電極,該第二外部電極形成在該第二側表面上形成並且電連接至該第二內部電極,該金屬層分別形成在該第一外部電極與該第二外部電極上並且含有銅(Cu),該陶瓷體包括主動層和包覆層,該主動層包含該第一內部電極與該第二內部電極,而該包覆層形成在該主動層之上或下表面上,當該金屬層之厚度為tp時,係滿足tp 5μm。
- 如申請專利範圍第10項所述之印刷電路板,其中,當該陶瓷體之厚度為該第一主表面與該第二主表面之間的距離,該陶瓷體之寬度為該第一側表面與該第二側表面之間的距離,且該陶瓷體之長度為該第一末端表面與該第二末端表面之間的距離時,該陶瓷體之寬度小於或等於該陶瓷體之長度,該第一外部電極形成在該第一側表面上,而該第二外部電極形成在該第二側表面上。
- 如申請專利範圍第11項所述之印刷電路板,其中,當該陶瓷體之長度為L且其寬度為W時,係滿足0.5LWL。
- 如申請專利範圍第10項所述之印刷電路板,其中,該陶瓷體 之表面粗糙度為Ra1且該包覆層之厚度為tc時,係滿足120nmRa1tc。
- 如申請專利範圍第10項所述之印刷電路板,其中,當該金屬層之表面粗糙度為Ra2且該金屬層之厚度為tp時,係滿足200nmRa2tp。
- 如申請專利範圍第10項所述之印刷電路板,其中,該第一與第二外部電極延伸至該陶瓷體之該第一與第二主表面,並且分別形成在該第一與第二主表面上之該第一與第二外部電極之寬度等於或大於200微米。
- 如申請專利範圍第15項所述之印刷電路板,其中,形成在該第一與第二主表面上之該第一與第二外部電極之間的距離等於或大於100微米。
- 如申請專利範圍第10項所述之印刷電路板,其中,該包覆層之厚度tc的範圍係從1微米至30微米。
- 如申請專利範圍第10項所述之印刷電路板,其中,該金屬層係透過電鍍予以形成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120157037A KR101452079B1 (ko) | 2012-12-28 | 2012-12-28 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201426780A TW201426780A (zh) | 2014-07-01 |
TWI518716B true TWI518716B (zh) | 2016-01-21 |
Family
ID=51015857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102105493A TWI518716B (zh) | 2012-12-28 | 2013-02-18 | 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9370102B2 (zh) |
JP (1) | JP2014130987A (zh) |
KR (1) | KR101452079B1 (zh) |
CN (1) | CN103915252B (zh) |
TW (1) | TWI518716B (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2958408A4 (en) * | 2013-02-12 | 2016-11-30 | Meiko Electronics Co Ltd | SUBSTRATE WITH A BUILT-IN COMPONENT AND MANUFACTURING METHOD THEREFOR |
JP5689143B2 (ja) * | 2013-03-19 | 2015-03-25 | 太陽誘電株式会社 | 低背型積層セラミックコンデンサ |
KR20140125111A (ko) * | 2013-04-18 | 2014-10-28 | 삼성전기주식회사 | 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판 |
KR101499721B1 (ko) * | 2013-08-09 | 2015-03-06 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
KR20150041490A (ko) * | 2013-10-08 | 2015-04-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
JP2015026841A (ja) * | 2013-10-25 | 2015-02-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2016136561A (ja) * | 2015-01-23 | 2016-07-28 | Tdk株式会社 | 積層コンデンサ |
JP6503758B2 (ja) * | 2015-01-23 | 2019-04-24 | Tdk株式会社 | 積層コンデンサ |
JP2016149484A (ja) * | 2015-02-13 | 2016-08-18 | Tdk株式会社 | 積層コンデンサ |
JP6867745B2 (ja) * | 2015-02-13 | 2021-05-12 | Tdk株式会社 | 積層コンデンサ及び積層コンデンサの実装構造 |
JP6877880B2 (ja) * | 2016-02-04 | 2021-05-26 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2017183574A (ja) | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | 電子部品及び電子部品内蔵型基板 |
JP2017195329A (ja) * | 2016-04-22 | 2017-10-26 | 株式会社村田製作所 | 積層セラミック電子部品 |
US10395827B2 (en) * | 2016-09-28 | 2019-08-27 | Murata Manufacturing Co., Ltd. | Electronic component |
US11257748B2 (en) * | 2017-06-30 | 2022-02-22 | Intel Corporation | Semiconductor package having polymeric interlayer disposed between conductive elements and dielectric layer |
JP6926995B2 (ja) * | 2017-11-29 | 2021-08-25 | Tdk株式会社 | 電子部品 |
JP7056226B2 (ja) * | 2018-02-27 | 2022-04-19 | Tdk株式会社 | 回路モジュール |
KR102101933B1 (ko) * | 2018-09-06 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102185055B1 (ko) | 2018-10-02 | 2020-12-01 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102185052B1 (ko) * | 2019-01-22 | 2020-12-01 | 삼성전기주식회사 | 커패시터 부품 및 그 제조방법 |
JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP7379899B2 (ja) * | 2019-07-22 | 2023-11-15 | Tdk株式会社 | セラミック電子部品 |
KR20190116158A (ko) | 2019-08-23 | 2019-10-14 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20190116174A (ko) * | 2019-09-18 | 2019-10-14 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20210033132A (ko) * | 2019-09-18 | 2021-03-26 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2021048261A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社村田製作所 | 積層コンデンサおよび積層コンデンサ群 |
JP2021052103A (ja) * | 2019-09-25 | 2021-04-01 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
KR20210148736A (ko) * | 2020-06-01 | 2021-12-08 | 삼성전기주식회사 | 전자 부품 및 그 제조방법 |
CN111710731B (zh) * | 2020-06-19 | 2022-05-17 | 中国科学技术大学 | 一种氧化镓日盲光电探测器及其制备方法 |
KR20220060286A (ko) * | 2020-11-04 | 2022-05-11 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220074262A (ko) * | 2020-11-27 | 2022-06-03 | 삼성전기주식회사 | 적층형 커패시터 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770425B2 (ja) * | 1987-09-18 | 1995-07-31 | 松下電器産業株式会社 | コンデンサの製造方法 |
JP2001044066A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
JP3398351B2 (ja) * | 1999-11-30 | 2003-04-21 | 京セラ株式会社 | コンデンサ内蔵型配線基板 |
JP4610067B2 (ja) * | 2000-09-27 | 2011-01-12 | 京セラ株式会社 | 電気素子内蔵型配線基板の製造方法 |
US6819540B2 (en) * | 2001-11-26 | 2004-11-16 | Shipley Company, L.L.C. | Dielectric structure |
JP4200792B2 (ja) * | 2003-03-12 | 2008-12-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP4111340B2 (ja) * | 2004-03-04 | 2008-07-02 | Tdk株式会社 | チップ型電子部品 |
TWI245323B (en) * | 2005-04-15 | 2005-12-11 | Inpaq Technology Co Ltd | Glaze cladding structure of chip device and its formation method |
JP4293553B2 (ja) * | 2005-05-31 | 2009-07-08 | Tdk株式会社 | 積層型電子部品及び積層セラミックコンデンサ |
JP3861927B1 (ja) * | 2005-07-07 | 2006-12-27 | 株式会社村田製作所 | 電子部品、電子部品の実装構造および電子部品の製造方法 |
JP4936850B2 (ja) * | 2006-09-15 | 2012-05-23 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
DE102006060432A1 (de) * | 2006-12-20 | 2008-06-26 | Epcos Ag | Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements |
KR100867503B1 (ko) | 2007-01-02 | 2008-11-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR101401863B1 (ko) | 2008-01-30 | 2014-05-29 | 엘지전자 주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
DE102009016659A1 (de) * | 2008-09-23 | 2010-06-24 | Siemens Aktiengesellschaft | Ankergruppe für Monolagen organischer Verbindungen auf Metall und damit hergestelltes Bauelement auf Basis organischer Elektronik |
JP2010123865A (ja) * | 2008-11-21 | 2010-06-03 | Murata Mfg Co Ltd | セラミック電子部品および部品内蔵基板 |
JP5293971B2 (ja) * | 2009-09-30 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
JP2012019159A (ja) * | 2010-07-09 | 2012-01-26 | Tdk Corp | セラミック電子部品 |
JP5777302B2 (ja) * | 2010-07-21 | 2015-09-09 | 株式会社村田製作所 | セラミック電子部品の製造方法、セラミック電子部品及び配線基板 |
JP5718594B2 (ja) * | 2010-07-22 | 2015-05-13 | 日本特殊陶業株式会社 | 積層コンデンサ、及び配線基板 |
KR101058697B1 (ko) | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
JP5267583B2 (ja) * | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP2012164966A (ja) * | 2011-01-21 | 2012-08-30 | Murata Mfg Co Ltd | セラミック電子部品 |
KR20120091655A (ko) | 2011-02-09 | 2012-08-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
JP5770539B2 (ja) * | 2011-06-09 | 2015-08-26 | Tdk株式会社 | 電子部品及び電子部品の製造方法 |
KR101548771B1 (ko) | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
JP5348302B2 (ja) * | 2012-09-28 | 2013-11-20 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
-
2012
- 2012-12-28 KR KR1020120157037A patent/KR101452079B1/ko active IP Right Grant
-
2013
- 2013-02-18 JP JP2013028698A patent/JP2014130987A/ja not_active Ceased
- 2013-02-18 TW TW102105493A patent/TWI518716B/zh active
- 2013-02-19 US US13/770,887 patent/US9370102B2/en active Active
- 2013-03-04 CN CN201310067424.5A patent/CN103915252B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR101452079B1 (ko) | 2014-10-16 |
KR20140086481A (ko) | 2014-07-08 |
US9370102B2 (en) | 2016-06-14 |
JP2014130987A (ja) | 2014-07-10 |
US20140182907A1 (en) | 2014-07-03 |
CN103915252B (zh) | 2016-12-28 |
TW201426780A (zh) | 2014-07-01 |
CN103915252A (zh) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI518716B (zh) | 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板 | |
US10306765B2 (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
TWI544507B (zh) | 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 | |
TWI482183B (zh) | 嵌入式多層陶瓷電子組件及其製造方法,以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板 | |
KR101659146B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US20180211776A1 (en) | Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein | |
KR101452128B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
US9424989B2 (en) | Embedded multilayer ceramic electronic component and printed circuit board having the same | |
US9230740B2 (en) | Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein | |
KR20150041490A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
KR102004767B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
KR20210001393A (ko) | 인쇄회로기판 내장용 특수 재질 전자부품및 이의 제조방법 | |
KR101508541B1 (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
KR20210009747A (ko) | 내장용 특수 재질 전자부품을 이용한 인쇄회로기판 및 이의 제조방법 |