KR20190116158A - 적층형 전자 부품 - Google Patents

적층형 전자 부품

Info

Publication number
KR20190116158A
KR20190116158A KR1020190103792A KR20190103792A KR20190116158A KR 20190116158 A KR20190116158 A KR 20190116158A KR 1020190103792 A KR1020190103792 A KR 1020190103792A KR 20190103792 A KR20190103792 A KR 20190103792A KR 20190116158 A KR20190116158 A KR 20190116158A
Authority
KR
South Korea
Prior art keywords
layer
conductive resin
electrode
plating layer
plating
Prior art date
Application number
KR1020190103792A
Other languages
English (en)
Inventor
전호인
김경준
천진성
신우철
김슬기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190103792A priority Critical patent/KR20190116158A/ko
Publication of KR20190116158A publication Critical patent/KR20190116158A/ko
Priority to US16/776,610 priority patent/US11289270B2/en
Priority to CN202210424104.XA priority patent/CN114709076A/zh
Priority to CN202010274058.0A priority patent/CN112420384B/zh
Priority to CN202210159747.6A priority patent/CN114530329A/zh
Priority to JP2020114328A priority patent/JP7443640B2/ja
Priority to US17/675,283 priority patent/US11721480B2/en
Priority to US18/211,707 priority patent/US20230335337A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되어 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치되는 제1 도금층, 상기 제1 도금층 상에 배치되는 도전성 수지층을 포함하는 외부 전극;을 포함하고, 상기 제1 도금층은 상기 도전성 수지층과의 계면에서 표면 조도를 가지며, 상기 도전성 수지층은 도전성 금속 및 베이스 수지를 포함한다.

Description

적층형 전자 부품{MULTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
고신뢰성 및 고강도 특성을 확보하기 위하여, 종래의 전극층으로 구성되는 외부전극을 전극층 및 도전성 수지층의 이층 구조로 변경하는 방안이 제안되었다.
전극층 및 도전성 수지층의 이층 구조는 전극층 상에 도전성 물질을 함유하는 수지 조성물을 도포하여 외부 충격을 흡수하고 도금액 침투를 막아 신뢰성을 향상시킬 수 있다.
그러나, 전극층과 도전성 수지층의 열팽창 계수(CTE, Coefficient of Thermal Expansion)가 상이하여 내부응력이 증가하게 되는 문제점이 있다. 내부응력이 증가함에 따라 신뢰성에 악영향을 주는 딜라미네이션(Delamination), 크랙(Crack) 등이 발생될 수 있다.
따라서, 고신뢰성 및 고강도 특성을 보다 향상시키기 위한 방안이 요구되고 있다.
한국 공개특허공보 제10-2014-0021416호
본 발명의 여러 목적 중 하나는 전극층과 도전성 수지층 간의 결합력을 향상시키기 위함이다.
본 발명의 여러 목적 중 하나는 전극층과 도전성 수지층 간의 전기적 연결성을 향상시키기 위함이다.
본 발명의 여러 목적 중 하나는 딜라미네이션(Delamination), 크랙(Crack) 등의 발생을 억제하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되어 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치되는 제1 도금층, 상기 제1 도금층 상에 배치되는 도전성 수지층을 포함하는 외부 전극;을 포함하고, 상기 제1 도금층은 상기 도전성 수지층과의 계면에서 표면 조도를 가지며, 상기 도전성 수지층은 도전성 금속 및 베이스 수지를 포함한다.
본 발명의 여러 효과 중 하나는 외부 전극의 전극층과 도전성 수지층 사이에 표면조도를 가지는 도금층을 배치함으로써, 외부 전극의 전극층과 도전성 수지층 간의 결합력을 향상시키는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시형태에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 도 2의 A 영역 확대도이다.
도 5는 본 발명의 다른 일 실시형태에 따른 도 2의 A 영역 확대도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시형태에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 도 2의 A 영역 확대도이다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디에 배치되어 상기 내부 전극과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치되는 제1 도금층(131b, 132b), 상기 제1 도금층 상에 배치되는 도전성 수지층(131c, 132c)을 포함하는 외부 전극(131, 132);을 포함하고, 상기 제1 도금층은 상기 도전성 수지층과의 계면에서 표면 조도를 가지며, 상기 도전성 수지층은 도전성 금속 및 베이스 수지를 포함한다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
바디(110)는, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
상기 용량 형성부는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 유전체층(111)과 제2 내부 전극(122)이 인쇄된 유전체층(111)을 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
외부 전극(131, 132)은 바디(110)에 배치되고 내부 전극(121, 122)과 연결된다. 도 2에 도시된 형태와 같이 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
외부전극(131, 132)은 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a), 상기 전극층 상에 배치된 제1 도금층(131b, 132b), 상기 제1 도금층 상에 배치되는 도전성 수지층(131c, 132c)을 포함한다.
제1 도금층(131b, 132b)은 도전성 수지층(131c, 132c)과의 계면에서 표면 조도를 가진다. 이에 따라, 앵커(Anchor) 효과에 의해 물리적 결합력을 향상시킬 수 있어, 전극층(131a, 132a)과 도전성 수지층(131c, 132c) 간의 들뜸 현상을 억제할 수 있으며, 내부응력이 증가하는 것을 억제하여 신뢰성에 악영향을 주는 딜라미네이션(Delamination), 크랙(Crack) 등이 발생되는 것을 억제할 수 있다.
또한, 제1 도금층(131b, 132b)은 물리적 결합력을 향상시킬 뿐만 아니라, 전극층(131a, 132a)과 도전성 수지층(131c, 132c) 간의 전기적 연결성을 향상시키는 역할을 수행할 수 있다.
제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 중심선 평균 거칠기(Ra)가 150~500nm일 수 있다. 즉, 제1 도금층(131b, 132b)의 표면 조도는 중심선 평균 거칠기(Ra)가 150~500nm일 수 있다.
표면 조도란 표면을 가공할 때에 표면에 생기는 미세한 요철의 정도를 일컫는 것으로서, 표면 거칠기라고도 한다.
표면 조도는 가공에 사용되는 공구, 가공법의 적부, 표면에 긁힌 흠, 녹, 에칭 등에 의해서 생기는 것으로, 거칠기의 정도를 나타내는 데 있어서 표면을 그것과 직각인 평면으로 절단하고 그 단면을 보면 높낮이를 가지는데, 가상의 중심선으로부터의 높낮이를 평균한 값을 중심선 평균 거칠기라고 하며, Ra로 표시할 수 있다.
본 발명에서는 제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 중심선 평균 거칠기를 Ra라 규정하기로 한다.
구체적으로, 제1 도금층(131b, 132b)의 중심선 평균 거칠기(Ra)를 산출하는 방법은 제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 표면 조도에 대하여 가상의 중심선(Rc)을 그을 수 있다.
다음으로, 상기 표면 조도의 가상의 중심선(Rc)을 기준으로 각각의 거리(예를 들어, r1, r2, r3　... rn)를 측정한 후, 하기 식 1과 같이 각 거리의 평균값을 구하여 산출된 값으로 제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 중심선 평균 거칠기(Ra)를 산출할 수 있다.
[식 1]
제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 중심선 평균 거칠기(Ra)가 150nm 미만인 경우에는 도전성 수지층(131c, 132c)과의 충분한 물리적 결합력을 확보하기 어려울 수 있다.
반면에, 제1 도금층(131b, 132b)이 도전성 수지층(131c, 132c)과의 계면에서 가지는 중심선 평균 거칠기(Ra)가 500nm 초과인 경우에는 제1 도금층(131b, 132b)의 두께가 너무 증가될 우려가 있으며, 제1 도금층(131b, 132b)에 크랙이 발생할 우려가 있다.
제1 도금층(131b, 132b)의 두께(tb)는 300~2000nm일 수 있다.
제1 도금층(131b, 132b)의 두께(tb)가 300nm 미만일 경우에는 충분한 표면 조도를 확보하기 어려울 수 있다.
반면에, 2000nm 초과인 경우에는 외부전극(131, 132)이 너무 두꺼워져 단위 부피당 용량이 저하될 우려가 있다.
제1 도금층(131b, 132b)을 형성하는 재료는 전극층(131a, 132a)과 도전성 수지층(131c, 132c)을 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않는다.
예를 들어, 제1 도금층(131b, 132b)은 Cu, Sn, Ni 및 이들의 합금으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또한, 제1 도금층(131b, 132b)에 표면 조도를 부여하는 방법은 특별히 제한하지 않는다.
예를 들어, 제1 도금층(131b, 132b)에 표면 조도를 부여하기 위하여 물리적인 가공법을 사용하거나, 이방 에칭과 같은 화학적 가공법을 사용할 수 있다.
또한, 산화물을 형성시켜 제1 도금층(131b, 132b)에 표면 조도를 부여하거나, 도금 공정 조건을 변경하여 거칠게 도금을 하여 표면 조도를 부여할 수도 있다.
일 실시 예에서, 제1 도금층(131b, 132b)은 상기 표면 조도를 가지는 영역에 Cu2O를 포함할 수 있다.
표면 조도를 부여하기 위하여 산화물을 형성시키는 방법으로 블랙　산화(black　oxide)를 사용하는 경우, 제1 도금층(131b, 132b)은 상기 표면 조도를 가지는 영역에 Cu2O를 포함할 수 있으며, 요철의 끝이 뭉툭하고, 요철의 길이가 짧은 형상으로 표면 조도가 형성될 수 있다.
일 실시 예에서, 제1 도금층(131b, 132b)은 상기 표면 조도를 가지는 영역에 CuO를 포함할 수 있다.
표면 조도를 부여하기 위하여 산화물을 형성시키는 방법으로 브라운　산화(brown　oxide)를 사용하는 경우, 제1 도금층(131b, 132b)은 상기 표면 조도를 가지는 영역에 CuO를 포함할 수 있으며, 요철의 끝이 뾰족하고, 요철의 크기가 큰 형상으로 표면 조도가 형성될 수 있다.
도 5는 본 발명의 다른 일 실시형태에 따른 도 2의 A 영역 확대도이다.
도 5를 참조하면, 제1 도금층(131b`)이 도전성 수지층(131c)과의 계면에 Sn이 포함된 금속간 화합물층(131b2)이 배치될 수 있다.
제1 도금층(131b`)을 Sn으로 형성하는 경우, Sn은 융점이 낮기 때문에 도전성 수지층(131c)과의 계면에서 도전성 수지층(131c)에 포함된 금속 성분과 Sn이 결합하여 금속간 화합물층(131b2)을 형성할 수 있고, 이에 따라 제1 도금층(131b`)과 도전성 수지층(131c) 간의 전기적 연결성을 더욱 향상시킬 수 있다.
따라서, 본 발명의 다른 일 실시형태에 따르면, 제1 도금층(131b`)은 전극층 상에 배치되는 Sn을 포함하는 층(131b1) 및 Sn을 포함하는 층(131b1) 상에 배치되는 Sn이 포함된 금속간 화합물층(131b2)을 포함할 수 있다.
전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
한편, 본 발명의 일 실시예에 따르면, 전극층(131a, 132a)이 Cu 및 글라스를 포함하고, 제1 도금층(131b, 132b)이 Cu 도금층일 수 있다.
전극층(131a, 132a)에 포함된 도전성 금속과 제1 도금층(131b, 132b)에 포함된 금속을 Cu로 동일하게 하여 접합력 및 전기적 연결성을 향상시킬 수 있으며, Cu 도금층의 경우 상술한 다양한 방법으로 표면 조도를 부여할 수 있기 때문에 본 발명에 따른 물리적 결합력 향상 효과 및 전기적 연결성 향상 효과가 더욱 증가할 수 있다.
도전성 수지층(131c, 132c)은 도전성 금속 및 베이스 수지를 포함한다.
도전성 수지층(131c, 132c)에 포함되는 도전성 금속은 제1 도금층(131b, 132b)과 전기적으로 연결되도록 하는 역할을 수행한다.
도전성 수지층(131c, 132c)에 포함되는 도전성 금속은 제1 도금층(131b, 132b)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
도전성 수지층(131c, 132c)에 포함되는 도전성 금속은 구형 분말 및 플레이크형 분말 중 1 이상을 포함할 수 있다. 즉, 도전성 금속은 플레이크형 분말으로만 이루어지거나, 구형 분말로만 이루어질 수 있고, 플레이크형 분말과 구형 분말이 혼합된 형태일 수도 있다.
여기서, 구형 분말은 완전한 구형이 아닌 형태도 포함할 수 있으며, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.45 이하인 형태를 포함할 수 있다.
플레이크형 분말은 납작하면서 길쭉한 형태를 가진 분말을 의미하며, 특별히 제한되는 것은 아니나, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.95 이상일 수 있다.
상기 구형 분말 및　플레이크형 분말의 장축과 단축의 길이는 적층형 전자 부품의 폭(Y) 방향의 중앙부에서 절단한 X 및 Z 방향 단면(L-T 단면)을 주사전자현미경(Scanning Eletron Microscope, SEM)으로 스캔하여 얻은 이미지로부터 측정할 수 있다.
도전성 수지층(131c, 132c)에 포함되는 베이스 수지는 접합성 확보 및 충격 흡수 역할을 수행한다.
도전성 수지층(131c, 132c)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
또한, 도전성 수지층(131c, 132c)은 도전성 금속, 금속간화합물 및 베이스 수지를 포함할 수 있다.
외부 전극(131, 132)은 상기 제3 및 제4 면(3, 4)에 각각 배치되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
제1 외부 전극(131)은 상기 바디의 제3 면에 배치되는 접속부 및 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함할 수 있다. 이와 마찬가지로, 제2 외부 전극(132)은 상기 바디의 제4 면에 배치되는 접속부 및 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함할 수 있다.
이때, 상기 밴드부는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다.
한편, 외부 전극(131, 132)은 실장 특성을 향상시키기 위하여 상기 도전성 수지층(131c, 132c) 상에 배치된 제2 도금층을 추가로 포함할 수 있다.
예를 들면, 제2 도금층은 Ni 도금층 또는 Sn 도금층일 수 있으며, 도전성 수지층(131c, 132c) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
112, 113: 커버부
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 제1 도금층
131c, 132c: 도전성 수지층

Claims (11)

  1. 유전체층 및 내부 전극을 포함하는 바디; 및
    상기 바디에 배치되어 상기 내부 전극과 연결되는 전극층, 상기 전극층 상에 배치되는 제1 도금층, 상기 제1 도금층 상에 배치되는 도전성 수지층을 포함하는 외부 전극;을 포함하고,
    상기 제1 도금층은 상기 도전성 수지층과의 계면에서 표면 조도를 가지며,
    상기 도전성 수지층은 도전성 금속 및 베이스 수지를 포함하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 제1 도금층이 상기 도전성 수지층과의 계면에서 가지는 중심선 평균 거칠기가 150~500nm인
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 제1 도금층의 두께는 300~2000nm인
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 제1 도금층은 Cu, Sn, Ni 및 이들의 합금으로 이루어진 군에서 선택된 1종 이상을 포함하는
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 제1 도금층은 상기 표면 조도를 가지는 영역에 Cu2O를 포함하는
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 제1 도금층은 상기 표면 조도를 가지는 영역에 CuO를 포함하는
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 제1 도금층은 상기 도전성 수지층과의 계면에 Sn이 포함된 금속간 화합물층이 배치되는
    적층형 전자 부품.
  8. 제1항에 있어서,
    상기 외부 전극은 상기 도전성 수지층 상에 배치되는 제2 도금층을 더 포함하는
    적층형 전자 부품.
  9. 제8항에 있어서,
    상기 제2 도금층은 상기 도전성 수지층 상에 배치되는 Ni 도금층 및 상기 Ni 도금층 상에 배치되는 Sn 도금층을 포함하는
    적층형 전자 부품.
  10. 제1항에 있어서,
    상기 전극층은 도전성 금속 및 글라스를 포함하는
    적층형 전자 부품.
  11. 제1항에 있어서,
    상기 전극층은 Cu 및 글라스를 포함하고, 상기 제1 도금층은 Cu 도금층인
    적층형 전자 부품.
KR1020190103792A 2019-08-23 2019-08-23 적층형 전자 부품 KR20190116158A (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020190103792A KR20190116158A (ko) 2019-08-23 2019-08-23 적층형 전자 부품
US16/776,610 US11289270B2 (en) 2019-08-23 2020-01-30 Multilayer electronic component
CN202210424104.XA CN114709076A (zh) 2019-08-23 2020-04-09 多层电子组件
CN202010274058.0A CN112420384B (zh) 2019-08-23 2020-04-09 多层电子组件
CN202210159747.6A CN114530329A (zh) 2019-08-23 2020-04-09 多层电子组件
JP2020114328A JP7443640B2 (ja) 2019-08-23 2020-07-01 積層型電子部品
US17/675,283 US11721480B2 (en) 2019-08-23 2022-02-18 Multilayer electronic component
US18/211,707 US20230335337A1 (en) 2019-08-23 2023-06-20 Multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103792A KR20190116158A (ko) 2019-08-23 2019-08-23 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20190116158A true KR20190116158A (ko) 2019-10-14

Family

ID=68171910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103792A KR20190116158A (ko) 2019-08-23 2019-08-23 적층형 전자 부품

Country Status (4)

Country Link
US (3) US11289270B2 (ko)
JP (1) JP7443640B2 (ko)
KR (1) KR20190116158A (ko)
CN (3) CN112420384B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2021153084A (ja) * 2020-03-24 2021-09-30 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに回路基板
KR20210149355A (ko) * 2020-06-02 2021-12-09 삼성전기주식회사 전자 부품 및 그 제조방법
KR20220034546A (ko) * 2020-09-11 2022-03-18 삼성전기주식회사 전자 부품
US20230230765A1 (en) * 2022-01-20 2023-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021416A (ko) 2012-08-10 2014-02-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671530B2 (ja) * 2001-04-26 2011-04-20 京セラ株式会社 積層型電子部品
JP2007281400A (ja) 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP5071118B2 (ja) * 2008-01-21 2012-11-14 パナソニック株式会社 セラミック電子部品
JP2012253292A (ja) 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品
JP5567647B2 (ja) * 2012-12-06 2014-08-06 太陽誘電株式会社 セラミック電子部品
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101565639B1 (ko) * 2013-02-20 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품
KR101452128B1 (ko) 2013-08-26 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101548804B1 (ko) 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9786434B2 (en) 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
KR101659146B1 (ko) 2013-10-22 2016-09-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US8988854B1 (en) 2014-11-14 2015-03-24 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP6069736B2 (ja) 2015-02-20 2017-02-01 ナミックス株式会社 プリント配線板
JP2017034010A (ja) 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR102242667B1 (ko) * 2015-12-22 2021-04-21 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102225504B1 (ko) * 2015-12-24 2021-03-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
WO2017188235A1 (ja) * 2016-04-26 2017-11-02 株式会社Ｇｓユアサ 蓄電素子及びその製造方法
CN107527740B (zh) * 2016-06-15 2019-12-13 株式会社村田制作所 固体电解电容器
JP2018049883A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
KR20180058634A (ko) 2016-11-24 2018-06-01 티디케이가부시기가이샤 전자 부품
WO2018116665A1 (ja) * 2016-12-20 2018-06-28 株式会社村田製作所 電子部品およびその製造方法
JP6841121B2 (ja) 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP6985745B2 (ja) * 2018-06-20 2021-12-22 ナミックス株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
KR102191251B1 (ko) * 2018-08-30 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
KR102137783B1 (ko) * 2018-09-18 2020-07-24 삼성전기주식회사 세라믹 전자 부품
KR102185055B1 (ko) * 2018-10-02 2020-12-01 삼성전기주식회사 적층 세라믹 전자부품
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20210033132A (ko) * 2019-09-18 2021-03-26 삼성전기주식회사 적층형 전자 부품

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021416A (ko) 2012-08-10 2014-02-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.

Also Published As

Publication number Publication date
US20210057153A1 (en) 2021-02-25
CN114709076A (zh) 2022-07-05
US20220172892A1 (en) 2022-06-02
JP7443640B2 (ja) 2024-03-06
US11721480B2 (en) 2023-08-08
CN112420384B (zh) 2022-05-10
CN112420384A (zh) 2021-02-26
US11289270B2 (en) 2022-03-29
US20230335337A1 (en) 2023-10-19
CN114530329A (zh) 2022-05-24
JP2021034722A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
JP7443640B2 (ja) 積層型電子部品
US11164700B2 (en) Multilayer capacitor
KR102185055B1 (ko) 적층 세라믹 전자부품
KR102283077B1 (ko) 적층형 전자 부품
KR20210033132A (ko) 적층형 전자 부품
KR102139752B1 (ko) 세라믹 전자 부품
CN112309713B (zh) 多层电子组件
KR102029598B1 (ko) 세라믹 전자 부품
US11361904B2 (en) Multilayer electronic component
CN111091970B (zh) 陶瓷电子组件
US20220208462A1 (en) Multilayer electronic component
CN112447398B (zh) 多层电子组件
JP7315285B2 (ja) 積層セラミック電子部品
KR102145311B1 (ko) 세라믹 전자 부품
KR20190116174A (ko) 적층형 전자 부품
KR20190116181A (ko) 적층형 전자 부품
KR102441653B1 (ko) 세라믹 전자 부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품
JP2023099459A (ja) 積層型電子部品
KR20220092166A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
G15R Request for early publication
E902 Notification of reason for refusal