KR102145311B1 - 세라믹 전자 부품 - Google Patents

세라믹 전자 부품 Download PDF

Info

Publication number
KR102145311B1
KR102145311B1 KR1020180118954A KR20180118954A KR102145311B1 KR 102145311 B1 KR102145311 B1 KR 102145311B1 KR 1020180118954 A KR1020180118954 A KR 1020180118954A KR 20180118954 A KR20180118954 A KR 20180118954A KR 102145311 B1 KR102145311 B1 KR 102145311B1
Authority
KR
South Korea
Prior art keywords
electrode
thickness
ceramic electronic
layer
electronic components
Prior art date
Application number
KR1020180118954A
Other languages
English (en)
Other versions
KR20190121193A (ko
Inventor
김동영
신동휘
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180118954A priority Critical patent/KR102145311B1/ko
Priority to US16/197,340 priority patent/US11335506B2/en
Priority to CN201910137504.0A priority patent/CN111009415B/zh
Publication of KR20190121193A publication Critical patent/KR20190121193A/ko
Application granted granted Critical
Publication of KR102145311B1 publication Critical patent/KR102145311B1/ko
Priority to US17/725,060 priority patent/US11837412B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명의 일 실시형태에 따른 세라믹 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 보호부를 포함하는 바디; 및 상기 바디에 배치되며 상기 복수의 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하고, 상기 용량 형성부의 중앙부에서의 상기 전극층 두께를 ta1, 상기 용량 형성부와 상기 보호부의 경계에서의 상기 전극층 두께를 ta2라 정의할 때, ta2/ta1는 0.05 이상이다.

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}
본 발명은 세라믹 전자 부품에 관한 것이다.
세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 특성이 요구되고 있다.
한편, 외부 전극을 형성할 때 도전성 금속이 포함된 페이스트를 사용하여, 바디의 내부 전극이 노출된 면을 페이스트에 딥핑(dipping)하는 방법이 주로 사용되고 있다.
하지만 딥핑(dipping) 공법에 의하여 형성된 외부 전극은 외부 전극의 코너부의 두께가 너무 얇게 형성되었다. 이로 인해, 적층 세라믹 커패시터의 연결성 및 실장성을 높이기 위해 외부 전극에 도금층을 형성할 때, 도금액이 바디의 내측으로 침투되어 적층 세라믹 커패시터의 신뢰성이 감소하는 문제가 있었다.
또한, 전류의 이동 경로가 줄어들게 되어 ESR(등가직렬저항: Equivalent Series Resistance) 불량에 대한 위험성이 증가하게 되는 문제점이 있었다.
본 발명의 일 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 보호부를 포함하는 바디; 및 상기 바디에 배치되며 상기 복수의 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하고, 상기 용량 형성부의 중앙부에서의 상기 전극층 두께를 ta1, 상기 용량 형성부와 상기 보호부의 경계에서의 상기 전극층 두께를 ta2라 정의할 때, ta2/ta1은 0.05 이상인 세라믹 전자 부품을 제공한다.
본 발명의 여러 효과 중 일 효과로서, 용량 형성부의 중앙부에서의 전극층 두께와 용량 형성부와 보호부의 경계에서의 전극층 두께의 비를 조절함으로써, 내습 신뢰성을 향상시킬 수 있는 효과가 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시형태에 따른 바디의 사시도를 개략적으로 도시한 것이다.
도 3은 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 4의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 4의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 5는 도 3의 K1 영역 확대도이다.
도 6는 도 3의 K2 영역 확대도이다.
도 7은 도 3의 K3 영역 확대도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향 또는 길이 방향, Y 방향은 제3 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향 또는 두께 방향으로 정의될 수 있다.
세라믹 전자 부품
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 본 발명의 일 실시형태에 따른 바디의 사시도를 개략적으로 도시한 것이다.
도 3은 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 4의 (a)는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 4의 (b)는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 1 내지 도 4을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극(121, 122)을 포함하여 용량이 형성되는 용량 형성부(A)와 상기 용량 형성부의 상부 및 하부에 형성된 보호부(P)를 포함하는 바디(110); 및 상기 바디에 배치되며 상기 복수의 내부 전극과 연결되는 전극층(131a, 132a) 및 상기 전극층 상에 배치되는 전도성 수지층(131b, 132b)을 포함하는 외부 전극(131, 132); 을 포함하고, 상기 용량 형성부의 중앙부에서의 상기 전극층 두께를 ta1, 상기 용량 형성부와 상기 보호부의 경계에서의 상기 전극층 두께를 ta2라 정의할 때, ta2/ta1은 0.05 이상이다.
이하에서는 본 발명의 일 실시형태에 따른 세라믹 전자 부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
도 2를 참조하면, 제1 면(1)과 제2 면(2) 간의 거리를 바디의 두께(T), 제3 면(3)과 제4 면(4) 간의 거리를 바디의 길이(L), 제5 면(5)과 제6 면(6) 간의 거리를 바디의 폭(W)으로 정의할 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 1 내지 도 3을 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 도 4를 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(b)를 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(A)와 상기 용량 형성부의 상부 및 하부에 형성된 보호부(P)를 포함할 수 있다.
보호부(P)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 보호부(P)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 포함할 수 있다.
보호부(P)는 단일 유전체층(112) 또는 2 개 이상의 유전체층(112)을 용량 형성부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
외부 전극(131, 132)은 바디(110)에 배치되며 상기 복수의 내부 전극(121, 122)과 연결되는 전극층(131a, 132a) 및 상기 전극층 상에 배치되는 전도성 수지층(131b, 132b)을 포함한다.
이때, 외부 전극(131, 132)은 상기 전도성 수지층(131b, 132b) 상에 형성된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 형성된 Sn 도금층(131d, 132d)을 더 포함할 수 있다.
또한, 외부 전극(131, 132)은 바디의 제3 면(3)에 배치되는 제1 외부 전극(131) 및 바디의 제4 면(4)에 배치되는 제2 외부 전극(132)을 포함할 수 있다.
제1 외부 전극(131)은 상기 제1 내부 전극(121)과 연결되는 제1 전극층(131a) 및 상기 제1 전극층(131a) 상에 배치되는 제1 전도성 수지층(131b)을 포함할 수 있다.
제2 외부 전극(132)은 상기 제2 내부 전극(122)과 연결되는 제2 전극층(132a) 및 상기 제2 전극층(132a) 상에 배치되는 제2 전도성 수지층(132b)을 포함할 수 있다.
제1 외부 전극(131)은 상기 제1 전도성 수지층(131b) 상에 배치되는 제1 Ni 도금층(131c) 및 상기 제1 Ni 도금층 상에 배치되는 제1 Sn 도금층(131d)을 더 포함할 수 있다.
제2 외부 전극(132)은 상기 제2 전도성 수지층(132b) 상에 배치되는 제2 Ni 도금층(132c) 및 상기 제2 Ni 도금층 상에 배치되는 제2 Sn 도금층(132d)을 더 포함할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
이하, 제1 외부 전극(131)을 중심으로 설명하나, 제2 외부 전극(132)에도 동일하게 적용될 수 있다.
도 5는 도 3의 K1 영역 확대도이다.
도 6는 도 3의 K2 영역 확대도이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 용량 형성부(A)의 중앙부에서의 전극층 두께를 ta1, 용량 형성부(A)와 보호부(P)의 경계에서의 전극층 두께를 ta2라 정의할 때, ta2/ta1은 0.05 이상이다.
외부 전극을 형성할 때 도전성 금속이 포함된 페이스트를 사용하여, 바디의 내부 전극이 노출된 면을 페이스트에 딥핑(dipping)하는 방법이 주로 사용되고 있다.
하지만 딥핑(dipping) 공법에 의하여 형성된 외부 전극은 외부 전극의 코너부의 두께가 너무 얇게 형성되었다. 이로 인해, 적층 세라믹 커패시터의 연결성 및 실장성을 높이기 위해 외부 전극에 도금층을 형성할 때, 도금액이 바디의 내측으로 침투되어 적층 세라믹 커패시터의 신뢰성이 감소하는 문제가 있었다. 또한, 전류의 이동 경로가 줄어들게 되어 ESR(등가직렬저항: Equivalent Series Resistance) 불량에 대한 위험성이 증가하게 되는 문제점이 있었다.
그러나 본 발명의 일 실시예에 따라, 외부 전극(131, 132)이 전극층(131a, 132a) 및 전도성 수지층(131b, 132b)을 포함하고, ta2/ta1이 0.05 이상인 경우에는 딥핑(dipping) 공법에 의하여 외부 전극(131, 132)을 형성하더라도 내습 신뢰성을 우수하게 확보할 수 있으며, ESR 불량을 개선할 수 있다.
전도성 수지층(131b, 132b)은 적층 세라믹 커패시터의 외부 전극의 소결 전극층과 도금층 사이를 전기적 및 기계적으로 접합시켜주는 역할을 하고, 회로 기판 실장 중에 공정 온도에 따른 기계적 및 열적 응력 및 기판의 휨 충격으로부터 적층 세라믹 커패시터를 보호하는 역할을 한다.
나아가, 전도성 수지층(131b, 132b)은 기계적 또는 열적 환경에서 발생하는 인장 스트레스(stress)를 흡수하여 스트레스에 의해 발생하는 크랙(crack) 발생을 방지하는 역할을 하여 수분 침투 경로 형성을 억제함과 동시에, 수분 또는 도금액이 바디 내부로 침투되는 경로를 길게하여 내습 신뢰성을 향상시키는 역할을 한다.
이에 따라, ta2/ta1가 0.05 미만인 경우를 제외하면 충분한 내습 신뢰성 향상 효과 및 ESR 불량 개선 효과를 얻을 수 있다.
상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
전도성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 Ni 도금층(131c, 132c)은 전도성 수지층(131b, 132b) 상에 형성되며, 전도성 수지층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다.
상기 Sn 도금층(131d, 132d)은 Ni 도금층(131c, 132c) 상에 형성되며, Ni 도금층(131c, 132c)을 완전히 덮는 형태로 형성될 수 있다.
Ni 도금층(131c, 132c) 및 Sn 도금층(131d, 132d)은 연결성 및 실장 특성을 향상시키는 역할을 한다.
또한, Ni 도금층(131c, 132c)의 두께는 0.5 ㎛ 이상 7 ㎛ 미만일 수 있다.
Ni 도금층(131c, 132c)의 두께가 0.5 ㎛ 미만인 경우에는 납땜성을 확보하기 어려울 수 있으며, 7 ㎛ 초과인 경우에는 도금 응력에 의한 휨크랙 발생 빈도가 높아지기 때문에 휨강도 특성이 저하될 수 있다.
또한, Sn 도금층(131d, 132d)의 두께는 0.5 ㎛ 이사이 12 ㎛ 미만일 수 있다.
Sn 도금층(131d, 132d)의 두께가 0.5 ㎛ 미만인 경우에는 납땜성을 확보하기 어려울 수 있으며, 12 ㎛ 초과인 경우에는 도금 응력에 의한 휨크랙 발생 빈도가 높아지기 때문에 휨강도 특성이 저하될 수 있다.
외부 전극(131, 132)은 바디의 제3 면(3) 또는 제4 면(4)에 배치되는 접속부(C)와 상기 접속부(C)에서 상기 제1 및 제2 면(1, 2)의 일부까지 연장되는 밴드부(B)를 포함할 수 있다.
이때, 밴드부(B)는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부(C)에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다.
도 7은 도 3의 K3 영역 확대도이다.
도 7을 참조하면, 본 발명의 일 실시형태에 따른 세라믹 전자 부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부전극(121, 122)의 두께(te)는 td ＞ 2*te 를 만족할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.
일반적으로 고전압 전장용 전자 부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)를 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.
상기 유전체층(111)의 두께(td)가 상기 내부전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.
상기 내부전극의 두께(te)는 1 ㎛ 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 ㎛ 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.
바디(110)의 제3 면(3)과 제4 면(4) 간의 거리를 L, 바디(110)의 제5 면(5)과 제6 면(6) 간의 거리를 W로 정의할 때, L은 3.2mm 이하이고, W는 2.5mm 이하일 수 있으며, 보다 바람직하게는 L은 2.0mm 이하이고, W는 1.2mm 이하일 수 있다.
예를 들어, 세라믹 전자 부품은 3225(3.2mm×2.5mm), 3216(3.2mm×1.6mm), 2012(2.0mm×1.2mm), 1608(1.6mm×0.8mm) 등의 사이즈를 가질 수 있다.
이하, 표 1에서는 ta2/ta1, 바디의 길이(L) 및 바디의 폭(W)에 따른 내습 신뢰성을 평가하여 나타내었다.
ta1은 용량 형성부(A)의 중앙부에서의 전극층 두께를 의미하며, ta2는 용량 형성부(A)와 보호부(P)의 경계에서의 전극층 두께를 의미한다.
ta1 및 ta2은 바디(110)의 폭 방향의 중앙부에서 절단한 길이 및 두께 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정하였으며, 동일 단위로 측정하여 그 비율(ta2/ta1)을 기재한 것이다.
내습 신뢰성은 샘플번호 당 400개의 샘플을 준비하여 온도 85 ℃, 상대 습도 85%의 환경 하에서 기준 전압의 1.5배를 12시간 인가하여, 시험 후 절연 저항치가 시험 시작 전 대비 1-order 이상 열화된 시료를 불량으로 판정하여 불량인 개수를 표시하였다.
샘플번호 ta2/ta1 L(mm) W(mm) 내습신뢰성
1 0.02 1.6 0.8 1/400
2 0.04 1/400
3 0.06 0/400
4 0.08 0/400
5 0.1 0/400
6 0.02 2.0 1.2 2/400
7 0.04 1/400
8 0.06 0/400
9 0.08 0/400
10 0.1 0/400
11 0.02 3.2 1.6 2/400
12 0.04 0/400
13 0.06 0/400
14 0.08 0/400
15 0.1 0/400
16 0.02 3.2 2.5 2/400
17 0.04 1/400
18 0.06 0/400
19 0.08 0/400
20 0.1 0/400
상기 표 1을 참조하면, ta2/ta1이 0.05 미만인 샘플번호 1, 2, 6, 7, 11, 16 및 17은 내습 신뢰성이 불량한 것을 확인할 수 있다.
반면에, ta2/ta1이 0.05 이상인 샘플들은 내습 신뢰성이 우수한 것을 확인할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 세라믹 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
131, 132: 외부 전극

Claims (9)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부 전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 보호부를 포함하는 바디; 및
    상기 바디에 배치되며 상기 복수의 내부 전극과 연결되는 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는 외부 전극; 을 포함하고,
    상기 용량 형성부의 중앙부에서의 상기 전극층 두께를 ta1, 상기 용량 형성부와 상기 보호부의 경계에서의 상기 전극층 두께를 ta2라 정의할 때, ta2/ta1는 0.05 이상인
    세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 내부 전극의 두께는 1 ㎛ 미만이고, 상기 유전체층의 두께는 2.8 ㎛ 미만인
    세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때, td > 2*te 를 만족하는
    세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하는
    세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는
    세라믹 전자 부품.
  6. 제1항에 있어서,
    상기 외부 전극은 상기 전도성 수지층 상에 형성된 Ni 도금층 및 상기 Ni 도금층 상에 형성된 Sn 도금층을 더 포함하는
    세라믹 전자 부품.
  7. 제1항에 있어서,
    상기 바디는 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하고,
    상기 내부 전극은 상기 제4 면과 이격되고 상기 제3 면으로 노출되는 제1 내부 전극 및 상기 제3 면과 이격되고 상기 제4 면으로 노출되는 제2 내부 전극을 포함하고,
    상기 외부 전극은 상기 제1 및 제2 내부 전극과 각각 연결되는 제1 및 제2 외부 전극을 포함하는
    세라믹 전자 부품.
  8. 제7항에 있어서,
    상기 바디의 제3 면과 제4 면 간의 거리를 L, 상기 바디의 제5 면과 제6 면 간의 거리를 W로 정의할 때, L은 3.2mm 이하이고, W는 2.5mm 이하인
    세라믹 전자 부품.
  9. 제7항에 있어서,
    상기 바디의 제3 면과 제4 면 간의 거리를 L, 상기 바디의 제5 면과 제6 면 간의 거리를 W로 정의할 때, L은 2.0mm 이하이고, W는 1.2mm 이하인
    세라믹 전자 부품.
KR1020180118954A 2018-10-05 2018-10-05 세라믹 전자 부품 KR102145311B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180118954A KR102145311B1 (ko) 2018-10-05 2018-10-05 세라믹 전자 부품
US16/197,340 US11335506B2 (en) 2018-10-05 2018-11-20 Ceramic electronic component
CN201910137504.0A CN111009415B (zh) 2018-10-05 2019-02-25 陶瓷电子组件
US17/725,060 US11837412B2 (en) 2018-10-05 2022-04-20 Ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180118954A KR102145311B1 (ko) 2018-10-05 2018-10-05 세라믹 전자 부품

Publications (2)

Publication Number Publication Date
KR20190121193A KR20190121193A (ko) 2019-10-25
KR102145311B1 true KR102145311B1 (ko) 2020-08-18

Family

ID=68421256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180118954A KR102145311B1 (ko) 2018-10-05 2018-10-05 세라믹 전자 부품

Country Status (3)

Country Link
US (2) US11335506B2 (ko)
KR (1) KR102145311B1 (ko)
CN (1) CN111009415B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230104428A (ko) * 2021-12-31 2023-07-10 삼성전기주식회사 적층형 전자 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234242A (ja) * 2002-02-08 2003-08-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2014135463A (ja) * 2013-01-09 2014-07-24 Samsung Electro-Mechanics Co Ltd 導電性樹脂組成物、これを含む積層セラミックキャパシタ及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008266455A (ja) * 2007-04-20 2008-11-06 Nitto Denko Corp 層状珪酸塩を含む熱剥離型粘着シート及び該シートを使用する電子部品の製造方法
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP5115349B2 (ja) * 2008-06-13 2013-01-09 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
JP2014220324A (ja) 2013-05-07 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ
JP6513328B2 (ja) * 2013-07-10 2019-05-15 太陽誘電株式会社 積層セラミックコンデンサ
KR101659153B1 (ko) * 2014-07-07 2016-09-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101630050B1 (ko) * 2014-07-25 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
KR102212641B1 (ko) * 2015-11-26 2021-02-05 삼성전기주식회사 커패시터 및 그 제조방법
JP2017112170A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
KR102225504B1 (ko) * 2015-12-24 2021-03-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR101813368B1 (ko) 2016-04-05 2017-12-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101883061B1 (ko) * 2016-09-08 2018-07-27 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101942739B1 (ko) 2017-10-19 2019-01-28 삼성전기 주식회사 적층 세라믹 전자부품

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234242A (ja) * 2002-02-08 2003-08-22 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2014135463A (ja) * 2013-01-09 2014-07-24 Samsung Electro-Mechanics Co Ltd 導電性樹脂組成物、これを含む積層セラミックキャパシタ及びその製造方法

Also Published As

Publication number Publication date
KR20190121193A (ko) 2019-10-25
US20220246357A1 (en) 2022-08-04
CN111009415A (zh) 2020-04-14
US20200111615A1 (en) 2020-04-09
CN111009415B (zh) 2023-05-16
US11335506B2 (en) 2022-05-17
US11837412B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR101462798B1 (ko) 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품
US11164700B2 (en) Multilayer capacitor
KR102283077B1 (ko) 적층형 전자 부품
US11784002B2 (en) Ceramic electronic component
KR20210077972A (ko) 적층형 전자 부품
KR20210033132A (ko) 적층형 전자 부품
KR102624876B1 (ko) 적층형 전자 부품
CN111091970B (zh) 陶瓷电子组件
KR101474152B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11837412B2 (en) Ceramic electronic component
KR102099775B1 (ko) 적층 세라믹 커패시터
KR20190116176A (ko) 적층 세라믹 전자부품
KR20220059824A (ko) 적층형 전자 부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품
KR102441653B1 (ko) 세라믹 전자 부품
KR20200038446A (ko) 적층 세라믹 커패시터
KR102574420B1 (ko) 적층형 커패시터
KR20220092166A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
G15R Request for early publication
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant