CN103915252B - 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 - Google Patents

嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 Download PDF

Info

Publication number
CN103915252B
CN103915252B CN201310067424.5A CN201310067424A CN103915252B CN 103915252 B CN103915252 B CN 103915252B CN 201310067424 A CN201310067424 A CN 201310067424A CN 103915252 B CN103915252 B CN 103915252B
Authority
CN
China
Prior art keywords
electrode
ceramic body
external electrode
layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310067424.5A
Other languages
English (en)
Other versions
CN103915252A (zh
Inventor
李镇宇
蔡恩赫
李炳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103915252A publication Critical patent/CN103915252A/zh
Application granted granted Critical
Publication of CN103915252B publication Critical patent/CN103915252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，所述陶瓷本体包括电介质层，所述陶瓷本体具有彼此相对的第一侧表面和第二侧表面，且所述陶瓷本体的厚度等于或小于250μm；第一内电极和第二内电极，所述第一内电极和第二内电极设置成彼此面对且它们之间插入有电介质层；第一外电极和第二外电极，所述第一外电极形成在陶瓷本体的第一侧表面上并且与第一内电极电连接，所述第二外电极形成在第二侧表面上并且与第二内电极电连接；以及金属层，所述金属层包含铜（Cu）且分别形成在所述第一外电极和第二外电极上，其中当金属层的厚度为tp时，可以满足tp≥5μm。

Description

嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件 的印刷电路板
相关申请的交叉引用
本申请要求于2012年12月28日在韩国知识产权局申请的韩国专利申请No.10-2012-0157037的优先权，在此通过引用将该申请的公开内容并入本申请中。
技术领域
本发明涉及一种嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板（PCB）。
背景技术
随着电子电路变得高度密集和高度集成，用于安装在印刷电路板（PCB）上的无源元件的安装空间已经变得不足，且为了解决这个问题，已经做出了不断地努力以实现能够安装在板内的元件（即嵌入式装置）。特别地，提出了用于安装用作板内的电容元件的多层陶瓷电子元件的各种方法。
在板内安装多层陶瓷电子元件的各种方法的一个方法中，用于多层陶瓷电子元件的相同的电介质材料被用作板的材料，而铜线等被用作电极。其他用于实现嵌入式多层陶瓷电子元件的方法包括通过在板内形成具有高K电介质和电介质薄膜的聚合物片来形成嵌入式多层陶瓷电子元件的方法、在板内安装多层陶瓷电子元件的方法等。
通常，多层陶瓷电子元件包括多个电介质层和插入在电介质层之间的内电极，所述多个电介质层由陶瓷材料制成。通过将多层陶瓷电子元件设置在板内，可以实现具有高电容的嵌入式多层陶瓷电子元件。
为了制造包括嵌入式多层陶瓷电子元件的印刷电路板（PCB），多层陶瓷电子元件可以插入到型芯板（core board）中，为了将板线路与多层陶瓷电子元件的外电极连接，需要使用激光在上层压板和下层压板内形成通孔。然而，激光加工极大地增加了印刷电路板的制造成本。
在将多层陶瓷电子元件嵌入到板内的过程中，将环氧树脂固化并进行了热处理过程，以使金属电极成形（crystallize），且在这种情况下，环氧树脂、金属电极、多层陶瓷电子元件的陶瓷元件等的热膨胀系数或者板的热膨胀系数之间的差异可能导致板和多层陶瓷电子元件的粘合表面上的缺陷。在可靠性测试中，该缺陷可能导致粘合表面的分层等。
同时，如果多层陶瓷电容器（MLCC）用作例如智能手机的应用处理器、电脑的CPU等的高性能集成电路电源端子的去耦电容器，当等效串联电感（ESL）增加时，集成电路的性能可能会降低，且随着智能手机和电脑CPUs具有增加的高性能，多层陶瓷电容器的等效串联电感的增加可能极大地引起集成电路的性能降低。
所谓的低电感芯片电容器（LICC）已经被设计出，以通过减少电流的路径来减小电感，其中通过减小外部接头之间的距离来减少电流的路径。
在嵌入式多层陶瓷电子元件的情况中，如上所述，为了减小电感，有必要应用这种低电感芯片电容器。
【相关技术文献】
（专利文献1）韩国专利公开出版物No.2009-0083568
发明内容
本发明的一方面提供了一种嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板（PCB）。
根据本发明的一方面，提供了一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，所述陶瓷本体包括电介质层，所述陶瓷本体具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面，且所述陶瓷本体的厚度等于或小于250μm；第一内电极和第二内电极，所述第一内电极和第二内电极设置成彼此面对且它们之间插入有电介质层，且所述第一内电极和第二内电极分别交替地暴露于第一侧表面和第二侧表面；第一外电极和第二外电极，所述第一外电极形成在陶瓷本体的第一侧表面上并且与第一内电极电连接，所述第二外电极形成在第二侧表面上并且与第二内电极电连接；以及金属层，所述金属层分别形成在所述第一外电极和第二外电极上且包含铜（Cu），其中，所述陶瓷本体包括工作层和覆盖层，所述工作层包括第一内电极和第二内电极，所述覆盖层形成所述工作层的上表面或下表面上，且当金属层的厚度为tp时，可以满足tp≥5μm。
当陶瓷本体的厚度为第一主表面和第二主表面之间的距离、陶瓷本体的宽度为形成有所述第一外电极的第一侧表面和形成有所述第二外电极的所述第二侧表面之间的距离、且陶瓷本体的长度为所述第一端表面和第二端表面之间的距离时，陶瓷本体的宽度可以短于或等于陶瓷本体的长度。
当陶瓷本体的长度为L且陶瓷本体的宽度为W时，可以满足0.5L≤W≤L。
当陶瓷本体的表面粗糙度为Ra1且覆盖层的厚度为tc时，可以满足120nm≤Ra1≤tc。
当金属层的表面粗糙度为Ra2且金属层的厚度为tp时，可以满足200nm≤Ra2≤tp。
所述第一外电极和第二外电极可以延伸至陶瓷本体的第一主表面和第二主表面，且分别形成在第一主表面和第二主表面上的第一外电极和第二外电极的宽度可以等于或大于200μm。
形成在第一主表面和第二主表面上的第一外电极和第二外电极之间的距离可以等于或大于100μm。
所述覆盖层的厚度tc的范围可以从1μm到30μm。
所述金属层可以通过镀覆形成。
根据本发明的另一个方面，提供了一种具有嵌入式多层陶瓷电子元件的印刷电路板（PCB），该印刷电路板包括：绝缘板以及嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括陶瓷本体，所述陶瓷本体包括电介质层，且所述陶瓷本体具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面，且所述陶瓷本体的厚度等于或小于250μm；第一内电极和第二内电极，所述第一内电极和第二内电极设置成彼此面对且它们之间插入有所述电介质层，且所述第一内电极和第二内电极分别交替地暴露于第一侧表面和第二侧表面；第一外电极和第二外电极，所述第一外电极形成在陶瓷本体的第一侧表面上并且与第一内电极电连接，所述第二外电极形成在第二侧表面上并且与第二内电极电连接；以及包含铜（Cu）的金属层，所述金属层分别形成在第一外电极和第二外电极上，其中所述陶瓷本体可以包括工作层和覆盖层，所述工作层包括所述第一内电极和第二内电极，所述覆盖层形成在所述工作层的上表面或下表面上，且当所述金属层的厚度为tp时，可以满足tp≥5μm。
当陶瓷本体的厚度为第一主表面和第二主表面之间的距离、陶瓷本体的宽度为形成有所述第一外电极的第一侧表面和形成有所述第二外电极的所述第二侧表面之间的距离、且陶瓷本体的长度为所述第一端表面和第二端表面之间的距离时，陶瓷本体的宽度可以短于或等于陶瓷本体的长度。
当陶瓷本体的长度为L且陶瓷本体的宽度为W时，可以满足0.5L≤W≤L。
当陶瓷本体的表面粗糙度为Ra1且覆盖层的厚度为tc时，可以满足120nm≤Ra1≤tc。
当金属层的表面粗糙度为Ra2且金属层的厚度为tp时，可以满足200nm≤Ra2≤tp。
所述第一外电极和第二外电极可以延伸至陶瓷本体的第一主表面和第二主表面，且分别形成在第一主表面和第二主表面上的第一外电极和第二外电极的宽度可以等于或大于200μm。
形成在第一主表面和第二主表面上的第一外电极和第二外电极之间的距离可以等于或大于100μm。
所述覆盖层的厚度tc的范围可以从1μm到30μm。
所述金属层可以通过镀覆形成。
附图说明
本发明的上述和其它方面、特征和其他优点将在下面结合附图的详细描述中更加清楚地得到理解，其中：
图1是根据本发明的实施方式的嵌入式多层陶瓷电子元件的立体图；
图2是根据本发明的实施方式的陶瓷本体的示意图；
图3是图2中的陶瓷本体的立体分解图；
图4是沿线X-X’剖切的图2中的陶瓷本体的剖视图；
图5是图4中的区域“A”的放大图；
图6是具有根据本发明的另一种实施方式的嵌入式多层陶瓷电子元件的印刷电路板的剖视图。
具体实施方式
现在将参考附图对本发明的实施方式进行详细描述。但是，本发明可以通过不同的形式实现，并且不应该被理解为局限于此处所述的具体实施方式。此外，提供这些具体实施方式的目的在于使得这些公开更加彻底和完整，并将本发明的范围完全传达给本领域的技术人员。在附图中，出于清楚的目的，可以放大部件的形状和尺寸，并且相同的附图标记始终用于表示相同或相似的部件。
除非另有明确的说明，否则词语“包括（comprise）”以及例如“包括（comprises）”或“包括（comprising）”的变形将理解成表示包含所述元件但不排除任何其他元件。
为了使本发明清楚，将略去不相关的描述部分，且为了清楚地表达几层和几个区域，对厚度进行了放大，并且在整个说明书中相同的附图标记用于相似的部件。
图1是根据本发明的实施方式的嵌入式多层陶瓷电子元件的立体图。图2是根据本发明的实施方式的陶瓷本体的示意图。图3是图2中的陶瓷本体的立体分解图。图4是沿线X-X’剖切的图2中的陶瓷本体的剖视图。图5是图4中的区域“A”的放大图。
参见图1至图5，根据本发明的实施方式的嵌入式多层陶瓷电子元件可以包括陶瓷本体10，该陶瓷本体10包括电介质层11，且陶瓷本体10具有彼此相对的第一主表面S1和第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一端表面S3和第二端表面S4，且陶瓷本体10的厚度等于或小于250μm；第一内电极21和第二内电极22，所述第一内电极21和第二内电极22设置成彼此面对且它们之间插入有电介质层11，且第一内电极21和第二内电极22分别交替地暴露于第一侧表面S5和第二侧表面S6；第一外电极31a和第二外电极32a，第一外电极31a形成在陶瓷本体10的第一侧表面S5上并且与第一内电极21电连接，第二外电极32a形成在第二侧表面S6上并且与第二内电极22电连接；以及镀层31b和32b，所述镀层31b和32b分别形成在第一外电极31a和第二外电极32a上。
下面，将描述根据本发明的实施方式的多层陶瓷电子元件。特别地，多层陶瓷电容器（MLCC）将作为实施例而被描述，但是本发明不限于此。
在根据本发明的实施方式的多层陶瓷电容器（MLCC）中，在图1中定义“长度方向”为“L”方向、“宽度方向”为“W”方向以及“厚度方向”为“T”方向。这里，“厚度方向”可以使用为与电介质层层叠的“层叠方向”具有相同的概念。
在本发明的实施方式中，陶瓷本体10可以具有彼此相对的第一主表面S1和第二主表面S2，以及与第一主表面S1和第二主表面S2连接的第一侧表面S5、第二侧表面S6、第一端表面S3和第二端表面S4。如图所示，陶瓷本体110可以为六面体形状，但是陶瓷本体110的形状不受特别地限制。
用于形成电介质层11的材料不受特别地限制，只要能够获得足够的电容即可。例如，可以使用钛酸钡（BaTiO3）粉末。
至于电介质层11的材料，可以根据本发明的目的将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到钛酸钡（BaTiO3）粉末或者类似物中。
用于形成电介质层11的陶瓷粉末的平均颗粒直径不受特别地限制，且该颗粒直径可以调整为实现本发明的目的。例如，陶瓷粉末的平均颗粒直径可以调整为等于或小于400nm。
用于形成第一内电极21和第二内电极22的材料不受特别地限制，该材料可以用包括一种或多种材料的导电浆料来形成，所述材料例如包括诸如钯（Pd）、钯-银（Pd-Ag）合金等的贵金属以及镍（Ni）和铜（Cu）。
第一内电极21和第二内电极22可以设置成彼此面对，且电介质层11插入在第一内电极21和第二内电极22之间，且第一内电极21和第二内电极22可以交替地暴露于第一侧表面S5和第二侧表面S6。
因为第一内电极21和第二内电极22交替地暴露于第一侧表面S5和第二侧表面S6，如下所述，可以实现逆几何电容器（RGC）或者低电感芯片电容器（LICC）。
陶瓷本体10的厚度ts可以等于或小于250μm。
因为陶瓷本体10制造成具有等于或小于250μm的厚度，所以陶瓷本体10可以合适地作为嵌入式多层陶瓷电容器（MLCC）。
同样，陶瓷本体10的厚度ts可以为第一主表面S1和第二主表面S2之间的距离。
根据本发明的实施方式，可以分别形成外电极31和32，该外电极31和32包括第一外电极31a和第二外电极32a以及包含铜（Cu）的金属层31b和32b，所述金属层31b和32b形成在第一外电极和第二外电极上。
为了形成电容，第一外电极31a和第二外电极32a可以形成在陶瓷本体10的外侧上且可以与第一内电极21和第二内电极22电连接。
第一外电极31a和第二外电极32a可以由与第一内电极21和第二内电极22的导电材料相同的材料制成，但是本发明不限于此，且第一外电极31a和第二外电极32a可以由例如铜（Cu）、银（Ag）、镍（Ni）等制成。
第一外电极31a和第二外电极32a可以通过涂覆导电浆料并烧结导电浆料形成，所述导电浆料通过将玻璃粉（glass frit）添加到金属粉末中而配制成。
通常的多层陶瓷电容器的长度长于宽度，且外电极可以设置在沿陶瓷本体的长度方向的彼此相对的端表面上。
这样，当交流（AC）电压施加于外电极时，因为电流的路径相对较长，电流环路（current loop）可以形成为增加，以扩大感应磁场，从而增加电感。
在根据本发明的实施方式的多层陶瓷电容器中，为了减小电流路径，第一外电极31a和第二外电极32a可以形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上。
陶瓷本体10的宽度可以等于第一侧表面S5和第二侧表面S6之间的距离，第一侧表面S5上形成有第一外电极31，第二侧表面S6上形成有第二外电极，并且陶瓷本体10的长度可以等于第一端表面S3和第二端表面S4之间的距离。
根据本发明的实施方式，分别形成有第一外电极31和第二外电极32的第一侧表面S5和第二侧表面S6之间的宽度W可以短于或等于从第一端表面S3到第二端表面S4的长度L。
相应地，第一外电极31和第二外电极32之间的距离减小，电流路径减小，这样，电流环路减小以减少电感。
第一外电极31和第二外电极32形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上以使得陶瓷本体10的宽度W（即第一外电极31和第二外电极32之间的距离）短于或等于陶瓷本体10的长度L的多层陶瓷电子元件可以被称作逆几何电容器（RGC）或者低电感芯片电容器（LICC）。
同样，当陶瓷本体10的长度为L且宽度为W时，可以满足0.5L≤W≤L，但是本发明不限于此。
如此一来，通过调整陶瓷本体10的长度和宽度至满足0.5L≤W≤L，可以减小多层陶瓷电容器的电感。
因此，由于根据本发明的实施方式的多层陶瓷电子元件实现了低电感，可以提高该多层陶瓷电子元件的电性能。
根据本发明的实施方式，包含铜（Cu）的金属层31b和32b可以分别形成在第一外电极31a和第二外电极32a上。
通常，多层陶瓷电容器安装在印刷电路板上，所以外电极上形成了镍/锡镀层。
然而，根据本发明的实施方式的多层陶瓷电容器是嵌入到印刷电路板中，而不是安装在印刷电路板上，所以多层陶瓷电容器的第一外电极31a和第二外电极32a通过由铜（Cu）制成的通道与板上的电路电连接。
这样，根据本发明的实施方式，包含铜（Cu）的金属层31b和32b可以包括具有优良的电连接性的铜（Cu）和作为板内的通道的材料的铜（Cu）。
用于形成包含铜（Cu）的金属层31b和32b的方法不受特别地限制。例如，金属层31b和32b可以通过镀覆形成，且在这种情况下，金属层31b和32b可以形成为包含铜（Cu）的镀层。
参见图4和图5，根据本发明的实施方式的多层陶瓷电子元件的陶瓷本体10可以包括工作层和覆盖层，所述工作层包括第一内电极21和第二内电极22，所述覆盖层形成在工作层的上表面或下表面上。当金属层31b和32b的厚度为tp时，可以满足tp≥5μm。
陶瓷本体10可以包括工作层，该工作层包括第一内电极21和第二内电极22，且这里，工作层可以指的是有助于形成电容的层。
同样，陶瓷本体10可以包括形成在工作层的上表面或下表面上的覆盖层。
金属层31b和32b的厚度tp可以满足tp≥5μm，但是本发明不限于此，且金属层31b和32b的厚度tp可以等于或小于15μm。
由于金属层31b和32b的厚度tp满足tp≥5μm且该厚度调整为等于或小于15μm，因此板内的通道设置优良，且可以实现具有高可靠性的多层陶瓷电容器。
如果金属层31b和32b的厚度tp小于5μm，当多层陶瓷电子元件嵌入到印刷电路板100内时，导电通孔140可能形成为与陶瓷本体10连接，这会产生缺陷。
如果金属层31b和32b的厚度tp大于5μm，由于金属层31b和32b的应力，陶瓷本体10内可能会产生裂纹。
同时，当金属层31b和32b的表面粗糙度为Ra2且金属层31b和32b的厚度为tp时，可以满足200nm≤Ra2≤tp。
通过将金属层31b和32b的表面粗糙度Ra2调整为满足200nm≤Ra2≤tp，可以改善多层陶瓷电子元件与板之间的分层现象，且可以防止裂纹的产生。
同样，当陶瓷本体的表面粗糙度为Ra1且覆盖层的厚度为tc时，可以满足120nm≤Ra1≤tc。
通过将陶瓷本体的表面粗糙度Ra1调整为满足120nm≤Ra1≤tc，可以改善多层陶瓷电子元件与板之间的分层现象，且可以防止裂纹的产生。
表面粗糙度指的是当加工金属表面时在金属表面上形成细小的凹陷和突起的程度。
不管加工方法是否合适，表面粗糙度都将由于加工过程中使用的工具而产生，形成表面的槽被刮擦并且生锈等。确定粗糙度时，沿垂直于陶瓷本体的方向切割一个表面且检测具有特定弯曲度的陶瓷本体的横截面。提取从曲线的最低点到最高点的高度并将该高度确定为由Ra表示的平均中心线粗糙度。
在本实施方式中，定义陶瓷本体10的表面粗糙度为Ra1，而镀层31b和32b的平均中心线粗糙度为Ra2。
图5是区域“A”的放大图，显示了陶瓷本体10的平均中心线粗糙度Ra1和镀层31b和32b的平均中心线粗糙度Ra2。
参见图5，在本发明的多层陶瓷电子元件中，当陶瓷本体10的表面粗糙度为Ra1且覆盖层的厚度为tc时，可以满足120nm≤Ra1≤tc，且当金属层31b和32b的表面粗糙度为Ra2且金属层31b和32b的厚度为tp时，可以满足200nm≤Ra2≤tp。
陶瓷本体10的平均中心线粗糙度为Ra1以及金属层31b和32b的平均中心线粗糙度Ra2分别为陶瓷本体10以及金属层31b和32b的粗糙度的计算值，且这些值可以指的是通过以粗糙度的虚拟中心线为基准计算平均值而获得的陶瓷本体10以及金属层31b和32b的粗糙度。
详细地，参见图5，为了计算陶瓷本体10的平均中心线粗糙度Ra1以及金属层31b和32b的平均中心线粗糙度Ra2，可以关于形成在陶瓷本体10以及金属层31b和32b上的粗糙面绘制虚拟中心线。
然后，测量基于粗糙面的虚拟中心线的每一个距离（例如r1、r2、r3…r13），计算这些距离的平均值以获得分别作为陶瓷本体10的平均中心线粗糙度Ra1以及金属层31b和32b的平均中心线粗糙度Ra2。
R a = | r 1 | + | r 2 | + | r 3 | + · · · | r n | n
陶瓷本体10的平均中心线粗糙度Ra1以及金属层31b和32b的平均中心线粗糙度Ra2分别调整为满足120nm≤Ra1≤tc和200nm≤Ra2≤tp的范围，从而实现了具有优良的耐压性能和相对于板的粘合强度增强的高可靠性的多层陶瓷电子元件。
如果陶瓷本体10的表面粗糙度小于120nm且金属层31b和32b的表面粗糙度小于200nm，多层陶瓷电子元件和板之间可能发生分层现象。
同时，如果陶瓷本体10的表面粗糙度大于陶瓷本体10的覆盖层的厚度tc且金属层31b和32b的表面粗糙度大于金属层31b和32b的厚度tp，可能产生裂纹。
同样，覆盖层的厚度tc可以在1μm到30μm的范围内，但是本发明不限于此。
如果覆盖层的厚度tc小于1μm，覆盖层如此之薄，以致于外部冲击转移至作为内部电容形成部的工作层，从而引起缺陷。如果覆盖层的厚度tc大于30μm，覆盖层如此之厚，以致于电容形成部相对减小，从而难以实现电容。
金属层31b和32b以及覆盖层的厚度可以指的是平均厚度。
金属层31b和32b以及覆盖层的平均厚度可以通过扫描电子显微镜（SEM）扫描如图4显示的陶瓷本体10的长度方向的横截面的图像来测得。
例如，如图4所示，从通过使用扫描电子显微镜扫描沿陶瓷本体10的宽度（W）方向的中心部分截取的长度和厚度（L-T）方向的横截面而获得的图像中，可以测量以获得金属层31b和32b以及覆盖层的厚度。
同时，根据本发明的实施方式，第一外电极31a和第二外电极32a可以分别延伸到陶瓷本体10的第一主表面S1和第二主表面S2，且在这种情况下，分别形成在第一主表面S1和第二主表面S2上的第一外电极31a和第二外电极32a的宽度BW可以为200μm，但是本发明不限于此。
因为第一外电极31a和第二外电极32a的宽度BW分别形成为等于或大于200μm，所以电感可以减小且当多层陶瓷电容器嵌入到板内时电路和通道之间的接触缺陷可以得以解决。
如果第一外电极31a和第二外电极32a的宽度BW小于200μm，当多层陶瓷电容器嵌入到板内时，电路和通道之间可能产生接触缺陷问题。
同时，形成在第一主表面S1和第二主表面S2上的第一外电极31a和第二外电极32a之间的距离Te可以等于或大于100μm。
通过将形成在第一主表面S1和第二主表面S2上的第一外电极31a和第二外电极32a之间的距离调整为等于或大于100μm，可以实现具有高可靠性的多层陶瓷电容器。
如果第一外电极31a和第二外电极32a之间的距离小于100μm，具有不同极性的电极之间的距离如此之短，以致于可能发生短路缺陷。
下面将描述制造根据本发明的实施方式的嵌入式多层陶瓷电子元件的方法，但是本发明不限于此。
制造根据本发明的实施方式的嵌入式多层陶瓷电子元件的方法可以包括：配制包括电介质层的陶瓷基片；通过使用用于内电极的导电浆料在陶瓷基片上形成内电极图案，该导电浆料包括导电金属粉末和陶瓷粉末；通过将在其上形成有内电极图案的陶瓷基片层叠来形成工作层及通过将陶瓷基片层叠在工作层的上表面或下表面上来形成覆盖层，从而制备陶瓷本体，所述工作层包括设置成彼此面对的第一内电极和第二内电极，所述陶瓷本体具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面；在陶瓷本体的上表面和下表面内插入砂纸，将它们层叠，并将它们压紧；将砂纸从陶瓷本体中移除；以及烧制陶瓷本体；分别在陶瓷本体的第一侧表面和第二侧表面上分别形成第一外电极和第二外电极；在第一外电极和第二外电极上形成包含铜（Cu）的金属层；以及通过在陶瓷本体和镀层上使用喷砂法来调整表面粗糙度，其中当金属层的厚度为tp时，可以满足tp≥5μm。
在制造根据本发明的实施方式的嵌入式多层陶瓷电子元件的方法中，首先，可以将包含粉末（例如钛酸钡（BaTiO3）粉末等）的浆料涂覆在载体膜上并且干燥该浆料，以配制多个陶瓷基片，如此形成电介质层。
通过将陶瓷粉末、粘合剂和溶剂混合以配制浆料并且用刮刀法处理该浆料可以将陶瓷基片制造成具有几个微米（μm）厚度的片。
然后，配制用于内电极的导电浆料，该导电浆料包括具有0.1μm到0.2μm的范围的平均颗粒尺寸的镍粉末的重量的40份到50份。
按照丝网印刷法将用于内电极的导电浆料涂覆在基片上以形成内电极，且将内电极层叠以形成工作层，且将陶瓷基片层叠在工作层的上表面或下表面上以形成覆盖层，如此制造成陶瓷本体10，该陶瓷本体10具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面。
进行将砂纸插入到陶瓷本体10的上表面和下表面内并将它们层叠、压紧和烧制的操作，以形成陶瓷本体10的表面粗糙度。采用具有范围从100到3000的P值的砂纸可以人工地形成粗糙度，且在这种情况下，仅陶瓷本体10的表面的一部分的粗糙度增加。这样，陶瓷本体10的表面粗糙度可以形成而不影响多层陶瓷电子元件的可靠性。
在进行压紧操作时，可以将砂纸插入到陶瓷本体10的表面内且砂纸的表面粗糙度可以转换给陶瓷本体10的表面。这样在陶瓷本体10的表面产生表面粗糙度，且砂纸的P值可以是从100到3000的范围。
这里，砂纸的“P”值是表示PEPA颗粒尺寸标准【欧洲PEPA（欧洲磨料生产联盟（Federation of European Producers of Abrasives））“P”级】的符号。
下面，可以继续在陶瓷本体10的第一侧表面和第二侧表面上形成第一外电极和第二外电极的操作以及在第一外电极和第二外电极上形成包含铜（Cu）的金属层31b和32b的操作。
形成包含铜（Cu）的金属层31b和32b的操作不受特别地限制，例如金属层可以通过镀覆形成。
在形成金属层31b和32b时，可以使用喷砂法以在包含铜（Cu）的金属层31b和32b上人工地形成和调整表面粗糙度。
通过喷砂法，可以仅增加包含铜（Cu）的金属层31b和32b的表面粗糙度而不影响多层陶瓷电子元件的可靠性。
与根据上述前面的实施方式的嵌入式多层陶瓷电子元件的相同的特性的描述将被略去。
图6是具有根据本发明的另一种实施方式的嵌入式多层陶瓷电子元件的印刷电路板200的剖视图。
参见图6，图6中所示的嵌入式多层陶瓷电子元件基本与上述多层陶瓷电子元件10相同，所以相同的附图标记将用于相同或相似的元件且对其重复的描述将被略去。
参见图6，具有根据本发明的另一种实施方式的嵌入式多层陶瓷电子元件的印刷电路板（PCB）200可以包括绝缘板110；陶瓷本体10，该陶瓷本体10包括电介质层11，且陶瓷本体10具有彼此相对的第一主表面S1和第二主表面S2、彼此相对的第一侧表面S5和第二侧表面S6以及彼此相对的第一端表面S3和第二端表面S4，且陶瓷本体10的厚度等于或小于250μm；第一内电极21和第二内电极22，所述第一内电极21和第二内电极22设置成彼此面对且它们之间插入有电介质层11，且第一内电极21和第二内电极22分别交替地暴露于第一侧表面S5和第二侧表面S6；第一外电极31a和第二外电极32a，第一外电极31a形成在陶瓷本体10的第一侧表面S5上并且与第一内电极21电连接，第二外电极32a形成在第二侧表面S6上并且与第二内电极22电连接；以及金属层31b和32b，所述金属层31b和32b形成在第一外电极31a和第二外电极32a上且包含铜（Cu），其中，陶瓷本体10可以包括工作层，该工作层包括第一内电极21和第二内电极22；覆盖层，该覆盖层形成在工作层的上表面或下表面上，且当金属层31b和32b的厚度为tp时，可以满足tp≥5μm。
陶瓷本体10的厚度ts可以为第一主表面S1和第二主表面S2之间的距离。
在包括在根据本发明的实施方式的印刷电路板200内的嵌入式多层陶瓷电容器100中，为了减小电流路径，第一外电极31和第二外电极32可以形成在陶瓷本体10的第一侧表面S5和第二侧表面S6上。
陶瓷本体10的宽度可以等于第一侧表面S5与第二侧表面S6之间的距离，第一侧表面S5与第二侧表面S6上分别形成有第一外电极31和第二外电极32，且陶瓷本体10的长度L可以等于第一端表面S3与第二端表面S4之间的距离。
根据本发明的实施方式，分别形成有第一外电极31和第二外电极32的第一侧表面S5与第二侧表面S6之间的宽度W可以短于或等于从第一端表面S3到第二端表面S4的长度L。
相应地，第一外电极31和第二外电极32之间的距离减小，电流路径减小，且这样，电流环路减小，从而减小了电感。
第一外电极31和第二外电极32形成在陶瓷本体10第一侧表面S5与第二侧表面S6上以使陶瓷本体10的宽度W（即第一外电极31与第二外电极32之间的距离）短于或等于陶瓷本体10的长度L的多层陶瓷电子元件可以被称作逆几何电容器（RGC）或者低电感芯片电容器（LICC）。
如图6所示，绝缘板110可以具有包括绝缘层110a、110b和110c的结构，且绝缘板110可以包括构成各种形式的夹层电路的导电图案120和导电通孔140。绝缘板110可以为包括多层陶瓷电子元件100的印刷电路板200。
在插入到印刷电路板200之后，多层陶瓷电子元件100在后处理过程中经历各种恶劣环境，所述后处理过程例如为在印刷电路板200上进行的热处理等。
特别地，印刷电路板200在热处理过程中的收缩和膨胀直接转移到插入印刷电路板200内的多层陶瓷电子元件100，以对多层陶瓷电子元件100和印刷电路板200的粘合表面施加应力。
当施加于多层陶瓷电子元件100和印刷电路板200的粘合表面的应力大于粘合强度时，粘合表面分离以引起分层缺陷。
多层陶瓷电子元件100和印刷电路板200之间的粘合强度与多层陶瓷电子元件100和印刷电路板200的电化学粘合力以及粘合表面的有效表面面积成比例，且这里，为了增加多层陶瓷电子元件100和印刷电路板200之间的粘合表面的有效表面面积，可以控制多层陶瓷电子元件100的表面粗糙度，以改善多层陶瓷电子元件100和印刷电路板200之间的分层现象。同样，根据嵌入在印刷电路板200内的多层陶瓷电子元件100的表面粗糙度，可以检测与印刷电路板200的粘合表面的分层现象的频率。
下面，将更详细地描述本发明的实施方式，但是本发明不限于此。
实施方式1）
为了根据形成在嵌入式多层陶瓷电容器的第一主表面和第二主表面上的第一外电极和第二外电极的宽度来测定嵌入式多层陶瓷电容器之间的接触缺陷、根据金属层31b和32b的厚度来测定通道是否被加工成有缺陷、根据金属层31b和32b的表面粗糙度以及陶瓷本体10的表面粗糙度来测定粘合表面的分层现象发生的频率，具有嵌入式多层陶瓷电子元件的板在用于手机主板的芯片元件的通常条件（即85℃的温度和85%的相对湿度）下放置30分钟，之后，为检查而进行测试，同时改变第一外电极和第二外电极的宽度、金属层31b和32b的厚度和表面粗糙度以及陶瓷本体10的表面粗糙度。
下表1显示了根据分别形成在第一主表面和第二主表面上的第一外电极和第二外电极的宽度，在板内的多层陶瓷电容器和通道之间的接触缺陷。
【表1】
外电极的宽度（μm） 分层
小于130 X
130～140 X
140～150 X
150～160 X
160～170 X
170～180 △
180～190 ○
190～200 ○
200～210 ◎
大于210 ◎
X：大于20%的缺陷率
△：5%到20%的缺陷率
○：0.01%到5%的缺陷率
◎：小于0.01%的缺陷率
参见表1，可以看出，在第一外电极和第二外电极的宽度等于或大于200μm的多层陶瓷电容器的情况下，不具有与板的通道的接触缺陷问题。
同时，可以看出，在第一外电极和第二外电极的宽度小于200μm的多层陶瓷电容器的情况下，具有与板的通道的接触缺陷问题。
下表2显示了根据金属层31b和32b的厚度，通道是否被加工成有缺陷的。
【表2】
金属层的厚度（μm） 分层
小于1 X
1～2 X
2～3 X
3～4 △
4～5 ○
5～6 ◎
大于6 ◎
X：大于10%的缺陷率
△：1%到10%的缺陷率
○：0.01%到1%的缺陷率
◎：小于0.01%的缺陷率
参见表2，可以看出，在金属层31b和32b的厚度等于或大于5μm的多层陶瓷电容器的情况下，在板内加工出的通道优良，且这样，实现了具有优良可靠性的多层陶瓷电容器。
同时，可以看出，在金属层31b和32b的厚度小于5μm的多层陶瓷电容器的情况下，通道被加工成有缺陷的。
下表3显示了根据金属层31b和32b的表面粗糙度的粘合表面的分层频率。
【表3】
金属层的表面粗糙度（nm） 分层
小于50 X
50～100 X
100～150 △
150～200 ○
200～250 ◎
大于250 ◎
X：大于5%的缺陷率
△：1%到5%的缺陷率
○：0.01%到1%的缺陷率
◎：小于0.01%的缺陷率
参见表3，可以看出，在金属层31b和32b的表面粗糙度等于或大于200nm的多层陶瓷电容器的情况下，粘合表面的分层频率很低，实现了具有优良可靠性的多层陶瓷电容器。
同时，可以看出，在金属层31b和32b的表面粗糙度小于200nm的多层陶瓷电容器的情况下，粘合表面的分层频率很高，可靠性降低。
下表4显示了陶瓷本体10的表面粗糙度的粘合表面的分层频率。
陶瓷本体的表面粗糙度（nm） 分层
小于50 X
50～80 X
80～100 △
100～120 ○
120～200 ◎
大于200 ◎
X：大于5%的缺陷率
△：1%到5%的缺陷率
○：0.01%到1%的缺陷率
◎：小于0.01%的缺陷率
参见表4，可以看出，在陶瓷本体10的表面粗糙度等于或大于120nm的多层陶瓷电容器的情况下，粘合表面的分层频率很低，实现了具有优良可靠性的多层陶瓷电容器。
同时，可以看出，在陶瓷本体10的表面粗糙度小于120nm的多层陶瓷电容器的情况下，粘合表面的分层频率很高，可靠性降低。
如上所述，根据本发明的实施方式，当陶瓷本体被压紧时，砂纸插入表面上以将砂纸的粗糙度转换给陶瓷本体，如此调整陶瓷本体的表面的粗糙度，且镀层的表面粗糙度通过根据喷砂法加工包含镀层的芯片来调整，从而可以改善多层陶瓷电子元件与板之间的分层现象并且可以增强粘合性能。
此外，根据本发明的实施方式的多层陶瓷电子元件具有低电感，且这样，可以提高电性能。
虽然已经结合实施方式展示和描述了本发明，但对本领域技术人员显而易见的是，可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下进行修改和变形。

Claims (16)

1.一种嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：
陶瓷本体，所述陶瓷本体包括电介质层，所述陶瓷本体具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面，且所述陶瓷本体的厚度等于或小于250μm；
第一内电极和第二内电极，所述第一内电极和所述第二内电极设置成彼此面对且所述第一内电极和所述第二内电极之间插入有所述电介质层，且所述第一内电极和所述第二内电极分别交替地暴露于所述第一侧表面和所述第二侧表面；
第一外电极和第二外电极，所述第一外电极形成在所述陶瓷本体的所述第一侧表面上并且与所述第一内电极电连接，所述第二外电极形成在所述第二侧表面上并且与所述第二内电极电连接；以及
金属层，所述金属层分别形成在所述第一外电极和所述第二外电极上且包含铜，
其中，所述陶瓷本体包括工作层和覆盖层，所述工作层包括所述第一内电极和第二内电极，所述覆盖层形成在所述工作层的上表面或下表面上，且当所述金属层的厚度为tp时，满足tp≥5μm，
其中当所述金属层的表面粗糙度为Ra2且所述金属层的厚度为tp时，满足200nm≤Ra2≤tp。
2.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中当所述陶瓷本体的厚度为所述第一主表面和所述第二主表面之间的距离、所述陶瓷本体的宽度为形成有所述第一外电极的所述第一侧表面和形成有所述第二外电极的所述第二侧表面之间的距离、且所述陶瓷本体的长度为所述第一端表面和所述第二端表面之间的距离时，所述陶瓷本体的宽度短于或等于所述陶瓷本体的长度。
3.根据权利要求2所述的嵌入式多层陶瓷电子元件，其中当所述陶瓷本体的长度为L且所述陶瓷本体的宽度为W时，满足0.5L≤W≤L。
4.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中当所述陶瓷本体的表面粗糙度为Ra1且所述覆盖层的厚度为tc时，满足120nm≤Ra1≤tc。
5.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中所述第一外电极和所述第二外电极延伸至所述陶瓷本体的所述第一主表面和所述第二主表面，且分别形成在所述第一主表面和所述第二主表面上的所述第一外电极和所述第二外电极的宽度等于或大于200μm。
6.根据权利要求5所述的嵌入式多层陶瓷电子元件，其中形成在所述第一主表面和所述第二主表面上的所述第一外电极和所述第二外电极之间的距离等于或大于100μm。
7.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中所述覆盖层的厚度tc的范围从1μm到30μm。
8.根据权利要求1所述的嵌入式多层陶瓷电子元件，其中所述金属层通过镀覆形成。
9.一种具有嵌入式多层陶瓷电子元件的印刷电路板，该印刷电路板包括：
绝缘板；以及
嵌入式多层陶瓷电子元件，该嵌入式多层陶瓷电子元件包括：陶瓷本体，所述陶瓷本体包括电介质层，且所述陶瓷本体具有彼此相对的第一主表面和第二主表面、彼此相对的第一侧表面和第二侧表面以及彼此相对的第一端表面和第二端表面，且所述陶瓷本体的厚度等于或小于250μm；第一内电极和第二内电极，所述第一内电极和第二内电极设置成彼此面对且所述第一内电极和第二内电极之间插入有所述电介质层，且所述第一内电极和第二内电极分别交替地暴露于所述第一侧表面和所述第二侧表面；第一外电极和第二外电极，所述第一外电极形成在所述陶瓷本体的第一侧表面上并且与所述第一内电极电连接，所述第二外电极形成在所述第二侧表面上并且与所述第二内电极电连接；以及金属层，所述金属层分别形成在所述第一外电极和所述第二外电极上且包含铜，其中所述陶瓷本体包括工作层和覆盖层，所述工作层包括所述第一内电极和所述第二内电极，所述覆盖层形成在所述工作层的上表面或下表面上，且当所述金属层的厚度为tp时，满足tp≥5μm，
其中当所述金属层的表面粗糙度为Ra2且所述金属层的厚度为tp时，满足200nm≤Ra2≤tp。
10.根据权利要求9所述的印刷电路板，其中当所述陶瓷本体的厚度为所述第一主表面和所述第二主表面之间的距离、所述陶瓷本体的宽度为形成有所述第一外电极的所述第一侧表面和形成有所述第二外电极的所述第二侧表面之间的距离、且所述陶瓷本体的长度为所述第一端表面和第二端表面之间的距离时，所述陶瓷本体的宽度短于或等于所述陶瓷本体的长度。
11.根据权利要求10所述的印刷电路板，其中当所述陶瓷本体的长度为L且所述陶瓷本体的宽度为W时，满足0.5L≤W≤L。
12.根据权利要求9所述的印刷电路板，其中当所述陶瓷本体的表面粗糙度为Ra1且所述覆盖层的厚度为tc时，满足120nm≤Ra1≤tc。
13.根据权利要求9所述的印刷电路板，其中所述第一外电极和所述第二外电极延伸至所述陶瓷本体的所述第一主表面和所述第二主表面，且分别形成在所述第一主表面和所述第二主表面上的所述第一外电极和所述第二外电极的宽度等于或大于200μm。
14.根据权利要求13所述的印刷电路板，其中形成在所述第一主表面和所述第二主表面上的所述第一外电极和所述第二外电极之间的距离等于或大于100μm。
15.根据权利要求9所述的印刷电路板，其中所述覆盖层的厚度tc的范围从1μm到30μm。
16.根据权利要求9所述的印刷电路板，其中所述金属层通过镀覆形成。
CN201310067424.5A 2012-12-28 2013-03-04 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板 Active CN103915252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120157037A KR101452079B1 (ko) 2012-12-28 2012-12-28 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR10-2012-0157037 2012-12-28

Publications (2)

Publication Number Publication Date
CN103915252A CN103915252A (zh) 2014-07-09
CN103915252B true CN103915252B (zh) 2016-12-28

Family

ID=51015857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310067424.5A Active CN103915252B (zh) 2012-12-28 2013-03-04 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板

Country Status (5)

Country Link
US (1) US9370102B2 (zh)
JP (1) JP2014130987A (zh)
KR (1) KR101452079B1 (zh)
CN (1) CN103915252B (zh)
TW (1) TWI518716B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150382478A1 (en) * 2013-02-12 2015-12-31 Meiko Electronics Co., Ltd. Device embedded substrate and manufacturing method of device embedded substrate
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
KR20140125111A (ko) * 2013-04-18 2014-10-28 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20150041490A (ko) * 2013-10-08 2015-04-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015026841A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP6503758B2 (ja) * 2015-01-23 2019-04-24 Tdk株式会社 積層コンデンサ
JP2016136561A (ja) * 2015-01-23 2016-07-28 Tdk株式会社 積層コンデンサ
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
JP6867745B2 (ja) * 2015-02-13 2021-05-12 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP6877880B2 (ja) * 2016-02-04 2021-05-26 株式会社村田製作所 電子部品の製造方法
JP2017183574A (ja) 2016-03-31 2017-10-05 株式会社村田製作所 電子部品及び電子部品内蔵型基板
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品
US10395827B2 (en) * 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component
US11257748B2 (en) * 2017-06-30 2022-02-22 Intel Corporation Semiconductor package having polymeric interlayer disposed between conductive elements and dielectric layer
JP6926995B2 (ja) * 2017-11-29 2021-08-25 Tdk株式会社 電子部品
JP7056226B2 (ja) * 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102185055B1 (ko) * 2018-10-02 2020-12-01 삼성전기주식회사 적층 세라믹 전자부품
KR102185052B1 (ko) * 2019-01-22 2020-12-01 삼성전기주식회사 커패시터 부품 및 그 제조방법
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP2021048261A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群
KR20190116174A (ko) 2019-09-18 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20210033132A (ko) * 2019-09-18 2021-03-26 삼성전기주식회사 적층형 전자 부품
JP2021052103A (ja) * 2019-09-25 2021-04-01 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR20210148736A (ko) * 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
CN111710731B (zh) * 2020-06-19 2022-05-17 中国科学技术大学 一种氧化镓日盲光电探测器及其制备方法
KR20220060286A (ko) 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
KR20220074262A (ko) * 2020-11-27 2022-06-03 삼성전기주식회사 적층형 커패시터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548213A (zh) * 2010-12-21 2012-07-04 三星电机株式会社 多层陶瓷电容器在电路板上的安装结构、方法及封装单元
CN102610387A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 层叠陶瓷电子部件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770425B2 (ja) * 1987-09-18 1995-07-31 松下電器産業株式会社 コンデンサの製造方法
JP2001044066A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 積層型電子部品およびその製法
JP3398351B2 (ja) * 1999-11-30 2003-04-21 京セラ株式会社 コンデンサ内蔵型配線基板
JP4610067B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP4111340B2 (ja) * 2004-03-04 2008-07-02 Ｔｄｋ株式会社 チップ型電子部品
TWI245323B (en) * 2005-04-15 2005-12-11 Inpaq Technology Co Ltd Glaze cladding structure of chip device and its formation method
JP4293553B2 (ja) * 2005-05-31 2009-07-08 Ｔｄｋ株式会社 積層型電子部品及び積層セラミックコンデンサ
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
JP4936850B2 (ja) * 2006-09-15 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
DE102006060432A1 (de) * 2006-12-20 2008-06-26 Epcos Ag Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements
KR100867503B1 (ko) 2007-01-02 2008-11-07 삼성전기주식회사 적층형 칩 커패시터
KR101401863B1 (ko) 2008-01-30 2014-05-29 엘지전자 주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
DE102009016659A1 (de) * 2008-09-23 2010-06-24 Siemens Aktiengesellschaft Ankergruppe für Monolagen organischer Verbindungen auf Metall und damit hergestelltes Bauelement auf Basis organischer Elektronik
JP2010123865A (ja) * 2008-11-21 2010-06-03 Murata Mfg Co Ltd セラミック電子部品および部品内蔵基板
JP5293971B2 (ja) * 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP5718594B2 (ja) * 2010-07-22 2015-05-13 日本特殊陶業株式会社 積層コンデンサ、及び配線基板
JP2012164966A (ja) * 2011-01-21 2012-08-30 Murata Mfg Co Ltd セラミック電子部品
KR20120091655A (ko) 2011-02-09 2012-08-20 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101548771B1 (ko) 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
JP5348302B2 (ja) * 2012-09-28 2013-11-20 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548213A (zh) * 2010-12-21 2012-07-04 三星电机株式会社 多层陶瓷电容器在电路板上的安装结构、方法及封装单元
CN102610387A (zh) * 2011-01-21 2012-07-25 株式会社村田制作所 层叠陶瓷电子部件

Also Published As

Publication number Publication date
US20140182907A1 (en) 2014-07-03
KR20140086481A (ko) 2014-07-08
KR101452079B1 (ko) 2014-10-16
CN103915252A (zh) 2014-07-09
TW201426780A (zh) 2014-07-01
TWI518716B (zh) 2016-01-21
JP2014130987A (ja) 2014-07-10
US9370102B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
CN103915252B (zh) 嵌入式多层陶瓷电子元件以及具有嵌入式多层陶瓷电子元件的印刷电路板
CN104051155B (zh) 嵌入式多层陶瓷电子元件和具有该电子元件的印刷电路板
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
CN107610933B (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
CN104576050B (zh) 多层陶瓷电子组件和具有多层陶瓷电子组件的印刷电路板
CN106910630B (zh) 层叠电子部件
KR101452131B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN107103995A (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板
KR101771724B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140124298A (ko) 적층 세라믹 전자부품 및 그 실장 기판
US20150075853A1 (en) Multilayer ceramic electronic component embedded in board and printed circuit board having the same
CN108155007A (zh) 层叠电容器内置基板
CN104517728A (zh) 嵌入式多层陶瓷电子组件以及具有其的印刷电路板
CN103871737A (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
US20230386742A1 (en) Multilayer capacitor and board having the same mounted thereon
CN103578756B (zh) 多层陶瓷电子元件及其制造方法
JP2003178926A (ja) 積層セラミック電子部品の製造方法
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
JP2003229324A (ja) 積層セラミックコンデンサおよびその製造方法
KR101508541B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant