TWI544507B - 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 - Google Patents

嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 Download PDF

Info

Publication number
TWI544507B
TWI544507B TW102123605A TW102123605A TWI544507B TW I544507 B TWI544507 B TW I544507B TW 102123605 A TW102123605 A TW 102123605A TW 102123605 A TW102123605 A TW 102123605A TW I544507 B TWI544507 B TW I544507B
Authority
TW
Taiwan
Prior art keywords
ceramic body
width
electronic component
multilayer ceramic
external electrode
Prior art date
Application number
TW102123605A
Other languages
English (en)
Other versions
TW201435940A (zh
Inventor
李炳華
金斗永
李鎭宇
鄭鎭萬
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201435940A publication Critical patent/TW201435940A/zh
Application granted granted Critical
Publication of TWI544507B publication Critical patent/TWI544507B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 相關申請案對照參考
本申請案主張2013年3月14日在韓國智慧財產局所申請第10-2013-0027534號韓國專利申請案的優先權，其揭露係合併引用於本文中。
本發明係關於嵌入式多層陶瓷電子組件以及具有該嵌入式多層陶瓷電子組件的印刷電路板。
依照增加的電子電路密度及整合性，印刷電路板上安裝被動元件的空間已變得不足。為了解決這個問題，已從事在板件內實現組件嵌入的努力，亦即，嵌入式裝置。尤其是，已建議在板件裡嵌入多層陶瓷電子組件作為電容性組件的各種方法。
如在板件內嵌入多層陶瓷電子組件的方法，提供有使用板件材料本身作為用於多層陶瓷電子組件之介電材料以及使用銅接線、或諸如此類作為用於多層陶瓷電子組件之電極的方法。另外，如實現嵌入式多層陶瓷電子組件的進一步方法，提供有藉由在板件內形成高介電常數(high-k)聚合物片體(sheet)或薄膜 介電質而形成嵌入式多層陶瓷電子組件的方法、在板件內嵌入多層陶瓷電子組件的方法、以及諸如此類。
一般而言，多層陶瓷電子組件包括由陶瓷材料構成之複數介電層以及插置於複數介電層之間的內部電極。如上所述的多層陶瓷電子組件係設置在板件內，可藉以實現具有高度電容量的嵌入式多層陶瓷電子組件。
為了製造具有嵌入式多層陶瓷電子組件的印刷電路板，在將多層陶瓷電子組件插入核心基底後，使用雷射在上與下多層板件中形成導通孔，以便使多層陶瓷電子組件的基底接線與外部電極互相連接。雷射處理成為增加製造成本的重要因素。
在將嵌入式多層陶瓷電子組件嵌入板件內的程序中，實施用於固化環氧樹脂並且結晶化金屬電極的熱處理程序。在此情況下，可出現還氧樹脂、金屬電極、多層陶瓷電子組件之陶瓷、以及諸如此類之間的差異、或板件與多層陶瓷電子組件之間因板件熱膨脹所導致的黏著面缺陷。此缺陷可在可靠度測試程序中造成黏著面脫層。
同時，在多層陶瓷電容器當作如智慧型手機之應用處理器或個人電腦(PC)之中央處理單元(CPU)等高效能積體電路(IC)電源端的情況下，當等效串聯電感(下文稱為「ESL」)增加時，可衰減IC的效能。隨著智慧型手機裡或PC之CPU裡應用處理器的效能已逐漸改善，多層陶瓷電容器增加之ESL對於IC效能衰減的影響也相對提升。
提供低電感晶片電容器(LICC)以減少外部接端之間的距離而使電流路徑縮減，藉以降低電容器的電感。
還有，至於嵌入式多層陶瓷電子組件，必需應用LICC以降低上述的電感。
然而，至於LICC，等級同於一般嵌入式多層陶瓷電子組件的外部電極之頻寬可難以實現。
因此，在將LICC應用於嵌入式多層陶瓷電子組件的情況下，用於與封裝基板電路電連接之導孔的處理面積得以縮減，以致可難以在板件內嵌入LICC。
〔相關技術文件〕
韓國專利公開文件第2009-0083568號
本發明的一個態樣提供嵌入式多層陶瓷電子組件及具有該嵌入式多層陶瓷電子組件的印刷電路板件。
根據本發明的一個態樣，提供有嵌入式多層陶瓷電子組件，其包括：陶瓷體，包含介電層，陶瓷體具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二端表面、以及具有等於或小於250微米之厚度；第一與第二內部電極，彼此相向而置，第一與第二內部電極具有介電層插置於其間，並且交替曝露於第一側表面或第二側表面；以及第一與第二外部電極，分別在陶瓷體之第一與第二側表面上形成，並且分別電連接至第一與第二內部電極，其中，第一外部電極包括第一電極層和形成於第一電極層上的第一金屬層，第二外部電極包括第二電極層和形成於第二電極層上的第二金屬層，第一與第二外部電極係分別延伸到陶瓷體的第一與第二主表面上， 並且第一與第二主表面上所形成第一與第二外部電極的寬度彼此不同。
當第一與第二主表面上所形成第一外部電極的寬度為BW1，並且第一與第二主表面上所形成第二外部電極的寬度為BW2時，在第一主表面上滿足BW1>BW2，並且在第二主表面上滿足BW1<BW2。
當陶瓷體的寬度為W時，第一主表面上所形成第一外部電極的寬度BW1滿足200微米BW1W。
當陶瓷體的寬度為W時，第二主表面上所形成第二外部電極的寬度BW2滿足200微米BW2W。
當陶瓷體的厚度為介於第一與第二主表面之間的距離，陶瓷體的寬度為介於第一外部電極形成於其上之第一側表面與第二外部電極形成於其上之第二側表面之間的距離，並且陶瓷體的長度為介於第一與第二端表面之間的距離時，陶瓷體的寬度小於或等於陶瓷體的長度。
當陶瓷體的長度為L，並且陶瓷體的寬度為W時，滿足0.5LWL。
當第一與第二金屬層各自的厚度為tp時，滿足tp5微米。
當第一與第二金屬層各自的表面粗糙度為Ra2，並且第一與第二金屬層各自的厚度為tp時，滿足200奈米Ra2tp。
第一與第二金屬層包括銅(Cu)。
根據本發明的一個態樣，提供具有嵌入式多層陶瓷電子組件的印刷電路板，其包括：絕緣基板；以及嵌入式多層陶 瓷電子組件，其包括：陶瓷體，包含嵌入於絕緣基板內之介電層，陶瓷體具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二端表面、以及具有等於或小於250微米之厚度；第一與第二內部電極，彼此相向而置，第一與第二內部電極具有介電層插置於其間，並且交替曝露於第一側表面或第二側表面；以及第一與第二外部電極，分別在陶瓷體之第一與第二側表面上形成，並且分別電連接至第一與第二內部電極，其中，第一外部電極包括第一電極層和形成於第一電極層上的第一金屬層，第二外部電極包括第二電極層和形成於第二電極層上的第二金屬層，第一與第二外部電極係分別延伸到陶瓷體的第一與第二主表面上，並且第一與第二主表面上所形成第一與第二外部電極的寬度彼此不同。
當第一與第二主表面上所形成第一外部電極的寬度為BW1，並且第一與第二主表面上所形成第二外部電極的寬度為BW2時，在第一主表面上滿足BW1>BW2，並且在第二主表面上滿足BW1<BW2。
當陶瓷體的寬度為W時，第一主表面上所形成第一外部電極的寬度BW1滿足200微米BW1W。
當陶瓷體的寬度為W時，第二主表面上所形成第二外部電極的寬度BW2滿足200微米BW2W。
當陶瓷體的厚度為介於第一與第二主表面之間的距離，陶瓷體的寬度為介於第一外部電極形成於其上之第一側表面與第二外部電極形成於其上之第二側表面之間的距離，並且陶瓷體的長度為介於第一與第二端表面之間的距離時，陶瓷體的寬度 小於或等於陶瓷體的長度。
當陶瓷體的長度為L，並且陶瓷體的寬度為W時，滿足0.5LWL。
當第一與第二金屬層各自的厚度為tp時，滿足tp5微米。
當第一與第二金屬層各自的表面粗糙度為Ra2，並且第一與第二金屬層各自的厚度為tp時，滿足200奈米Ra2tp。第一與第二金屬層包括銅(Cu)。
10‧‧‧陶瓷體
11‧‧‧介電層
21‧‧‧第一內部電極
22‧‧‧第二內部電極
31‧‧‧第一外部電極
31a‧‧‧第一電極層
31b‧‧‧第一金屬層
32‧‧‧第二外部電極
32a‧‧‧第二電極層
32b‧‧‧第二金屬層
100‧‧‧嵌入式多層陶瓷電子組件
110‧‧‧絕緣基板
110a、110b、110c‧‧‧絕緣層
120‧‧‧導電圖樣
140‧‧‧導電導通孔
200‧‧‧印刷電路板
S1‧‧‧第一主表面
S2‧‧‧第二主表面
S3‧‧‧第一端表面
S4‧‧‧第二端表面
S5‧‧‧第一側表面
S6‧‧‧第二側表面
配合附圖經由底下的詳細說明將更清楚理解本發明的上述及其它態樣、特徵以及其它優點，其中：第1圖為根據本發明的一個具體實施例表示嵌入式多層陶瓷電子組件的透視圖；第2圖為根據本發明的具體實施例表示陶瓷體的圖示；第3圖為第2圖的分解透視圖；第4圖為沿著第1圖的劃線X-X’而取得的剖面圖；第5圖為第4圖的區域A的放大圖；以及第6圖為根據本發明的另一具體實施例表示具有嵌入式多層陶瓷電子組件之印刷電路板的剖面圖。
在下文中，將搭配附加圖式詳細說明本發明的具體實施例。然而，本發明可用許多不同形式具體實現而不應該推斷成限制於本文所提出的具體實施例。
反而，這些具體實施例係經提供以至於本揭露將透 徹且完整，以及將完全傳達本發明的範疇給熟悉本技術的人士。
第1圖為根據本發明的一個具體實施例表示嵌入式多層陶瓷電子組件的透視圖。
第2圖為根據本發明的具體實施例表示陶瓷體的圖示。
第3圖為第2圖的分解透視圖。
第4圖為沿著第1圖的劃線X-X’而取得的剖面圖。
第5圖為第4圖的區域A的放大圖。
請參閱第1至5圖，根據本發明的具體實施例的嵌入式多層陶瓷電子組件可包括：陶瓷體10，含有介電層11，陶瓷體10具有彼此對向之第一與第二主表面S1與S2、彼此對向之第一與第二側表面S5與S6、和彼此對向之第一與第二端表面S3與S4、並且具有等於或小於250微米之厚度；第一與第二內部電極21與22，彼此相向而置，第一與第二內部電極21與22具有介電層11插置於其間，並且交替曝露於第一側表面S5或第二側表面S6；以及第一與第二外部電極31與32，分別在陶瓷體10之第一與第二側表面S5與S6上形成，並且分別電連接於第一與第二內部電極21與22，其中，第一外部電極31包括第一電極層31a和形成於第一電極層31a上的第一金屬層31b，第二外部電極32包括第二電極層32a和形成於第二電極層32a上的第二金屬層32b，第一與第二外部電極31與32係分別延伸到陶瓷體10的第一與第二主表面S1與S2上，並且第一與第二主表面S1與S2上所形成第一與第二外部電極31與32的寬度彼此不同。
在下文中，將說明根據本發明的具體實施例的多層 陶瓷電子組件。尤其是，將說明多層陶瓷電容器。然而，本發明不侷限於此。
在根據本發明具體實施例的多層陶瓷電容器中，「長度方向」意指第1圖的「L」方向、「寬度方向」意指第1圖的「W」方向、以及「厚度方向」意指第1圖的「T」方向。在這裡，「厚度方向」與堆疊介電層所依方向相同，亦即，「堆疊方向」。
根據本發明的具體實施例，陶瓷體10可具有彼此相對的第一與第二主表面S1與S2以及將第一與第二主表面互相連接的第一與第二側表面S5與S6和第一與第二端表面S3與S4。陶瓷體10的形狀不特別受限，但可如圖式所示為六面體形狀。
根據本發明的具體實施例，形成介電層11的原料不特別受限，前提是其間可得到足夠的電容量，並且可為例如鈦酸鋇(BaTiO3)粉末。
在形成介電層11的材料中，可根據本發明的用途將各種陶瓷添加物、有機溶劑、塑化劑、接合劑、分散劑、以及諸如此類應用於如鈦酸鋇(BaTiO3)粉末、或諸如此類的粉末。
用於形成介電層11之陶瓷粉末的平均粒子尺寸不特別受限，但可為了達成本發明的目的而予以調整。例如，平均粒子尺寸可調整為等於或小於400奈米(nm)。
形成第一與第二電極21與22的材料不特別受限，但可為選自例如鈀(Pd)、鈀-銀(Pd-Ag)合金、或諸如此類之貴金屬材料、鎳(Ni)、以及銅(Cu)所組成族群至少之一予以構成的導電膏。
第一與第二內部電極21與22可彼此相向而置，具有介電層11插置於其間，並且可交替曝露於第一側表面S5或第 二側表面S6。
第一與第二內部電極21與22係交替曝露於第一側表面S5或第二側表面S6，可如下所述藉以實現逆幾何電容器(RGC)或低電感晶片電容器(LICC)。
陶瓷體10可具有等於或小於250微米的厚度ts。
如上所述，製造厚度ts等於或小於250微米的陶瓷體10使其可適用於嵌入式多層陶瓷電容器。
另外，陶瓷體10的厚度ts可為介於第一與第二主表面S1與S2之間的距離。
根據本發明的具體實施例，陶瓷體10可具有在其外側上形成的第一與第二外部電極31與32，其中，第一與第二外部電極31與32分別包括第一與第二電極層31a與32a以及分別形成於第一與第二電極層上的第一與第二金屬層31b與32b。
為了形成電容，第一與第二電極層31a與32a可在陶瓷體10外側上形成，並且可分別電連接至第一與第二內部電極21與22。
第一與第二電極層31a與32a可由如同第一與第二內部電極21與22的導電材料所構成，但不侷限於此。例如，第一與第二電極層31a與32a可由銅(Cu)、銀(Au)、鎳(Ni)、或諸如此類所構成。
可藉由塗敷並且接著燒結將玻璃料(glass frit)添加至金屬粉末所製備的導電膏形成第一與第二電極層31a與32a。
一般的多層陶電容器可具有長於其寬度的長度並且包括朝陶瓷體的長度方向設置在彼此相對之端表面上的外部電 極。
在此情況下，由於可在對外部電極施加交流(AC)電時延長電流路徑，故可形成較大的電流迴路，並且可增加感應磁場的強度，以致可增加電感。
在根據本發明的具體實施例的多層陶瓷電容器中，可為了縮短電流路徑而在陶瓷體10的第一與第二側表面S5與S6上形成第一與第二外部電極31與32。
陶瓷體10的寬度W可為介於第一外部電極31形成於其上之第一側表面S5與第二外部電極32形成於其上之第二側表面S6之間的距離，並且陶瓷體10的長度L可為介於第一與第二端表面S3與S4之間的距離。
根據本發明的具體實施例，介於第一與第二側表面S5與S6(其上分別形成第一與第二外部電極31與32)之間的寬度W可小於或等於介於第一與第二端表面S3與S4之間的長度L。
因此，由於介於第一與第二外部電極31與32之間的距離縮短，故可縮短電流路徑。結果是，可縮短電流迴圈以降低電感。
如上所述的多層陶瓷電極組件(其中，第一與第二外部電極31與32係分別形成於陶瓷體10之第一與第二側表面S5與S6上，以致陶瓷體10之寬度W(亦即，介於第一與第二外部電極31與32之間的距離)小於或等於陶瓷體10之長度L)可稱為逆幾何電容器(RGC)或低電感晶片電容器(LICC)。
另外，當陶瓷體10的長度為L，並且其寬度為W時，可滿足0.5LWL。然而，本發明不侷限於此。
調整陶瓷體的長度與寬度以滿足0.5LWL，藉此可降低多層陶瓷電容器的電感。
因此，根據本發明的具體實施例的多層陶瓷電子組件可實現較低的電感，以致可改善其電氣效能。
根據本發明的具體實施例，可分別在第一與第二電極層31a與32a上形成包括銅(Cu)的第一與第二金屬層31b與32b。
一般而言，由於多層陶瓷電容器係安裝在印刷電路板上，故通常可在外部電極上形成鎳/錫電鍍層。
然而，根據本發明的具體實施例要予以嵌入至印刷電路板內的多層陶瓷電容器不是安裝在板件上，而是可藉由銅(Cu)材料構成之導孔將板件的電路電連接至多層陶瓷電容器的第一與第二外部電極31與32。
因此，根據本發明的具體實施例，第一與第二金屬層31b與32b可因為銅(Cu)是板件內所形成導孔之材料而具有與銅(Cu)的良好電連接性。
形成包括有銅(Cu)之第一與第二金屬層31b與32b的方法未特別受限。例如，可藉由電鍍形成第一與第二金屬層31b與32b。在此情況下，第一與第二金屬層31b與32b可由包括銅(Cu)的電鍍層所構成。
請參閱第4及5圖，第一與第二外部電極31與32可分別延伸到陶瓷體10的第一與第二主表面S1與S2上，並且第一與第二主表面S1與S2上所形成第一與第二外部電極31與32的寬度可彼此不同。
在一般多層陶瓷電容器係當作如智慧型手機之應用 處理器或個人電腦(PC)之中央處理單元(CPU)等高效能積體電路(IC)電源端之去耦電容器的情況下，等效串聯電感(下文稱為「ESL」)增加時，以致可衰減IC的效能。
尤其是，隨著智慧型手機裡或PC之CPU的應用處理器的效能已逐漸改善，多層陶瓷電容器增加之ESL對於IC效能衰減的影響也相對提升。
為了解決上述問題，同樣地就嵌入式多層陶瓷電子組件而言，必需如上所述應用低電感晶片電容器(LICC)以降低電感。
然而，在低電感晶片電容器(LICC)中，等級同於一般嵌入式多層陶瓷電子組件的外部電極之頻寬可難以實現。
因此，在將低電感晶片電容器(LICC)應用於嵌入式多層陶瓷電子組件的情況下，用於與封裝基板電路電連接之導孔的處理面積得以縮減，以致難以在板件內嵌入LICC。
根據本發明的具體實施例，第一與第二外部電極31與32係分別延伸到陶瓷體10的第一與第二主表面S1與S2上，並且第一與第二主表面S1與S2上所形成第一與第二外部電極31與32的寬度彼此不同，以致可解決上述問題。
尤其是，第一與第二主表面S1與S2上所形成第一與第二外部電極31與32的寬度得以顯著增加，藉此甚至在LICC應用於嵌入式多層陶瓷電子組件的情況下，仍可以如同一般嵌入式多層陶瓷電子組件的等級實現外部電極的頻寬。
因此，即使應用根據本發明的具體實施例的嵌入式多層陶瓷電子組件，在處理導孔以供與封裝基板電路電連接時仍 可避免缺陷。
根據本發明的具體實施例，當第一與第二主表面S1與S2上所形成第一外部電極31的寬度為BW1，並且第一與第二主表面S1與S2上所形成第二外部電極32的寬度為BW2時，可在第一主表面S1上滿足BW1>BW2，並且可在第二主表面S2上滿足BW1<BW2。
亦即，調整第一與第二外部電極的寬度用以在第一主表面S1上滿足BW1>BW2並且在第二主表面S2上滿足BW1<BW2，藉此可以如同一般嵌入式多層陶瓷電子組件的等級實現外部電極的頻寬。
雖然本發明的具體實施例中已說明在第一主表面S1上滿足BW1>BW2以及在第二主表面S2上滿足BW1<BW2的情況，本發明仍不侷限於此。亦即，可在第一主表面S1上滿足BW1<BW2以及在第二主表面S2上滿足BW1>BW2。
尤甚是，當陶瓷體10的寬度為W時，第一主表面S1上所形成第一外部電極31的寬度BW1可滿足200微米BW1W，但不一定侷限於此。
另外，當陶瓷體10的寬度為W時，第二主表面S2上所形成第二外部電極32的寬度BW2可滿足200微米BW2W，但不一定侷限於此。
如上所述調整第一外部電極31的寬度BW1以滿足200微米BW1W以及調整第二外部電極32的寬度BW2以滿足200微米BW2W，藉此可實現等級如同一般嵌入式多層陶瓷電子組件的外部電極頻寬以及低電感。
因此，處理導孔用於嵌入式多層陶瓷電子組件與封裝基板電路之間的電連接性時可避免缺陷。
在第一與第二外部電極31與32的寬度BW1與BW2各小於200微米的情況下，將多層陶瓷電容器嵌入板件內時可出現伴隨電路與導孔的接觸缺陷。
同時，根據本發明的具體實施例，第一主表面S1上所形成第一外部電極31的寬度BW1可符合陶瓷體10的寬度W，並且第二主表面S2上所形成第二外部電極32的寬度BW2可符合陶瓷體10的寬度W。
在此情況下，可僅在第一與第二主表面S1與S2的其中任何一個上形成第一與第二外部電極31與32，將多層陶瓷電容器嵌入板件內時可避免導孔中的處理缺陷，以及更可必然地避免伴隨封裝基板電路的接觸缺陷。
同時，根據本發明的具體實施例，陶瓷體10可包括內含第一與第二內部電極21與22的主動層以及形成於主動層的上表面或下表面的包覆層。
陶瓷體10可包括含有第一與第二內部電極21與22的主動層，其中，主動層意指有助於形成電容的層件。
另外，陶瓷體10可包括在主動層的上表面或下表面形成的包覆層。
另外，當第一與第二金屬層31b與32b的各自厚度為tp時，可滿足tp5微米。
第一與第二金屬層31b與32b的各自厚度tp可滿足tp5微米，但不侷限於此。亦即，第一與第二金屬層31b與32b 的各自厚度tp可為等於或小於15微米。
調整第一與第二金屬層31b與32b的各自厚度tp以滿足tp5微米並且變成等於或小於15微米，藉此可實現能夠優良地處理板件內之導孔，並且具有優良可靠度的多層陶瓷電容器。
在第一與第二金屬層31b與32b的各自厚度tp小於5微米的情況下，若多層陶瓷電子組件嵌入印刷電路板100內，則可在處理導電導通孔140時，可能出現導電導通孔140連接上陶瓷體10的缺陷。
在第一與第二金屬層31b與32b的各自厚度tp超出15微米的情況下，因第一與第二金屬層31b與32b的的應力而可在陶瓷體10中出現破裂。
同時，當第一與第二金屬層31b與32b的各自表面粗糙度為Ra2，並且第一與第二金屬層31b與32b的各自厚度為tp時，可滿足200nmRa2tp。
調整第一與第二金屬層31b與32b的各自表面粗糙度以滿足200nmRa2tp，藉此可改善多層陶瓷電子組件與板件之間的脫層現象並且可避免破裂。
表面粗糙度表示處理金屬表面時，在金屬表面上所產生細微內凹與外凸部位的程度。
可藉由用於處理金屬表面的工具產生表面粗糙度，端視此處理方法是否妥當、表面中產生的刮痕、氧化、以及諸如此類而定。在表示粗糙度的程度時，藉由劃切垂直於表面之平面上的表面而取得的表面剖面可呈曲線狀，以及從這曲線的最低處到其最高處的高度可稱為中心線平均粗糙度並且以Ra表示。
在本發明的具體實施例中，第一與第二金屬層31b與32b的各自中心線平均粗糙度將界定為Ra2。
第5圖為表示第4圖中第一與第二金屬層31b與32b的各自中心線平均粗糙度Ra2之區域A的放大圖。
請參閱第5圖，在根據本發明的具體實施例的多層陶瓷電子組件中，當第一與第二金屬層31b與32b的各自表面粗糙度為Ra2，並且第一與第二金屬層31b與32b的各自厚度為tp時，可滿足200nmRa2tp。
詳細地說，將說明第一與第二金屬層31b與32b的各自中心線平均粗糙度為Ra2的計算方法。首先，可對第一與第二金屬層31b與32b之一個表面上所形成的粗糙度部份劃出虛擬中心線。
其次，可基於粗糙度之虛擬中心線測量各別距離(例如，r1、r2、r3…r13)，可藉由底下方程式計算各別距離的平均值，以及可使用計算出的數值計算第一與第二金屬層31b與32b各自的中心線平均粗糙度Ra2。
在200nmRa2tp的範圍內調整第一與第二金屬層31b與32b的各自的中心線平均粗糙度Ra2，藉此可實現具有優良耐電壓特性、與板件之改良型黏著度、以及優良可靠度的多層陶瓷電子組件。
在第一與第二金屬層31b與32b的表面粗糙度小於200nm的情況下，可出現介於多層陶瓷電子組件與板件之間的脫 層現象。
同時，在第一與第二金屬層31b與32b的各自表面粗糙度超出第一與第二金屬層31b與32b的各自厚度tp的情況下，可出現破裂。
另外，包覆層的厚度tc可為1微米或大至等於或小於30微米，但不侷限於此。
在包覆層的厚度tc小於1微米的情況下，包覆層的厚度可非常薄，以致可將外部影響轉移到主動層(其為一種內部電容形成部件)，藉此可出現缺陷，並且在包覆層之厚度tc超出30微米的情況下，包覆層的厚度可非常厚，以致電容形成部件相對較小，藉此難以實現電容。
第一與第二金屬層31b與32b以及包覆層的厚度可為平均厚度。
如第4圖所示，第一與第二金屬層31b與32b以及包覆層的平均厚度可在使用掃描式電子顯微鏡(SEM)朝陶瓷體10的長度方向掃描陶瓷體10的剖面所取得的影像中予以測量。
例如，如第4圖所示，第一與第二金屬層31b與32b以及包覆層的厚度可在使用掃描式電子顯微鏡(SEM)朝陶瓷體10的長度與厚度(L-T)方向掃描陶瓷體10之剖面(其是在陶瓷體10朝其寬度(W)方向的中央部位處所取得的)之影像中予以測量。
在下文中，將說明根據本發明的具體實施例製造嵌入式多層陶瓷電子組件的方法。然而，本發明不侷限於此。
根據本發明的具體實施例製造嵌入式多層陶瓷電子組件的方法包括：製備包括介電層的陶瓷坯片；使用供內部電極 (包括導電金屬粉末與陶瓷粉末)使用的導電膏在陶瓷坯片上形成內部電極圖樣；多層化陶瓷坯片(其上形成有內部電極圖樣)以形成主動層(其包括彼此相向而設置之第一與第二內部電極)，並且在主動層的上表面或下表面上多層化陶瓷坯片以形成包覆層，藉此製備具有彼此對向之第一與第二主表面、彼此對向之第一與第二側表面、和彼此對向之第一與第二端表面的陶瓷體；在陶瓷體的第一與第二側表面上分別形成第一與第二電極層，並且在第一與第二電極層上形成包括銅(Cu)的第一與第二金屬層，以製備第一與第二外部電極；以及施加噴砂程序(sand blasting process)於第一與第二金屬層，以調整表面粗糙度，其中，第一與第二外部電極係分別延伸到陶瓷體的第一與第二主表面上，並且第一與第二主表面上所形成第一與第二外部電極的寬度彼此不同。
在根據本發明的具體實施例製造嵌入式多層陶瓷電子組件的方法中，首先，可將包括如鈦酸鋇(BaTiO3)粉末、或諸如此類粉末的漿料塗敷於並且燥化於載體薄膜上，以備製複數陶瓷坯片，藉此形成介電層。
可藉由使陶瓷粉末、接合劑、以及溶劑互相混合而製造漿料，並且以刮片法(doctor blade method)將漿料作成具有數微米厚度的片體，以備製陶瓷坯片。
其次，備製用於內部電極的導電膏，其包括含量為40至50重量份、且平均粒子尺寸為0.1至0.2微米之鎳粒子在內之鎳粉末。
藉由絲網印刷法將用於內部電極之導電膏塗敷於陶瓷坯片以形成內部電極後，多層化400至500片陶瓷坯片以形成 主動層，並且在主動層的上表面或下表面多層化陶瓷坯片以形成包覆層，藉以製造具有彼此對向之第一與第二主表面、彼此對向之第一與第二側表面、以及彼此對向之第一與第二端表面的陶瓷體10。
可在陶瓷體的第一與第二側表面分別形成第一與第二電極層。其次，可在第一與第二外部電極上分別形成包括銅(Cu)的第一與第二金屬層。
形成包括銅(Cu)的第一與第二金屬層不特別受限，但可藉由例如電鍍予以實施。
在第一與第二電極層31a與32a上分別形成包括銅(Cu)的第一與第二金屬層31b與32b時，可在完成燒結陶瓷體10後，應用噴砂程序以人工形成並且調整包括銅(Cu)之第一與第二金屬層31b與32b的各自的表面粗糙度。
由於噴砂程序僅可增加包括銅(Cu)之第一與第二金屬層31b與32b的各自的表面粗糙度，故對於多層陶瓷電子組件的可靠度沒有功效。
將省略說明與根據本發明的具體實施例之嵌入式多層陶瓷電子組件具有相同特徵的部位。
第6圖為根據本發明的另一具體實施例表示具有嵌入式多層陶瓷電子組件之印刷電路板200的剖面圖。
由於第6圖所示的嵌入式多層陶瓷電子組件與以上引用第1至5圖所述的嵌入式多層陶瓷電子組件100實質相同，故以相同的參考元件符號標示與以上引用第1至5圖所述嵌入式多層陶瓷電子組件100相同或類似的組件，並且將省略重複的說 明內容。
請參閱第6圖，根據本發明的另一具體實施例具有嵌入式多層陶瓷電子組件的印刷電路板200可包括絕緣基板110以及嵌入式多層陶瓷電子組件100，嵌入式多層陶瓷電子組件100包括：陶瓷體10，含有介電層11，陶瓷體10具有彼此對向之第一與第二主表面S1與S2、彼此對向之第一與第二側表面S5與S6、和彼此對向之第一與第二端表面S3與S4、並且具有等於或小於250微米之厚度；第一與第二內部電極21與22，彼此相向而置，第一與第二內部電極21與22具有介電層11插置於其間，且交替曝露於第一側表面S5或第二側表面S6；以及第一與第二外部電極31與32，分別形成在陶瓷體10之第一與第二側表面S5與S6上，並且分別電連接於第一與第二內部電極21與22，其中，第一外部電極31包括第一電極層31a和形成於第一電極層31a上的第一金屬層32a，第二外部電極32包括第二電極層32a和形成於第二電極層32a上的第二金屬層32b，第一與第二外部電極31與32係分別延伸到陶瓷體10的第一與第二主表面S1與S2上，並且第一與第二主表面S1與S2上所形成第一與第二外部電極31與32的寬度彼此不同。
陶瓷體10的厚度ts可為介於第一與第二主表面S1與S2之間的距離。
在根據本發明的具體實施例具有嵌入式多層陶瓷電子組件之印刷電路板200內所包含的多層陶瓷電容器100中，可在陶瓷體10之第一與第二側表面S5與S6上形成第一與第二外部電極31與31，以縮減電流路徑。
陶瓷體10的寬度W可為介於第一外部電極31形成於其上之第一側表面S5與第二外部電極32形成於其上之第二側表面S6之間的距離，並且陶瓷體10的長度L可為介於第一與第二端表面S3與S4之間的距離。
根據本發明的具體實施例，介於第一與第二側表面S5與S6(其上分別形成第一與第二外部電極31與32)之間的寬度W可小於或等於介於第一與第二端表面S3與S4之間的長度L。
因此，由於介於第一與第二外部電極31與32之間的距離縮短，故可縮短電流路徑。結果是，可縮減電流迴圈以降低電感。
如上所述的多層陶瓷電極組件(其中，第一與第二外部電極31與32係分別形成於陶瓷體10之第一與第二側表面S5與S6上，以致陶瓷體10之寬度W(亦即，介於第一與第二外部電極31與32之間的距離)小於或等於陶瓷體10之長度L)可稱為逆幾何電容器(RGC)或低電感晶片電容器(LICC)。
絕緣基板110可具有其中包括有絕緣層110a、110b、和110c的結構，並且如第6圖所示可視需要包括配置呈各種形式之交互電路(inter-circuits)的導電圖樣120及導電導通孔140。絕緣基板110可為包括多層陶瓷電子組件110於其內的印刷電路板200。
多層陶瓷電子組件100在插入印刷電路板200之後，可在印刷電路板200後處理期間承受熱處理及諸如此類等許多嚴苛的環境。
尤其是，在熱處理程序中，印刷電路板200的收縮 與膨脹可直接轉移到插入印刷電路板200內的多層陶瓷電子組件，以將應力施加至介於多層陶瓷電子組件與印刷電路板200之間的黏著面。
在施加於多層陶瓷電子組件與印刷電路板200之間之黏著面的應力高於其間的黏著強度的情況下，可出現黏著面脫層的脫層現象。
介於多層陶瓷電子組件與印刷電路板200之間的黏著強度與介於多層陶瓷電子組件與印刷電路板200之間的電化學耦合力以及介於多層陶瓷電子組件與印刷電路板200之間的黏著面有效表面面積成比例。因此，控制多層陶瓷電子組件的表面粗糙度以改善介於多層陶瓷電子組件與印刷電路板200之間黏著面的有效表面面積，藉此可改善介於多層陶瓷電子組件100與印刷電路板200之間的脫層現象。另外，可確認根據嵌入在印刷電路板200內之多層陶瓷電子組件100的表面粗糙度介於多層陶瓷電子組件100與印刷電路板200之間黏著面上脫層的出現頻率。
在下文中，雖然將引用發明性實施例詳述本發明，仍不侷限於此。
發明性實施例1
為了確認介於多層陶瓷電容器與板件內所形成的導孔之間是否已按照發明性實施例根據嵌入式多層陶瓷電子組件第一與第二主表面上所形成的第一與第二外部電極各自的寬度出現接觸缺陷、是否已根據第一與第二金屬層31b與32b各自的厚度在處理導孔時出現缺陷、以及根據第一與第二金屬層31b與32b各自的表面粗糙度在黏著面上出現脫層的頻率，在具有多層陶瓷 電子組件嵌入於其內的板件以溫度85℃及相對濕度85%的行動電話主機板用晶片組件之一般條件留置三十分鐘後，在變更第一與第二外部電極的各自寬度以及第一與第二金屬層31b與32b的各自表面粗糙度的同時實施各別實驗。
底下第1表描述多層陶瓷電容器與板件內所形成的導孔之間根據第一與第二主表面上所形成的第一與第二外部電極各自的寬度是否出現接觸缺陷。
×：等於或大於20%的缺陷率△：5%到20%的缺陷率○：0.01%到5%的缺陷率◎：小於0.01%的缺陷率
請參閱以上第1表，可了解在第一與第二外部電極各自的寬度大於或等於200微米的情況下，在多層陶瓷電容器與板件內所形成的導孔之間沒有接觸缺陷。
另一方面，可了解在第一與第二外部電極各自的寬 度小於200微米的情況下，在多層陶瓷電容器與板件內所形成的導孔之間有接觸缺陷。
底下第2表描述根據第一與第二金屬層31b與32b各自的厚度在處理導孔時是否出現缺陷。
×：等於或大於10%的缺陷率△：1%到10%的缺陷率○：0.01%到1%的缺陷率◎：小於0.01%的缺陷率
請參閱以上第2表，可了解在金屬層31b與32b各自的厚度等於或大於5微米的情況下，可實現能夠優良地處理板件內的導孔並且具有優良可靠度的多層陶瓷電容器。
另一方面，可了解的是在金屬層31b與32b各自的厚度小於5微米的情況下，可在處理板件內的導孔時出現缺陷。
底下第3表描述根據第一與第二金屬層31b與32b各自的表面粗糙度在黏著面上出現脫層的頻率。
×：等於或大於5%的缺陷率△：1%到5%的缺陷率○：0.01%到1%的缺陷率◎：小於0.01%的缺陷率
請參閱以上第3表，可了解在第一與第二金屬層31b與32b各自的表面粗糙度等於或大於200奈米的情況下，黏著面上出現脫層的頻率相對較低，以致可實現具有優良可靠度的多層陶瓷電容器。
另一方面，可了解在第一與第二金屬層31b與32b各自的表面粗糙度小於200奈米的情況下，黏著面上出現脫層的頻率增加，以致可靠度下降。
如前述，根據本發明的具體實施例的多層陶瓷電子組件可實現較低電感，以致可改良其電氣效能。
另外，根據本發明的具體實施例，可實現與一般多層陶瓷電容器具有相同等級的外部電極頻寬以及低電感，以致在處理導孔以供與封裝基板電路電連接時可避免缺陷。
另外，根據本發明的具體實施例，得以調整金屬層 的表面粗糙度，藉此可減少介於多層陶瓷電子組件與板件之間的脫層現象以改良黏著特性。
儘管已結合具體實施例顯示並說明本發明，熟悉本技術之人士將明顯得知可作修改及變化而不違背如附加之申請專利範圍所界定之本發明之精神與範疇。
10‧‧‧陶瓷體
31‧‧‧第一外部電極
32‧‧‧第二外部電極
100‧‧‧嵌入式多層陶瓷電子組件

Claims (12)

  1. 一種嵌入式多層陶瓷電子組件，其包含：陶瓷體，包含介電層，該陶瓷體具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二端表面、以及具有等於或小於250微米之厚度；第一與第二內部電極，彼此相向而置，該第一與第二內部電極具有該介電層插置於其間，並且交替曝露於該第一側表面或該第二側表面；以及第一與第二外部電極，分別形成在該陶瓷體之該第一與第二側表面上，並且分別電連接至該第一與第二內部電極，其中，該第一外部電極包括第一電極層和形成於該第一電極層上的第一金屬層，該第二外部電極包括第二電極層和形成於該第二電極層上的第二金屬層，該第一與第二外部電極係分別延伸到該陶瓷體的該第一與第二主表面上，並且該第一與第二主表面上所形成該第一與第二外部電極的寬度彼此不同，其中，當該第一與第二主表面上所形成該第一外部電極的寬度為BW1，並且該第一與第二主表面上所形成該第二外部電極的寬度為BW2時，在該第一主表面上滿足BW1>BW2，並且在該第二主表面上滿足BW1<BW2，其中，當該陶瓷體的寬度為W時，該第一主表面上所形成該第一外部電極的寬度BW1滿足200微米BW1W，以及其中，當該陶瓷體的寬度為W時，該第二主表面上所形成該第二外部電極的寬度BW2滿足200微米BW2W。
  2. 如申請專利範圍第1項所述的嵌入式多層陶瓷電子組件，其 中，當該陶瓷體的厚度為介於該第一與第二主表面之間的距離，該陶瓷體的寬度為介於該第一外部電極形成於其上之該第一側表面與該第二外部電極形成於其上之該第二側表面之間的距離，並且該陶瓷體的長度為介於該第一與第二端表面之間的距離時，該陶瓷體的寬度小於或等於該陶瓷體的長度。
  3. 如申請專利範圍第2項所述的嵌入式多層陶瓷電子組件，其中，當該陶瓷體的長度為L並且該陶瓷體的寬度為W時，滿足0.5LWL。
  4. 如申請專利範圍第1項所述的嵌入式多層陶瓷電子組件，其中，當該第一與第二金屬層各自的厚度為tp時，滿足tp5微米。
  5. 如申請專利範圍第1項所述的嵌入式多層陶瓷電子組件，其中，當該第一與第二金屬層各自的表面粗糙度為Ra2，並且該第一與第二金屬層各自的厚度為tp時，滿足200奈米Ra2tp。
  6. 如申請專利範圍第1項所述的嵌入式多層陶瓷電子組件，其中，該第一與第二金屬層包括銅(Cu)。
  7. 一種具有嵌入式多層陶瓷電子組件的印刷電路板，其包含：絕緣基板；以及該嵌入式多層陶瓷電子組件，其包括：陶瓷體，包含嵌入於該絕緣基板內之介電層，該陶瓷體具有彼此相對之第一與第二主表面、彼此相對之第一與第二側表面、和彼此相對之第一與第二端表面、以及具有等於或小於250微米之厚度；第一與第二內部電極，彼此相向而置，該第一與第二內部電極具有該 介電層插置於其間，並且交替曝露於該第一側表面或該第二側表面；以及第一與第二外部電極，分別形成在該陶瓷體之該第一與第二側表面上形成，並且分別電連接至該第一與第二內部電極，其中，該第一外部電極包括第一電極層和形成於該第一電極層上的第一金屬層，該第二外部電極包括第二電極層和形成於該第二電極層上的第二金屬層，該第一與第二外部電極係分別延伸到該陶瓷體的該第一與第二主表面上，並且該第一與第二主表面上所形成該第一與第二外部電極的寬度彼此不同，以及其中，當該第一與第二主表面上所形成該第一外部電極的寬度為BW1，並且該第一與第二主表面上所形成該第二外部電極的寬度為BW2時，在該第一主表面上滿足BW1>BW2，並且在該第二主表面上滿足BW1<BW2，其中，當該陶瓷體的寬度為W時，該第一主表面上所形成該第一外部電極的寬度BW1滿足200微米BW1W，以及其中，當該陶瓷體的寬度為W時，該第二主表面上所形成該第二外部電極的寬度BW2滿足200微米BW2W。
  8. 如申請專利範圍第7項所述的具有嵌入式多層陶瓷電子組件的印刷電路板，其中，當該陶瓷體的厚度為介於該第一與第二主表面之間的距離，該陶瓷體的寬度為介於該第一外部電極形成於其上之該第一側表面與該第二外部電極形成於其上之該第二側表面之間的距離，並且該陶瓷體的長度為介於該第一與第二端表面之間的距離時，該陶瓷體的寬度小於或等於該陶瓷體的長度。
  9. 如申請專利範圍第8項所述的具有嵌入式多層陶瓷電子組件 的印刷電路板，其中，當該陶瓷體的長度為L，並且該陶瓷體的寬度為W時，滿足0.5LWL。
  10. 如申請專利範圍第7項所述的具有嵌入式多層陶瓷電子組件的印刷電路板，其中，當該第一與第二金屬層各自的厚度為tp時，滿足tp5微米。
  11. 如申請專利範圍第7項所述的具有嵌入式多層陶瓷電子組件的印刷電路板，其中，當該第一與第二金屬層各自的表面粗糙度為Ra2，並且該第一與第二金屬層各自的厚度為tp時，滿足200奈米Ra2tp。
  12. 如申請專利範圍第7項所述的具有嵌入式多層陶瓷電子組件的印刷電路板，其中，該第一與第二金屬層包括銅(Cu)。
TW102123605A 2013-03-14 2013-07-02 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板 TWI544507B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027534A KR101462767B1 (ko) 2013-03-14 2013-03-14 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Publications (2)

Publication Number Publication Date
TW201435940A TW201435940A (zh) 2014-09-16
TWI544507B true TWI544507B (zh) 2016-08-01

Family

ID=51503861

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123605A TWI544507B (zh) 2013-03-14 2013-07-02 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板

Country Status (5)

Country Link
US (1) US20140262463A1 (zh)
JP (1) JP5755690B2 (zh)
KR (1) KR101462767B1 (zh)
CN (2) CN107256797B (zh)
TW (1) TWI544507B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6136507B2 (ja) * 2013-04-16 2017-05-31 Tdk株式会社 積層コンデンサアレイ
JP6142650B2 (ja) * 2013-05-08 2017-06-07 Tdk株式会社 積層貫通コンデンサ
JP6142651B2 (ja) * 2013-05-08 2017-06-07 Tdk株式会社 積層コンデンサ
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
KR102048102B1 (ko) * 2014-12-10 2019-11-22 삼성전기주식회사 적층 세라믹 전자부품
KR102324695B1 (ko) * 2015-02-17 2021-11-10 삼성전자주식회사 인쇄회로기판
WO2016170894A1 (ja) * 2015-04-21 2016-10-27 株式会社村田製作所 配線基板及び積層チップコンデンサ
US10079097B2 (en) * 2015-06-10 2018-09-18 Qualcomm Incorporated Capacitor structure for power delivery applications
JP2017183574A (ja) * 2016-03-31 2017-10-05 株式会社村田製作所 電子部品及び電子部品内蔵型基板
US10395827B2 (en) * 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component
JP7051283B2 (ja) * 2016-10-17 2022-04-11 太陽誘電株式会社 積層セラミックコンデンサ
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
FR3061827B1 (fr) 2017-01-06 2021-06-18 Commissariat Energie Atomique Module electrique tridimensionnel comportant un condensateur de decouplage
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
KR20200037511A (ko) 2018-10-01 2020-04-09 삼성전기주식회사 바리스터
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
JPWO2023095472A1 (zh) * 2021-11-24 2023-06-01
CN116721864B (zh) * 2023-07-26 2024-09-03 广东微容电子科技有限公司 一种内埋型片式多层陶瓷电容器及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770425B2 (ja) * 1987-09-18 1995-07-31 松下電器産業株式会社 コンデンサの製造方法
JPH0684695A (ja) * 1992-08-31 1994-03-25 Mitsubishi Materials Corp 積層コンデンサアレイ
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ
JPH09219335A (ja) * 1996-02-08 1997-08-19 Murata Mfg Co Ltd チップ状電子部品およびその実装構造
JP4641588B2 (ja) 2000-05-18 2011-03-02 イビデン株式会社 コンデンサおよび多層プリント配線板
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP4654690B2 (ja) * 2005-01-17 2011-03-23 パナソニック株式会社 積層バリスタ
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
JP4293553B2 (ja) * 2005-05-31 2009-07-08 Ｔｄｋ株式会社 積層型電子部品及び積層セラミックコンデンサ
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP2007220874A (ja) * 2006-02-16 2007-08-30 Murata Mfg Co Ltd 積層型セラミック電子部品及びｌｃノイズフィルタ
JP2007281212A (ja) * 2006-04-07 2007-10-25 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法
JP4936850B2 (ja) * 2006-09-15 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
DE102006060432A1 (de) * 2006-12-20 2008-06-26 Epcos Ag Elektrisches Bauelement sowie Außenkontakt eines elektrischen Bauelements
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP4867999B2 (ja) * 2009-01-20 2012-02-01 Ｔｄｋ株式会社 積層コンデンサ
JP5293971B2 (ja) * 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JP5777302B2 (ja) * 2010-07-21 2015-09-09 株式会社村田製作所 セラミック電子部品の製造方法、セラミック電子部品及び配線基板
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
JP5267584B2 (ja) 2011-01-24 2013-08-21 Ｔｄｋ株式会社 積層型電子部品及び電子部品の実装構造
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101548770B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR101753420B1 (ko) * 2012-03-13 2017-07-03 삼성전기주식회사 적층 세라믹 전자 부품

Also Published As

Publication number Publication date
KR101462767B1 (ko) 2014-11-20
JP2014179578A (ja) 2014-09-25
JP5755690B2 (ja) 2015-07-29
TW201435940A (zh) 2014-09-16
CN107256797A (zh) 2017-10-17
CN104051155A (zh) 2014-09-17
CN104051155B (zh) 2017-09-29
KR20140112884A (ko) 2014-09-24
CN107256797B (zh) 2019-01-22
US20140262463A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI544507B (zh) 嵌入式多層陶瓷電子組件及具有該電子組件的印刷電路板
TWI518716B (zh) 嵌入式多層陶瓷電子組件及具有嵌入式多層陶瓷電子組件的印刷電路板
US10306765B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
TWI482183B (zh) 嵌入式多層陶瓷電子組件及其製造方法，以及具有嵌入式多層陶瓷電子組件於其內的印刷電路板
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
TW201526051A (zh) 多層陶瓷電子組件及具有該電子組件的印刷電路板
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
KR20140081283A (ko) 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
US20150041197A1 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
KR20150041490A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015050453A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9324500B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
US9198297B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2023143583A (ja) 積層型キャパシタ及びその内蔵基板
KR101508541B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판