JPH06302404A - 積層型正特性サ−ミスタ - Google Patents

積層型正特性サ−ミスタ

Info

Publication number
JPH06302404A
JPH06302404A JP5090283A JP9028393A JPH06302404A JP H06302404 A JPH06302404 A JP H06302404A JP 5090283 A JP5090283 A JP 5090283A JP 9028393 A JP9028393 A JP 9028393A JP H06302404 A JPH06302404 A JP H06302404A
Authority
JP
Japan
Prior art keywords
electrode
laminated
temperature coefficient
positive temperature
coefficient thermistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5090283A
Other languages
English (en)
Inventor
Kiyomi Sasaki
清美 佐々木
Hideaki Niimi
秀明 新見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP5090283A priority Critical patent/JPH06302404A/ja
Priority to US08/228,731 priority patent/US5493266A/en
Publication of JPH06302404A publication Critical patent/JPH06302404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49085—Thermally variable

Abstract

(57)【要約】 【目的】 電極に銀以外の材料を使用してマイグレ−シ
ョンを防止するとともに、積層にしたとき取り扱い易
く、チップのままで半田付けの容易な積層型正特性サ−
ミスタの提供をすることである。 【構成】 正の抵抗温度特性を有する半導体基板１の主
面にオーミック性を示す金属として、例えば亜鉛，アル
ミニウム，ニッケル，クロムの内部電極２のいずれかを
形成する。内部電極２は半導体基板１の一端から他端の
途中まで形成されている。このような半導体基板１を向
かい合う内部電極２の端部の導出方向が互いに同じにな
るように、必要数積み重ね、各半導体基板１はガラス３
で貼り合わす。両端に交互に露出した内部電極２をそれ
ぞれ電気的に並列に接続できるように積層体の端面に外
部電極４を形成する。外部電極４は内部電極２と同じも
の、例えば内部電極２と外部電極４をニッケルにする
か、または異なった組み合わせのもの、例えば内部電極
２をニッケルにして外部電極４をクロムにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は積層型正特性サ−ミスタ
に関するものである。
【０００２】
【従来の技術】図３は積層型正特性サ−ミスタである。
正の抵抗温度特性を有する半導体基板１は、例えばチタ
ン酸バリウムのバリウムの一部をストロンチウムで置換
したものに、半導体化させるために、ランタン、セリウ
ム、イットリウム、サマリウムなどの希土類元素等を微
量添加して焼成したものである。半導体基板１は、例え
ば長方形、あるいは正方形などの形状を有しており、図
４に示すように、その主面および側面にはＬ字型にそれ
ぞれ銀のオーミック性内部電極２ａ，２ｂが形成されて
いる。
【０００３】前記積層型正特性サ−ミスタは６枚の半導
体基板１が積み上げられて構成されている。同図におい
て、半導体基板１の向かって左側面上に端を発する内部
電極２ａ…は互いに直接接触している。一方、半導体基
板１の向かって右側面上に端を発する内部電極２ｂは直
接接触してはいないが、導電性ホルダ５ｂを介して電気
的に接続されている。このように、積層型正特性サ−ミ
スタの各半導体基板１は、導電性ホルダ５ａ、５ｂを介
して電気的に互いに並列に接続されることになる。な
お、導電性ホルダ５ａ、５ｂは、半導体基板１…を固定
するとともに、半導体基板１…の相互間の電気的な接触
を密にしている。なお図４に示すように、半導体基板１
の主面上および側面上にまたがるようにＬ字形に内部電
極２ａ，２ｂが形成されているが、内部電極２ａ，２ｂ
をＬ字形に形成するのは技術面で難しく、コーナー断線
が考えられるため、図５に示すように両主面にのみ内部
電極２ａ，２ｂを形成したものもある。
【０００４】半導体基板１の積み重ね枚数を適宜選び、
各内部電極２間を電気的に互いに並列になるように相互
接続することにより、積層型正特性サ−ミスタの合成抵
抗値が可変できる。
【０００５】
【発明が解決しようとする課題】ところで、前記のよう
な半導体基板は内部電極に銀を使用しているためマイグ
レーションによりショート不良を起こしやすい。また、
各半導体基板を重ねるだけでは各半導体基板間が密着し
ていないため、導電性ホルダを装着するまでは、各半導
体基板がバラバラになっていて次の工程上扱いにくい。
【０００６】本発明の目的は内部電極に銀以外の材料を
使用してマイグレ−ションを防止するとともに、積層に
したとき取り扱い易く、チップのままで半田付けの容易
な積層型正特性サ−ミスタの提供をすることである。
【０００７】
【課題を解決するための手段】正の抵抗温度特性を有す
る半導体基板を、複数枚積み上げて積層体とし、前記積
層体を構成する半導体基板の互いに対向する主面に一端
が積層体の側面に導出される銀以外のオーミック性を示
す内部電極が形成されているとともに、該内部電極は積
層体の側面に交互に導出され、前記半導体基板はガラス
層で互いに接着され、前記積層体の側面には前記内部電
極と接続されている外部電極が形成されている。
【０００８】前記積層型正特性サ−ミスタの内部電極は
銀以外のオ−ミック性を示す亜鉛、アルミニウム、ニッ
ケル、クロムが用いられる。
【０００９】前記積層型正特性サ−ミスタの前記外部電
極は、第一層が銀以外のオーミック性を示す亜鉛、アル
ミニウム、ニッケル、クロムからなり、最外層が半田付
け性の良い金属層から形成されている。
【００１０】
【作用】前記の構成によれば、内部電極と外部電極の第
一層に銀を用いないため内部電極と外部電極の間で銀に
よるマイグレ−ションの発生を抑えることができ、各半
導体基板をガラスで貼り合わせるため基板のズレが起こ
らず、次の工程でも扱い易い。また、積層型にしたとき
に強度も得られる。さらに、外部電極の最外層に半田付
け性の良い金属を形成すれば半田付けが容易に行えるた
め、導電性ホルダ等を必要としないでチップのままで使
用できる。
【００１１】
【実施例】図１に本実施例の一つである積層型正特性サ
−ミスタを示す。正の抵抗温度特性を有する半導体基板
１の主面にオーミック性を示す金属として、例えば亜
鉛，アルミニウム，ニッケル，クロムの内部電極２のい
ずれかを形成する。形成する方法としては無電解メッ
キ、スパッタ、蒸着、印刷焼付けあるいはそれらの組み
合わせを用いる。内部電極２は半導体基板１の一端から
他端の途中まで形成されている。このような半導体基板
１を向かい合う内部電極２の端部の導出方向が互いに同
じになるように、必要数積み重ね、各半導体基板１はガ
ラス３で貼り合わす。両端に交互に露出した内部電極２
をそれぞれ電気的に並列に接続できるように積層体の端
面に外部電極４を形成する。外部電極４の形成方法は無
電解メッキ、スパッタ、蒸着、印刷あるいはそれらの組
み合わせを用いる。外部電極４は内部電極２と同じも
の、例えば内部電極２と外部電極４をニッケルにする
か、または異なった組み合わせのもの、例えば内部電極
２をニッケルにして外部電極４をクロムにする。
【００１２】また、図２のように外部電極４の表面には
最外層４ａとして半田付け性の良い金属、例えば銀，ス
ズ，半田，銀合金等で形成する。このようにして積層型
つまりチップ型の正特性サ−ミスタが得られる。
【００１３】図１，図２は半導体基板１を４枚積み重ね
たものであるが、使用目的によって半導体基板１の積み
重ねる枚数は自由に変えられる。また、最上部と最下部
の基板は片面にのみ電極を形成しているが、使用目的に
より両面に電極を形成しても良い。
【００１４】
【発明の効果】本発明の積層型正特性サ−ミスタは内部
電極、外部電極の第一層に銀を使用しないで卑金属材料
を用いるため、銀のマイグレーションを防止することが
できる。また、電極として銀以外の卑金属を使用するた
めコストダウンもはかり易い。また、半導体基板をガラ
スで貼り合わせるため積層にしたとき次工程でバラバラ
にならず作業し易く、作業能率が上がる。さらに、外部
電極の最外層に半田付け性の良い金属層を形成すること
により、チップのままで半田付けしやすく、電子部品と
して使用しやすい。
【図面の簡単な説明】
【図１】本発明の実施例の積層型正特性サ−ミスタの構
成例を示す図である。
【図２】本発明の他の実施例の積層型正特性サ−ミスタ
の構成例を示す図である。
【図３】従来の積層型正特性サ−ミスタの構成例を示す
図である。
【図４】従来の半導体基板の斜視図である。
【図５】従来の半導体基板の斜視図である。
【符号の説明】
１ 正の抵抗温度特性を有する半導体基板 ２ 内部電極 ３ ガラス ４ 外部電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 正の抵抗温度特性を有する半導体基板
    を、複数枚積み上げて積層体とし、前記積層体を構成す
    る半導体基板の互いに対向する主面に一端が積層体の側
    面に導出される銀以外のオーミック性を示す内部電極が
    形成されているとともに、該内部電極は積層体の側面に
    交互に導出されており、前記半導体基板はガラス層で互
    いに接着され、前記積層体の側面には前記内部電極と接
    続されている外部電極が形成されていることを特徴とす
    る積層型正特性サ−ミスタ。
  2. 【請求項２】 前記積層型正特性サ−ミスタの内部電極
    は銀以外のオ−ミック性を示す亜鉛、アルミニウム、ニ
    ッケル、クロムからなることを特徴とする請求項１記載
    の積層型正特性サ−ミスタ。
  3. 【請求項３】 前記積層型正特性サ−ミスタの前記外部
    電極は、第一層が銀以外のオーミック性を示す亜鉛、ア
    ルミニウム、ニッケル、クロムからなり、最外層が半田
    付け性の良い金属層から形成されていることを特徴とす
    る請求項１記載の積層型正特性サ−ミスタ。
JP5090283A 1993-04-16 1993-04-16 積層型正特性サ−ミスタ Pending JPH06302404A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5090283A JPH06302404A (ja) 1993-04-16 1993-04-16 積層型正特性サ−ミスタ
US08/228,731 US5493266A (en) 1993-04-16 1994-04-18 Multilayer positive temperature coefficient thermistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5090283A JPH06302404A (ja) 1993-04-16 1993-04-16 積層型正特性サ−ミスタ

Publications (1)

Publication Number Publication Date
JPH06302404A true JPH06302404A (ja) 1994-10-28

Family

ID=13994197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090283A Pending JPH06302404A (ja) 1993-04-16 1993-04-16 積層型正特性サ−ミスタ

Country Status (2)

Country Link
US (1) US5493266A (ja)
JP (1) JPH06302404A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006537A3 (en) * 1995-08-07 1997-03-27 Philips Electronics Nv Multiplet ptc resistor
KR100296931B1 (ko) * 1997-02-17 2001-08-07 무라타 야스타카 칩형의바리스터및이를위한세라믹조성물
KR100319572B1 (ko) * 1999-08-28 2002-01-05 엄우식 적층형 정특성 서미스터 제조 방법
WO2004075216A1 (ja) * 2003-02-21 2004-09-02 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品およびその製造方法
DE19927948B4 (de) * 1998-07-08 2004-09-30 Murata Mfg. Co., Ltd., Nagaokakyo Chipthermistoren und Verfahren zum Herstellen derselben
JP2014179578A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023403A (en) 1996-05-03 2000-02-08 Littlefuse, Inc. Surface mountable electrical device comprising a PTC and fusible element
DE19635276C2 (de) * 1996-08-30 2003-04-24 Epcos Ag Elektro-keramisches Vielschichtbauelement und Verfahren zu seiner Herstellung
JP3892049B2 (ja) * 1996-09-20 2007-03-14 松下電器産業株式会社 Ｐｔｃサーミスタ
US6215388B1 (en) * 1996-09-27 2001-04-10 Therm-Q-Disc, Incorporated Parallel connected PTC elements
JP3058097B2 (ja) * 1996-10-09 2000-07-04 株式会社村田製作所 サーミスタチップ及びその製造方法
JP3060966B2 (ja) * 1996-10-09 2000-07-10 株式会社村田製作所 チップ型サーミスタおよびその製造方法
KR100326778B1 (ko) 1996-12-26 2002-03-12 모리시타 요이찌 Ｐｔｃ 서미스터 및 그 제조 방법
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
DE69838727T2 (de) * 1997-07-07 2008-03-06 Matsushita Electric Industrial Co., Ltd., Kadoma Ptc thermistorchip sowie seine herstellungsmethode
JPH1154301A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd チップ型サーミスタ
US6542066B1 (en) * 1997-10-03 2003-04-01 Tyco Electronics Raychem K.K. Electric assembly and device
US6282072B1 (en) 1998-02-24 2001-08-28 Littelfuse, Inc. Electrical devices having a polymer PTC array
US6022749A (en) * 1998-02-25 2000-02-08 Advanced Micro Devices, Inc. Using a superlattice to determine the temperature of a semiconductor fabrication process
US6242997B1 (en) * 1998-03-05 2001-06-05 Bourns, Inc. Conductive polymer device and method of manufacturing same
JP3991436B2 (ja) * 1998-04-09 2007-10-17 松下電器産業株式会社 チップ形ｐｔｃサーミスタ
US6582647B1 (en) 1998-10-01 2003-06-24 Littelfuse, Inc. Method for heat treating PTC devices
JP3368845B2 (ja) * 1998-10-13 2003-01-20 株式会社村田製作所 チップ型サーミスタおよびその製造方法
JP3402226B2 (ja) 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
US6838972B1 (en) * 1999-02-22 2005-01-04 Littelfuse, Inc. PTC circuit protection devices
JP3736602B2 (ja) * 1999-04-01 2006-01-18 株式会社村田製作所 チップ型サーミスタ
US6640420B1 (en) * 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6628498B2 (en) 2000-08-28 2003-09-30 Steven J. Whitney Integrated electrostatic discharge and overcurrent device
JP3636075B2 (ja) * 2001-01-18 2005-04-06 株式会社村田製作所 積層ｐｔｃサーミスタ
US6480094B1 (en) * 2001-08-21 2002-11-12 Fuzetec Technology Co. Ltd. Surface mountable electrical device
US6759940B2 (en) * 2002-01-10 2004-07-06 Lamina Ceramics, Inc. Temperature compensating device with integral sheet thermistors
US6720859B2 (en) * 2002-01-10 2004-04-13 Lamina Ceramics, Inc. Temperature compensating device with embedded columnar thermistors
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP2007048764A (ja) * 2003-10-30 2007-02-22 Murata Mfg Co Ltd 積層型正特性サーミスタおよびその設計方法
CN2735515Y (zh) * 2004-09-10 2005-10-19 聚鼎科技股份有限公司 过电流保护组件
JP4877455B2 (ja) * 2005-03-28 2012-02-15 ミツミ電機株式会社 二次電池保護モジュールおよびリード実装方法
TWI427646B (zh) 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
US20090027821A1 (en) * 2007-07-26 2009-01-29 Littelfuse, Inc. Integrated thermistor and metallic element device and method
WO2016098556A1 (ja) * 2014-12-15 2016-06-23 株式会社村田製作所 電子部品の製造方法および電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914727A (en) * 1974-01-02 1975-10-21 Sprague Electric Co Positive-temperature-coefficient-resistor package
DE3204207C2 (de) * 1982-02-08 1985-05-23 Siemens AG, 1000 Berlin und 8000 München Elektrischer Widerstand mit einem keramischen PTC-Körper und Verfahren zu seiner Herstellung
US4766409A (en) * 1985-11-25 1988-08-23 Murata Manufacturing Co., Ltd. Thermistor having a positive temperature coefficient of resistance
USH415H (en) * 1987-04-27 1988-01-05 The United States Of America As Represented By The Secretary Of The Navy Multilayer PTCR thermistor
JP2511538B2 (ja) * 1989-10-31 1996-06-26 積水化成品工業株式会社 半導体感温素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006537A3 (en) * 1995-08-07 1997-03-27 Philips Electronics Nv Multiplet ptc resistor
US5777541A (en) * 1995-08-07 1998-07-07 U.S. Philips Corporation Multiple element PTC resistor
KR100296931B1 (ko) * 1997-02-17 2001-08-07 무라타 야스타카 칩형의바리스터및이를위한세라믹조성물
DE19927948B4 (de) * 1998-07-08 2004-09-30 Murata Mfg. Co., Ltd., Nagaokakyo Chipthermistoren und Verfahren zum Herstellen derselben
KR100319572B1 (ko) * 1999-08-28 2002-01-05 엄우식 적층형 정특성 서미스터 제조 방법
WO2004075216A1 (ja) * 2003-02-21 2004-09-02 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品およびその製造方法
US7295421B2 (en) 2003-02-21 2007-11-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic components and method for manufacturing the same
JP2014179578A (ja) * 2013-03-14 2014-09-25 Samsung Electro-Mechanics Co Ltd 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板

Also Published As

Publication number Publication date
US5493266A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
JPH06302404A (ja) 積層型正特性サ−ミスタ
KR100258676B1 (ko) 세라믹 커패시터
US10575404B2 (en) Electronic component
JP3736602B2 (ja) チップ型サーミスタ
JP2020174110A (ja) 積層セラミック電子部品及び回路基板
JPH02184008A (ja) ヒューズ付積層コンデンサ
JP2000106322A (ja) 積層セラミックコンデンサ
JP2626329B2 (ja) 電子部品
JP3286855B2 (ja) チップ型ｐｔｃサーミスタの製造方法
JP2839262B2 (ja) チップ抵抗器とその製造方法
WO2021065807A1 (ja) Ｎｔｃサーミスタ素子
JP2000091105A (ja) チップ型セラミックサーミスタおよびその製造方法
JP2000124063A (ja) セラミック電子部品
JP2002313667A (ja) セラミック電子部品
JP2909947B2 (ja) チップ型電子部品
JPS6010701A (ja) 正特性サ−ミスタ
JPS60120510A (ja) 積層セラミックコンデンサの端子電極形成方法
JP2002134306A (ja) チップ型電子部品
JP2021197417A (ja) 半導体セラミック電子部品の実装構造
JPH11345704A (ja) セラミック電子部品素子及びそれを用いたセラミック電子部品
JPH0927405A (ja) 積層チップバリスタ
JPS6262501A (ja) 厚膜基板装置
JP2003297603A (ja) チップ型サーミスタおよびチップ型サーミスタの実装構造
JPH10251837A (ja) 電子部品
KR20050034100A (ko) 적층형 칩 써미스터