KR100296931B1 - 칩형의바리스터및이를위한세라믹조성물 - Google Patents

칩형의바리스터및이를위한세라믹조성물 Download PDF

Info

Publication number
KR100296931B1
KR100296931B1 KR1019980004847A KR19980004847A KR100296931B1 KR 100296931 B1 KR100296931 B1 KR 100296931B1 KR 1019980004847 A KR1019980004847 A KR 1019980004847A KR 19980004847 A KR19980004847 A KR 19980004847A KR 100296931 B1 KR100296931 B1 KR 100296931B1
Authority
KR
South Korea
Prior art keywords
sic
oxides
variable resistor
varistor
particle diameter
Prior art date
Application number
KR1019980004847A
Other languages
English (en)
Other versions
KR19980071433A (ko
Inventor
가주타카 나카무라
가주히로 가네코
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19980071433A publication Critical patent/KR19980071433A/ko
Application granted granted Critical
Publication of KR100296931B1 publication Critical patent/KR100296931B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명은 칩형의 가변 저항기(바리스터)에 관한 것으로, 본 발명의 칩형의 바리스터는 정전용량이 작고, 전압비직선성이 높으며, 전압제어능력과 서지저항이 높다. 이 칩형의 바리스터는 SiC를 주성분으로 하고 Si, Bi, Pb, B, 및 Zn 중에서 선택된 적어도 2종의 원소들을 산화물의 형태로 함유하는 다수개의 세라믹층들; 적층체의 세라믹층들간에 삽입된 내부전극층; 및 적층체의 표면에 형성되고 내부전극층에 전기적으로 접속된 외부전극에 의해 형성된 적층체이다.

Description

칩형의 바리스터 및 이를 위한 세라믹 조성물{Chip type varistor and ceramic compositions for the same}
본 발명은 가변 저항기(바리스터)에 관한 것으로, 더욱 상세하게는 칩형의 바리스터(chip type varistor) 및 이를 위한 세라믹 조성물에 관한 것이다.
바리스터는, 회로 요소에 인가된 전압이 소정의 레벨(level)을 초과하는 경우, 저항이 갑자기 감소하는 요소이다. 한편, 인가된 전압이 그 레벨 이하인 경우, 저항이 극도로 커진다.
이런 특성들 때문에, 바리스터는 반도체 요소들을 예를 들어,서지전압(surge voltage)으로부터 보호하는데 이용된다.
다양한 재료들로 구성되고, 다양한 구조들을 갖는 바리스터들이 알려져 있다. 예를 들어, 리드선(lead wire)을 갖는 바리스터는 SiC계, ZnO계, SrTiO3계 또는 TiO2계 재료들로 형성된다. 몇몇 칩형의 바리스터는 주성분으로서 ZnO 또는 SrTiO3를 포함한다.
고주파수를 위한 회로의 소형화에 대한 현재 추세는, 소형화 및 고주파수를 수용하는 전자부품을 필요로 하며, 회로의 구동전압의 저전압화에 대한 현재 추세는 저전압에서 동작하는 부품을 필요로 한다.
그러므로, 고주파에 적합하고 신호회로(signal circuits) 등에서 노이즈를 흡수하는 데 사용할 수 있도록 하기 위하여는, 바리스터가 적은 정전용량을 갖는 것이 바람직하며, 그러한 바리스터가 저전압에서 작동할 수 있도록 그 전압을 작은 값으로 한정하는 것이 좋다.
그러나, ZnO형 바리스터의 경우 명백하게 수백에 이르는 높은 비유전율을 갖기 때문에, 작은 정전용량과 수 볼트(a few volt) 정도의 바리스터 전압을 얻기 위해서는 그 전극면적을 상당히 감소시켜야 한다. 그러나, 이것은 동시에 서지저항의 감소를 초래한다.
SrTiO3형 및 TiO2형 바리스터의 경우에는, 유전율이 명백하게 ZnO형 바리스터 보다 커서 수천 또는 수만에 이를 수 있기 때문에, 작은 정전용량과 수 볼트의 바리스터 전압을 얻기가 더 곤란하다.
한편, SiC형 바리스터는 명백한 저유전율을 갖기 때문에, 작은 용량을 갖는 SiC형 바리스터들을 얻기가 용이하다. 그러나, 이들은 다른 유형의 바리스터에 비하여 더 작은 전압비직선계수 α를 갖는다. 예를 들어, 상수 α는 SiC형 바리스터에서는 단지 7 정도이며, 반면 ZnO형 저항기에서는 수십이다.
그러므로, 본 발명의 목적은 정전용량이 작고, 전압비직선성이 높으며, 전압제어능력과 서지저항이 높은 칩형의 바리스터를 제공하는 것이다.
도 1은 본 발명에 따른 바리스터의 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
1: 가변 커패시터(바리스터)
2: 세라믹층
3: 내부전극
4: 외부전극
본 발명의 제 1 양상에 따라서,
SiC를 주성분으로 하고, Si, Bi, Pb, B, 및 Zn에서 선택된 적어도 2종의 원소들을 산화물의 형태로 함유하는 다수개의 세라믹층들에 의해 형성된 적층체;
적층체의 세라믹층들간에 삽입된 내부전극층; 및
적층체의 표면에 형성되며 내부전극층에 전기적으로 접속된 외부전극
을 포함하는 바리스터가 제공되어 있다.
본 발명의 제 2 양상에 따라서, 바리스터는, Si, Bi, Pb, B, 및 Zn에서 선택된 적어도 2종의 원소들을, SiO2, Bi2O3, PbO, B2O3및 ZnO의 각각의 산화물로 환산하여 계산된, 총량으로 약 0.1~20몰%의 양으로 함유한다.
본 발명의 제 3 양상에 따라서, 바리스터의 SiC의 입자직경은 약 1~10㎛의 범위이다.
본 발명의 제 4 양상에 따라서, 바리스터의 내부전극층은 Pt, Au, Ag, Pd, Ni, 및 Cu 중에서 적어도 1종의 금속으로부터 형성된다.
따라서, 본 발명은 정전용량이 작으며, 전압비직선성이 높으며, 전압제어능력과 서지저항이 높은 칩형의 바리스터를 제공한다.
이하, 본 발명의 수행형태를 본 발명의 바람직한 구현예를 참조하여 설명한다.
먼저, 바리스터용 출발재료분말로서, 상업적으로 유용한 SiC 분말을 준비하였고, 분말을 이것의 직경에 따라 1㎛ 미만, 1㎛ 이상~5㎛ 미만, 5㎛ 이상~10㎛ 미만, 10㎛ 이상으로 분류하였다.
각각의 분류된 SiC 분말(100몰%)과, SiO2, Bi2O3, PbO, B2O3, 및/또는 ZnO를, 표 1 및 표 2에 나타낸 양으로 혼합한 후, 이것에 에탄올(ethanol) 및 톨루엔(toluene)을 소정의 양으로 첨가한 후, 볼밀(ball mill)을 이용하여 혼합하여, 슬러리(slurries)를 얻었다.
시료번호 SiC 입자직경(㎛) 함유량(몰%) 전극재료
SiO2 Bi2O3 PbO B2O3 ZnO
1 1∼5 0.5 0.5 0 0 0 Pt
2 1∼5 0.5 0 0.5 0 0 Pt
3 1∼5 0.5 0 0 0.5 0 Pt
4 1∼5 0.5 0 0 0 0.5 Pt
5 1∼5 0 0.5 0 0.5 0 Pt
6 1∼5 1 1 0 1 0 Pt
7 1∼5 1 0 1 1 0 Pt
8 1∼5 1 0 0 1 1 Pt
9 1∼5 5 5 0 5 0 Pt
10 1∼5 5 0 0 5 5 Pt
11 1∼5 5 5 0 5 5 Pt
12 1∼5 10 10 0 0 0 Pt
13 1∼5 10 0 10 0 0 Pt
14 1∼5 10 0 0 10 0 Pt
15 1∼5 10 0 0 0 10 Pt
16 1∼5 10 10 0 10 0 Pt
17 1∼5 10 10 10 0 0 Pt
18 1∼5 10 0 0 10 10 Pt
19 1∼5 0 0 10 10 10 Pt
20 1㎛ 미만 5 5 0 5 0 Pt
21 5∼10 5 5 0 5 0 Pt
주의: "1~5"와 "5~10"은 각각 1 이상과 5 미만; 및 5 이상과 10 미만을 의미한다.
시료번호 SiC 입자직경(㎛) 함유량(몰%) 전극재료
SiO2 Bi2O3 PbO B2O3 ZnO
22 1∼5 5 5 0 5 0 Au
23 1∼5 5 5 0 5 0 Ag-Pd
24 1∼5 5 5 0 5 0 Pd
25 1∼5 5 5 0 5 0 Ni
26 1∼5 5 5 0 5 0 Cu
27 1∼5 0.05 0.05 0 0 0 Ag-Pd
28 1∼5 0 0.05 0 0.05 0 Ag-Pd
그런 다음, 바인더(binder)와 분산제(dispersing agent)를 슬러리에 첨가한 후, 두께가 20㎛인 세라믹 그린시트(ceramic green sheets)를 닥터블레이드법(doctor blade process)을 이용하여 제조하였다. 직경이 10㎛ 이상인 SiC 분말로부터는 양호한 세라믹 그린시트를 얻을 수 없었다.
이렇게 하여 얻은 각각의 세라믹 그린시트를 소정의 (직사각형의) 형상으로 강타하여, 이것으로부터 다수개의 세라믹 그린시트를 얻었다.
그런 다음, 그린시트의 표면에, 표 1 및 표 2에 나타낸 바와 같이, 지정된 금속과 담체(중량에 의한 혼합비율 7:3)로 구성된 페이스트를, 내부전극을 형성하기 위해 스크린 인쇄법(screen printing process)을 이용하여 인쇄하였다.
이렇게 하여 얻은 소정의 개수의 세라믹 그린시트를 적층체를 형성하기 위해 적층한 후; 적층체의 상하면 모두에는, 내부전극을 구비하지 않은 소정의 개수의 세라믹 그린시트를 외층으로서 적층한 후; 얻은 적층체를 2 톤/㎠의 압력에서 압착시켰다.
압착체(the press-bonded body)를 500℃에서 2 시간동안 열처리하여, 바인더를 열소성제거한 후, 이후에 700~1100℃의 온도에서 Ar 중에서 소성하였다.
내부전극들이 노출된 얻은 적층체의 단면 부분에, 외부전극으로서의 Ag 페이스트를 도포한 후, 600℃에서 소성하여, 칩형의 바리스터를 완성하였다.
바리스터의 단면도를 도 1에 도시한다. 다수개의 내부전극들 3은 세라믹층 2에 설치된다. 외부전극들 4를 세라믹층 2의 외면에 도포한다.
이런 칩형의 바리스터의 전기 특성(electrical characteristics)이 하기에 설명된 방법들에 따라서 측정되었다.
DC 전류를 인가하여 바리스터의 양단전압을 측정한 후, 1㎃의 전류가 인가되는 경우에 발생된 전압을 측정함으로써, 바리스터 전압 V1㎃의 바리스터 특성이 얻어진다.
바리스터의 성능지수(performance index)를 나타내는 전압비직선계수(voltage non-linearity coefficient) α는, 0.1㎃의 전류가 인가된 경우에 발생된 전압(V0.1㎃)와, 바리스터 전압 V1㎃로부터, 하기에 나타낸 수학식 1을 이용하여 계산되었다.
또한, 1㎒에서의 정전용량을 측정하였다.
8×20μsec.의 삼각전류파형을 갖으며 10A의 피크전류를 갖는 전류펄스(current pulse)를 바리스터에 인가함으로써, 바리스터 양단전압의 최고전압 V10A로서 고전류영역에서의 방전전압이 측정되었다.
게다가, 방전전압과 동일한 파형을 갖는 전류펄스가 인가되어, 피크전류치는 펄스의 인가전의 값으로부터 전압 V1㎃의 변화를 10%를 초과하는 양으로 발생시키는데, 이 피크전류치가 서지저항으로서 측정되었다. 피크전류치는 바리스터의 전극부분의 단위면적당 전류치로서 나타낸다.
상술한 측정들은 각 로트 중의 10개 시료들에 수행되었다.
측정의 결과를 표 3 및 표 4에 나타내었다. 표 3 및 표 4에 나타낸 시료 개수들은 표 1 및 표 2의 시료 개수들에 대응한다.
시료번호 바리스터 전압V1㎃ 비직선계수α 정전용량(㎊) 방전전압V10㎃ 서지저항(A/㎠)
1 15.8 19 27 55 75
2 16.2 21 25 52 72
3 16.0 18 23 63 63
4 17.6 17 28 51 71
5 18.7 19 32 64 64
6 22.4 24 21 62 78
7 23.5 31 20 65 71
8 24.9 32 17 65 64
9 22.3 28 16 59 67
10 21.6 24 18 62 72
11 18.5 21 19 54 65
12 21.3 28 18 61 73
13 21.1 33 21 63 75
14 20.6 31 20 60 58
15 22.4 29 21 59 62
16 34.8 13 15 125 18
17 33.4 14 14 155 21
18 38.2 12 14 171 15
19 45.6 11 11 - 10
20 85.2 15 8 - 7
21 7.5 14 32 48 56
시료번호 바리스터 전압V1㎃ 비직선계수α 정전용량(㎊) 방전전압V10㎃ 서지저항(A/㎠)
22 21.0 27 14 54 62
23 18.4 22 14 60 58
24 22.0 24 17 62 55
25 23.9 28 17 58 72
26 25.7 21 18 71 55
27 16.7 16 24 58 73
28 16.2 17 25 61 75
표 1~표 4로부터 명백한 바와 같이, SiC를 주성분으로 사용하며, Si, Bi, Pb, B, 및 Zn 중에서 선택된 적어도 2종의 원소들을 산화물의 형태로 함유함으로써, 약 10~30의 범위의 고전압비직선계수 α와 10~30㎊ 정도의 범위의 작은 정전용량을 갖는 칩형의 바리스터가 제공된다. 또한, 50 이상의 높은 서지저항이 얻어질수 있다.
시료번호 16∼시료번호 19에 나타낸 바와 같이, 상기한 요소들(Si, Bi, Pb, B, 및 Zn)이 SiO2, Bi2O3, PbO, B2O3및 ZnO의 각각의 산화물로 환산하여 총량으로 20몰%를 초과하여 첨가된 경우, 작은 정전용량이 얻어지지만, 전압비직선계수는 낮다. 또한, 이것은, 결국 입자 경계(grain boundaries)에서 저항을 높이며, 차례로 방전전압을 높이고 표면저항(surface resistance)을 저하시킨다. 시료번호 19에서 알 수 있듯이, 이것은 심지어 소자의 파손을 초래하였다. 게다가, 표 1∼표 4에 나타내지는 않았지만, 0.1몰% 미만의 산화물의 양 때문에 세라믹이 무르게 되며, 이것은 바리스터의 강도를 약화시킨다.
그러므로, Si, Bi, Pb, B, 및 Zn은 SiO2, Bi2O3, PbO, B2O3, 및 ZnO의 각각의 산화물로 환산하여 총량으로 0.1~20몰%, 더욱 바람직하게는 3~15몰%의 양으로 함유되는 것이 좋다.
시료번호 20으로부터 명백한 바와 같이, SiC 분말의 입자직경이 약 1㎛ 미만인 경우, 전압비직선계수가 낮다. 이것은 또한 바리스터의 파손을 발생시킬 수 있는 서지저항의 상당한 감소를 초래한다. 한편, SiC 분말의 입자직경이 약 10㎛를 초과하는 경우, 시트가 제조되지 않는다. 그러므로, SiC 입자직경은 약 1~10㎛의 범위내에 있는 것이 바람직하다.
칩형의 바리스터의 내부전극으로서, 금속들 Pt, Au, Ag, Pd, Ni, 및 Cu 중에 적어도 1종이 성능과 비용을 참작하여 적절하게 선택, 사용될 수 있다.
상술한 바와 같이, 본 발명은, SiC를 주성분으로 하고 여기에 첨가된 Si, Bi, B, Pb, 및 Zn의 산화물들과 함께 적층된 형상으로 바리스터를 형성함으로써, 저전압에서 동작하고, 고전압비직선성 및 고압제어능역을 나타내며, 저정전용량을 갖는 칩형의 바리스터를 제공할 수 있다. 이것은 종래의 SiC형 바리스터에 비하여 약 2~4배인 전압비직선성을 획득할 수 있으며, 용량은 작으나 충분한 서지저항을 유지할 수 있다.
본 발명 및 이것의 효과를 상세히 설명하였지만, 본 발명의 요지와 범위를 벗어나지 않고서 다양한 변화와 대리 및 변경이 여기에 가능할 수 있다는 것은 물론이다.

Claims (20)

  1. SiC를 포함하고, SiO2, Bi2O3, PbO, B2O3및 ZnO로 이루어진 군에서 선택된 적어도 2 종의 산화물들을 함유하는 세라믹체(ceramic body);
    상기 세라믹체에 형성된 내부전극; 및
    상기 내부전극에 전기적으로 접속되고 상기 세라믹체의 표면에 형성된 외부전극
    을 포함하는 것을 특징으로 하는 가변 저항기.
  2. 제 1항에 있어서, 상기한 산화물들을, 상기한 SiC 100몰%에 기초하여 산화물들 SiO2, Bi2O3, PbO, B2O3및 ZnO의 총량으로 약 0.1~20몰%의 양으로 함유함을 특징으로 하는 가변 저항기.
  3. 제 2항에 있어서, 상기한 SiC의 입자직경이 약 1~10㎛의 범위에 있음을 특징으로 하는 가변 저항기.
  4. 제 3항에 있어서, 상기한 내부전극은 Pt, Au, Ag, Pd, Ni 및 Cu로 이루어진 군에서 선택된 적어도 1종의 금속으로 구성됨을 특징으로 하는 가변 저항기.
  5. 제 4항에 있어서, 상기한 세라믹체는 상기한 산화물들 중에서 선택된 2~4종의 산화물들을 약 3~15몰%의 양으로 함유하고, 상기한 SiC의 입자직경이 약 1㎛ 이상에서 5㎛ 미만의 범위에 있음을 특징으로 하는 가변 저항기.
  6. 제 5항에 있어서, 상기한 선택된 2~4종의 산화물이 SiO2를 포함하며, 상기한 내부전극이 Pt를 포함하는 것을 특징으로 하는 가변 저항기.
  7. 제 1항에 있어서, 상기한 SiC의 입자직경이 약 1~10㎛의 범위에 있음을 특징으로 하는 가변 저항기.
  8. 제 7항에 있어서, 상기한 내부전극은 Pt, Au, Ag, Pd, Ni 및 Cu로 이루어진 군에서 선택된 적어도 1종의 금속으로 구성됨을 특징으로 하는 가변 저항기.
  9. 제 1항에 있어서, 상기한 내부전극은 Pt, Au, Ag, Pd, Ni 및 Cu로 이루어진 군에서 선택된 적어도 1종의 금속으로 구성됨을 특징으로 하는 가변 저항기.
  10. 제 1항에 있어서, 상기한 세라믹체는 상기한 산화물들 중에서 선택된 2~4 종의 산화물들을 약 3~15몰%의 양으로 함유하고, 상기한 SiC의 입자직경이 약 1㎛ 이상에서 5㎛ 미만의 범위에 있음을 특징으로 하는 가변 저항기.
  11. 제 1항에 있어서, 상기한 세라믹체는 다수개의 층들로 배치되며, 적어도 두 개의 내부전극들이 인접한 층들 사이에 각각 배치되어 있음을 특징으로 하는 가변 저항기.
  12. 제 11항에 있어서, 상기한 산화물들을, 산화물들 SiO2, Bi2O3, PbO, B2O3및 ZnO의 총량으로 약 0.1~20몰%의 양으로 함유함을 특징으로 하는 가변 저항기.
  13. 제 12항에 있어서, 상기한 SiC의 입자직경이 약 1~10㎛의 범위에 있음을 특징으로 하는 가변 저항기.
  14. 제 13항에 있어서, 상기한 내부전극은 Pt, Au, Ag, Pd, Ni 및 Cu로 이루어진 군에서 선택된 적어도 1종의 금속으로 구성됨을 특징으로 하는 가변 저항기.
  15. 제 14항에 있어서, 상기한 세라믹체는 상기한 산화물들 중에서 선택된 2~4 종의 산화물들을 약 3~15몰%의 양으로 함유하고, 상기한 SiC의 입자직경이 약 1㎛ 이상에서 5㎛ 미만의 범위에 있음을 특징으로 하는 가변 저항기.
  16. SiC를 포함하고, SiO2, Bi2O3, PbO, B2O3및 ZnO로 이루어진 군에서 선택된 적어도 2 종의 산화물들을 함유하는 것을 특징으로 하는 세라믹 조성물.
  17. 제 16항에 있어서, 상기한 산화물들의 총량은 상기한 SiC 100몰%에 기초하여 약 0.1~20몰%의 범위에 있음을 특징으로 하는 세라믹 조성물.
  18. 제 17항에 있어서, 상기한 SiC의 입자직경이 약 1~10㎛의 범위에 있음을 특징으로 하는 세라믹 조성물.
  19. 제 16항에 있어서, 상기한 SiC의 입자직경이 약 1~10㎛의 범위에 있음을 특징으로 하는 세라믹 조성물.
  20. 제 19항에 있어서, 상기한 산화물들 중에서 선택된 2~4종의 산화물들을 약 3~15몰%의 양으로 함유하며, 상기한 SiC의 입자직경이 약 1㎛ 이상에서 5㎛ 미만의 범위에 있음을 특징으로 하는 세라믹 조성물.
KR1019980004847A 1997-02-17 1998-02-17 칩형의바리스터및이를위한세라믹조성물 KR100296931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-32027 1997-02-17
JP9032027A JPH10229004A (ja) 1997-02-17 1997-02-17 チップ型バリスタ

Publications (2)

Publication Number Publication Date
KR19980071433A KR19980071433A (ko) 1998-10-26
KR100296931B1 true KR100296931B1 (ko) 2001-08-07

Family

ID=12347391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004847A KR100296931B1 (ko) 1997-02-17 1998-02-17 칩형의바리스터및이를위한세라믹조성물

Country Status (3)

Country Link
US (1) US5976420A (ko)
JP (1) JPH10229004A (ko)
KR (1) KR100296931B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399349B2 (ja) * 1998-03-17 2003-04-21 株式会社村田製作所 積層バリスタおよびその製造方法
JP3503548B2 (ja) * 1999-11-12 2004-03-08 株式会社村田製作所 電圧非直線抵抗体及びその製造方法、並びに、この電圧非直線抵抗体を用いたバリスタ
DE10134751C1 (de) * 2001-07-17 2002-10-10 Epcos Ag Elektrokeramisches Bauelement
US20050180091A1 (en) * 2004-01-13 2005-08-18 Avx Corporation High current feedthru device
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
US8629752B2 (en) 2011-07-11 2014-01-14 Amotech Co., Ltd. Suppressor
KR101396769B1 (ko) * 2011-07-11 2014-05-20 주식회사 아모텍 써프레서
CN104658727B (zh) * 2013-11-22 2017-07-07 华中科技大学 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228105A (ja) * 1988-03-09 1989-09-12 Ngk Insulators Ltd 電圧非直線抵抗体の製造方法
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209474A (en) * 1977-08-31 1980-06-24 General Electric Company Process for preparing semiconducting silicon carbide sintered body
US4272411A (en) * 1979-03-08 1981-06-09 Electric Power Research Institute Metal oxide varistor and method
JPS5921579A (ja) * 1982-07-29 1984-02-03 大森　守 炭化珪素焼結成形体とその製造方法
US4796077A (en) * 1986-08-13 1989-01-03 Hitachi, Ltd. Electrical insulating, sintered aluminum nitride body having a high thermal conductivity and process for preparing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228105A (ja) * 1988-03-09 1989-09-12 Ngk Insulators Ltd 電圧非直線抵抗体の製造方法
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ

Also Published As

Publication number Publication date
US5976420A (en) 1999-11-02
KR19980071433A (ko) 1998-10-26
JPH10229004A (ja) 1998-08-25

Similar Documents

Publication Publication Date Title
EP0157276B1 (en) Voltage-dependent non-linear resistance ceramic composition
US5119062A (en) Monolithic type varistor
DE69632659T2 (de) Vielschichtvaristor
EP0437613B1 (en) Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
KR20060046265A (ko) 적층형 칩 배리스터
JP5163097B2 (ja) バリスタ
DE69834373T2 (de) Dielektrische keramische Zusammensetzung und dieselbe Verwendenter monolithischer keramischer Kondensator
US7259957B2 (en) Laminated ceramic capacitor
EP0412167B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
US20200343051A1 (en) Integrated Component Including a Capacitor and Discrete Varistor
KR100296931B1 (ko) 칩형의바리스터및이를위한세라믹조성물
JPH11297510A (ja) 積層型バリスタ
EP0429653B1 (en) Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
KR100309597B1 (ko) 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법
US6362720B1 (en) Chip type varistor and method of manufacturing the same
JP3064659B2 (ja) 積層型セラミック素子の製造方法
JPH06340472A (ja) セラミック組成物、バリスタ機能付き積層セラミックコンデンサ及びその製造方法
JP2870317B2 (ja) セラミック磁器素子の製造方法
JP2666605B2 (ja) 積層型バリスタ
JP3377372B2 (ja) 積層形電圧非直線抵抗器
JPH08153606A (ja) 積層バリスタ
JPS62282409A (ja) 電圧依存性非直線抵抗器
JPH05283209A (ja) 積層型バリスタ
JPH0311716A (ja) セラミックコンデンサ及びその製造方法
JP2644731B2 (ja) 電圧依存性非直線抵抗器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 17