JPH10229004A - チップ型バリスタ - Google Patents
チップ型バリスタInfo
- Publication number
- JPH10229004A JPH10229004A JP9032027A JP3202797A JPH10229004A JP H10229004 A JPH10229004 A JP H10229004A JP 9032027 A JP9032027 A JP 9032027A JP 3202797 A JP3202797 A JP 3202797A JP H10229004 A JPH10229004 A JP H10229004A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- chip
- voltage
- type varistor
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 静電容量が小さく、電圧非直線性が高く、電
圧抑制能力及びサージ耐量の高いチップ型バリスタを提
供する。 【解決手段】 チップ型バリスタは、ＳｉＣを主成分と
し、Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれた少な
くとも２種類の元素を酸化物の状態で含有する複数のセ
ラミック層からなる積層体と、前記積層体のセラミック
層の間に介在されている内部電極層と、前記積層体の表
面に形成され、前記内部電極層と電気的接続される外部
電極とからなる。
圧抑制能力及びサージ耐量の高いチップ型バリスタを提
供する。 【解決手段】 チップ型バリスタは、ＳｉＣを主成分と
し、Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれた少な
くとも２種類の元素を酸化物の状態で含有する複数のセ
ラミック層からなる積層体と、前記積層体のセラミック
層の間に介在されている内部電極層と、前記積層体の表
面に形成され、前記内部電極層と電気的接続される外部
電極とからなる。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型バリスタに
関する。
関する。
【０００２】
【従来の技術】現在、回路の小型化や基準周波数の高周
波化により、電子部品にも小形化や高周波化に対応した
ものが要求され、また、回路の駆動電圧の低電圧化によ
り、低電圧への対応が要求されている。そして、異常電
圧吸収素子であるバリスタもその例外ではない。
波化により、電子部品にも小形化や高周波化に対応した
ものが要求され、また、回路の駆動電圧の低電圧化によ
り、低電圧への対応が要求されている。そして、異常電
圧吸収素子であるバリスタもその例外ではない。
【０００３】バリスタも近年では種々の材料と構造のも
のが知られており、例えばリード付きタイプのバリスタ
では、ＳｉＣ系、ＺｎＯ系、ＳｒＴｉＯ3 系、及びＴｉ
Ｏ2系のバリスタが知られ、チップ型バリスタでは、Ｚ
ｎＯ系やＳｒＴｉＯ3 系を主成分としたものが知られて
いる。
のが知られており、例えばリード付きタイプのバリスタ
では、ＳｉＣ系、ＺｎＯ系、ＳｒＴｉＯ3 系、及びＴｉ
Ｏ2系のバリスタが知られ、チップ型バリスタでは、Ｚ
ｎＯ系やＳｒＴｉＯ3 系を主成分としたものが知られて
いる。
【０００４】
【発明が解決しようとする課題】このバリスタを高周波
化に対応させ、信号回路等のノイズ吸収に用いるために
は静電容量を小さくする必要があり、また、同時に低電
圧対応とするためにはバリスタ電圧を低く抑える必要が
ある。
化に対応させ、信号回路等のノイズ吸収に用いるために
は静電容量を小さくする必要があり、また、同時に低電
圧対応とするためにはバリスタ電圧を低く抑える必要が
ある。
【０００５】しかし、ＺｎＯ系バリスタの見かけ誘電率
は数百もあるため、小さな静電容量と数Ｖのバリスタ電
圧を得ようとすると、電極面積を大幅に小さくする必要
がある。しかし、同時にサージ耐量が損なわれてしま
う。
は数百もあるため、小さな静電容量と数Ｖのバリスタ電
圧を得ようとすると、電極面積を大幅に小さくする必要
がある。しかし、同時にサージ耐量が損なわれてしま
う。
【０００６】また、ＳｒＴｉＯ3 系やＴｉＯ2 系バリス
タの見かけ誘電率はＺｎＯ系よりさらに高く、数千から
数万もあるため、小さな静電容量と数Ｖのバリスタ電圧
を得ようとするとさらに難しい。
タの見かけ誘電率はＺｎＯ系よりさらに高く、数千から
数万もあるため、小さな静電容量と数Ｖのバリスタ電圧
を得ようとするとさらに難しい。
【０００７】一方、ＳｉＣ系バリスタは見かけ誘電率が
低いため、小容量のものが得られやすい。しかし、電圧
非直線係数αが他の系のバリスタと比較して小さく、例
えば、ＺｎＯ系が数十を有するのに対し、ＳｉＣ系は７
程度しか得られていない。
低いため、小容量のものが得られやすい。しかし、電圧
非直線係数αが他の系のバリスタと比較して小さく、例
えば、ＺｎＯ系が数十を有するのに対し、ＳｉＣ系は７
程度しか得られていない。
【０００８】そこで、本発明の目的は、静電容量が小さ
く、電圧非直線性が高く、電圧抑制能力及びサージ耐量
が高いチップ型バリスタを提供することにある。
く、電圧非直線性が高く、電圧抑制能力及びサージ耐量
が高いチップ型バリスタを提供することにある。
【０００９】
【課題を解決するための手段】本願発明は、請求項１に
おいて、チップ型バリスタは、ＳｉＣを主成分とし、Ｓ
ｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれた少なくとも
２種類の元素を酸化物の状態で含有する複数のセラミッ
ク層からなる積層体と、前記積層体のセラミック層の間
に介在されている内部電極層と、前記積層体の表面に形
成され、前記内部電極層と電気的接続される外部電極と
からなることを特徴とする。
おいて、チップ型バリスタは、ＳｉＣを主成分とし、Ｓ
ｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれた少なくとも
２種類の元素を酸化物の状態で含有する複数のセラミッ
ク層からなる積層体と、前記積層体のセラミック層の間
に介在されている内部電極層と、前記積層体の表面に形
成され、前記内部電極層と電気的接続される外部電極と
からなることを特徴とする。
【００１０】また、請求項２において、チップ型バリス
タは、前記Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれ
た少なくとも２種類の元素が、それぞれＳｉＯ2 、Ｂｉ
2 Ｏ3 、ＰｂＯ、Ｂ2 Ｏ3 、ＺｎＯの各酸化物に換算し
て、全量で０．１〜２０モル％含有されていることを特
徴とする。
タは、前記Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれ
た少なくとも２種類の元素が、それぞれＳｉＯ2 、Ｂｉ
2 Ｏ3 、ＰｂＯ、Ｂ2 Ｏ3 、ＺｎＯの各酸化物に換算し
て、全量で０．１〜２０モル％含有されていることを特
徴とする。
【００１１】また、請求項３において、チップ型バリス
タは、前記ＳｉＣの粒径が１〜１０μｍであることを特
徴とする。
タは、前記ＳｉＣの粒径が１〜１０μｍであることを特
徴とする。
【００１２】また、請求項４において、チップ型バリス
タは、前記内部電極層がＰｔ、Ａｕ、Ａｇ、Ｐｄ、Ｎ
ｉ、Ｃｕのうち少なくとも一つの金属により形成されて
いることを特徴とする。
タは、前記内部電極層がＰｔ、Ａｕ、Ａｇ、Ｐｄ、Ｎ
ｉ、Ｃｕのうち少なくとも一つの金属により形成されて
いることを特徴とする。
【００１３】本発明はこのようにすることにより、静電
容量が小さくて電圧非直線性が高く、電圧抑制能力及び
サージ耐量が高いチップ型バリスタが得られる。
容量が小さくて電圧非直線性が高く、電圧抑制能力及び
サージ耐量が高いチップ型バリスタが得られる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態を実施
例に基づき説明する。
例に基づき説明する。
【００１５】始めに、バリスタの原料粉末として、市販
のＳｉＣ粉末を準備し、この粉末を分級装置で、１μｍ
未満、１μｍ以上〜５μｍ未満、５μｍ以上〜１０μｍ
未満及び１０μｍ以上の各粒径に分級した。
のＳｉＣ粉末を準備し、この粉末を分級装置で、１μｍ
未満、１μｍ以上〜５μｍ未満、５μｍ以上〜１０μｍ
未満及び１０μｍ以上の各粒径に分級した。
【００１６】そして、これらの分級したＳｉＣ粉末各１
００モル％に対し、ＳｉＯ2 、Ｂｉ2 Ｏ3 、ＰｂＯ、Ｂ
2 Ｏ3 及びＺｎＯをそれぞれ表１及び表２に示す含有量
になるように配合し、これにエタノールとトルエンを所
定量加え、ボールミルで混合してそれぞれスラリーを得
た。
００モル％に対し、ＳｉＯ2 、Ｂｉ2 Ｏ3 、ＰｂＯ、Ｂ
2 Ｏ3 及びＺｎＯをそれぞれ表１及び表２に示す含有量
になるように配合し、これにエタノールとトルエンを所
定量加え、ボールミルで混合してそれぞれスラリーを得
た。
【００１７】
【表１】
【００１８】
【表２】
【００１９】続いて、これらのスラリーにバインダーと
分散剤を加えた後、ドクターブレード法により厚さ２０
μｍのセラミックグリーンシ−トを作製した。なお、Ｓ
ｉＣ粉末の粒径が１０μｍ以上のものからは、良好なセ
ラミックグリーンシートを作製することができなかっ
た。
分散剤を加えた後、ドクターブレード法により厚さ２０
μｍのセラミックグリーンシ−トを作製した。なお、Ｓ
ｉＣ粉末の粒径が１０μｍ以上のものからは、良好なセ
ラミックグリーンシートを作製することができなかっ
た。
【００２０】そして、得られた各セラミックグリーンシ
ートを所定の形状（矩形）に打ち抜き、複数枚の各セラ
ミックグリーンシートを得た。
ートを所定の形状（矩形）に打ち抜き、複数枚の各セラ
ミックグリーンシートを得た。
【００２１】次に、これらのグリーンシート表面に、表
１及び表２に示すように、Ｐｔ、Ａｕ、Ｐｄ、Ｎｉ、Ｃ
ｕの金属及びＡｇ−Ｐｄ（混合比率７：３）の合金から
なるそれぞれの内部電極用ペーストをスクリーン印刷法
により印刷した。
１及び表２に示すように、Ｐｔ、Ａｕ、Ｐｄ、Ｎｉ、Ｃ
ｕの金属及びＡｇ−Ｐｄ（混合比率７：３）の合金から
なるそれぞれの内部電極用ペーストをスクリーン印刷法
により印刷した。
【００２２】続いて、これらの印刷済セラミックグリー
ンシートを所定枚数積み重ねて積層体とし、さらにこの
積層体の上下から外層用として、内部電極が印刷されて
いないセラミックグリーンシートを所定枚数重ね、この
積層体を２トン／ｃｍ2 の圧力で圧着した。
ンシートを所定枚数積み重ねて積層体とし、さらにこの
積層体の上下から外層用として、内部電極が印刷されて
いないセラミックグリーンシートを所定枚数重ね、この
積層体を２トン／ｃｍ2 の圧力で圧着した。
【００２３】そして、この圧着体を５００℃で２時間熱
処理し、バインダーを燃焼除去した後、さらに、７００
〜１１００℃でＡｒ中にて焼成を行った。
処理し、バインダーを燃焼除去した後、さらに、７００
〜１１００℃でＡｒ中にて焼成を行った。
【００２４】このようにして得られた焼成体の端面の内
部電極露出部分に、外部電極としてＡｇペーストを塗布
し、６００℃で焼き付けてチップ型バリスタとした。
部電極露出部分に、外部電極としてＡｇペーストを塗布
し、６００℃で焼き付けてチップ型バリスタとした。
【００２５】次に、このチップ型バリスタの電気特性を
次のような方法で測定した。
次のような方法で測定した。
【００２６】すなわち、バリスタ特性は、ＤＣ電流を流
してバリスタの両端電圧を測定し、１ｍＡを流したとき
の電圧をバリスタ電圧Ｖ1mA とした。
してバリスタの両端電圧を測定し、１ｍＡを流したとき
の電圧をバリスタ電圧Ｖ1mA とした。
【００２７】また、バリスタの性能指数を示す電圧非直
線係数αは、０．１ｍＡを流したときの電圧Ｖ0.1mA と
バリスタ電圧Ｖ1mA とで、 α＝１／ｌｏｇ（Ｖ1nA ／Ｖ0.1mA ） の式で計算した。
線係数αは、０．１ｍＡを流したときの電圧Ｖ0.1mA と
バリスタ電圧Ｖ1mA とで、 α＝１／ｌｏｇ（Ｖ1nA ／Ｖ0.1mA ） の式で計算した。
【００２８】また、静電容量は１ＭＨｚで測定した。
【００２９】また、高電流域の性能として制限電圧を測
定した。制限電圧は８×２０μｓｅｃの三角の電流波形
を持ち、そのピーク電流が１０Ａとなる電流パルスをバ
リスタに印加し、バリスタの両端電圧の最高電圧Ｖ10A
を測定した。
定した。制限電圧は８×２０μｓｅｃの三角の電流波形
を持ち、そのピーク電流が１０Ａとなる電流パルスをバ
リスタに印加し、バリスタの両端電圧の最高電圧Ｖ10A
を測定した。
【００３０】さらに、サージ耐量として、制限電圧と同
様な波形形状を有する電流パルスを印加して、パルス印
加前後のＶ1mA の変化が１０％を超えるピーク電流値を
測定した。これをバリスタ電極部分の単位面積当たりの
電流値として示す。
様な波形形状を有する電流パルスを印加して、パルス印
加前後のＶ1mA の変化が１０％を超えるピーク電流値を
測定した。これをバリスタ電極部分の単位面積当たりの
電流値として示す。
【００３１】以上の測定は、各ロットの試料数１０個で
測定した。
測定した。
【００３２】これらの結果を表３及び表４に示す。な
お、表３及び表４の試料Ｎｏ．は表１及び表２の試料Ｎ
ｏ．と対応している。
お、表３及び表４の試料Ｎｏ．は表１及び表２の試料Ｎ
ｏ．と対応している。
【００３３】
【表３】
【００３４】
【表４】
【００３５】得られた結果を表１〜表４をもとに考察す
る。
る。
【００３６】表１〜表４から明らかなように、ＳｉＣを
主成分とし、これにＳｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中か
ら選ばれた少なくとも２種類の元素を酸化物の状態で含
有させることにより、電圧非直線係数αが約１０〜３０
と高く、静電容量が約１０〜３０ｐＦと小さいチップ型
バリスタが得られる。また、サージ耐量も５０以上と高
いものが得られる。
主成分とし、これにＳｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中か
ら選ばれた少なくとも２種類の元素を酸化物の状態で含
有させることにより、電圧非直線係数αが約１０〜３０
と高く、静電容量が約１０〜３０ｐＦと小さいチップ型
バリスタが得られる。また、サージ耐量も５０以上と高
いものが得られる。
【００３７】なお、、試料Ｎｏ．１６〜１９が示すよう
に、Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれる少な
くとも２種類の元素をそれぞれＳｉＯ2 、Ｂｉ2 Ｏ3 、
ＰｂＯ、Ｂ2 Ｏ3 、ＺｎＯに換算して、全量で２０モル
％を超えて含有させると、静電容量は小さいが電圧非直
線係数が低下する。また、粒界における抵抗が大きくな
るため、制限電圧が上昇し、サージ耐量が低下する。そ
のため、試料Ｎｏ．１９のように素子が破壊したものも
ある。また、表１〜表４には示していないが、前記酸化
物の含有量が０．１モル未満ではセラミックが脆くな
り、強度が弱くなる。
に、Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中から選ばれる少な
くとも２種類の元素をそれぞれＳｉＯ2 、Ｂｉ2 Ｏ3 、
ＰｂＯ、Ｂ2 Ｏ3 、ＺｎＯに換算して、全量で２０モル
％を超えて含有させると、静電容量は小さいが電圧非直
線係数が低下する。また、粒界における抵抗が大きくな
るため、制限電圧が上昇し、サージ耐量が低下する。そ
のため、試料Ｎｏ．１９のように素子が破壊したものも
ある。また、表１〜表４には示していないが、前記酸化
物の含有量が０．１モル未満ではセラミックが脆くな
り、強度が弱くなる。
【００３８】したがって、Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎ
をそれぞれＳｉＯ2 、Ｂｉ2 Ｏ3 、ＰｂＯ、Ｂ2 Ｏ3 、
ＺｎＯに換算した全含有量は、０．１〜２０モル％が好
ましい。
をそれぞれＳｉＯ2 、Ｂｉ2 Ｏ3 、ＰｂＯ、Ｂ2 Ｏ3 、
ＺｎＯに換算した全含有量は、０．１〜２０モル％が好
ましい。
【００３９】また、試料Ｎｏ．２０が示すように、Ｓｉ
Ｃ粉末の粒径が１μｍ未満では、電圧非直線係数が低下
する。また、サージ耐量が大幅に低下して、バリスタ素
子が破壊してしまう。一方、ＳｉＣ粉末粒径が１０μｍ
を超えると前述のように良好なシート作製ができない。
したがって、ＳｉＣの粒径は１〜１０μｍであることが
好ましい。
Ｃ粉末の粒径が１μｍ未満では、電圧非直線係数が低下
する。また、サージ耐量が大幅に低下して、バリスタ素
子が破壊してしまう。一方、ＳｉＣ粉末粒径が１０μｍ
を超えると前述のように良好なシート作製ができない。
したがって、ＳｉＣの粒径は１〜１０μｍであることが
好ましい。
【００４０】また、チップ型バリスタの内部電極として
は、Ｐｔ、Ａｕ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕのうち少なく
とも一つの金属を、性能、コスト等を考慮して適宜選択
して用いることができる。
は、Ｐｔ、Ａｕ、Ａｇ、Ｐｄ、Ｎｉ、Ｃｕのうち少なく
とも一つの金属を、性能、コスト等を考慮して適宜選択
して用いることができる。
【００４１】
【発明の効果】以上のように、本願発明によれば、Ｓｉ
Ｃを主成分とするバリスタに、Ｓｉ、Ｂｉ、Ｂ、Ｐｂ、
Ｚｎの酸化物を添加して積層化することで、低電圧で高
い電圧非直線性と電圧抑制能力を有し、かつ静電容量の
小さなチップ型バリスタが得られる。そして、従来のＳ
ｉＣ系バリスタと比較し、約２〜４倍の電圧非直線性が
得られ、小容量時におけるサージ耐量を十分確保するこ
とができる。
Ｃを主成分とするバリスタに、Ｓｉ、Ｂｉ、Ｂ、Ｐｂ、
Ｚｎの酸化物を添加して積層化することで、低電圧で高
い電圧非直線性と電圧抑制能力を有し、かつ静電容量の
小さなチップ型バリスタが得られる。そして、従来のＳ
ｉＣ系バリスタと比較し、約２〜４倍の電圧非直線性が
得られ、小容量時におけるサージ耐量を十分確保するこ
とができる。
Claims (4)
- 【請求項１】 ＳｉＣを主成分とし、Ｓｉ、Ｂｉ、Ｐ
ｂ、Ｂ、Ｚｎの中から選ばれた少なくとも２種類の元素
を酸化物の状態で含有する複数のセラミック層からなる
積層体と、前記積層体のセラミック層の間に介在されて
いる内部電極層と、前記積層体の表面に形成され、前記
内部電極層と電気的接続される外部電極とからなること
を特徴とするチップ型バリスタ。 - 【請求項２】 前記Ｓｉ、Ｂｉ、Ｐｂ、Ｂ、Ｚｎの中か
ら選ばれた少なくとも２種類の元素が、それぞれＳｉＯ
2 、Ｂｉ2 Ｏ3 、ＰｂＯ、Ｂ2 Ｏ3 、ＺｎＯの各酸化物
に換算して、全量で０．１〜２０モル％含有されている
ことを特徴とする請求項１記載のチップ型バリスタ。 - 【請求項３】 前記ＳｉＣの粒径は１〜１０μｍである
ことを特徴とする請求項１または２記載のチップ型バリ
スタ。 - 【請求項４】 前記内部電極層はＰｔ、Ａｕ、Ａｇ、Ｐ
ｄ、Ｎｉ、Ｃｕのうち少なくとも一つの金属により形成
されていることを特徴とする請求項１、２または３記載
のチップ型バリスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032027A JPH10229004A (ja) | 1997-02-17 | 1997-02-17 | チップ型バリスタ |
| US09/021,726 US5976420A (en) | 1997-02-17 | 1998-02-11 | Chip type varistor and ceramic compositions for the same |
| KR1019980004847A KR100296931B1 (ko) | 1997-02-17 | 1998-02-17 | 칩형의바리스터및이를위한세라믹조성물 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032027A JPH10229004A (ja) | 1997-02-17 | 1997-02-17 | チップ型バリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229004A true JPH10229004A (ja) | 1998-08-25 |
Family
ID=12347391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032027A Pending JPH10229004A (ja) | 1997-02-17 | 1997-02-17 | チップ型バリスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5976420A (ja) |
| JP (1) | JPH10229004A (ja) |
| KR (1) | KR100296931B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399349B2 (ja) * | 1998-03-17 | 2003-04-21 | 株式会社村田製作所 | 積層バリスタおよびその製造方法 |
| JP3503548B2 (ja) * | 1999-11-12 | 2004-03-08 | 株式会社村田製作所 | 電圧非直線抵抗体及びその製造方法、並びに、この電圧非直線抵抗体を用いたバリスタ |
| DE10134751C1 (de) * | 2001-07-17 | 2002-10-10 | Epcos Ag | Elektrokeramisches Bauelement |
| US20050180091A1 (en) * | 2004-01-13 | 2005-08-18 | Avx Corporation | High current feedthru device |
| TWI427646B (zh) * | 2006-04-14 | 2014-02-21 | Bourns Inc | 具表面可裝設配置之傳導聚合物電子裝置及其製造方法 |
| US8629752B2 (en) | 2011-07-11 | 2014-01-14 | Amotech Co., Ltd. | Suppressor |
| KR101396769B1 (ko) * | 2011-07-11 | 2014-05-20 | 주식회사 아모텍 | 써프레서 |
| CN104658727B (zh) * | 2013-11-22 | 2017-07-07 | 华中科技大学 | 一种贱金属内电极叠层片式ZnO压敏电阻器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209474A (en) * | 1977-08-31 | 1980-06-24 | General Electric Company | Process for preparing semiconducting silicon carbide sintered body |
| US4272411A (en) * | 1979-03-08 | 1981-06-09 | Electric Power Research Institute | Metal oxide varistor and method |
| JPS5921579A (ja) * | 1982-07-29 | 1984-02-03 | 大森 守 | 炭化珪素焼結成形体とその製造方法 |
| US4796077A (en) * | 1986-08-13 | 1989-01-03 | Hitachi, Ltd. | Electrical insulating, sintered aluminum nitride body having a high thermal conductivity and process for preparing the same |
| JPH01228105A (ja) * | 1988-03-09 | 1989-09-12 | Ngk Insulators Ltd | 電圧非直線抵抗体の製造方法 |
| JPH06302404A (ja) * | 1993-04-16 | 1994-10-28 | Murata Mfg Co Ltd | 積層型正特性サ−ミスタ |
-
1997
- 1997-02-17 JP JP9032027A patent/JPH10229004A/ja active Pending
-
1998
- 1998-02-11 US US09/021,726 patent/US5976420A/en not_active Expired - Lifetime
- 1998-02-17 KR KR1019980004847A patent/KR100296931B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100296931B1 (ko) | 2001-08-07 |
| KR19980071433A (ko) | 1998-10-26 |
| US5976420A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369390A (en) | Multilayer ZnO varistor | |
| JP2556151B2 (ja) | 積層型バリスタ | |
| JPH03276510A (ja) | 温度補償用磁器誘電体 | |
| EP0437613B1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
| US7259957B2 (en) | Laminated ceramic capacitor | |
| EP0412167B1 (en) | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same | |
| JPH11297510A (ja) | 積層型バリスタ | |
| JPH10229004A (ja) | チップ型バリスタ | |
| EP0429653B1 (en) | Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3399349B2 (ja) | 積層バリスタおよびその製造方法 | |
| JPH10229003A (ja) | バリスタ、チップ型バリスタ及びバリスタの製造方法 | |
| JPH06340472A (ja) | セラミック組成物、バリスタ機能付き積層セラミックコンデンサ及びその製造方法 | |
| JPH09205019A (ja) | 複合機能素子及びその製造方法 | |
| JP3832071B2 (ja) | 積層バリスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP2870317B2 (ja) | セラミック磁器素子の製造方法 | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JPS62282411A (ja) | 電圧依存性非直線抵抗器 | |
| JP3538032B2 (ja) | 電圧非直線性抵抗体磁器組成物及び電圧非直線性抵抗体 | |
| JP3481740B2 (ja) | 温度補償用積層セラミックコンデンサ | |
| JP3064676B2 (ja) | 積層セラミック磁器素子 | |
| JPS62282409A (ja) | 電圧依存性非直線抵抗器 | |
| JPH0828127B2 (ja) | 温度補償用誘電体磁器組成物 | |
| JP3377372B2 (ja) | 積層形電圧非直線抵抗器 |