JP3832071B2 - 積層バリスタ - Google Patents
積層バリスタ Download PDFInfo
- Publication number
- JP3832071B2 JP3832071B2 JP02859198A JP2859198A JP3832071B2 JP 3832071 B2 JP3832071 B2 JP 3832071B2 JP 02859198 A JP02859198 A JP 02859198A JP 2859198 A JP2859198 A JP 2859198A JP 3832071 B2 JP3832071 B2 JP 3832071B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- exterior
- laminated
- layer
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は積層バリスタに関する。
【0002】
【従来の技術】
近年、電子機器の小型化が進んでおり、それに伴って使用される電子部品も小型化が要求されている。とりわけ、回路上に表面実装できるチップ型の電子部品は、回路自体の小型化に有用であり、使用される割合が増加している。
【0003】
従来より、過電圧、過電流から回路素子を保護するために用いられているバリスタは、吸収できるサージ電流を大きくするために素子の電極面積を広くとってサージ耐量を大きくしたものが好ましい。そこで、素子の小型化が図れ、かつ、サージ耐量を大きくできるバリスタとして、バリスタ材料中に内部電極を複数枚内蔵し、実質的に電極の面積を大きくしてサージ耐量を大きくした積層型のバリスタ(以下、積層バリスタとする)が用いられている。
【0004】
このような積層バリスタとしては、例えば、図3に示すようなものがある。すなわち、この積層バリスタ20は、半導体セラミックからなるバリスタ層24とバリスタ層24上に形成された内部電極層25とからなる特性部22と、バリスタ層24を積層した外装部23とを有し、この特性部22と外装部23とからなる積層体21と、その外側に設けられた外部電極27とからなる。
【0005】
また、一般的な従来の積層バリスタ20の製造方法としては、以下のようなものがある。すなわち、バリスタ層24となるセラミックグリーンシートの上に一方端面が導出するように内部電極層25となる内部電極ペースト層を形成し、内部電極ペースト層が導出される方向が交互となるように所定枚数積層し、特性部22とする。次に、特性部22の上下にバリスタ材料と同じ材質のセラミック層24からなる外装部23を積層して積層体21とする。さらに、積層体21を焼成、再酸化処理した後、積層体21の内部電極層25が導出されている側面に外部電極27を形成する。
【0006】
しかしながら、従来の積層バリスタは、内部電極の面積と電極の面積が同じである単板バリスタに比べ、サージ耐量が30〜70%となっていた。これは、積層バリスタの構造であると、バリスタ機構を働かせる内部電極を形成したバリスタ層を積層し、特性部とした以外の部分(例えば、外部電極と、外部電極と接続していない内部電極との間)でバリスタ機構が働き、表面放電が生じていたためである。この原因としては、特性部の外側に設けられた外装部の厚みt1と、特性部を構成するバリスタ層の厚みt2との比が関係している。一般に、外装部の厚みt1とバリスタ層の厚みt2とがt1≦t2となっている場合には、t1へと流れる電流が生じて表面放電となる。また、t1>t2であっても、外装部とバリスタ層とを構成する材質が同一であるもの、すなわち、外装部の絶縁抵抗値R1/バリスタ層の絶縁抵抗値R2=1である場合には、表面放電が生じないようにするには、t1>2.5t2である必要がある。従来の積層バリスタは、外装部の厚みt1がバリスタ層の厚みt2に比べて、十分に大きくなかったため、表面放電が生じやすい状態であった。
【0007】
そこで、これらの積層バリスタの問題点を解決するものとして、特性部の厚みに対して外装部の厚みを十分に取った積層バリスタや、表面をガラスや樹脂でコーティングして絶縁化した積層バリスタなどが提案されている。
【0008】
【発明が解決しようとする課題】
しかしながら、従来の積層バリスタ20には、以下のような問題点があった。
【0009】
1.高電圧対応とするために、バリスタ層24の厚みを大きくし、バリスタ電圧を上昇させたものは、大きくしたバリスタ層24の厚みに対して外装部23の厚み十分に取った場合、その外形寸法が大きくなるため、積層バリスタの特長である小型化が図れなくなる。
【0010】
2.高電流域のI−V特性は、粒界特性による影響より、材質に用いている粒子の抵抗値による影響が大きいため、積層バリスタのバリスタ電圧が変化しても、I−V曲線の傾きはほぼ変化しない。したがって、高電圧対応とするために、バリスタ層24の厚みを大きくし、バリスタ電圧を上昇させたものは、そのI−V特性を示すI−V曲線が上昇したバリスタ電圧の分、上方向へシフトする。一方、バリスタ層24と外装部23の材質が同じであるため、バリスタがサージ破壊するときの電圧(サージ耐量の制限電圧)は一定の値をとる。よって、I−V曲線が上方向へシフトした分サージ耐量が低下してしまう。
【0011】
3.表面をガラスや樹脂でコーティングして絶縁化した積層バリスタは、ガラスや樹脂をコーティングするために、余分な設備や工程が必要であり、製造コストが高くなる。また、積層バリスタのさらなる小型化を図ることができない。
【0012】
本発明の目的は、小型化を図ることができ、かつ、表面にコーティングをせずにサージ耐量を向上させた積層バリスタを提供することにある。
【0013】
【課題を解決するための手段】
本発明は上記の目的に鑑みてなされたものである。
第1の発明の積層バリスタは、バリスタ層と内部電極層とを交互に積層した特性部と、前記特性部の上下面を外装する外装部とからなる積層体と、前記積層体の両側面に形成された外部電極とからなる積層バリスタであって、前記外装部を構成する外装セラミック層の絶縁抵抗値R1と、前記バリスタ層の絶縁抵抗値R2との比R1/R2が1.24〜4.54の範囲であることを特徴とする。
【0014】
このような構成にすることによって、サージ電流を外装部に流入しにくくし、特性部にスムーズに流入させて、表面放電を抑制することができる。すなわち、サージ耐量の制限電圧を上昇させ、サージ耐量を2000A以上に向上させることができる。また、外装部自体の絶縁抵抗値を上げるので、従来の積層バリスタに比べ、外装部の厚みをより薄くすることができる。したがって、バリスタ層の厚みが従来のものと同じであれば、積層バリスタの低背化が可能となる。
【0015】
また、第2の発明の積層バリスタにおいては、前記外装セラミック層には、SiO2が0.5〜40.0重量%添加されていることを特徴とする。
【0016】
また、第3の発明の積層バリスタにおいては、前記外装セラミック層には、少なくともSiO2を成分とするガラスが添加されており、前記外装セラミック層に対して前記SiO2の含有量は、0.5〜40.0重量%であることを特徴とする。
【0017】
このような範囲でSiO2を含有することによって、積層バリスタのサージ耐量の制限電圧を向上させて、サージ耐量を向上させることができる。
【0018】
【発明の実施の形態】
本発明の積層バリスタの製造工程について説明する。図1は本発明の積層バリスタの概略断面図、図2は本発明の積層バリスタの分解斜視図を示す。
まず、出発原料としていずれも純度99%以上のZnO,Bi2O3,CoCO3,MnCO3およびSb2O3を所定量調合して混合し、混合物とした。次に、得られた混合物をボールミルを用いて粉砕し、その後、800℃で仮焼して仮焼物を得た。さらに、得られた仮焼物を再度ボールミルを用いて粉砕した後、篩いにかけて造粒し、バリスタ材料とした。次に、得られたバリスタ材料に、B2O3,ZnO,SiO2を主成分とするガラスを混合して外装セラミック材料とした。さらに、バリスタ材料および外装セラミック材料にバインダー、分散剤、可塑剤を加えて有機溶剤中で攪拌してスラリーとし、これをドクターブレード法によってシート状に成形して、それぞれバリスタ用セラミックグリーンシート、外装用セラミックグリーンシートとした。
【0019】
次に、図2に示すように、所定枚数積層したバリスタ用セラミックグリーンシート7上にAg−Pd合金からなる電極ペーストをスクリーン印刷によって塗布し、内部電極用ペースト層9を形成した。そして、内部電極用ペースト層9を形成したバリスタ用セラミックグリーンシート7を所定枚数積層して特性部3とした後、さらに、その外側に外装用セラミックグリーンシート11を所定枚数積層して外装部5を形成し、圧着して積層体2とした。
【0020】
次に、得られた積層体2を所定の大きさに加工した後、脱バインダー処理を行い、焼成炉によって900℃で2時間焼成し、バリスタ用セラミックグリーンシート7、外装用セラミックグリーンシート11、内部電極ペースト9を焼結させてそれぞれ、バリスタ層、外装セラミック層、内部電極層とした。しかるのち、図1のように、バリスタ層8と、内部電極層10と、外装セラミック層12とからなる積層体2の面上のうち、内部電極層10が露出している相対する面上にAgペーストを塗布して外部電極13を形成して積層バリスタ1とした。
【0021】
【実施例】
上記のようにして作製した積層バリスタのガラスの添加量を変動させて、外装セラミック材料の抵抗比とサージ耐量を測定した。その結果を表1に示す。なお、表中の※印は本発明の請求項2から請求項4における範囲外を示す。また、比較例は、バリスタ材料と外装セラミック材料とにB−Zn−Si系ガラスを同量ずつ添加して焼成し、どちらも同じ絶縁抵抗値としたものである。
【0022】
【表1】
【0023】
表1に示すように、外装用セラミック層の絶縁抵抗値R1をバリスタ層の絶縁抵抗値R2より大きくすると、サージ耐量が大幅に向上することがわかる。
【0024】
また、請求項1において、外装セラミック層の絶縁抵抗値R1とバリスタ層の絶縁抵抗値R2との抵抗比R1/R2を1.24〜4.54としたのは、試料番号1のように、抵抗比R1/R2が1.24より小さい場合には、サージ耐量が低くなり、好ましくないからである。一方、試料番号10のように、抵抗比R1/R2が4.54より大きい場合にも、サージ耐量が低くなり、好ましくないからである。
【0025】
また、請求項3または請求項4において、外装セラミック層中のSiO2の添加量を0.3〜40重量%に限定したのは、試料番号1のように、SiO2の添加量が0.3より小さい場合には、サージ耐量が低くなり、好ましくないからである。一方、試料番号10のように、SiO2の添加量が40より大きい場合にも、サージ耐量が低くなり、好ましくないからである。
【0026】
【発明の効果】
本発明の積層バリスタは、バリスタ層と内部電極層とを交互に積層した特性部と、この特性部の上下面を外装する外装部とからなる積層体と、この積層体の両側面に形成された外部電極とからなる積層バリスタであって、この外装部を構成する外装セラミック層の絶縁抵抗値R1と、前記バリスタ層の絶縁抵抗値R2との比R1/R2が1.24〜4.54の範囲であることを特徴とする。外装セラミック層で構成されている外装部が薄くても表面放電を生じないようにすることができる。また、サージ耐量の制限電圧を向上させることができる。よって、小型化を図ることができ、かつ、サージ耐量を向上させた積層バリスタとすることができる。
【図面の簡単な説明】
【図1】本発明の積層バリスタを示す概略断面図。
【図2】本発明の積層バリスタの積層体を示す分解斜視図。
【図3】従来の積層バリスタを示す概略断面図。
【符号の説明】
1 積層バリスタ
2 積層体
3 特性部
5 外装部
7 バリスタ用セラミックグリーンシート
8 バリスタ層
9 内部電極用ペースト層
10 内部電極層
11 外装用セラミックグリーンシート
12 外装セラミック層
13 外部電極
Claims (3)
- バリスタ層と内部電極層とを交互に積層した特性部と、前記特性部の上下面を外装する外装部とからなる積層体と、前記積層体の両側面に形成された外部電極とからなる積層バリスタであって、
前記外装部を構成する外装セラミック層の絶縁抵抗値R1と、前記バリスタ層の絶縁抵抗値R2との比R1/R2が1.24〜4.54の範囲であることを特徴とする請求項1に記載の積層バリスタ。 - 前記外装セラミック層には、SiO2が0.3〜40.0重量%添加されていることを特徴とする請求項1に記載の積層バリスタ。
- 前記外装セラミック層には、少なくともSiO2を成分とするガラスが添加されており、前記外装セラミック層に対して前記SiO2の含有量は、0.3〜40.0重量%であることを特徴とする請求項1に記載の積層バリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02859198A JP3832071B2 (ja) | 1998-02-10 | 1998-02-10 | 積層バリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02859198A JP3832071B2 (ja) | 1998-02-10 | 1998-02-10 | 積層バリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11233309A JPH11233309A (ja) | 1999-08-27 |
JP3832071B2 true JP3832071B2 (ja) | 2006-10-11 |
Family
ID=12252849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02859198A Expired - Fee Related JP3832071B2 (ja) | 1998-02-10 | 1998-02-10 | 積層バリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3832071B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4432586B2 (ja) * | 2004-04-02 | 2010-03-17 | パナソニック株式会社 | 静電気対策部品 |
US7167352B2 (en) | 2004-06-10 | 2007-01-23 | Tdk Corporation | Multilayer chip varistor |
JP4561430B2 (ja) * | 2005-03-25 | 2010-10-13 | Tdk株式会社 | 積層型チップバリスタ |
WO2006106717A1 (ja) * | 2005-04-01 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | バリスタおよびそれを用いた電子部品モジュール |
JP4683068B2 (ja) * | 2008-04-21 | 2011-05-11 | Tdk株式会社 | 積層型チップバリスタ |
TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
JPWO2020194812A1 (ja) * | 2019-03-22 | 2020-10-01 |
-
1998
- 1998-02-10 JP JP02859198A patent/JP3832071B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11233309A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100307802B1 (ko) | 모놀리식 바리스터 | |
KR20060046265A (ko) | 적층형 칩 배리스터 | |
US20150091690A1 (en) | Laminated ptc thermistor element | |
JP2006295080A (ja) | 積層型チップバリスタ | |
US9343522B2 (en) | Ceramic powder, semiconductor ceramic capacitor, and method for manufacturing same | |
JP3832071B2 (ja) | 積層バリスタ | |
JP5221794B1 (ja) | 静電気保護素子とその製造方法 | |
JP3945010B2 (ja) | 積層型バリスタおよびその製造方法 | |
JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
JP2005353845A (ja) | 積層型チップバリスタ | |
JP4262141B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
JPH10229004A (ja) | チップ型バリスタ | |
JPH0214501A (ja) | 電圧非直線抵抗器 | |
KR20010062320A (ko) | 모놀리식 반도체 세라믹 전자부품 | |
JP4984958B2 (ja) | 積層型サーミスタおよびその製造方法 | |
JP3039005B2 (ja) | チップバリスタ | |
JP2666605B2 (ja) | 積層型バリスタ | |
JPH08153606A (ja) | 積層バリスタ | |
JP3000662B2 (ja) | 積層バリスタ | |
JP4087359B2 (ja) | 積層型チップバリスタ | |
JPH06176954A (ja) | 積層型粒界絶縁型半導体セラミックコンデンサ | |
JP2007266478A (ja) | 静電気保護素子とその製造方法 | |
JP3606467B2 (ja) | 積層形電圧非直線抵抗器の製造方法 | |
JPH0536501A (ja) | 積層型正特性サーミスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |