JP3000662B2 - 積層バリスタ - Google Patents
積層バリスタInfo
- Publication number
- JP3000662B2 JP3000662B2 JP2311098A JP31109890A JP3000662B2 JP 3000662 B2 JP3000662 B2 JP 3000662B2 JP 2311098 A JP2311098 A JP 2311098A JP 31109890 A JP31109890 A JP 31109890A JP 3000662 B2 JP3000662 B2 JP 3000662B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- ceramic layer
- ceramic
- sintered body
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体セラミックスよりなるセラミック焼
結体内に複数の内部電極が配置されている積層バリスタ
に関する。
結体内に複数の内部電極が配置されている積層バリスタ
に関する。
バリスタは、サージ吸収素子または電圧安定化素子等
として広く用いられている。バリスタの電気的特性は、
下記の実験式で表される。
として広く用いられている。バリスタの電気的特性は、
下記の実験式で表される。
I/i＝（V/Vi）α 上記の実験式において、Ｉはバリスタに流れる電流、
Ｖは印加電圧、Viは素子にiAの電流が流れたときの端子
間電圧であり、通常1mAの値を採用し、バリスタ電圧V
1mAとして表されている。また、αは、電圧非直線係数
を示し、バリスタを電気回路に組み込んだ際に電圧が如
何に制御されるかを示すものであり、αの値が大きい
程、電圧制御性に優れている。
Ｖは印加電圧、Viは素子にiAの電流が流れたときの端子
間電圧であり、通常1mAの値を採用し、バリスタ電圧V
1mAとして表されている。また、αは、電圧非直線係数
を示し、バリスタを電気回路に組み込んだ際に電圧が如
何に制御されるかを示すものであり、αの値が大きい
程、電圧制御性に優れている。
近年、通信機等の電子機器分野では、部品の小型化及
び集積化が急速に進んでおり、それに伴って、バリスタ
においても、実装密度を高めるための超小型化及び低電
圧化の要求が強くなってきている。このような要求に応
えるものとして、積層バリスタが提案されている（特公
昭58−23921号公報）。
び集積化が急速に進んでおり、それに伴って、バリスタ
においても、実装密度を高めるための超小型化及び低電
圧化の要求が強くなってきている。このような要求に応
えるものとして、積層バリスタが提案されている（特公
昭58−23921号公報）。
この第１の形式の積層バリスタでは、半導体セラミッ
クスよりなるセラミック焼結体内に複数の内部電極が半
導体セラミック層を介して重なり合うように配置されて
いる。複数の内部電極間に半導体セラミック層を介在さ
せるものであるため、半導体結晶粒子を巨大に成長させ
ることなく、内部電極間の粒界数を減少させることがで
き、それによってバリスタ電圧の低電圧化が果たされて
いる。
クスよりなるセラミック焼結体内に複数の内部電極が半
導体セラミック層を介して重なり合うように配置されて
いる。複数の内部電極間に半導体セラミック層を介在さ
せるものであるため、半導体結晶粒子を巨大に成長させ
ることなく、内部電極間の粒界数を減少させることがで
き、それによってバリスタ電圧の低電圧化が果たされて
いる。
他方、上記積層バリスタを改良するものとして、未だ
公知ではないが、ショットキー障壁を利用した積層バリ
スタが提案されている（特願平１−302496号）。
公知ではないが、ショットキー障壁を利用した積層バリ
スタが提案されている（特願平１−302496号）。
ショットキー障壁を利用した第２の形式の積層バリス
タでは、半導体セラミックスよりなるセラミック焼結体
内に、複数の内部電極と、非接続型内部電極とが配置さ
れている。そして、各内部電極及び非接続型内部電極
と、半導体セラミックス層との界面のショットキー障壁
を利用して電圧非直線性が得られている。また、このシ
ョットキー障壁を利用した積層バリスタでは、内部電極
と非接続型内部電極との間に、並びに非接続型内部電極
間に挟まれたセラミック層の結晶粒界数が２以下とされ
ており、電極と半導体セラミックスとの界面のショット
キー障壁を利用してバリスタ特性を得ているため、バリ
スタ電圧のばらつきも低減される。
タでは、半導体セラミックスよりなるセラミック焼結体
内に、複数の内部電極と、非接続型内部電極とが配置さ
れている。そして、各内部電極及び非接続型内部電極
と、半導体セラミックス層との界面のショットキー障壁
を利用して電圧非直線性が得られている。また、このシ
ョットキー障壁を利用した積層バリスタでは、内部電極
と非接続型内部電極との間に、並びに非接続型内部電極
間に挟まれたセラミック層の結晶粒界数が２以下とされ
ており、電極と半導体セラミックスとの界面のショット
キー障壁を利用してバリスタ特性を得ているため、バリ
スタ電圧のばらつきも低減される。
上述した第１の形式の積層バリスタでは、酸化亜鉛結
晶粒界に起因する電圧非直線性を利用してバリスタ特性
を得ており、他方、第２の形式の積層バリスタでは、電
極と酸化亜鉛結晶との界面のショットキー障壁によって
バリスタ特性を得ている。
晶粒界に起因する電圧非直線性を利用してバリスタ特性
を得ており、他方、第２の形式の積層バリスタでは、電
極と酸化亜鉛結晶との界面のショットキー障壁によって
バリスタ特性を得ている。
ところで、酸化亜鉛結晶１粒界あたりのバリスタ電圧
は約２〜3V（両極性）であり、電極と酸化亜鉛との界面
におけるショットキー障壁に基づくバリスタ電圧は約4V
（単極性）である。従って、積層バリスタにおいて、例
えば、4Vのバリスタ電圧を得ようとした場合、電極間に
挟まれる酸化亜鉛結晶粒界の個数は０とすることが望ま
しい。すなわち、電極間の距離が20μｍとすると、酸化
亜鉛結晶は少なくとも20μｍ以上の粒径を有するように
粒成長させねばならない。
は約２〜3V（両極性）であり、電極と酸化亜鉛との界面
におけるショットキー障壁に基づくバリスタ電圧は約4V
（単極性）である。従って、積層バリスタにおいて、例
えば、4Vのバリスタ電圧を得ようとした場合、電極間に
挟まれる酸化亜鉛結晶粒界の個数は０とすることが望ま
しい。すなわち、電極間の距離が20μｍとすると、酸化
亜鉛結晶は少なくとも20μｍ以上の粒径を有するように
粒成長させねばならない。
もっとも、酸化亜鉛結晶の粒径を大きくせずに、電極
間距離を狭くすることも考えられる。しかしながら、電
極間距離を狭くするにも自ずと限度があり、加工上の制
約から、電極間距離を少なくとも15μｍ以上としなけれ
ばならない。よって、4Vのバリスタ電圧を得ようとした
場合、酸化亜鉛の結晶粒は少なくとも15μｍ以上に粒成
長させることが望ましい。
間距離を狭くすることも考えられる。しかしながら、電
極間距離を狭くするにも自ずと限度があり、加工上の制
約から、電極間距離を少なくとも15μｍ以上としなけれ
ばならない。よって、4Vのバリスタ電圧を得ようとした
場合、酸化亜鉛の結晶粒は少なくとも15μｍ以上に粒成
長させることが望ましい。
ところが、酸化亜鉛の結晶を大きく成長させると、セ
ラミック焼結体の密度が低下し、空孔が多数形成され
る。その結果、空孔の増加により耐環境特性、特に耐湿
特性が低下するという問題があった。
ラミック焼結体の密度が低下し、空孔が多数形成され
る。その結果、空孔の増加により耐環境特性、特に耐湿
特性が低下するという問題があった。
耐湿特性を改善する方法として、セラミック焼結体の
外表面をガラスによりコーティングする方法が知られて
いる。しかしながら、このようなコーティング方法で
は、個々のセラミック焼結体毎にガラスペーストを塗布
し、焼結体同士あるいは焼結体と匣が融着しないように
焼き付けなければならず、作業が非常に煩雑であり、か
つコスト上昇要因につながる。
外表面をガラスによりコーティングする方法が知られて
いる。しかしながら、このようなコーティング方法で
は、個々のセラミック焼結体毎にガラスペーストを塗布
し、焼結体同士あるいは焼結体と匣が融着しないように
焼き付けなければならず、作業が非常に煩雑であり、か
つコスト上昇要因につながる。
本発明の目的は、バリスタ電圧が低められており、か
つ耐環境特性に優れており、さらに比較的容易な工程に
より製造することができる安価な積層バリスタを提供す
ることにある。
つ耐環境特性に優れており、さらに比較的容易な工程に
より製造することができる安価な積層バリスタを提供す
ることにある。
本願の請求項１に記載の発明は、セラミック焼結体
と、セラミック焼結体内において半導体セラミック層を
介して重なり合うように配置された複数の内部電極とを
備える積層バリスタにおいて、最外層の内部電極よりも
積層方向外側に位置する外層部のセラミック層が、複数
の内部電極に挟まれたバリスタ特性を有するセラミック
層に比べて粒径の小さなセラミック粒子よりなり緻密な
焼結体として構成されていることを特徴とするものであ
る。
と、セラミック焼結体内において半導体セラミック層を
介して重なり合うように配置された複数の内部電極とを
備える積層バリスタにおいて、最外層の内部電極よりも
積層方向外側に位置する外層部のセラミック層が、複数
の内部電極に挟まれたバリスタ特性を有するセラミック
層に比べて粒径の小さなセラミック粒子よりなり緻密な
焼結体として構成されていることを特徴とするものであ
る。
また、請求項２に記載の発明では、上記請求項１に記
載の発明において、セラミック焼結体が、酸化亜鉛を主
成分とし、副成分として少なくともアンチモンを含み、
前記外層部のセラミック層が、バリスタ特性を有するセ
ラミックス層に比べて、副成分としてのアンチモン含有
量の高い材料で構成されており、それによって外層部の
セラミック層がバリスタ特性を有するセラミック層に比
べて緻密な焼結体として構成されている。
載の発明において、セラミック焼結体が、酸化亜鉛を主
成分とし、副成分として少なくともアンチモンを含み、
前記外層部のセラミック層が、バリスタ特性を有するセ
ラミックス層に比べて、副成分としてのアンチモン含有
量の高い材料で構成されており、それによって外層部の
セラミック層がバリスタ特性を有するセラミック層に比
べて緻密な焼結体として構成されている。
また、請求項３に記載の発明では、セラミック焼結体
と、セラミック焼結体内において半導体セラミック層を
介して重なり合うように配置された複数の内部電極と、
積層方向において隣接する内部電極間に半導体セラミッ
ク層を介して隔てられて配置されており、かつ外部と電
気的に接続されないように配置された少なくとも１の非
接続型内部電極とを備え、前記内部電極と半導体セラミ
ック層との界面、並びに非接続型内部電極と半導体セラ
ミック層との界面に形成されたショットキー障壁により
電圧非直線性が与えられており、前記内部電極と非接続
型内部電極との間の半導体セラミック層並びに非接続型
内部電極間の半導体セラミック層の半導体粒界数の最小
値が２以下である積層バリスタにおいて、最外層の内部
電極よりも積層方向外側に位置する外層部のセラミック
層が、複数の内部電極間に挟まれたバリスタ特性を有す
るセラミック層に比べて粒径の小さなセラミック粒子よ
りなり緻密な焼結体として構成されていることを特徴と
するものである。
と、セラミック焼結体内において半導体セラミック層を
介して重なり合うように配置された複数の内部電極と、
積層方向において隣接する内部電極間に半導体セラミッ
ク層を介して隔てられて配置されており、かつ外部と電
気的に接続されないように配置された少なくとも１の非
接続型内部電極とを備え、前記内部電極と半導体セラミ
ック層との界面、並びに非接続型内部電極と半導体セラ
ミック層との界面に形成されたショットキー障壁により
電圧非直線性が与えられており、前記内部電極と非接続
型内部電極との間の半導体セラミック層並びに非接続型
内部電極間の半導体セラミック層の半導体粒界数の最小
値が２以下である積層バリスタにおいて、最外層の内部
電極よりも積層方向外側に位置する外層部のセラミック
層が、複数の内部電極間に挟まれたバリスタ特性を有す
るセラミック層に比べて粒径の小さなセラミック粒子よ
りなり緻密な焼結体として構成されていることを特徴と
するものである。
請求項４に記載の発明では、上記請求項３に記載の発
明において、セラミック焼結体が、酸化亜鉛を主成分と
し、副成分として少なくともアンチモンを含み、外層部
のセラミック層がバリスタ特性を有するセラミック層に
比べて、副成分としてのアンチモン含有量の高い材料で
構成されており、それによって外層部のセラミック層が
特性部のセラミック層に比べて緻密な焼結体として構成
されていることを特徴とする。
明において、セラミック焼結体が、酸化亜鉛を主成分と
し、副成分として少なくともアンチモンを含み、外層部
のセラミック層がバリスタ特性を有するセラミック層に
比べて、副成分としてのアンチモン含有量の高い材料で
構成されており、それによって外層部のセラミック層が
特性部のセラミック層に比べて緻密な焼結体として構成
されていることを特徴とする。
本願発明者らは、積層バリスタにおいてバリスタ電圧
を低下させるためにセラミック粒子を粒成長させた場合
に生じる耐環境特性の低下を防止する方法を種々検討し
た。その結果、積層バリスタにおいては、バリスタ特性
を有する焼結体と、外層部の焼結体とを同一の焼結体で
構成する必要がないことに着目し、上記のように外層部
の焼結体を内側のバリスタ特性を有する焼結体に比べて
緻密な焼結体として構成することにより、耐環境特性を
高め得ることを見出し、本発明をなすに至った。
を低下させるためにセラミック粒子を粒成長させた場合
に生じる耐環境特性の低下を防止する方法を種々検討し
た。その結果、積層バリスタにおいては、バリスタ特性
を有する焼結体と、外層部の焼結体とを同一の焼結体で
構成する必要がないことに着目し、上記のように外層部
の焼結体を内側のバリスタ特性を有する焼結体に比べて
緻密な焼結体として構成することにより、耐環境特性を
高め得ることを見出し、本発明をなすに至った。
すなわち、請求項1,3に記載の発明では、外層部のセ
ラミック層が、バリスタ特性を有するセラミック層より
も緻密な焼結体で構成されているため、耐環境特性が高
められている。焼結体自身の緻密性を高めることにより
耐環境特性を高めるものであるため、焼結体外表面にガ
ラスをコーティングするといった煩雑な作業を実施する
ことなく、積層バリスタの耐環境特性を高め得る。
ラミック層が、バリスタ特性を有するセラミック層より
も緻密な焼結体で構成されているため、耐環境特性が高
められている。焼結体自身の緻密性を高めることにより
耐環境特性を高めるものであるため、焼結体外表面にガ
ラスをコーティングするといった煩雑な作業を実施する
ことなく、積層バリスタの耐環境特性を高め得る。
また、請求項2,4に記載の発明では、上述した外層部
をより緻密な焼結体として構成するために、酸化亜鉛を
主成分とするセラミック焼結体を用いた積層バリスタに
おいて、外層部のセラミック層に、副成分としてのアン
チモンをより多く含有させている。
をより緻密な焼結体として構成するために、酸化亜鉛を
主成分とするセラミック焼結体を用いた積層バリスタに
おいて、外層部のセラミック層に、副成分としてのアン
チモンをより多く含有させている。
酸化亜鉛を主成分とし、副成分としてアンチモンを含
む原料からなるセラミック焼結体では、粒界に、Zn7Sb2
O12で表されるスピネル型の結晶が形成され、該スピネ
ル結晶が酸化亜鉛結晶の粒成長を阻害する。従って、バ
リスタ電圧を低めるには、アンチモンの添加量を減少さ
せねばならないことがわかる。反対に、粒成長を抑制
し、より緻密な焼結体を得るには、このようなアンチモ
ンの添加量を増加させればよい。請求項2,4に記載の発
明では、従来は酸化亜鉛結晶の粒成長を阻害するために
含有量の低減が図られていたアンチモンを、外層部にお
いてあえて多く含有させることにより、外層部を緻密な
焼結体として構成し、それによって積層バリスタの耐環
境特性を高めている。
む原料からなるセラミック焼結体では、粒界に、Zn7Sb2
O12で表されるスピネル型の結晶が形成され、該スピネ
ル結晶が酸化亜鉛結晶の粒成長を阻害する。従って、バ
リスタ電圧を低めるには、アンチモンの添加量を減少さ
せねばならないことがわかる。反対に、粒成長を抑制
し、より緻密な焼結体を得るには、このようなアンチモ
ンの添加量を増加させればよい。請求項2,4に記載の発
明では、従来は酸化亜鉛結晶の粒成長を阻害するために
含有量の低減が図られていたアンチモンを、外層部にお
いてあえて多く含有させることにより、外層部を緻密な
焼結体として構成し、それによって積層バリスタの耐環
境特性を高めている。
本発明において用い得るセラミック焼結体としては、
上述した酸化亜鉛を主成分とするものの他、チタン酸ス
トロンチウム等を主成分とするものが挙げられる。
上述した酸化亜鉛を主成分とするものの他、チタン酸ス
トロンチウム等を主成分とするものが挙げられる。
また、外層部を、バリスタ特性を有する部分よりも緻
密な焼結体として構成する方法についても、上記のよう
に副成分として含有されるアンチモンの添加量を高める
方法の他、SiO2含有量の多いガラスフリット、Al2O3の
添加等の方法を用いることができる。
密な焼結体として構成する方法についても、上記のよう
に副成分として含有されるアンチモンの添加量を高める
方法の他、SiO2含有量の多いガラスフリット、Al2O3の
添加等の方法を用いることができる。
ZnO、（95.0モル％）、CoO（1.0モル％）、MnO（1.0
モル％）、Sb2O3（2.0モル％）、及びCr2O3（1.0モル
％）を上記のモル比で混合してなるセラミックス材料に
対し、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて原料を調製し、さらに調製された原料に水
を加えてボールミルにより粉砕し、スラリーを得た。得
られたスラリーを脱水し、乾燥した後、780℃の温度で
２時間仮焼し、次にボールミルにより粉砕して、原料Ａ
を作製した。
モル％）、Sb2O3（2.0モル％）、及びCr2O3（1.0モル
％）を上記のモル比で混合してなるセラミックス材料に
対し、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて原料を調製し、さらに調製された原料に水
を加えてボールミルにより粉砕し、スラリーを得た。得
られたスラリーを脱水し、乾燥した後、780℃の温度で
２時間仮焼し、次にボールミルにより粉砕して、原料Ａ
を作製した。
他方、ZnO、（95.0モル％）、CoO（1.0モル％）、MnO
（1.0モル％）、Sb2O3（0.5モル％）、及びCr2O3（1.0
モル％）を上記のモル比で混合してなるセラミックス材
料に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて第２の原料を調製した。次に、第２の原料
に水を加えてボールミルにより粉砕し、スラリーとし
た。得られたスラリーを脱水し、乾燥した後、780℃の
温度で２時間仮焼し、次にボールミルにより粉砕して、
原料Ｂを作製した。
（1.0モル％）、Sb2O3（0.5モル％）、及びCr2O3（1.0
モル％）を上記のモル比で混合してなるセラミックス材
料に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて第２の原料を調製した。次に、第２の原料
に水を加えてボールミルにより粉砕し、スラリーとし
た。得られたスラリーを脱水し、乾燥した後、780℃の
温度で２時間仮焼し、次にボールミルにより粉砕して、
原料Ｂを作製した。
２種類の仮焼原料A,Bに、それぞれ、有機バインダを
加え、さらに溶媒としてエチルアルコールを加えてスラ
リー状にした。これらのスラリーを用いて、リバース・
ロール・コータにより膜厚20μｍの２種類のグリーンシ
ートを得た。
加え、さらに溶媒としてエチルアルコールを加えてスラ
リー状にした。これらのスラリーを用いて、リバース・
ロール・コータにより膜厚20μｍの２種類のグリーンシ
ートを得た。
得られた２種類のグリーンシートを所定の大きさ及び
形状となるように打抜き、第１図に示すセラミックグリ
ーンシート１〜６を得た。ここで、グリーンシート1,6
は原料Ａから、グリーンシート２〜５は原料Ｂからな
る。
形状となるように打抜き、第１図に示すセラミックグリ
ーンシート１〜６を得た。ここで、グリーンシート1,6
は原料Ａから、グリーンシート２〜５は原料Ｂからな
る。
セラミックグリーンシート２〜５の上面に、Ag:Pd＝
7:3の重量比となるようにAg及びPdを含有する導電ペー
ストを塗布し、内部電極７〜10を形成した。
7:3の重量比となるようにAg及びPdを含有する導電ペー
ストを塗布し、内部電極７〜10を形成した。
セラミックグリーンシート１〜６の上下に、グリーン
シート１または６と同一のセラミックグリーンシートを
各10枚積層し、２トン/cm2の圧力を負荷して圧着した。
シート１または６と同一のセラミックグリーンシートを
各10枚積層し、２トン/cm2の圧力を負荷して圧着した。
このようにして得られた成形体を1000℃の温度で２時
間焼成し、焼結体11を得た。
間焼成し、焼結体11を得た。
次に、上記焼結体11の側面11a,11bにAg及びPdをAg:Pd
＝7:3の重量比で含有する導電ペーストを印刷し、800℃
の温度で10分間焼き付けることにより外部電極12a,12b
を形成した。外部電極が形成された状態を第２図に示
す。なお、第２図において、11c,11cが外層部を、11dが
バリスタ特性を有する部分を示す。
＝7:3の重量比で含有する導電ペーストを印刷し、800℃
の温度で10分間焼き付けることにより外部電極12a,12b
を形成した。外部電極が形成された状態を第２図に示
す。なお、第２図において、11c,11cが外層部を、11dが
バリスタ特性を有する部分を示す。
実施例２ ZnO、（95.0モル％）、CoO（1.0モル％）、MnO（1.0
モル％）、Sb2O3（2.0モル％）、及びCr2O3（1.0モル
％）を上記のモル比で混合してなるセラミックス材料
に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重量
％を加えて原料を調製した。この原料に、水を加えてボ
ールミルにより粉砕し、スラリーとした。得られたスラ
リーを脱水・乾燥した後、780℃の温度で２時間仮焼
し、さらにボールミルにより粉砕して、原料Ａを作製し
た。
モル％）、Sb2O3（2.0モル％）、及びCr2O3（1.0モル
％）を上記のモル比で混合してなるセラミックス材料
に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重量
％を加えて原料を調製した。この原料に、水を加えてボ
ールミルにより粉砕し、スラリーとした。得られたスラ
リーを脱水・乾燥した後、780℃の温度で２時間仮焼
し、さらにボールミルにより粉砕して、原料Ａを作製し
た。
他方、ZnO、（95.0モル％）、CoO（1.0モル％）、MnO
（1.0モル％）、Sb2O3（0.5モル％）、及びCr2O3（1.0
モル％）を上記のモル比で混合してなるセラミックス材
料に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて原料を調製した。この原料に水を加えてボ
ールミルにより粉砕し、スラリー状とした。得られたス
ラリーを脱水・乾燥した後、780℃の温度で２時間仮焼
し、次にボールミルにより粉砕して、原料Ｂを作製し
た。
（1.0モル％）、Sb2O3（0.5モル％）、及びCr2O3（1.0
モル％）を上記のモル比で混合してなるセラミックス材
料に、B2O3、SiO2、PbO及びZnOからなるガラス粉末10重
量％を加えて原料を調製した。この原料に水を加えてボ
ールミルにより粉砕し、スラリー状とした。得られたス
ラリーを脱水・乾燥した後、780℃の温度で２時間仮焼
し、次にボールミルにより粉砕して、原料Ｂを作製し
た。
２種類の仮焼原料A,Bに、それぞれ有機バインダを加
え、さらに溶媒としてエチルアルコールを加えてスラリ
ー状にした。これらのスラリーを用いて、リバース・ロ
ール・コータにより膜厚20μｍの２種類のグリーンシー
トを得た。
え、さらに溶媒としてエチルアルコールを加えてスラリ
ー状にした。これらのスラリーを用いて、リバース・ロ
ール・コータにより膜厚20μｍの２種類のグリーンシー
トを得た。
得られた２種類のグリーンシートを所定の大きさ及び
形状となるように打抜き、第３図に示すセラミックグリ
ーンシート13〜21を得た。ここで、グリーンシート13,2
1は原料Ａから、グリーンシート14〜20は原料Ｂからな
る。
形状となるように打抜き、第３図に示すセラミックグリ
ーンシート13〜21を得た。ここで、グリーンシート13,2
1は原料Ａから、グリーンシート14〜20は原料Ｂからな
る。
セラミックグリーンシート14,16,18,20の上面には、A
g:Pd＝7:3の重量比となるようにAg及びPdを含有する導
電ペーストを塗布し、内部電極2,24,26,28を形成した。
また、セラミックグリーンシート15,17,19の上面には、
Ag:Pd＝7:3の重量比となるようにAg及びPdを含有する導
電ペーストを塗布し、非接続型内部電極23,25,27を形成
した。
g:Pd＝7:3の重量比となるようにAg及びPdを含有する導
電ペーストを塗布し、内部電極2,24,26,28を形成した。
また、セラミックグリーンシート15,17,19の上面には、
Ag:Pd＝7:3の重量比となるようにAg及びPdを含有する導
電ペーストを塗布し、非接続型内部電極23,25,27を形成
した。
セラミックグリーンシート13〜21の上下に、グリーン
シート13または21と同一のセラミックグリーンシートを
各10枚積層し、２トン/cm2の圧力を負荷して圧着した。
シート13または21と同一のセラミックグリーンシートを
各10枚積層し、２トン/cm2の圧力を負荷して圧着した。
このようにして得られた成形体を1000℃の温度で２時
間焼成し、焼結体29を得た。
間焼成し、焼結体29を得た。
次に、焼結体29の側面29a,29bにAg及びPdをAg:Pd＝7:
3の重量比で含有する導電ペーストを印刷し、800℃の温
度で10分間焼付けることにより外部電極30a,30bを形成
した。外部電極が形成された状態を第４図に示す。な
お、第４図において、29c,29cは外層部を、29dはバリス
タ特性を有する部分を示す。
3の重量比で含有する導電ペーストを印刷し、800℃の温
度で10分間焼付けることにより外部電極30a,30bを形成
した。外部電極が形成された状態を第４図に示す。な
お、第４図において、29c,29cは外層部を、29dはバリス
タ特性を有する部分を示す。
実施例1,2の評価 得られた試料のバリスタ電圧（V1mA）を測定し、その
後温度60℃、湿度95％の雰囲気中に1000時間放置してバ
リスタ電圧の変化率（ΔV1mA）を測定した。結果を下記
の第１表に示す。
後温度60℃、湿度95％の雰囲気中に1000時間放置してバ
リスタ電圧の変化率（ΔV1mA）を測定した。結果を下記
の第１表に示す。
なお、比較例1,2としては最外層の焼結体がバリスタ
特性を有するセラミック層と同じものからなる。
特性を有するセラミック層と同じものからなる。
〔発明の効果〕 以上のように、本発明では、外層部の焼結体が、バリ
スタ特性を有する焼結体に比べて緻密な焼結体として構
成されているため、焼結体自体の密度差により耐環境特
性が高められる。従って、焼結体の外表面にガラスをコ
ーティングするといった煩雑な作業を省略することがで
き、それによって耐環境特性に優れた低電圧バリスタを
簡単にかつ安価に提供することが可能となる。
スタ特性を有する焼結体に比べて緻密な焼結体として構
成されているため、焼結体自体の密度差により耐環境特
性が高められる。従って、焼結体の外表面にガラスをコ
ーティングするといった煩雑な作業を省略することがで
き、それによって耐環境特性に優れた低電圧バリスタを
簡単にかつ安価に提供することが可能となる。
また、請求項2,4に記載の発明によれば、副成分とし
て含有されているアンチモンの添加量を外層部において
高めるだけで、上記のように外層部の緻密性を高めるこ
とができる。
て含有されているアンチモンの添加量を外層部において
高めるだけで、上記のように外層部の緻密性を高めるこ
とができる。
第１図は実施例１で積層バリスタを得るのに用いられた
セラミックグリーンシート及びその上に形成される電極
パターンを示す分解斜視図、第２図は実施例１で用意さ
れた積層バリスタを示す断面図、第３図は実施例２で用
意された複数枚のセラミックグリーンシート及びその上
に形成される電極パターンを示す分解斜視図、第４図は
実施例２で用意された積層バリスタの断面図である。 図において、１〜6,13〜21はセラミックグリーンシー
ト、７〜10及び22,24,26,28は内部電極、23,25,27は非
接続型内部電極、11,29はセラミック焼結体を示す。
セラミックグリーンシート及びその上に形成される電極
パターンを示す分解斜視図、第２図は実施例１で用意さ
れた積層バリスタを示す断面図、第３図は実施例２で用
意された複数枚のセラミックグリーンシート及びその上
に形成される電極パターンを示す分解斜視図、第４図は
実施例２で用意された積層バリスタの断面図である。 図において、１〜6,13〜21はセラミックグリーンシー
ト、７〜10及び22,24,26,28は内部電極、23,25,27は非
接続型内部電極、11,29はセラミック焼結体を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神２丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭60−60702（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01C 7/02 - 7/22
Claims (4)
- 【請求項１】セラミック焼結体と、該セラミック焼結体
内において半導体セラミック層を介して重なり合うよう
に配置された複数の内部電極とを備える積層バリスタに
おいて、 最外層の内部電極よりも積層方向外側に位置する外層部
のセラミック層が、複数の内部電極に挟まれたバリスタ
特性を有するセラミック層に比べて、粒径の小さなセラ
ミック粒子よりなり、緻密な焼結体として構成されてい
ることを特徴とする、積層バリスタ。 - 【請求項２】前記セラミック焼結体が酸化亜鉛を主成分
とし、副成分として少なくともアンチモンを含み、 前記外層部のセラミック層が、前記バリスタ特性を有す
るセラミックス層に比べて、副成分としてのアンチモン
含有量の高い材料で構成されている、請求項１に記載の
積層バリスタ。 - 【請求項３】セラミック焼結体と、前記セラミック焼結
体内において半導体セラミック層を介して重なり合うよ
うに配置された複数の内部電極と、積層方向において隣
接する内部電極間において半導体セラミック層を介して
隔てられて配置されており、かつ外部と電気的に接続さ
れないように配置された少なくとも１の非接続型内部電
極とを備え、前記内部電極と半導体セラミック層との界
面並びに前記非接続型内部電極と半導体セラミック層と
の界面に形成されたショットキー障壁により電圧非直線
性が与えられており、 前記内部電極と非接続型内部電極との間の半導体セラミ
ック層並びに前記非接続型内部電極間の半導体セラミッ
ク層の半導体粒界数の最小値が２以下である積層バリス
タにおいて、 最外層の内部電極よりも積層方向外側に位置する外層部
のセラミック層が、複数の内部電極及び非接続型内部電
極間に挟まれたバリスタ特性を有する半導体セラミック
層に比べて粒径の小さなセラミック粒子によりなり、緻
密な焼結体として構成されていることを特徴とする、積
層バリスタ。 - 【請求項４】前記セラミック焼結体が、酸化亜鉛を主成
分とし、副成分として少なくともアンチモンを含み、 前記外層部のセラミック層が、前記バリスタ特性を有す
るセラミック層に比べて副成分としてのアンチモン含有
量の高い材料で構成されている、請求項３に記載の積層
バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311098A JP3000662B2 (ja) | 1990-11-15 | 1990-11-15 | 積層バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311098A JP3000662B2 (ja) | 1990-11-15 | 1990-11-15 | 積層バリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181703A JPH04181703A (ja) | 1992-06-29 |
| JP3000662B2 true JP3000662B2 (ja) | 2000-01-17 |
Family
ID=18013117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311098A Expired - Fee Related JP3000662B2 (ja) | 1990-11-15 | 1990-11-15 | 積層バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000662B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4715248B2 (ja) * | 2005-03-11 | 2011-07-06 | パナソニック株式会社 | 積層セラミック電子部品 |
| JP4683068B2 (ja) * | 2008-04-21 | 2011-05-11 | Ｔｄｋ株式会社 | 積層型チップバリスタ |
-
1990
- 1990-11-15 JP JP2311098A patent/JP3000662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181703A (ja) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2556151B2 (ja) | 積層型バリスタ | |
| KR100307802B1 (ko) | 모놀리식 바리스터 | |
| JP3399349B2 (ja) | 積層バリスタおよびその製造方法 | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP2872838B2 (ja) | 積層磁器コンデンサ及びその製造方法 | |
| JP2004022976A (ja) | 積層型電圧非直線抵抗体、及びその製造方法 | |
| US6362720B1 (en) | Chip type varistor and method of manufacturing the same | |
| KR20150091758A (ko) | 저온 소성용 유전체 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법 | |
| JP3000662B2 (ja) | 積層バリスタ | |
| KR20190116141A (ko) | 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 | |
| JP3832071B2 (ja) | 積層バリスタ | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| JP2985384B2 (ja) | 積層型バリスタ | |
| JPH056806A (ja) | チツプバリスタ | |
| JP2779740B2 (ja) | 誘電体磁器及び磁器コンデンサ | |
| JP6020068B2 (ja) | 誘電体磁器組成物および電子部品 | |
| JP4292801B2 (ja) | 積層バリスタの製造方法 | |
| JPH04280603A (ja) | 積層バリスタ | |
| JPH0613206A (ja) | 積層型バリスタ | |
| KR100371056B1 (ko) | ＳｒＴｉＯ3계 ＳＭＤ형 바리스터-캐패시터 복합기능소자제조기술 | |
| KR100234009B1 (ko) | 저전압용 세라믹 바리스터 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JPH03239303A (ja) | 積層バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |