JP4561430B2 - 積層型チップバリスタ - Google Patents

積層型チップバリスタ Download PDF

Info

Publication number
JP4561430B2
JP4561430B2 JP2005089937A JP2005089937A JP4561430B2 JP 4561430 B2 JP4561430 B2 JP 4561430B2 JP 2005089937 A JP2005089937 A JP 2005089937A JP 2005089937 A JP2005089937 A JP 2005089937A JP 4561430 B2 JP4561430 B2 JP 4561430B2
Authority
JP
Japan
Prior art keywords
varistor
layer
glass
electrode
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005089937A
Other languages
English (en)
Other versions
JP2006269993A (ja
Inventor
毅彦 阿部
末起一 竹花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005089937A priority Critical patent/JP4561430B2/ja
Publication of JP2006269993A publication Critical patent/JP2006269993A/ja
Application granted granted Critical
Publication of JP4561430B2 publication Critical patent/JP4561430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、積層型チップバリスタ及びその製造方法に関する。
電圧非直線抵抗体層を内部電極で挟み込み、内部電極に電気的に接続されている外部電極を備える電圧非直線抵抗体素子である積層型バリスタが知られている(例えば、下記特許文献1参照)。下記特許文献1に記載の積層型バリスタは、外部電極の剥離を防止するために、電圧非直線抵抗体層および内部電極を含む焼結体の外表面にガラス粉末を拡散浸透させてガラス膜を形成すると共に、外部電極にそのガラス粉末と同種のガラス粉末を含有させている。
特開平5−36503号公報
上記特許文献1に記載のバリスタにおいては、電圧非直線抵抗体層および内部電極を含む焼結体を形成した後、その焼結体の全面に渡ってガラス膜を形成している。従って、内部電極を引き出している側面にもガラス膜を形成することになるため、内部電極と外部電極との接触性を悪化させる要因となり得る。また、所望のバリスタ特性を得るための設計条件に合致した寸法の焼結体に、更にガラス膜を形成することとなるため、そのガラス膜の厚み分だけ大きくならざるを得ない。
そこで本発明では、外部電極の剥離を抑制すると共に、内部電極と外部電極との接触性を良好に保ち、より小型化が可能な積層型チップバリスタ及びその製造方法を提供することを目的とする。
本発明の積層型チップバリスタは、電圧非直線特性を発現するバリスタ層及び内部電極を有する積層体と、当該積層体に形成され、内部電極に接続される外部電極と、を備える積層型チップバリスタであって、内部電極は、バリスタ層を挟むように設けられ、外部電極は、内部電極に接続されるように設けられると共に、積層体の内部電極が臨む側面から積層体の積層方向に交わる側面に回りこむように形成され、積層体の積層方向における最外層のみが実質的にガラス材料を含有していることを特徴とする。
本発明によれば、外部電極が回りこんで形成されている、積層体の積層方向に交わる側面の最外層のみが実質的にガラス材料を含有しているので、外部電極と積層体との間にガラス材料を含む層が形成される。従って、外部電極の厚みが薄くなったとしても積層体との焼付け強度を高く保つことができる。また、内部電極が臨む部分には実質的にガラス材料を含有していないので、内部電極と外部電極とを良好に接触させることができる。
本発明の積層型チップバリスタの製造方法は、電圧非直線特性を発現するバリスタ層及び内部電極を有する積層体と、当該積層体に形成され、内部電極に接続される外部電極と、を備える積層型チップバリスタの製造方法であって、バリスタ層を構成するバリスタシートを準備する第1準備工程と、バリスタシートを形成する材料とガラス材料とを含むガラス含有シートを準備する第2準備工程と、内部電極を前記バリスタシートに形成する電極形成工程と、電極形成工程において内部電極を形成したバリスタシートと、ガラス含有シートとを、ガラス含有シートが積層方向の最も外側に位置するように積層する積層工程と、当該積層したバリスタシート及びガラス含有シートを焼成して積層体を形成する焼成工程と、当該焼成した積層体に外部電極を構成する導電性材料を塗布する塗布工程と、当該塗布した導電性材料を焼き付けて外部電極を形成する焼付け工程と、を備えることを特徴とする。
本発明によれば、ガラス含有シートを積層方向の最も外側に位置するように積層し、焼成するので、積層体の積層方向における最外層のみにガラス材料を含有させることができる。また、ガラス含有シートの間にはガラス材料を実質的に含まないバリスタシートを積層するので、内部電極が臨む部分には実質的にガラス材料を含ませないようにすることができる。
本発明によれば、外部電極の厚みが薄くなったとしても積層体との焼付け強度を高く保つことができると共に、内部電極と外部電極とを良好に接触させることができる。従って、外部電極の剥離を抑制すると共に、内部電極と外部電極との接触性を良好に保ち、より小型化が可能な積層型チップバリスタ及びその製造方法を提供することができる。
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
本発明の実施形態である積層型チップバリスタについて図1を参照しながら説明する。図1は、本実施形態における積層型チップバリスタ1の積層方向に沿った断面構成を示す図である。
図1に示すように、積層型チップバリスタ1は、積層体3と、当該積層体3において対向する端面にそれぞれ形成される一対の外部電極5とを備えている。積層体3は、バリスタ部7と、当該バリスタ部7を挟むように配置される一対の外層部9とを有し、バリスタ部7と一対の外層部9とが積層されることにより構成されている。積層体3は、直方体形状を呈しており、長さが1.6mmに、幅が0.8mmに、高さが0.8mmにそれぞれ設定されている。本実施形態の積層型チップバリスタ1は、いわゆる1608タイプの積層型チップバリスタである。
バリスタ部7は、バリスタ特性を発現するバリスタ層11と、当該バリスタ層11を挟むように配置される一対の内部電極13,14とを含んでいる。バリスタ部7では、バリスタ層11と内部電極13,14とが交互に積層されている。バリスタ層11における一対の内部電極13,14に重なる領域11aがバリスタ特性を発現する領域として機能する。
バリスタ層11は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層11は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層11における一対の内部電極13,14に重なる領域11aが、ZnOを主成分とすると共にPrを含む素体からなる領域を有することになる。
Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。尚、希土類金属元素として、Prの代わりにBiを含むことも好ましい。バリスタ層11におけるZnOの含有率は、特に限定されないが、バリスタ層11を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.8質量%である。バリスタ層11の厚みは5〜60μm程度である。
一対の内部電極13,14は、それぞれの一端が積層体3において対向する端面に交互に露出するように略平行に設けられている。各内部電極13,14は、上記各一端において外部電極5と電気的に接続されている。この内部電極13,14は、導電材を含んでいる。内部電極13,14に含まれる導電材としては、Pdを含んでいることが好ましい。本実施形態では、内部電極13,14は、PdまたはAg−Pd合金からなる。内部電極13,14の厚みは、0.5〜5μm程度である。また、内部電極13,14の幅は、100〜600μm程度である。また、内部電極13,14が互いに重なり合う部分Lの面積(内部電極13,14の重なり面積)は、積層体3の積層方向(バリスタ層11の厚み方向)から見て、0.5〜30mmである。
外層部9は、バリスタ層11と同様に、ZnOを主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)およびアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部9は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、外層部9が、ZnOを主成分とすると共にPrを含む素体からなる領域を有することとなる。外層部9の厚みは40〜750μm程度である。
積層体3の積層方向における、外層部9の最外層にはガラス含有層9aが形成されている。ガラス含有層9aは、0.1〜20重量%のガラス材料を含むガラスリッチ層である。ガラス含有層9aからはガラス材料が外層部9の他の部分に拡散し、微量にガラス材料を含むガラス非リッチ層を形成している場合もあるが、ガラス含有層9aが実質的にガラス材料を含んだガラスリッチ層として配置されている。
本実施形態においては、ガラス含有層9aを構成する系として、ZnO−B−SiO系を用いている。この他に、ガラス含有層9aを構成する系として、ZnO−B系、ZnO−SiO系、B−SiO系といった系を用いてもよく、PbO、BaO、Biを含む系を用いてもよい。
外部電極5は、積層体3の両端面を覆うように設けられている。この外部電極5は、内部電極13,14を構成しているPd等の金属と電気的に良好に接続できる金属材料からなるものである。例えば、Agは、Pdからなる内部電極13,14との電気的な接続性が良好であり、しかも積層体3の端面に対する接着性が良好であることから、外部電極用の材料として好適である。外部電極5の厚みは10〜50μm程度である。
外部電極5の表面には、当該外部電極を覆うように、厚みが0.5〜2μm程度であるNiめっき層および厚みが2〜6μm程度のSnめっき層等が順に形成され、めっき層5aを構成している。このめっき層5aは、主として積層型チップバリスタ1をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
外部電極5の表面に形成させるめっき層5aは、はんだ耐熱性やはんだ濡れ性を向上する目的が達成される限り、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成し得るその他の材料としては、例えば、Sn−Pb合金等が挙げられ、上述のNiやSnと組み合わせて用いても好適である。
外部電極5の端部(図1のA部分)は、厚みが薄くなっている部分であり、めっき層5aの残留応力による影響で積層体3から引き剥がされる方向に応力が発生する。また、積層型チップバリスタ1を基板に実装する際に、はんだから受ける外力によって、同様に積層体3から引き剥がされる方向に応力が発生する。ここで、外部電極5の厚みが十分であれば、外部電極5を形成する電極用ペーストに含まれているガラスフリットのみで焼き付け強度が確保できる。しかしながら、図1に示すように外部電極5の厚みが十分でない場合は、本実施形態のようにガラス含有層9aに含まれているガラス材料によって焼き付け強度を確保することができる。
ここで、ガラス含有層9aに含まれるガラス材料の比率(ガラス添加量)を変化させた場合の、外部電極5の剥がれ防止効果等について図2を参照しながら説明する。図2は、ガラス含有層9aのガラス添加量を変化させ、素子剥がれ不良率を測定した結果を示している。尚、測定数は10000個である。図2に示すように、ガラス添加量が0.1重量%未満では、外部電極5の剥がれが多く発生する。また、ガラス添加量が20重量%を超えると、素子自体が変形したり、焼成時にセッターとガラス材料が反応してしまったりといった不具合が発生する。従って、上述したように、ガラス添加量は0.1〜20重量%であることが好ましい。
本実施形態の変形例を図3に示す。図3に示す積層型チップバリスタ30はいわゆるアレイ型のチップバリスタである。積層型チップバリスタ30は、積層体31に二対の外部電極32が設けられている。各対の外部電極32にはそれぞれ、内部電極33,34が電気的に接続されている。内部電極33,34はそれぞれ二段に渡って形成されている。積層型チップバリスタ30の場合、外部電極32は、内部電極33,34が臨む側面311と、積層体31の積層方向に交わる側面312とにのみ形成されている。また、図3に示すように、側面311及び側面312にそれぞれ接する側面313には外部電極32は形成されていない。従って、外部電極32が積層体31に接する面積が減少するものの、積層体31の積層方向の最外層にガラス材料を含有させることで、外部電極32の剥がれ防止効果をより高めることができる。
引き続いて、図1、図6および図7を参照しながら、本実施形態の積層型チップバリスタ1の製造方法について説明する。図6は、本実施形態の積層型チップバリスタ1の製造方法の各工程を説明するための図である。図7は、本実施形態の積層型チップバリスタ1の製造方法を説明するための図である。
まず、バリスタ層11及び外層部9を構成する主成分であるZnO、及びPr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調製する(ステップS101)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS103、第1準備工程)。
次に、ステップS103で得たグリーンシート上に、内部電極13,14用の材料であるペースト状のPdをクリーン印刷等の印刷法により所定のパターンで塗布した後、この導電性ペーストを乾燥させて所定のパターンを有する電極層を形成する(ステップS105、電極形成工程)。
次に、ステップS101で調製したバリスタ材料から得たスラリーに、B、SiOを所定量加えて攪拌する。このガラス材料が混入されたスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してガラス混入グリーンシートを得る(ステップS107、第2準備工程)。
次に、電極層が形成されたグリーンシートと、電極層が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。更に、そのシート積層体の最も外側にガラス混入グリーンシートを重ねたシート積層体を形成する(ステップS109、積層工程)。こうして得られたシート積層体を所望のサイズに切断してグリーンチップを得る(ステップS111)。
ステップS111で得られたグリーンチップは、図4に示されるように、ガラス混入グリーンシートS1aを最も外側にして、電極層ELが形成されていない複数枚のグリーンシートS1、電極層ELが形成されたグリーンシートS2、電極層ELが形成されていない複数枚のグリーンシートS1、電極層ELが形成されたグリーンシートS3、電極層ELが形成されていない複数枚のグリーンシートS1の順に、これらのシートS1a、S1〜S3が積層されている。なお、グリーンシートS2とグリーンシートS3との間に、必ずしも電極層ELが形成されていないグリーンシートS1を積層する必要はない。
次に、このグリーンチップに、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、1000〜1400℃、0.5〜8時間程度の焼成を行い(ステップS113、焼成工程)、積層体3を得る。この焼成によって、グリーンチップにおける電極層ELの間のグリーンシートS1,S3はバリスタ層11となる。電極層ELは、内部電極13,14となる。こうして得られた積層体3には、次の工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。
次に、積層体3の両端部に、一対の内部電極13のそれぞれに接するように、主としてAgを含む外部電極用ペーストを塗布した後、このペーストに対して550〜850℃程度の加熱(焼き付け)処理を行い、Agからなる一対の外部電極5を形成する(ステップS117、塗布工程、焼付け工程)。そして、外部電極5の外側表面に、電解めっき等によりNiめっき層及びSnめっき層を順次積層する。こうして積層型チップバリスタ1が得られる。
本実施形態によれば、積層体3の積層方向に交わる側面(外部電極5が回りこんで形成されている側面)の最外層であるガラス含有層9aのみが実質的にガラス材料を含有しているので、外部電極5の厚みが薄くなっている部分(図1のA部分)においても積層体3との焼付け強度を高く保つことができる。また、内部電極13,14が臨む部分には実質的にガラス材料を含有しておらず(周辺の極めて限定された微小部分にのみ含まれている)、内部電極13,14と外部電極5とを良好に接触させることができる。
また、積層体3の積層方向に沿う側面であって、内部電極13,14が臨む側面以外の側面においても、実質的にガラス材料を含有していない。従って、積層体を形成した後にガラスを浸漬させる場合に比較して、その浸漬部分の厚み分の余裕を持たずに済むので、積層型チップバリスタとして小型化が図れる。
本発明の実施形態である積層型チップバリスタの断面構成を示す図である。 図1のガラス含有層のガラス添加量を変化させた場合における外部電極5の剥がれの発生状況を示す図である。 本発明の実施形態の変形例である積層型チップバリスタの外観を示す図である。 本発明の実施形態である積層型チップバリスタの製造方法の各工程を説明するための図である。 本発明の実施形態である積層型チップバリスタの製造方法を説明するための図である。
符号の説明
1…積層型チップバリスタ、3…積層体、5…外部電極、5aめっき層、7…バリスタ部、9…外層部、9a…ガラス含有層、11…バリスタ層、13,14…内部電極。

Claims (1)

  1. バリスタ材料からなり電圧非直線特性を発現するバリスタ層及び内部電極を有する積層体と、当該積層体に形成され、前記内部電極に接続される外部電極と、を備える積層型チップバリスタであって、
    前記積層体は、前記バリスタ層と当該バリスタ層を挟むように配置される一対の内部電極とを含むバリスタ部と、当該バリスタ部を挟むように配置される一対の外層部とを有し、
    前記外部電極は、前記内部電極に接続されるように設けられると共に、前記積層体の前記内部電極が臨む側面から前記積層体の積層方向に交わる側面に回りこむように形成され、
    前記外層部は、前記バリスタ層と同じ組成成分であるバリスタ材料からなる層が複数積層された素体からなると共に、当該外層部の積層方向における最外層のみが0.1〜20重量%のガラス材料を含有していることを特徴とする積層型チップバリスタ。
JP2005089937A 2005-03-25 2005-03-25 積層型チップバリスタ Active JP4561430B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005089937A JP4561430B2 (ja) 2005-03-25 2005-03-25 積層型チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005089937A JP4561430B2 (ja) 2005-03-25 2005-03-25 積層型チップバリスタ

Publications (2)

Publication Number Publication Date
JP2006269993A JP2006269993A (ja) 2006-10-05
JP4561430B2 true JP4561430B2 (ja) 2010-10-13

Family

ID=37205580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005089937A Active JP4561430B2 (ja) 2005-03-25 2005-03-25 積層型チップバリスタ

Country Status (1)

Country Link
JP (1) JP4561430B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4998800B2 (ja) * 2008-07-17 2012-08-15 Tdk株式会社 積層チップバリスタおよびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536503A (ja) * 1991-07-25 1993-02-12 Murata Mfg Co Ltd 積層型バリスタ
JPH06124807A (ja) * 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
JPH0917609A (ja) * 1995-06-28 1997-01-17 Mitsubishi Materials Corp 積層型チップサーミスタ
JPH11233309A (ja) * 1998-02-10 1999-08-27 Murata Mfg Co Ltd 積層バリスタ
JPH11329805A (ja) * 1998-05-12 1999-11-30 Tama Electric Co Ltd チップ部品
JP2002252105A (ja) * 2001-02-22 2002-09-06 Tdk Corp 積層チップ型バリスタ
JP2003109805A (ja) * 2002-08-02 2003-04-11 Mitsubishi Materials Corp チップ型サーミスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536503A (ja) * 1991-07-25 1993-02-12 Murata Mfg Co Ltd 積層型バリスタ
JPH06124807A (ja) * 1992-10-13 1994-05-06 Murata Mfg Co Ltd 積層型チップ部品
JPH0917609A (ja) * 1995-06-28 1997-01-17 Mitsubishi Materials Corp 積層型チップサーミスタ
JPH11233309A (ja) * 1998-02-10 1999-08-27 Murata Mfg Co Ltd 積層バリスタ
JPH11329805A (ja) * 1998-05-12 1999-11-30 Tama Electric Co Ltd チップ部品
JP2002252105A (ja) * 2001-02-22 2002-09-06 Tdk Corp 積層チップ型バリスタ
JP2003109805A (ja) * 2002-08-02 2003-04-11 Mitsubishi Materials Corp チップ型サーミスタの製造方法

Also Published As

Publication number Publication date
JP2006269993A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP3555563B2 (ja) 積層チップバリスタの製造方法および積層チップバリスタ
JP2008311362A (ja) セラミック電子部品
US7705708B2 (en) Varistor and method of producing the same
JP5668429B2 (ja) 積層セラミック電子部品
JP4623036B2 (ja) 電子部品の製造方法及び電子部品
JP4561430B2 (ja) 積層型チップバリスタ
JP3981125B2 (ja) 積層型チップバリスタ及びその製造方法
JP4907138B2 (ja) チップ型ntc素子
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JP5577917B2 (ja) チップバリスタ
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JP4539671B2 (ja) 電子部品及びその製造方法
JP2009295683A (ja) チップ型電子部品
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4070780B2 (ja) 積層型チップバリスタ
JP2006269985A (ja) 積層型チップバリスタ
JP4227597B2 (ja) バリスタ
JP4087359B2 (ja) 積層型チップバリスタ
JP2013021010A (ja) 積層セラミックコンデンサ
JP2003151805A (ja) チップ型電子部品およびその製造方法
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
JP4276231B2 (ja) バリスタ素子
JP4788619B2 (ja) バリスタ素子
JP4127696B2 (ja) バリスタ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4561430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250