JPH0536503A

JPH0536503A - 積層型バリスタ

Info

Publication number: JPH0536503A
Application number: JP3209975A
Authority: JP
Inventors: Akiyoshi Nakayama; 晃慶中山; Kazuyoshi Nakamura; 和敬中村; Yasunobu Yoneda; 康信米田; Yukio Sakabe; 行雄坂部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1991-07-25
Filing date: 1991-07-25
Publication date: 1993-02-12

Abstract

(57)【要約】【目的】半田付け時のフラックスや還元性雰囲気等に
よる漏れ電流を抑制しながら、さらに外部電極の接合強
度を向上できる積層型バリスタを提供する。【構成】半導体セラミックス層２と内部電極３とを、
該内部電極３の一端面３ａのみが上記セラミックス層２
の端縁に露出するよう交互に積層して一体焼結し、該焼
結体４の両端面４ａ，４ｂに上記各内部電極３の一端面
３ａが接続される外部電極５を形成して積層型バリスタ
１を構成する。そして上記焼結体４の外表面にガラス粉
末を浸透拡散させてガラス膜６を形成し、さらに上記外
部電極５に上記ガラス粉末を含有させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能する積層型バリスタに関し、特に半田付け時のフ
ラックスや還元性雰囲気等による漏れ電流を抑制でき、
さらに外部電極の接合強度を向上でき、品質に対する信
頼性を向上できるようにした構造に関する。

【０００２】

【従来の技術】一般に、印加電圧に応じて抵抗値が非直
線的に変化する電圧非直線抵抗体（以下、バリスタと称
す）は、サージ吸収素子，電圧安定化素子として広く使
用されている。このようなバリスタの電気的特性は、Ｉ
／ｉ＝（Ｖ／Ｖ_i）^aで表される。上記Ｉは素子に流れ
る電流，Ｖは印加電圧，Ｖ_iは素子にｉＡの電流が流れ
たときの端子間電圧で、通常１mAの値をとりバリスタ電
圧Ｖ_1mAと称されている。また、上記ａは電圧非直線係
数であり、バリスタを電気回路に組み込んだ際に電圧が
いかに制御されるかを示すもので、このａ値が大きいほ
ど電圧制御に優れている。また近年、通信機器等の電子
機器の分野においては、小型化，電子部品のＩＣ化，集
積化が進んでおり、これに伴ってバリスタにおいても実
装密度の向上を図るための超小型化，あるいは低電圧化
の要求が強くなっている。このような要求に対応するも
のとして、従来、ディスク型に代わる積層型バリスタが
提案されている（例えば、特公昭58-23921号公報参照)
。この積層型バリスタによれば、半導体セラミックス
層の結晶粒子を巨大に成長させることなく内部電極間の
粒界数を小さくすることが可能であることから、動作電
圧の低電圧化が実現でき、小型化にも対応できる。とこ
ろで、上記積層型バリスタは、酸化亜鉛を主成分とする
半導体セラミックスを高温焼成してなる焼結体から構成
されていることから、半田付け時のフラックスや還元性
雰囲気等により上記焼結体の表面が還元され易く、その
結果表面電流が流れ易くなって漏れ電流が増大するとい
う問題がある。このような漏れ電流を低減するために、
従来、上記焼結体の外表面にガラス膜をコーティングす
ることが提案されている（例えば、特願平１−313904号
参照) 。これは、焼結体とガラス粉末とを耐熱性容器内
に収容し、この容器を回転させながら上記ガラス粉末の
軟化点以上の温度に加熱処理することによって、このガ
ラス粉末を焼結体の表面部分に浸透拡散させるものであ
る。このガラス膜により湿度等に対する耐環境特性を向
上でき、半田付け時のフラックスや還元性雰囲気等によ
る漏れ電流を抑制でき、さらにはサージ耐量を向上でき
る。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の焼結体の表面にガラス膜をコーティングしてなる積
層型バリスタでは、上記焼結体のガラス膜に外部電極を
焼き付ける場合、外部電極の結合強度が低く、場合によ
っては電極が剥離するおそれがあり、品質に対する信頼
性が低いという問題点がある。

【０００４】本発明は上記従来の問題点を解決するため
になされたもので、焼結体の表面にガラス膜をコーティ
ングする場合の、外部電極の接合強度を向上でき、品質
に対する信頼性の高い積層型バリスタを提供することを
目的としている。

【０００５】

【課題を解決するための手段】そこで本発明は、半導体
セラミックス層と内部電極とを、該内部電極の一端面の
みが上記セラミックス層の端縁に露出するよう交互に積
層して一体焼結し、該焼結体の両端面に上記各内部電極
の一端面が接続される外部電極を形成してなる積層型バ
リスタにおいて、上記焼結体の外表面にガラス粉末を浸
透拡散させてガラス膜を形成するとともに、上記外部電
極に上記ガラス粉末と同種のガラス粉末を含有させたこ
とを特徴としている。

【０００６】

【作用】本発明に係る積層型バリスタによれば、焼結体
の外表面にガラス膜を形成したので、半田付け時のフラ
ックスや還元性雰囲気による漏れ電流を抑制でき、サー
ジ耐量を向上できる。また、外部電極にガラス粉末を含
有させたので、この外部電極を上記焼結体に焼き付ける
際に該焼結体のガラス膜と外部電極との親和性が強くな
り、それだけ外部電極の接合強度を向上でき、ひいては
品質に対する信頼性を向上できる。

【０００７】

【実施例】以下、本発明の実施例を図について説明す
る。図１及び図２は本発明の一実施例による積層型バリ
スタを説明するための図である。図において、１は本実
施例の積層型バリスタである。このバリスタ１は直方体
状のもので、酸化亜鉛を主成分とする半導体セラミック
ス層２と白金からなる内部電極３とを交互に積層し、該
積層体を一体焼結して焼結体４を形成して構成されてい
る。また、上記各内部電極３の一端面３ａは焼結体４の
左, 右端面４ａ，４ｂに交互に露出されており、他の端
面はセラミックス層２の内側に位置して焼結体４内に封
入されている。

【０００８】さらに、上記焼結体４の左, 右端面４ａ，
４ｂには銀からなる外部電極５が形成されており、該外
部電極５は上記各内部電極３の一端面３ａに電気的に接
続されている。

【０００９】また、上記焼結体４の外表面部分には膜厚
２μｍ以下のガラス膜６がコーティングされている。こ
のガラス膜６は、上記焼結体４とホウケイ酸亜鉛ガラス
粉末とを耐熱性容器内に収容し、この容器を回転しなが
ら上記ガラス粉末の軟化点以上の温度に加熱処理するこ
とによって形成されたものである。

【００１０】そして、上記外部電極５は上記ガラス膜６
と同じ種類のホウケイ酸亜鉛ガラス粉末を含有してお
り、該ガラス粉末の含有量は10重量％程度となってい
る。これにより上記外部電極５はガラス膜６のガラス粉
末を一部を吸収した状態で焼結体４に接合している。

【００１１】次に本実施例の積層型バリスタ１の製造方
法について説明する。まず、主成分材料である酸化亜鉛
に対して、酸化プラセオジウム，酸化コバルト，酸化マ
グネシウム，酸化クロム，炭酸カリウムを、それぞれプ
ラセオジウム，コバルト，マグネシウム，クロム，カリ
ウムに換算して0.5 wt％,2.0wt％,0.1wt％,0.1wt％,0.1
wt％の組成比率となるように秤量して原料粉を作成す
る。

【００１２】次いで、上記原料をイオン交換水を用いて
24時間混合し、この後ろ過して乾燥させ、続いて800 ℃
で２時間仮焼成する。この仮焼成した後ボールミルで充
分粉砕し、これに有機バインダーを混合してスラリー状
のセラミックス材料を形成する。このセラミックス材料
をドクタブレード法により、厚さ50μm 程度のセラミッ
クスシートを形成し、このセラミックスシートを矩形状
に切断して多数の半導体セラミックス層２を形成する。

【００１３】次に、白金にビヒクルを混合してなる電極
ペーストを作成し、該ペーストを上記セラミックス層２
の上面にスクリーン印刷して内部電極３を形成する。こ
の場合、内部電極３の一端面３ａのみがセラミックス層
２の端縁まで延び、残りの端面は内側に位置するように
形成する。

【００１４】そして、図２に示すように、上記セラミッ
クス層２と内部電極３とが交互に重なり、かつ各内部電
極３の一端面３ａがセラミックス層２の両外縁に交互に
位置するよう積層し、さらにこれの上面，下面にダミー
としてのセラミックス層７を重ねる。次いで、これの積
層方向に２ton/cm²の圧力を加えて圧着して積層体を形
成し、この積層体を所定の寸法に切断する。そして、こ
の積層体を空気中にて1200℃で２時間焼成して焼結体４
を得る。

【００１５】次に、外径50mmφ, 内径40mmφ, 深さ40mm
のアルミナ磁器ポット内に上記焼結体４を収容するとと
もに、所定量のホウケイ酸亜鉛ガラス粉末を添加する。
このアルミナ磁器ポットを20rpm で回転させながら、上
記ガラス粉末の軟化点以上の700 ℃に加熱し、10分間加
熱処理する。すると、上記ガラス粉末が焼結体４の表面
部分に浸透拡散して付着し、これにより膜厚２μｍ程度
のガラス膜６が形成される。

【００１６】そして、銀ペーストにホウケイ酸亜鉛ガラ
ス粉末を10重量％添加して電極ペーストを作成し、この
ペーストを上記焼結体４の左, 右端面４ａ，４ｂに塗布
し、この後800 ℃で焼き付けて外部電極５を形成する。
すると、この焼き付け時にガラス膜６中のガラス成分の
一部が外部電極５のガラス粉末に吸収されて接合し、こ
の状態で外部電極５に内部電極３の一端面３ａが接続さ
れる。これにより本実施例の積層型バリスタ１が製造さ
れる。

【００１７】このように本実施例によれば、外部電極５
にホウケイ酸亜鉛ガラス粉末を添加したので、該ガラス
粉末と焼結体４のガラス膜６との親和性が強くなり、そ
の結果外部電極５の接合強度を向上でき、外部電極５の
剥離を防止して品質に対する信頼性を向上できる。ここ
で、上記製造方法により得られた積層型バリスタ1 の接
合強度を測定したところ、5.0Kg/mm² であった。これは
ガラス粉末を添加していない従来の積層型バリスタの1.
6Kg/mm²に比べて大幅に向上している。また、本実施例
では、焼結体４の表面部分をガラス膜６で覆ったので、
湿度等に対する耐環境性を向上でき、半田付け時のフラ
ックスや還元性雰囲気等による焼結体４の還元を防止で
き、漏れ電流を低減できるとともに、サージ耐量を向上
できる。

【００１８】

【発明の効果】以上のように本発明に係る積層型バリス
タによれば、焼結体の外表面にガラス膜を形成するとと
もに、外部電極にガラス粉末を添加したので、外部電極
の接合強度を向上でき、外部電極の剥離を防止して品質
に対する信頼性を向上できる効果があるとともに、半田
付け時のフラックスや還元性雰囲気等による漏れ電流を
抑制できるとともに、サージ耐量を向上できる効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例による積層型バリスタを説明
するための断面図である。

【図２】上記実施例の積層型バリスタの製造方法を説明
するための分解斜視図である。

【符号の説明】

１積層型バリスタ２半導体セラミックス層３内部電極３ａ内部電極の一端面４焼結体４ａ，４ｂ焼結体の両端面５外部電極６ガラス膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者坂部行雄京都府長岡京市天神２丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】【請求項１】半導体セラミックス層と内部電極とを、
該内部電極の一端面のみが上記セラミックス層の端縁に
露出するよう交互に積層して一体焼結し、該焼結体の両
端面に上記各内部電極の一端面が接続される外部電極を
形成してなる積層型バリスタにおいて、上記焼結体の外
表面にガラス粉末を浸透拡散させてガラス膜を形成する
とともに、上記外部電極に上記ガラス粉末と同種のガラ
ス粉末を含有させたことを特徴とする積層型バリスタ。