JPH0273604A - 積層型バリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性抵抗として機能する積層型バリ
スタに関し、特に酸素欠乏による漏れ電流を回避できる
ようにした構造に関する。

〔従来の技術〕

一般に、バリスタは、印加電圧に応じて抵抗値が非直線
的に変化する抵抗体素子であり、電子回路に過電圧が加
わるのを防止するためのサージ吸収素子として採用され
ている。このようなバリスタとして、従来、第５図及び
第６図に示すような直方体状の積層型バリスタがある（
特公昭５８−２３９２１号公報参照）。この積層型バリ
スタ１０は、バリスタ層１１と内部電極１２とを交互に
積層して一体焼結するとともに、該焼結体１３の左、右
端面１３ａ、１３ｂに外部電極１４を形成して構成され
ている。またこの外部を極１４には、上記焼結体１３の
左、右端面１３ａ、１３ｂに交互に露出された内部電極
１２の一端面１２ａが接続されている。このような積層
型バリスタにおけるしきい値電圧は、バリスタ層の一粒
界あたりのしきい値電圧と、バリスタ層の厚さ方向の粒
界数とで決まる。ところで、ＺｎＯ系バリスタにおける
一粒界あたりのしきい値電圧は略２〜４Ｖと一定である
から、上記しきい値電圧を低くするにはセラミクスの粒
子径を大きくすればよい。しかし、この粒子径を大きく
するには限界があることから、従来は上記バリスタ層の
厚さをできるだけ薄くするようにしており、最小２０μ
閑程度に設定していた。

〔発明が解決しようとする問題点〕

ところで、上記積層型バリスタは、焼成する際の降温過
程でバリスタ層内に酸素を供給する必要がある。ところ
が上記従来のバリスタでは、上記焼成時にバリスタ層へ
の酸素の供給が不足して酸素欠乏状態になるという問題
点がある。この酸素欠乏はバリスタ層が薄いほど顕著と
なる。その結果、しきい値電圧以下での漏れ電流が大き
くなり、ひいては消費電力が増加し、また熱暴走の原因
となるという問題が生じる。この漏れ電流は、バリスタ
層の厚さが薄いほど増大する。

本発明は、上記従来の問題点を解決するためになされた
もので、焼成時に発生する酸素欠乏を防止して、漏れ電
流を低減できる積層型バリスタを提供することを目的と
している。

〔問題点を解決するための手段〕

本件発明者らは、上記酸素欠乏を防止する方法について
の種々の検討過程において、バリスタの特性劣化の原因
として、上記焼成時におけるバリスタ層の酸素欠乏とと
もに、内部電極とバリスタ層との濃度勾配により粒界の
添加物が内部電極へ拡散することが考えられることを見
出した。そこで、添加物の濃度勾配を逆にして、つまり
バリスタ機能を有する添加物を内部電極側に含有させて
やれば、焼成時において、内部電極内のバリスタ成分の
添加物のみをセラミクス層に拡散させることができ、そ
の結果上記酸素欠乏を防止でき、かつ粒界添加物の内部
電極への拡散も防止できることに想到し、本発明を成し
たものである。

そこで、本発明は半導体セラミクス層と内部電極とを交
互に積層してなる積層体の両端面に上記内部電極の一端
面を交互に露出させ、上記セラミクス層の上記内部電極
を囲む部分にバリスタ部を形成したことを特徴とする積
層型バリスタである。

ここで、本発明に係る積層型バリスタの構造を実現する
ための製造方法の一例を説明する。

■　まず、従来から採用されているバリスタ材料の主成
分ではあるが、それだけではバリスタ機能を持たない半
導体性のセラミクス組成物からなるシート状のセラミク
ス層を形成する。一方、上記バリスタ材料の副成分で上
記主成分に加えるとバリスタ機能を発現させるセラミク
ス組成物と内部電極用の金属とを混合させて電極ペース
トを作成する。

■　次に、上記Ｎ、電極ペースト上記セラミクス層に印
刷して内部電極を形成し、この内部電極と上記セラミク
ス層とが交互に位置し、かつ左、右端面にこの内部電極
の一端面が交互に露出するように積層して積層体を形成
する。

■　さらに、上記左、右端面に上記電極ペーストを塗布
した後、この積層体を焼成する。するとこれにより、本
発明の積層型バリスタが得られることとなる。即ち、内
部電極側からバリスタ成分が拡散し、セラミクス層の内
部電極を囲む部分にバリスタ部が形成され、バリスタ部
同士の間には半導体セラミクス層が残存した構造となる
。

なお、本発明の積層型バリスタを製造する場合、上記積
層体の左、右端面には、必ずしも上記電極ペーストを塗
布する必要はない、また、上記積層体を焼成した後上記
左、右端面に内部電極に接続される外部電極を焼き付は
形成することとなるが、この外部電極は焼成前の積層体
に予め塗布しておき、この後一体焼成する方法でもよい
、さらに、上記グリーンシートを形成する方法としては
、ドクターブレード法あるいはスクリーン印刷法等が採
用できる。

〔作用〕

本発明に係る積層型バリスタによれば、半導体セラミク
ス層の内部電極を囲む部分にバリスタ部を形成し、該バ
リスタ部同士の間には半導体セラミクス層が残存した構
造としたので、焼成降温時において半導体セラミクス層
を介してバリスタ層への酸素の供給ができるので、バリ
スタ層の酸素欠乏状態を解消することができる。その結
果、漏れ電流を解消してバリスタ特性を向上でき、ひい
ては消費電力の増大、熱暴走を防止できる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図ないし第３図は本発明の一実施例による積層型バ
リスタを説明するための図である。

図において、１は本実施例の積層型バリスタであり、こ
のバリスタ１は、半導体セラミクス層２と内部電極３と
を交互に積層し、これを一体焼結してなる焼結体４の左
、右端面４ａ、４ｂに外部ｉｌｔ極５を形成して構成さ
れている。また、上記焼結体４の左、右端面４ａ、４ｂ
には、各内部電極３の一端面３ａが交互に露出しており
、これは上記外部電極５に接続されている。なお、この
各内部電極３の他の部分は焼結体４内に埋設されている
。

そして、本実施例の上記セラミクス層２の、該セラミク
ス層２の内部電極３を囲む部分、及び上記焼結体４の両
端面４ａ、４ｂ部分には、バリスタ部６が形成されてい
る。このバリスタ部６は、内部ｔｉａ内に混合されたバ
リスタ機能を有するバリスタ成分、及び両端４ａ、４ｂ
に塗布されたバリスタ成分を、焼結時において上記セラ
ミクス層２内に拡散させて形成したものであり、上記セ
ラミクスＮ２の中央部分には、バリスタ機能を持たない
半導体部分が残った状態となっている。

次に本実施例の積層型バリスタ１の製造方法について説
明する。

■　まず、高純度（９９，５％以上）のＺｎＯ粉末にを
機バインダーを混合してなるセラミクス材料から、厚さ
１００μＩのグリーンシートを形成し、該シートを切断
して矩形状の半導体セラミクス層２を形成する。

■　一方、Ｃｏ　０（２０ｍｏ１％）１Ｍｎｏ（２０＋
ａＯｊ！％）、Ｓ　ｂｌ　０ｓ（４０＋＊ｏｊ！％）＋
　Ｃｒ　ｔ　Ｏｓ（２０ｍｏｆ％）と、Ｂｔ　Ｏｓ　、
Ｓ　ｉｏ、、ＰｂＯ，ＺｎＯからなるガラス粉末とを混
合してなるバリスタ材料を準備する。そして、このバリ
スタ材料を、ｐｔにビヒクルを混合してなる内部電極用
材料に対して１０ｗｔ％加えて電極ペーストを作成する
。

■　次に、上記セラミクス層２に、上記電極ペーストを
スクリーン印刷して内部電極３を形成する。この場合、
該内部電極３の一端面３ａのみがセラミクス層２の外縁
まで延び、他の端面ば内方に位置するようにする。そし
て、第３図に示すように、セラミクス層２と内部電極３
とが交互に重なり、かつ内部電極３の一端面３ａがセラ
ミクス層２の両端面に交互に露出するように積層し、さ
らにこの積層体の上、下面にダミーとしてのセラミクス
層７を重ね、これをプレスで加圧、圧着して積層体を形
成する。するとこれにより、内部電極３の一端面３ａの
みが積層体の左、右側面の外方に露出し、残りの部分は
セラミクス層２内に完全に埋設されることとなる。

■　そして、上記積層体の内部電極３の一端面３ａが露
出された両端面に、上記電極ペーストからＰｔを除いて
なるバリスタ材料のみのペーストを塗布する０次に、上
記積層体を空気中にて１２００℃で加熱焼成し、焼結体
４を得る。すると、上記内部電極３内のバリスタ材料、
及び積層体の両端面のバリスタ材料がセラミクス層ｚ内
に拡散して、上記内部電極３を囲む部分及び焼結体４の
左、右端面４ａ、４ｂ部分にバリスタ機能を有するバリ
スタ部６が形成されることとなる。そして、この場合、
内部電極３を構成するＰｔはセラミクス層２に拡散され
ることなく該内部電極に残ることとなる。

■　しかる後、上記焼結体４の、内部電極３が露出され
た左、右端面４ａ、４ｂにＡｇを主体としてＰｄを添加
してなるペーストを塗布した後焼き付けて外部電極５を
形成する。

次に本実施例の作用効果について説明する。

本実施例の積層型バリスタ１によれば、内部電極３内に
混合されたバリスタ材料をセラミクス層２に拡散させて
、このセラミクス層２の内部電極３を囲む部分及び焼結
体４の両端面４ａ、４ｂ部分にバリスタ部６を形成した
ので、内部電極３中の金属がセラミクス粒界相を還元す
る問題を解消でき、焼成降温時における酸素欠乏を回避
できる。

また、従来のバリスタのような、バリスタ成分が内部電
極側に拡散する問題もなく、これらの結果、漏れ電流を
防止できるとともに、消費電力、熱暴走の問題を解消で
き、サージ耐量の低下を防止できる。

次に、本実施例による積層型バリスタ１の効果を確認す
るために行った実験結果について説明する。

この実験では、上記実施例方法により製造された積層数
１５枚からなる本実施例試料と、以下の従来方法により
製造された従来試料とを準備して、両者の特性を比較し
た。上記従来試料は、Ｚｎ０（９５，０ｍｏ１％）　、
　　Ｃｏ　Ｏ（１，０ｍｏｆ％）、　Ｍ　ｎ　Ｏ（１，
０ｍｏＡ　％）＋　Ｓ　　ｂ　ｔ　　Ｃｈ（２，０ｍｏ
ｌ　％）、Ｃｒ　ｔ　　Ｏｉ（１，０ＩＩＯ７！％）に
、Ｂ２０ｓ　、Ｓ　ｔｏ、、ＰｂＯ，ＺｎＯからなるガ
ラス粉末を１０ｗｔ％加えて原料とし、これから厚さ２
０μ■のグリーンシート状のバリスタ層を形成し、この
上面に内部電極３を印刷するとともに、両者を交互に積
層した後、圧着、焼成し、しかる後外部電極を形成して
なるものを採用した。

まず、上記本実施例試料、従来試料の初期特性としての
ＶＩＳＡ及び非直線係数αを測定したところ、ｖｌ、Ａ
は本実施例試料４．８　Ｖ、従来試料４．６■であった
。また、αは本実施例、従来試料とも３０であり、初期
特性では路間等の結果が得られた。

次に、上記各試料に、５０Ａの８７２０μｓ衝撃電流を
５分間隔で２回づつ１時間、つまり２４回印加した後、
漏れ電流を測定した。その結果を第４図に示す０図中、
曲線Ａは本実施例試料１曲線Ｂは従来試料を示す。

同図からも明らかなように、従来試料Ｂでは、電圧■に
おいて１０−’Ａの漏れ電流が生じているのに対して、
本実施例試料Ａでは約１０−’Ａと漏れ電流は１　／１
０００に抑えられている。そして、サージ印加後の漏れ
電流は従来の約１／１００となっており、それだけ消費
電力を小さくできるとともに、熱暴走の危険性も少ない
といえる。また、本実施例試料によれば、約５ｖの低い
ｖ１□で５０Ａ以上のサージ耐量が得られ、優れた耐サ
ージ性を有している。

〔発明の効果〕

以上のように本発明に係る積層型バリスタによれば、半
導体セラミクス層と内部電極との積層体の、上記セラミ
クス層の内部電極を囲む部分にバリスタ部を形成したの
で、これの焼成時において発生する酸素欠乏及び内部電
極のバリスタ成分の拡散を回避して、漏れ電流を防止で
きる効果があ

【図面の簡単な説明】

第１図ないし第３図は本発明の一実施例による積層型バ
リスタを説明するための図であり、第１図はその断面図
、第２図はその斜視図、第３図はその分解斜視図、第４
図は電流−電圧の特性図、第５図及び第６図はそれぞれ
従来の積層型バリスタを示す分解斜視図、断面図である
。 図において、１は積層型バリスタ、２は半導体セラミク
ス層、３は内部電極、３ａは内部電極の一端面、４は焼
結体（積層体）、４ａ、４ｂは左。 右端面、６はバリスタ部である。

Claims (1)

【特許請求の範囲】
1. （１）半導体セラミクス層と内部電極とを交互に積層し
   て積層体を形成し、該積層体の両端面に上記内部電極の
   一端面を交互に露出させるとともに、上記セラミクス層
   の上記内部電極を囲む部分にバリスタ部を形成したこと
   を特徴とする積層型バリスタ。