JP2560891B2

JP2560891B2 - バリスタの製造方法

Info

Publication number: JP2560891B2
Application number: JP2182417A
Authority: JP
Inventors: 和敬中村; 康信米田; 晃慶中山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1996-12-04
Anticipated expiration: 2011-12-04
Also published as: JPH0468502A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電圧非直線性抵抗として機能するバリスタ
の製造方法に関し、特に耐環境性の向上，漏れ電流の抑
制，及びサージ耐量の向上を図りながら、大量生産を可
能にできるようにしたバリスタの製造方法に関する。

〔従来の技術〕

一般に、バリスタは、印加電圧に応じて抵抗値が非直
線的に変化する抵抗体素子であり、例えば電子回路に過
電圧が加わるのを防止するサージ吸収素子として使用さ
れている。このようなバリスタとして、ZnO,SrTiO₃,SiC
等のセラミクス材料を焼成して半導体素子を形成し、該
素子の両主面に電極を形成してなるディスク型バリス
タ、また上記半導体素子の一主面に複数の電極を形成し
てなる単板チップ型バリスタ、あるいは半導体素子の内
部に複数の内部電極を埋設するとともに、該半導体素子
の外側面に上記部電極に接続される外部電極を形成して
なる積層型バリスタ等がある。このような各バリスタに
おいては、セラミクス粒子の結晶粒界によりバリスタ特
性が得られることから、例えばしきい値電圧を低くする
場合はセラミクスの粒子径を大きくしている。

ところで、上記バリスタにおいては、湿度等に対する
耐環境特性の向上，半田付け時のフラックス等による表
面リーク電流の抑制，及びサージ耐量の向上を図るため
に、上記バリスタの表面をなんらかの方法で保護するよ
うにしている。

このようなバリスタの表面を保護する場合、従来、デ
ィスク型バリスタでは半導体素子の表面を樹脂モールド
したり、半導体素子のエッジ部に樹脂を用いたレジスト
膜を被覆形成したりしている。また、ZnO半導体素子の
場合は、該素子をSb雰囲気中で焼成して焼結体の表面部
分にZn−Sbのスピネルを形成することによって、高抵抗
層を形成したりしている。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のバリスタの表面を保護する
構造の場合、以下の問題点がある。

I.上記従来の樹脂モールドする構造の場合は、半導体素
子を樹脂浴に浸漬する際に気泡を含む易く、その結果湿
気が侵入して特性に悪影響を与えるという問題点があ
る。また上記樹脂層の厚さは0.5〜2mmとなることから、
それだけ部品素子が大型化する。さらに樹脂はセラミク
スとの接合性が悪い。

II.また、上記従来のレジスト膜を形成する構造の場合
は、薄膜であるから大型化を回避できるものの、加工時
や移動時にレジスト膜が剥がれたり，傷が付き易い。

III.さらに、上記従来のSb雰囲気中で焼成して高抵抗層
を形成する構造の場合は、雰囲気コントロールが難し
く、しかも上記レジスト膜と同様に加工時等に傷が付き
易いという問題点がある。

ここで、上記半導体素子の表面にガラスをコーティン
グする方法が提案されている。これは、上記半導体素子
の表面にガラスペーストを塗布し、これを焼き付けて形
成される。これによれば、焼き付け形成時にガラスの一
部がセラミクスの結晶粒界に浸透することからセラミク
スとの接合性を向上でき、しかも樹脂ディップに比べて
厚さを小さくでき、大型化を回避できる。さらに、上記
ガラス層は上記レジスト膜や高抵抗層に比べて比較的硬
いことから傷が付き難く、しかも雰囲気コントロールを
不要にでき、上記各問題点を解消できる。

ところが、上記ガラスをコーティングする場合、上記
ガラスを塗布した後、焼き付ける際に、素子同士や容器
とのくっつきが生じ易いことから、１回の処理量が限定
され、生産性が低い。また、ガラスペーストの塗布作業
が必要であるが、半導体素子が小さかったり，異形状の
場合はこの塗布作業が難しく、均一にコーティングでき
ず、しかも塗布する際にピンホールが生じ易いという問
題があり、これらの点での改善が要請されている。

本発明は上記従来の状況に鑑みてなされたもので、上
記Ｉ〜IIIの各問題点を解決しながらガラスコーティン
グする際の、素子同士のくっつきを防止して生産性を向
上できるとともに、異形素子であってもガラス膜を均一
に形成でき、かつピンホールの発生を回避できるバリス
タの製造方法を提供することを特徴としている。

〔問題点を解決するための手段〕

本願第１項の発明は、半導体素子の表面全面に膜厚２
μｍ以下のガラス膜を形成し、該ガラス膜の表面に電極
膜を形成し、熱処理により該電極膜と半導体素子との間
のガラスを電極膜，半導体素子のいずれか一方または双
方に浸透拡散させることを特徴とし、第２項の発明は、
上記半導体素子の表面に第１電極膜を形成し、該第１電
極膜を含む半導体素子の表面全面に膜厚２μｍ以下のガ
ラス膜を形成するとともに、上記第１電極膜の上方に第
２電極を形成し、熱処理により該第1,第２電極膜間のガ
ラスを該両電極膜に浸透拡散させることを特徴とするバ
リスタの製造方法である。

また、本願第３項の発明は、半導体素子，及びガラス
粉末を容器内に収容し、該容器を回転させながら上記ガ
ラスの溶融点以上の温度で熱処理することにより、上記
半導体素子の表面部分に膜厚２μｍ以下のガラス膜を形
成したことを特徴とするバリスタの製造方法である。

ここで、上記ガラス膜の膜厚を２μｍ以下としたの
は、該膜厚が２μｍを超えると半導体素子同士や素子と
容器とのくっつきが生じるからである。即ち、２μｍ以
下にするとガラス粉末が半導体素子の内部に浸透拡散し
て表面にあまり残らないことからくっつきを防止できる
が、２μｍを超えるとガラス粉末が半導体素子の表面に
残り易く、その結果くっつきが生じるからである。

また、ガラス膜が２μｍ以下の場合、このガラス膜の
表面に電極膜を形成し、これを焼き付けると、電極膜部
分のガラスが電極膜や半導体素子内に浸透拡散し、良好
な接合が可能であるが、２μｍ以上の場合ガラス膜が残
り、接合が不可能となる。

また、ガラス膜の膜厚を２μｍ以下にする点は、容器
内に収容する半導体素子の重量に対するガラス粉末の添
加量，熱処理時間，温度を適宜設定することにより実現
できる。

〔作用〕

本願第１項，第２項の発明に係るバリスタの製造方法
によれば、半導体素子の表面全面，あるいは電極膜を含
む表面全面がガラス膜で覆われているので、湿度等に対
する耐環境特性を向上でき、また半田付け時のフラック
スや還元性雰囲気等によるもれ電流を抑制できるととも
に、サージ耐量を向上できる。また、本発明では半導体
素子の表面部分にガラス膜を形成することとから、従来
の樹脂ディップする際の大型化を回避でき、しかもレジ
スト膜，高抵抗層を形成する際の加工時，移動時におけ
る剥離，傷の問題を低減できる。

また、ガラス膜の厚さを2.0μｍ以下にしたので、半
導体素子同士や素子と容器とのくっつきを低減でき、１
回の処理量を大幅に増やすことができ、生産性を向上で
きる。またガラス膜上に電極膜を形成した場合、ガラス
膜圧を2.0μｍ以下にしたので、ガラスが電極膜，半導
体素子内に浸透拡散し、確実な接合を実現できる。

また、本願第３項の発明に係る製造方法によれば、容
器内に半導体素子とガラス粉末とを収容し、これを回転
させながら熱処理したので、ガラス粉末の添加量，熱処
理時間，温度等を適宜設定することにより、上記ガラス
粉末が半導体素子，及び電極膜に浸透拡散して接合し、
これによって膜厚２μｍ以下のガラス膜を形成すること
ができる。また、半導体素子とガラス粉末とを撹拌しな
がら吸着させる方法であるから、上述のガラスペースト
を塗布する場合に比べて、半導体素子が凹凸状や筒状等
の異形状であってもガラス膜を均一に形成でき、しかも
ピンホールの発生を防止できる。さらにまた、高抵抗層
の形成する場合のように雰囲気コントロールを不要にで
き、製造が容易である。

〔実施例〕

以下本発明の実施例を図について説明する。

第１図は本願第１項の発明の一実施例方法により製造
されたディスク型バリスタを説明する図である。

本実施例のディスク型バリスタ５は、半導体素子２の
表面全面にガラス浸透層６を形成し、該ガラス浸透層６
の表面に電極膜3,3を形成して構成されている。

ここで実施例のバリスタ５は、半導体素子２の表面全
面に膜厚２μｍ以下のガラス膜を後述の製造方法によっ
て形成し、さらにこれの表面に電極膜３を塗布等で形成
し、これを焼き付けることによって形成したものであ
る。上記ガラス膜は、上記電極膜３の焼き付け時に、半
導体素子２あるいは該素子２及び電極膜３内に浸透拡散
してガラス浸透層６となっている。これにより電極膜３
と半導体素子２の表面との間にはガラス層は残っておら
ず、従って電極膜３は半導体素子に確実に接合されてい
る。

本実施例のバリスタ５では、半導体素子２の表面部分
全面にガラス膜６を形成したので、該バリスタ５の表面
の耐還元性を向上でき、半田付け時のフラックスの還元
性雰囲気等によるもれ電流を抑制でき、特性劣化を回避
できる。また従来の樹脂ディップ方式に比べて小型化で
き、加工時，移動時における剥離，傷の問題を低減でき
る。またこの場合、ガラス膜を2.0μｍ以下にしたの
で、電極膜３と半導体素子２との間にガラス膜が残存す
ることはなく、良好な接合が得られる。

第２図は本願第２項の発明の一実施例方法により製造
されたディスク型バリスタを説明するための図である。

本実施例のディスク型バリスタ10は、半導体素子２の
両主面に第１電極膜11,11を形成し、該第１電極膜11の
上面に第２電極膜13,13を形成し、該第1,第２電極膜11,
13の境界部分及び半導体素子２の表面全面にガラス浸透
層12を形成して構成されている。上記ガラス浸透層12は
上記半導体素子２の表面に第１電極膜11を形成し、これ
を厚さ2.0μｍ以下のガラス膜で覆い、さらに該ガラス
膜を挟んで第１電極膜11上に第２電極膜13を形成し、該
電極膜11,13を焼き付けることによって形成されたもの
である。このようにして上記ガラス膜は半導体素子，電
極内に拡散されており、その結果上記第1,第２電極膜1
1,13は電気的に導通されている。

本実施例においても、上記実施例と同様の効果が得ら
れる。

次に本願第３項の発明の一実施例によるバリスタの製
造方法について説明する。本実施例では、第１図に示す
ディスク型バリスタを製造する場合を例にとって説明す
る。

まず、ZnO 98.7mol％,Bi₂O₃ 0.5mol％,Co₂O₃ 0.5mo
l％,MnO 0.5mol％,Sb₂O₃ 0.5mol％となるような配合比
で各原料を秤量し、湿式混合する。この混合したセラミ
クススラリーを乾燥，造粒した後、800℃×２時間で仮
焼成する。この仮焼成物を粗粉砕した後、湿式粉砕し、
乾燥，造粒してセラミクス粉末を作成する。

上記セラミクス粉末にポリビニルアルコールをバイ
ンダとして加えてスラリー状のセラミクス材料を作成
し、このセラミクス材料から直径8mmφ，肉厚0.5mmのペ
レット状の円板を形成する。この円板を1250℃×３時間
で加熱焼成し、半導体素子２を得る。

次に、外径50mmφ，内径40mmφ，深さ40mmのアルミ
ナ製磁器ポット内に、上記半導体素子２を30〜31g収容
し、これにホウケイ酸鉛ガラス粉末を上記半導体素子２
の重量に対して0.1〜1wt％秤量して添加する。この後、
上記磁器ポットに蓋をして密閉し、該ポットを20rpmで
回転させながら、上記ガラス溶融点以上の700℃で加熱
し、10分間熱処理をする。すると、上記ガラス粉末が半
導体素子２の表面部分に付着し、これにより膜厚２μｍ
以下のガラス膜が形成される。

上記ガラス膜が形成された半導体素子２の両主面
に、Agにワニスを加えてなるAgペーストを印刷する。し
かる後、これを800℃×10分間焼き付けて電極膜3,3を形
成する。これにより半導体素子２の表面及び電極膜３の
表面にガラスが浸透拡散してなるガラス浸透層６を有す
るディスク型バリスタ５が製造される。

本実施例の製造方法によれば、磁器ポット内に半導体
素子２とガラス粉末とを所定量収容し、該ポットを回転
させながら、ガラス粉末の溶融点以上の温度で熱処理し
たので、上記ガラス粉末が半導体素子２の表面部分に付
着し、これにより膜厚２μｍ以下のガラス膜が形成され
る。このようにガラス膜が2.0μｍ以下であることから
電極膜３を焼き付け形成する際に半導体素子２同士、あ
るいは該素子２と磁器ポットとのくっつきの発生を大幅
に低減でき、その結果、量産を可能にして生産性を向上
でき、コストを低減できる。また、半導体素子２とガラ
ス粉末とを撹拌しながら溶着させることから、異形状の
半導体素子であってもガラス膜を均一に形成することが
でき、かつピンホールの発生を防止できる。さらにま
た、従来の高抵抗層の形成する場合のように雰囲気コン
トロールは不要であるから、製造が容易となる。

また、ガラス膜を2.0μｍ以下にしたので、焼き付け
時にガラスが半導体素子内に浸透拡散し、素子表面にガ
ラス層が残留することがなく、その結果、半導体素子２
と電極膜３との接合性を確保できる。

次に本発明の効果を確認するために行った実験につい
て説明する。

まず、本実験に採用した各試料について説明する。

i.上記〜工程で製造されたディスク型バリスタ５
（第１図参照）を準備した。

ii.さらに、半導体素子２に第１電極膜11を形成すると
ともに、該素子２の表面にガラス浸透層12を形成し、上
記第１電極膜11の上面に第２電極膜13を形成してなるデ
ィスク型バリスタ10（第２図参照）を準備した。このバ
リスタ10は、上記工程で作成された半導体素子２の両
主面に、Agにガラス粉末3wt％とワニスとを加えてなるA
gペーストを印刷し、これを650℃×10分間焼き付けて第
１電極膜11を形成した。この後、上記工程と同様にし
てガラス浸透層12を形成し、続いて上記工程と同様に
第２電極膜13を形成した。

iii.また、第３図に示すような円筒型チップバリスタ15
を製造した。これは筒状の半導体素子16の内周面，及び
外周面の表面部分にガラス浸透層17を形成し、上記半導
体素子16の内周面，及び外周面に電極膜18,18を形成し
て構成されている。このバリスタ15は、上記工程で作
成されたこのセラミクス材料から外径4mmφ，内径3mm
φ，長さ5mmの円筒体を形成し、これを1250℃×３時間
で加熱焼成して半導体素子16を形成し、この後、上記
，工程と同様にしてガラス浸透層17,電極膜18を形
成して製造した。

iv.さらに、第４図に示すような積層型バリスタ20を製
造した。このバリスタ20は、セラミックス層21と内部電
極膜22とを交互に積層して一体焼結して半導体素子23を
形成し、該半導体素子23の外表面部分にガラス浸透層24
を形成するとともに、上記半導体素子23の左，右端面に
外部電極膜25を形成し、さらに該外部電極膜25に上記内
部電極膜22の一端を交互に接続して構成されている。こ
の積層型バリスタ20は、上記工程で作成されたセラミ
クス粉末に、エタノールトルエンを溶媒としてバインダ
を加えてスラリー状のセラミクス材料を形成し、これを
ドクターブレード法により厚さ40μｍのグリーンシート
を形成する。このシートを所定寸法に切断して、セラミ
クス層21を形成し、該セラミクス層21の上面にAg/Pb＝7
/3wt％となる電極ペーストを印刷して乾燥させた後、順
次重ねて積層，圧着して積層体を形成する。この積層体
を950℃×３時間で焼成して半導体素子23を作成し、こ
の後上記，工程と同様にしてガラス浸透層24,外部
電極膜25を形成して製造した。

そして本実験は、上記ｉ〜ivの各本実施例試料のガラ
ス膜の膜厚を測定し、該膜厚の変化によるくっつき個数
を調べた。また、バリスタ電圧VP_1mA,及び非直線係数α
を測定するとともに、プレッシャクッカー後のΔV_1mAを
測定した。なお、このプレッシャクッカーは、120℃×
２気圧で24時間放置して行った。また、比較するため
に、ガラス膜を形成していない従来のディスクバリスタ
を採用し、同様の測定を行った。

表はその結果を示す。表中、第１欄（No.1）は従来試
料,A欄（No.2〜No.5）は上記ｉの実施例試料（第１図の
ディスク型バリスタ）、Ｃ欄（No.9〜No.11）は上記ii
の資料（第２図のディスク型バリスタ）、Ｄ欄（No.1
2）は上記iiiの試料（第３図）の円筒型バリスタ、Ｅ欄
（No.13）は上記ivの試料（第４図の積層型バリスタ）
である。

表からも明らかなように、ガラス膜の膜厚が2.5μｍ
（No.5）と２μｍを超えると素子同士のくっつきが10/1
00個と増えており、V_1mA,α，ΔV_1mAとも劣化してい
る。これに対して膜厚が２μｍ以下では、いずれも（N
o.2〜4,No.9〜13）０〜2/100個とほとんどくっつきが生
じていないことがわかる。また、V_1mAは31.6〜51.6V、
αは31.1〜42.0と満足できる特性が得られている。ま
た、従来試料（No.1）はΔV_1mAが−17.8％ともれ電流が
大きくなっている。これに対して膜厚２μｍ以下のガラ
ス膜を形成した場合（No.2〜4,No9〜13）は、いずれも
−0.3〜＋1.2％であり、もれ電流を抑制できていること
がわかる。

第５図及び第６図はそれぞれ電圧と電流との関係を示
す特性図である。

第５図（ａ），第５図（ｂ）はそれぞれ従来試料（N
o.1）における初期特性，半田付け後の特性を示し、第
６図（ａ），第６図（ｂ），第６図（ｃ）はそれぞれ本
実施例試料（No.2）における初期特性，ガラス膜形成後
の特性，半田付け後の特性を示す。

各図からも明らかなように、従来試料（No.1）は、初
期特性では問題ないものの、半田付け後の特性では劣化
している。これに対して本実施例試料（No.2）は、初期
特性，ガラス膜形成後の特性，半田付け後の特性のいず
れにおいても満足できる特性が得られていることがわか
る。

〔発明の効果〕

以上のように本願第１項，第２項の発明に係るバリス
タの製造方法によれば、半導体素子の表面部分全面，及
び電極膜を含む表面部分全面にガラス膜を形成したの
で、湿度等に対する耐環境特性を向上でき、また半田付
け時のフラックス等による表面リーク電流を抑制できる
とともに、サージ耐量を向上できる効果があり、かつ従
来の樹脂ディップする際の大型化を回避できるととも
に、加工時，移動時における剥離，傷の発生を低減でき
る効果がある。

また、本願第３項の発明に係る製造方法によれば、容
器内の半導体素子とガラス粉末とを収容し、これを回転
させながら熱処理したので、膜厚２μｍ以下のガラス膜
を形成でき、その結果、半導体素子同士や容器とのくっ
つきを低減でき、生産性を向上できる効果があるととも
に、異形状の半導体素子であってもガラス膜を均一に形
成でき、かつピンホールの発生を防止できる効果があ
る。

【図面の簡単な説明】

第１図は本願第１項の発明の一実施例方法によって製造
されたディスク型バリスタを示す断面図、第２図は本願
第２項の発明の一実施例方法によって製造されたディス
ク型バリスタを示す断面図、第３図（ａ）及び第３図
（ｂ）はそれぞれ本発明の効果を確認するための実験を
採用した本実施例試料の円筒型バリスタを示す断面側面
図，断面正面図、第４図（ａ）及び第４図（ｂ）はそれ
ぞれ上記実験に採用した本実施例試料の積層型バリスタ
を示す断面側面図，平面図、第５図（ａ）及び第５図
（ｂ）はそれぞれ従来試料による電圧と電流との関係を
示す特性図、第６図（ａ）ないし第６図（ｃ）はそれぞ
れ本実施例試料による電圧と電流との関係を示す特性図
である。図において、5,10はディスク型バリスタ、15は円筒型バ
リスタ、20は積層型バリスタ、2,16,23は半導体素子、
3,11,13,18,25は電極膜、6,12,17,24はガラス膜であ
る。

Claims

(57)【特許請求の範囲】

【請求項１】半導体素子の表面全面に膜厚２μｍ以下の
ガラス膜を形成し、該ガラス膜の表面に電極膜を形成
し、熱処理により該電極膜と半導体素子との間にガラス
を電極膜，半導体素子のいずれか一方または双方に浸透
拡散させることを特徴とするバリスタの製造方法。
【請求項２】半導体素子の表面に第１電極膜を形成し、
該第１電極膜を含む半導体素子の表面全面に膜厚２μｍ
以下のガラス膜を形成するとともに、上記第１電極膜の
上方に第２電極を形成し、熱処理により該第1,第２電極
膜間のガラスを該両電極膜に浸透拡散させることを特徴
とするバリスタの製造方法。
【請求項３】半導体素子，及びガラス粉末を容器内に収
容し、該容器を回転させながら上記ガラスの溶融点以上
の温度で熱処理することにより、上記半導体素子の表面
部分に膜厚２μｍ以下のガラス膜を形成したことを特徴
とするバリスタの製造方法。