JPH06124807A - 積層型チップ部品 - Google Patents
積層型チップ部品Info
- Publication number
- JPH06124807A JPH06124807A JP4274101A JP27410192A JPH06124807A JP H06124807 A JPH06124807 A JP H06124807A JP 4274101 A JP4274101 A JP 4274101A JP 27410192 A JP27410192 A JP 27410192A JP H06124807 A JPH06124807 A JP H06124807A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- chip component
- varistor
- ceramic layer
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 実装時における外力や熱伸縮率の差による応
力によってクラック等が発生するのを防止して、品質に
対する信頼性を向上できる積層型チップ部品を提供す
る。 【構成】 セラミック層２と電極３とを積層し、該積層
体を一体焼結して積層型チップ部品１を形成する場合
に、上記積層体の外表面にセラミック層より強度の高い
酸化物層、例えばＦｅ2 Ｏ3 又はガラスを主成分とした
酸化物層７，７を配設し、該両酸化物層７，７で積層体
を挟持する。
力によってクラック等が発生するのを防止して、品質に
対する信頼性を向上できる積層型チップ部品を提供す
る。 【構成】 セラミック層２と電極３とを積層し、該積層
体を一体焼結して積層型チップ部品１を形成する場合
に、上記積層体の外表面にセラミック層より強度の高い
酸化物層、例えばＦｅ2 Ｏ3 又はガラスを主成分とした
酸化物層７，７を配設し、該両酸化物層７，７で積層体
を挟持する。
Description
【０００１】
【産業上の利用分野】本発明は、積層型チップ部品、例
えば積層型バリスタ，積層型コンデンサ，積層型圧電
体，あるいは積層型インダクタに関し、詳細には実装時
における外力や熱伸縮率の差による応力によって上記チ
ップ部品にクラック等が生じるのを防止して、品質に対
する信頼性を向上できるようにした構造に関する。本発
明は、電圧非直線抵抗体として機能する積層型バリスタ
に適しているので、以下、これに適用した場合を例にと
って説明する。
えば積層型バリスタ，積層型コンデンサ，積層型圧電
体，あるいは積層型インダクタに関し、詳細には実装時
における外力や熱伸縮率の差による応力によって上記チ
ップ部品にクラック等が生じるのを防止して、品質に対
する信頼性を向上できるようにした構造に関する。本発
明は、電圧非直線抵抗体として機能する積層型バリスタ
に適しているので、以下、これに適用した場合を例にと
って説明する。
【０００２】
【従来の技術】印加電圧に応じて抵抗値が非直線的に変
化する積層型バリスタは、サージ吸収素子，電圧安定化
素子として広く使用されている。このような積層型バリ
スタとして、従来、図６に示す構造のものが一般的であ
る。この積層型バリスタ２０は、ＺｎＯを主成分とする
半導体セラミック層２１と内部電極２２とを交互に積層
し、この積層体を一体焼結して焼結体２３を形成して構
成されている。上記各内部電極２２の一端面２２ａは焼
結体２３の左, 右端面２３ａ，２３ｂに交互に露出して
おり、他の端面は焼結体２３内に埋設されている。ま
た、上記焼結体２３の左, 右端面２３ａ，２３ｂには、
外部回路との半田付けを容易にするためのＡｇ，又はＡ
ｇ−Ｐｄからなる端子電極２４が形成されており、該端
子電極２４は上記各内部電極２２の一端面２２ａに電気
的に接続されている。上記積層型バリスタ２０は、これ
を回路基板上に載置して該基板の回路パターンと上記端
子電極２４とを半田付け接続して実装される。
化する積層型バリスタは、サージ吸収素子，電圧安定化
素子として広く使用されている。このような積層型バリ
スタとして、従来、図６に示す構造のものが一般的であ
る。この積層型バリスタ２０は、ＺｎＯを主成分とする
半導体セラミック層２１と内部電極２２とを交互に積層
し、この積層体を一体焼結して焼結体２３を形成して構
成されている。上記各内部電極２２の一端面２２ａは焼
結体２３の左, 右端面２３ａ，２３ｂに交互に露出して
おり、他の端面は焼結体２３内に埋設されている。ま
た、上記焼結体２３の左, 右端面２３ａ，２３ｂには、
外部回路との半田付けを容易にするためのＡｇ，又はＡ
ｇ−Ｐｄからなる端子電極２４が形成されており、該端
子電極２４は上記各内部電極２２の一端面２２ａに電気
的に接続されている。上記積層型バリスタ２０は、これ
を回路基板上に載置して該基板の回路パターンと上記端
子電極２４とを半田付け接続して実装される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の積層型バリスタでは、これを回路基板に実装する工
程において焼結体にクラックが発生する場合があり、品
質に対する信頼性が低いという問題点がある。これは、
実装工程中に加えられた外力によって回路基板が湾曲し
たり、あるいは上記回路基板の再半田付けを行う際の、
該基板と上記バリスタとの熱伸縮率の差によって上記焼
結体に応力が生じ、これによりクラックが生じ易くなっ
ている。ここで、上記回路基板に強固で、かつ熱膨張，
熱収縮の小さいものを用いることが考えられるが、この
ような基板を採用することは困難な場合がある。
来の積層型バリスタでは、これを回路基板に実装する工
程において焼結体にクラックが発生する場合があり、品
質に対する信頼性が低いという問題点がある。これは、
実装工程中に加えられた外力によって回路基板が湾曲し
たり、あるいは上記回路基板の再半田付けを行う際の、
該基板と上記バリスタとの熱伸縮率の差によって上記焼
結体に応力が生じ、これによりクラックが生じ易くなっ
ている。ここで、上記回路基板に強固で、かつ熱膨張，
熱収縮の小さいものを用いることが考えられるが、この
ような基板を採用することは困難な場合がある。
【０００４】本発明は上記従来の状況に鑑みてなされた
もので、実装時におけるクラックの発生を防止して、品
質に対する信頼性を向上できる積層型チップ部品を提供
することを目的としている。
もので、実装時におけるクラックの発生を防止して、品
質に対する信頼性を向上できる積層型チップ部品を提供
することを目的としている。
【０００５】
【課題を解決するための手段】そこで本発明は、セラミ
ック層と電極とを積層し、該積層体を一体焼結してなる
積層型チップ部品において、上記積層体の外表面をセラ
ミック層より強度の高い酸化物層、例えばＦｅ2 Ｏ3 又
はガラスを主成分とした酸化物層で挟持したことを特徴
としている。
ック層と電極とを積層し、該積層体を一体焼結してなる
積層型チップ部品において、上記積層体の外表面をセラ
ミック層より強度の高い酸化物層、例えばＦｅ2 Ｏ3 又
はガラスを主成分とした酸化物層で挟持したことを特徴
としている。
【０００６】ここで、本発明の積層型チップ部品には、
積層型バリスタの他に、例えば積層型サーミスタ，積層
型コンデンサ，積層型圧電体，積層型インダクタ，積層
型抵抗体、あるいはこれらの複合チップ部品が含まれ、
要はセラミック層と電極とを積層してなるものに適用で
きる。
積層型バリスタの他に、例えば積層型サーミスタ，積層
型コンデンサ，積層型圧電体，積層型インダクタ，積層
型抵抗体、あるいはこれらの複合チップ部品が含まれ、
要はセラミック層と電極とを積層してなるものに適用で
きる。
【０００７】
【作用】本発明に係る積層型チップ部品によれば、積層
体の外層部を酸化物層で構成したので、セラミック層よ
り強度の高い酸化物層で上記積層体を補強することがで
きる。また熱収縮率の大きい酸化物層と上記セラミック
層とを一体焼結することにより外層部分に圧縮応力が内
在することとなり、これにより引っ張り応力に対する強
度を向上できる。その結果、上記積層型チップ部品を回
路基板に半田付け実装する際に、該基板が湾曲したり、
あるいは回路基板とチップ部品との熱伸縮率の差が生じ
たりしてもクラックの発生を低減でき、それだけ品質に
対する信頼性を向上できる。
体の外層部を酸化物層で構成したので、セラミック層よ
り強度の高い酸化物層で上記積層体を補強することがで
きる。また熱収縮率の大きい酸化物層と上記セラミック
層とを一体焼結することにより外層部分に圧縮応力が内
在することとなり、これにより引っ張り応力に対する強
度を向上できる。その結果、上記積層型チップ部品を回
路基板に半田付け実装する際に、該基板が湾曲したり、
あるいは回路基板とチップ部品との熱伸縮率の差が生じ
たりしてもクラックの発生を低減でき、それだけ品質に
対する信頼性を向上できる。
【０００８】
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図３は本発明の一実施例による積層型チ
ップ部品を説明するための図であり、本実施例では積層
型バリスタに適用した場合を例にとって説明する。図に
おいて、１は本実施例の積層型バリスタである。このバ
リスタ１は直方体状のもので、ＺｎＯを主成分とする半
導体セラミック層２とＡｇ−Ｐｄからなる内部電極３と
を交互に積層するとともに、これの上面，下面にダミー
としてのセラミック層６を重ねて積層体を形成し、この
積層体を一体焼結して焼結体４を形成して構成されてい
る。またこの焼結体４の左, 右端面４ａ，４ｂにはＡｇ
−Ｐｄからなる外部電極５が形成されている。
る。図１ないし図３は本発明の一実施例による積層型チ
ップ部品を説明するための図であり、本実施例では積層
型バリスタに適用した場合を例にとって説明する。図に
おいて、１は本実施例の積層型バリスタである。このバ
リスタ１は直方体状のもので、ＺｎＯを主成分とする半
導体セラミック層２とＡｇ−Ｐｄからなる内部電極３と
を交互に積層するとともに、これの上面，下面にダミー
としてのセラミック層６を重ねて積層体を形成し、この
積層体を一体焼結して焼結体４を形成して構成されてい
る。またこの焼結体４の左, 右端面４ａ，４ｂにはＡｇ
−Ｐｄからなる外部電極５が形成されている。
【０００９】上記各内部電極３の一端面３ａは焼結体４
の左, 右端面４ａ，４ｂに交互に露出されており、この
端面３ａは上記外部電極５に電気的に接続されている。
また、上記各内部電極３の一端面３ａ以外の各端面はセ
ラミック層２の内側に位置して焼結体４内に埋設されて
おり、各内部電極３間に挟まれたセラミック層２が電圧
非直線特性を発現する部分となっている。
の左, 右端面４ａ，４ｂに交互に露出されており、この
端面３ａは上記外部電極５に電気的に接続されている。
また、上記各内部電極３の一端面３ａ以外の各端面はセ
ラミック層２の内側に位置して焼結体４内に埋設されて
おり、各内部電極３間に挟まれたセラミック層２が電圧
非直線特性を発現する部分となっている。
【００１０】そして、上記焼結体４の外層部にはセラミ
ック層より強度の高い酸化物層としてＦｅ2 Ｏ3 ，又は
ガラスを主成分とした酸化物層７が配設されており、こ
の酸化物層７により上記半導体セラミック層２，６は挟
まれた構造となっている。
ック層より強度の高い酸化物層としてＦｅ2 Ｏ3 ，又は
ガラスを主成分とした酸化物層７が配設されており、こ
の酸化物層７により上記半導体セラミック層２，６は挟
まれた構造となっている。
【００１１】次に、本実施例の積層型バリスタ１の一製
造方法について説明する。まず、純度99.0％以上のＺｎ
Ｏ96.78 モル％に、Ｂｉ2 Ｏ3 1.50モル％, ＭｎＣＯ3
0.50モル％, Ｃｏ2 Ｏ3 0.52モル％, Ｓｂ2 Ｏ3 0.70モ
ル％を配合し、さらに硼硅酸亜鉛系ガラスを1.0 wt％,
及びＡｌ2 Ｏ3 を20ppm 秤量し、これに純水を加えて８
時間混合粉砕する。
造方法について説明する。まず、純度99.0％以上のＺｎ
Ｏ96.78 モル％に、Ｂｉ2 Ｏ3 1.50モル％, ＭｎＣＯ3
0.50モル％, Ｃｏ2 Ｏ3 0.52モル％, Ｓｂ2 Ｏ3 0.70モ
ル％を配合し、さらに硼硅酸亜鉛系ガラスを1.0 wt％,
及びＡｌ2 Ｏ3 を20ppm 秤量し、これに純水を加えて８
時間混合粉砕する。
【００１２】次いで、これをろ過，乾燥させて800 ℃で
２時間仮焼成する。この仮焼成物を再度粉砕して粉末を
形成し、該粉末を有機バインダとともに溶媒中に分散さ
せてスラリーを形成する。このスラリーをドクターブレ
ード法により厚さ50〜150 μm のグリーンシートを形成
する。このグリーンシートを58.6×76.4mmの大きさに打
ち抜いて多数のセラミック層を形成し、これにより電圧
非直線特性を発現するセラミック層２，及びダミー用セ
ラミック層６を形成する。
２時間仮焼成する。この仮焼成物を再度粉砕して粉末を
形成し、該粉末を有機バインダとともに溶媒中に分散さ
せてスラリーを形成する。このスラリーをドクターブレ
ード法により厚さ50〜150 μm のグリーンシートを形成
する。このグリーンシートを58.6×76.4mmの大きさに打
ち抜いて多数のセラミック層を形成し、これにより電圧
非直線特性を発現するセラミック層２，及びダミー用セ
ラミック層６を形成する。
【００１３】また、純度99.0％以上のＦｅ2 Ｏ3 51.5モ
ル％に、ＺｎＯ32.5モル％，及びＮｉＯ16.0モル％を秤
量し、これに純水を加えて10時間混合粉砕する。次い
で、これをろ過，乾燥させて850 ℃で１時間仮焼成し、
この後上述と略同様にこの仮焼成物を再度粉砕してスラ
リーを形成し、このスラリーから厚さ50〜150 μm のグ
リーンシートを形成する。このグリーンシートを上記セ
ラミック層２と同様の大きさに打ち抜いて、これにより
酸化物層７を形成する。
ル％に、ＺｎＯ32.5モル％，及びＮｉＯ16.0モル％を秤
量し、これに純水を加えて10時間混合粉砕する。次い
で、これをろ過，乾燥させて850 ℃で１時間仮焼成し、
この後上述と略同様にこの仮焼成物を再度粉砕してスラ
リーを形成し、このスラリーから厚さ50〜150 μm のグ
リーンシートを形成する。このグリーンシートを上記セ
ラミック層２と同様の大きさに打ち抜いて、これにより
酸化物層７を形成する。
【００１４】次に、Ａｇ−Ｐｄからなる電極ペーストを
作成し、このペーストを上記セラミック層２の上面に印
刷して内部電極３を形成する。この内部電極３はこれの
一端面３ａのみがセラミック層２の外縁に延び、残りの
端面がセラミック層２の内側に位置するように形成す
る。
作成し、このペーストを上記セラミック層２の上面に印
刷して内部電極３を形成する。この内部電極３はこれの
一端面３ａのみがセラミック層２の外縁に延び、残りの
端面がセラミック層２の内側に位置するように形成す
る。
【００１５】次に、図３に示すように、上記セラミック
層２と内部電極３とが交互に重なり、かつ各内部電極３
の一端面３ａが左, 右交互に位置するよう積層し、さら
にこれの上面，下面にダミー用セラミック層６を重ねて
積層体を形成する。そして、この積層体の上面，下面に
それぞれ上記酸化物層７を配設し、これを熱圧着する。
これにより外層部に酸化物層７を有する積層体を形成す
る。
層２と内部電極３とが交互に重なり、かつ各内部電極３
の一端面３ａが左, 右交互に位置するよう積層し、さら
にこれの上面，下面にダミー用セラミック層６を重ねて
積層体を形成する。そして、この積層体の上面，下面に
それぞれ上記酸化物層７を配設し、これを熱圧着する。
これにより外層部に酸化物層７を有する積層体を形成す
る。
【００１６】上記積層体をカッターで所定の大きさに切
断した後、これを900 〜1000℃で３時間焼成して焼結体
４を得る。次にこの焼結体４の左, 右端面４ａ，４ｂに
Ａｇ−Ｐｄからなる電極ペーストを塗布した後、850 ℃
で焼き付けて外部電極５を形成する。これにより本実施
例の積層型バリスタ１が製造される。
断した後、これを900 〜1000℃で３時間焼成して焼結体
４を得る。次にこの焼結体４の左, 右端面４ａ，４ｂに
Ａｇ−Ｐｄからなる電極ペーストを塗布した後、850 ℃
で焼き付けて外部電極５を形成する。これにより本実施
例の積層型バリスタ１が製造される。
【００１７】次に、本実施例により得られた積層型バリ
スタ１の効果を確認するために行った実験について説明
する。この実験は、図５(a) 及び図５(b) に示すよう
に、上記積層型バリスタ１を回路基板８に半田１１で接
続固定し、この回路基板８を２本の支持棒部材９間に配
置した。このバリスタ１の中心から各支持棒部材９まで
の距離は45mmとした。この状態で、上記回路基板８を加
圧部材１０（20mm×50mm，先端部R230）で変形させ、こ
れによるたわみ強度を測定した。このたわみ強度は、容
量計１１で積層型バリスタ１の容量を測定しつつ回路基
板８を変形させ、この容量が測定不可能となった時点の
たわみ量である。また、比較するために、酸化物層を配
設していない従来の積層型バリスタ（図６参照）につい
ても同様の測定を行った。なお、測定個数ｎは100 個と
した。
スタ１の効果を確認するために行った実験について説明
する。この実験は、図５(a) 及び図５(b) に示すよう
に、上記積層型バリスタ１を回路基板８に半田１１で接
続固定し、この回路基板８を２本の支持棒部材９間に配
置した。このバリスタ１の中心から各支持棒部材９まで
の距離は45mmとした。この状態で、上記回路基板８を加
圧部材１０（20mm×50mm，先端部R230）で変形させ、こ
れによるたわみ強度を測定した。このたわみ強度は、容
量計１１で積層型バリスタ１の容量を測定しつつ回路基
板８を変形させ、この容量が測定不可能となった時点の
たわみ量である。また、比較するために、酸化物層を配
設していない従来の積層型バリスタ（図６参照）につい
ても同様の測定を行った。なお、測定個数ｎは100 個と
した。
【００１８】
【表１】
【００１９】表１は、その測定結果を示す。同表からも
明らかなように、従来試料の場合は、たわみ量１mmで９
個, １〜２mmで81個, ２〜３mmで８個とほとんどの試料
が１〜３mmの範囲でクラック等の発生により破壊されて
おり、たわみ強度が低い。これに対して、本実施例試料
の場合は、たわみ量２mmまで０個，２〜３mmで６個，３
〜４mmで73個と上記従来試料に比べて大幅にたわみ強度
が向上しており、品質が向上していることがわかる。
明らかなように、従来試料の場合は、たわみ量１mmで９
個, １〜２mmで81個, ２〜３mmで８個とほとんどの試料
が１〜３mmの範囲でクラック等の発生により破壊されて
おり、たわみ強度が低い。これに対して、本実施例試料
の場合は、たわみ量２mmまで０個，２〜３mmで６個，３
〜４mmで73個と上記従来試料に比べて大幅にたわみ強度
が向上しており、品質が向上していることがわかる。
【００２０】なお、上記実施例では、Ｆｅ2 Ｏ3 を主成
分とした酸化物層を例にとって説明したが、本発明はガ
ラスによる酸化物層を採用した場合も同様の効果が得ら
れる。また、上記実施例では、２端子の積層型バリスタ
を例にとって説明したが、本発明は勿論これに限られる
ものではない。例えば、図４に示すように、バリスタ機
能と抵抗機能とを内蔵した３端子型の積層型バリスタ１
５にも適用でき、要はセラミック層と電極とを積層して
なる積層型チップ部品に広く適用できる。
分とした酸化物層を例にとって説明したが、本発明はガ
ラスによる酸化物層を採用した場合も同様の効果が得ら
れる。また、上記実施例では、２端子の積層型バリスタ
を例にとって説明したが、本発明は勿論これに限られる
ものではない。例えば、図４に示すように、バリスタ機
能と抵抗機能とを内蔵した３端子型の積層型バリスタ１
５にも適用でき、要はセラミック層と電極とを積層して
なる積層型チップ部品に広く適用できる。
【００２１】
【発明の効果】以上のように本発明に係る積層型チップ
部品によれば、セラミック層と電極とからなる積層体の
外表面をセラミック層より強度の高い酸化物層で挟持し
たので、回路基板に半田付け実装する場合のクラックの
発生を低減でき、品質に対する信頼性を向上できる効果
がある。
部品によれば、セラミック層と電極とからなる積層体の
外表面をセラミック層より強度の高い酸化物層で挟持し
たので、回路基板に半田付け実装する場合のクラックの
発生を低減でき、品質に対する信頼性を向上できる効果
がある。
【図１】本発明の一実施例による積層型チップ部品を説
明するための断面図である。
明するための断面図である。
【図２】上記実施例の積層型バリスタを示す斜視図であ
る。
る。
【図３】上記実施例の積層型バリスタの製造方法を示す
分解斜視図である。
分解斜視図である。
【図４】上記実施例の他の例を示す斜視図である。
【図５】上記実施例の効果を確認するために行った実験
方法を示す図である。
方法を示す図である。
【図６】従来の積層型バリスタを示す断面図である。
１，１５ 積層型バリスタ（積層型チップ部品） ２，６ セラミック層 ３ 内部電極 ４ 焼結体（積層体） ７ 酸化物層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 41/09 (72)発明者 久保田 浩幸 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (72)発明者 中山 晃慶 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】 セラミック層と電極とを積層して積層体
を形成し、該積層体を一体焼結してなる積層型チップ部
品において、上記積層体の外表面をセラミック層より強
度の高い酸化物層で挟持したことを特徴とする積層型チ
ップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274101A JPH06124807A (ja) | 1992-10-13 | 1992-10-13 | 積層型チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4274101A JPH06124807A (ja) | 1992-10-13 | 1992-10-13 | 積層型チップ部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124807A true JPH06124807A (ja) | 1994-05-06 |
Family
ID=17537017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4274101A Withdrawn JPH06124807A (ja) | 1992-10-13 | 1992-10-13 | 積層型チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06124807A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| JP2000173301A (ja) * | 1998-12-10 | 2000-06-23 | Seiko Epson Corp | 圧電発光素子、表示装置およびそれらの製造方法 |
| JP2001155957A (ja) * | 1999-04-30 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 電子部品 |
| US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
| JP2006041081A (ja) * | 2004-07-26 | 2006-02-09 | Mitsubishi Materials Corp | 複合コモンモードチョークコイル及びその製造方法 |
| JP2006269993A (ja) * | 2005-03-25 | 2006-10-05 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
| CN106169370A (zh) * | 2016-06-15 | 2016-11-30 | 格力电器（合肥）有限公司 | 片状多层陶瓷电容及其制造方法 |
| US9607767B2 (en) | 2013-08-23 | 2017-03-28 | Tdk Corporation | Laminate-type ceramic electronic component |
| CN107887105A (zh) * | 2016-09-30 | 2018-04-06 | 太阳诱电株式会社 | 电子零件 |
| JP2018061008A (ja) * | 2016-09-30 | 2018-04-12 | 太陽誘電株式会社 | 電子部品 |
| JP2020021930A (ja) * | 2018-07-24 | 2020-02-06 | Tdk株式会社 | 積層セラミック電子部品 |
-
1992
- 1992-10-13 JP JP4274101A patent/JPH06124807A/ja not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| US5750264A (en) * | 1994-10-19 | 1998-05-12 | Matsushita Electric Industrial Co., Inc. | Electronic component and method for fabricating the same |
| US5866196A (en) * | 1994-10-19 | 1999-02-02 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
| US6090435A (en) * | 1994-10-19 | 2000-07-18 | Matsushita Electric Industrial Co., Ltd | Electronic component and method for fabricating the same |
| CN1088903C (zh) * | 1994-10-19 | 2002-08-07 | 松下电器产业株式会社 | 电子器件及其制造方法 |
| JP2000173301A (ja) * | 1998-12-10 | 2000-06-23 | Seiko Epson Corp | 圧電発光素子、表示装置およびそれらの製造方法 |
| JP2001155957A (ja) * | 1999-04-30 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 電子部品 |
| US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
| JP2006041081A (ja) * | 2004-07-26 | 2006-02-09 | Mitsubishi Materials Corp | 複合コモンモードチョークコイル及びその製造方法 |
| JP2006269993A (ja) * | 2005-03-25 | 2006-10-05 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
| JP4561430B2 (ja) * | 2005-03-25 | 2010-10-13 | Ｔｄｋ株式会社 | 積層型チップバリスタ |
| US9607767B2 (en) | 2013-08-23 | 2017-03-28 | Tdk Corporation | Laminate-type ceramic electronic component |
| CN106169370A (zh) * | 2016-06-15 | 2016-11-30 | 格力电器（合肥）有限公司 | 片状多层陶瓷电容及其制造方法 |
| CN107887105A (zh) * | 2016-09-30 | 2018-04-06 | 太阳诱电株式会社 | 电子零件 |
| JP2018061008A (ja) * | 2016-09-30 | 2018-04-12 | 太陽誘電株式会社 | 電子部品 |
| US10566129B2 (en) | 2016-09-30 | 2020-02-18 | Taiyo Yuden Co., Ltd. | Electronic component |
| CN107887105B (zh) * | 2016-09-30 | 2021-06-15 | 太阳诱电株式会社 | 电子零件 |
| US11791086B2 (en) | 2016-09-30 | 2023-10-17 | Taiyo Yuden Co., Ltd. | Electronic component |
| JP2020021930A (ja) * | 2018-07-24 | 2020-02-06 | Tdk株式会社 | 積層セラミック電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06124807A (ja) | 積層型チップ部品 | |
| JPH03173402A (ja) | チップバリスタ | |
| JP2002075774A (ja) | 電子部品 | |
| JPH03193657A (ja) | 誘電体磁器組成物及びこれを使用した電子部品 | |
| JPH10312933A (ja) | 積層セラミック電子部品 | |
| JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP2001155957A (ja) | 電子部品 | |
| JPH07220906A (ja) | 複合機能素子 | |
| JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
| JP2002141242A (ja) | 電子部品 | |
| JPH0214501A (ja) | 電圧非直線抵抗器 | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JP2001326121A (ja) | 積層電子部品 | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| JP2886724B2 (ja) | 積層型電圧非直線抵抗器の製造方法 | |
| JPH0613206A (ja) | 積層型バリスタ | |
| JPH088195B2 (ja) | セラミック積層体 | |
| JPH04302104A (ja) | 積層チップインダクタ | |
| JP2002231561A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |