JP3625053B2 - チップ型サーミスタ及びその製造方法 - Google Patents
チップ型サーミスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3625053B2 JP3625053B2 JP2000344683A JP2000344683A JP3625053B2 JP 3625053 B2 JP3625053 B2 JP 3625053B2 JP 2000344683 A JP2000344683 A JP 2000344683A JP 2000344683 A JP2000344683 A JP 2000344683A JP 3625053 B2 JP3625053 B2 JP 3625053B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- electrodes
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の属する技術分野】
本発明は、プリント回路基板等に表面実装されるチップ型サーミスタ及びその製造方法に関する。更に詳しくは電子機器の温度補償用サーミスタや表面温度測定用センサに適し、温度上昇に従って抵抗値が減少するチップ型サーミスタ及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、この種のチップ型サーミスタは、サーミスタ素体の両端部に銀−パラジウムを主成分とする電極が焼付けられている。電極成分に銀の他にパラジウムを含有する理由は、基板にチップ型サーミスタをはんだ付けする際に、銀がはんだ中に溶出して消失することを防止し、電極のはんだ耐熱性を得るためである。
しかし、パラジウムの含有量を増加すると電極のはんだ付着性が低下して基板へのチップ型サーミスタの固着力が弱くなるため、パラジウムの含有量には一定の限界があった。このため電極のはんだ付けが高温で長時間行われる場合には、従来のチップ型サーミスタはなおはんだ耐熱性が不十分であった。
はんだ耐熱性とはんだ付着性を向上させるために、チップ型コンデンサと同様に、焼付け電極である下地電極の表面にめっき層を設けることが考えられるが、サーミスタ素体はコンデンサ素体と異なり導電性を有するため、このサーミスタ素体を露出したままめっき処理した場合、素体表面にめっきが付着してサーミスタの抵抗値が所期の値と異なり、しかもサーミスタ素体がめっき液で浸食されてサーミスタの信頼性が低下する等の不具合を生じる。
【0003】
この点を改善するため、本出願人は焼付け電極層が接触する部分以外のサーミスタ素体の表面をガラス層で被覆し、焼付け電極層の表面にめっき層を形成したチップ型サーミスタを特許出願した(特開平3−250603)。
このチップ型サーミスタは、次の方法により製造される。先ずサーミスタ素体用のセラミック焼結シートの両面にガラスペーストを印刷して焼成することにより絶縁性のガラス層を形成する。次いで両面がガラス層で被覆された焼結シートを短冊状に切断した後、両側の切断面に前述と同様にガラスペーストを印刷焼成してガラス層を形成する。次に前記切断面と垂直な方向にこの短冊状物を細かく切断してチップを作る。このチップの切断面を包むようにチップの両端部に導電性ペーストを塗布し、焼成して焼付け電極層を形成する。更にこの焼付け電極層を下地電極としてこの表面にめっき層を形成して焼付け電極層とめっき層からなる端子電極を有するチップ型サーミスタを得る。
【0004】
【発明が解決しようとする課題】
しかし、上記チップ型サーミスタを含め、一般にチップ状サーミスタ素体の両側面に端子電極を設ける構造のチップ型サーミスタは、プリント回路基板に表面実装した後の熱的ストレスによる引張応力が加わったときにクラックを生じ易い。そしてクラックが発生するとサーミスタとしての特性が変化する。
また上記製造方法では、ガラス層の被覆を2回に分けて行う必要がある上、チップになった後に、その両端部に導電性ペーストを塗布したり、めっき層を形成したりする必要がある。このため、チップにした後の取扱いに多大の注意を払わなければならない。これらのことから製造工程が複雑化し、必然的に製造コストが高価になる問題点があった。
【0005】
本発明の目的は、電極間にはんだブリッジが発生せず、はんだ耐熱性及びはんだ付着性に優れ、電極のめっき処理による抵抗値の変化がなく、信頼性の高いチップ型サーミスタを提供することにある。
本発明の別の目的は、熱的ストレスに起因した引張応力に対する強度が高いチップ型サーミスタを提供することにある。
本発明の別の目的は、表裏の方向性がなく、基板実装前の作業を容易にするチップ型サーミスタを提供することにある。
本発明の更に別の目的は、上記優れたチップ型サーミスタを比較的容易にかつ安価に製造できるチップ型サーミスタの製造方法を提供することにある。
【0006】
【課題を解決するための手段】
図1〜図3に示すように、本発明チップ型サーミスタ20は、6面体からなるチップ状サーミスタ素体11と、このサーミスタ素体11の下面の相対向する2つの端縁に沿って間隔をあけて設けられ貴金属を含む一対の下地電極16とこれらの下地電極16の表面に形成されためっき層17とからなる一対の端子電極12,12と、このサーミスタ素体11の上面全体に設けられた上面絶縁層14とを備えたものである。
その特徴ある構成は、一対の下地電極16の相対向する各端縁がめっき層17により被覆されずに形成され、サーミスタ素体11の下面の一対の端子電極12,12間に一対の下地電極16の相対向する各端縁及びサーミスタ素体11の下面を被覆するように下面絶縁層13が設けられたところにある。
なお、図1に示すように、めっき層17は、下地電極16の表面に形成されたNiめっき層17aと、このNiめっき層17aの表面に形成されたSn又はSn/Pbめっき層17bとを備えることが好ましい。
【0007】
また、本発明のチップ型サーミスタ20の製造方法は、図4に示すサーミスタ素体用セラミック焼結シート21の片面に下地電極16を縞状に形成し(図5)、 一対の下地電極16の相対向する各端縁を被覆しかつこれらの電極16間を埋めるように焼結シート21の片面に下面絶縁層13を縞状に形成するとともに、焼結シート21の別の片面全体に上面絶縁層14を形成し(図7)、露出した下地電極16の表面にNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成して多数列の電極を焼結シート21の片面に形成し(図8)、多数列の電極を形成した焼結シート21を各電極の中央で切断し、切断された各電極が端縁に位置する短冊状サーミスタ素体22を得た後(図9)、短冊状サーミスタ素体22をその切断面と垂直な方向でチップ状に切断してチップ状サーミスタ素体11の下面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極12,12を有するチップ型サーミスタ20を得る(図10)方法である。
【0008】
【発明の実施の形態】
(1) セラミック焼結シートの作製
図4に示すように、サーミスタ素体用セラミック焼結シート21を用意する。この焼結シート21は次の方法により作られる。先ずMn,Fe,Co,Ni,Cu,Al等の金属の酸化物粉末を1種又は2種以上混合する。2種以上混合するときは、所定の金属原子比になるように各金属酸化物を秤量する。この混合物を仮焼し粉砕し、有機結合材を加え混合して直方体に成形した後、焼成してセラミック焼結ブロック(図示せず)を作製する。次いでこのブロックをバンドソーを用いてウエハ状に切断し、図4に示す焼結シート21を得る。なお、金属酸化物の混合物を仮焼し粉砕した後、有機結合材と溶剤を加え混練してスラリーを調製し、このスラリーをドクターブレード法等により成膜乾燥してグリーンシートを成形し、これを焼成し焼結シート21を得てもよい。
【0009】
(2) 下地電極の形成
次に、図5に示すように、焼結シート21の片面全体に貴金属粉末と無機結合材を含む導電性ペーストを塗布して焼成する。図6は図5のF部拡大図である。この塗布は所定の縞状パターンを焼結シート21に重ね合せて導電性ペーストを印刷する印刷法によることが好ましい。貴金属粉末を例示すれば、Ag,Au,Pd,Pt等の貴金属、又はこれらを混合した粉末が挙げられる。この焼成により、多数列の下地電極16が形成される。ここで、焼結シート21の一方の端縁に多数列の下地電極16すべてに接続するめっき用電極層16a(図5)を形成しておくことが好ましい。
なお、導電性ペーストを印刷法により塗布し、これを焼成して焼付け電極層の 下地電極を形成する以外に、焼結シート21の片面に所定の縞状パターンを重ね合せて溶射法により下地電極を形成することもできる。
【0010】
(3) 絶縁層の形成
図7に示すように、焼結シート21の両面にそれぞれ同一の絶縁性ペーストを塗布する。絶縁性ペーストはガラスペースト又は樹脂ペーストである。ガラスペーストに含まれるガラス成分又は樹脂ペーストに含まれる樹脂は耐めっき性があることが必要である。ガラス成分は結晶質であっても非結晶質であってもよい。また樹脂としてはエポキシ樹脂のような熱硬化性樹脂が例示される。下地電極16が設けられた片面では、下地電極16を露出しかつこれらの電極間を埋めるように絶縁性ペーストがやはり縞状に塗布される。めっき用電極層16aがある場合には、この電極層16aも露出される。下地電極16が設けられない片面では絶縁性ペーストがシート全体に塗布される。シート両面への絶縁性ペーストの塗布は印刷法によることが好ましい。
この絶縁性ペーストを塗布した後、焼結シート21を熱処理して、10〜20μm程度の厚さのガラス層又は樹脂層からなる絶縁層13,14が形成される。この絶縁層13,14がガラス層の場合には、ガラス層13,14はその熱膨張係数がサーミスタ素体用焼結シート21の熱膨張係数の40%以上100%以下であることが好ましい。熱膨張係数がこの範囲内にあると、ガラス層がない場合に比較してサーミスタ10の抗折強度が増加する。
【0011】
抗折強度とは、間隔を設けて配置された2つの台にチップ型サーミスタの両端を置き、チップ型サーミスタの中央部に応力を加えたときの破壊強度をいう。これは、チップ型サーミスタをプリント回路基板に表面実装したときのはんだ等による熱や実装後の熱サイクルによって生じる応力歪み(熱的ストレス)にどれだけ耐えることができるかの目安となる。
本発明のガラス層を有するサーミスタ20の抗折強度が増加するのは、サーミスタ素体表面のガラス層に圧縮応力が残留するためと考えられる。即ち、製造時に熱膨張していたサーミスタ素体11とガラス層14が冷えると、熱膨張係数の大きなサーミスタ素体の方が縮み方が大きく、ガラス層が圧縮された状態となる。この状態のサーミスタ20に折曲げ力を加えると、折曲げの内側には圧縮応力が生じ、外側には引張応力が生じる。サーミスタ素体とガラス層は、ともに圧縮応力に強く引張応力に弱い特徴がある。このため、予めガラス層により圧縮応力を与えておくと、ガラス層がない場合に比べて、折曲げ力を加えたときにその曲げの外側の引張応力に対してクラックが生じにくくなる。
樹脂層はサーミスタの抗折強度を高める作用はないが、ガラス層と比べて低い熱処理温度で硬化して形成できる利点がある。
【0012】
(4) めっき層の形成
図1及び図8に示すように、露出した下地電極16の表面にめっき層17を設けて、下地電極16及びめっき層17により多数列の電極を作ることが好ましい。めっき層17はNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成する。これらのめっき層は電解めっきにより形成される。めっき浴はNi,Sn又はSn/Pbともそれぞれ公知のものを使用する。
めっき層を二重構造にするのは、Niめっき層17aによりはんだ耐熱性を向上させはんだによる下地電極16の電極食われを防止するためであり、Sn又はSn/Pbめっき層17bにより端子電極12のはんだ付着性を向上するためである。
【0013】削除
(5) 短冊状サーミスタ素体の形成
図8及び図9に示すように、矢印Mの箇所でめっき層17を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するようにダイヤモンドブレード付き切断機のようなダイシングソーで短冊状に切断し、短冊状サーミスタ素体22を得る。
(6) チップ型サーミスタの作製
図9及び図10に示すように、上記ダイシングソーを用いて矢印Nの箇所で短冊状サーミスタ素体22の切断面と垂直な方向でチップ状に切断してチップ型サーミスタ20を得る。図10で得られたチップ型サーミスタ20を裏返せば、図 1及び図3のチップ型サーミスタとなる。
【0014】
(C) 絶縁性被膜付きチップ型サーミスタの作製
図12に示すように、チップ型サーミスタ20に関して、一対の端子電極12,12を有するサーミスタ素体11の下面を除く他の5面に絶縁性被膜50を形成してもよい。この被膜50の形成は、図11に示すように一対の端子電極12,12を有するサーミスタ素体11の下面を樹脂シート又はフィルム50aに張り付けてマスキングした後、樹脂を化学蒸着することにより行われる。図11において符号Pは化学蒸着時の吹き付け線を示す。この化学蒸着に適する樹脂としては、ポリパラキシリレン樹脂(商品名:パリレン樹脂、ユニオンカーバイト社製)が挙げられる。なお、化学蒸着の代わりに熱硬化性樹脂を塗布乾燥した後、熱処理してもよい。
【0015】
図3に示すように、はんだ23によりプリント回路基板24にチップ型サーミスタ20を表面実装する。このとき、Niめっき層17aによりはんだ耐熱性が向上し、はんだによる下地電極16の電極食われが防止され、Sn又はSn/Pbめっき層17bにより端子電極12のはんだ付着性が向上する。これらのめっき層17は貴金属の下地電極16の表面を被覆するため、貴金属のイオン移動(ion migration)が発生しにくい。
また、チップ型サーミスタ20の場合、サーミスタ素体11下面の一対の下地電極16,16間に絶縁層13が設けられるため、第一にめっき層形成時にはサーミスタ素体が露出しないことから素体表面にめっきが付着せず、しかもサーミスタ素体がめっき液で浸食されず、サーミスタの抵抗値が所期の値に対して変動しない。第二に基板へのはんだ付け時には電極間にはんだブリッジを生じない。チップ型サーミスタ10又は20において、絶縁層13又は14がガラス層の場合にはサーミスタの抗折強度が向上し、熱的ストレスに対して耐久性の高いものとなる。
【0016】
特に、本発明のチップ型サーミスタのように、プリント回路基板に対向するサーミスタ素体の一対の端子電極が接触する部分を除いた下面を絶縁層で被覆すれば、はんだブリッジが発生しなくなり、イオン移動が生じにくくなる。第1及び第2のチップ型サーミスタの絶縁層をガラス層で形成すれば、基板実装後の熱的ストレスに起因した引張応力に対する強度が高い。
更に、チップ型サーミスタに関して端子電極を有するサーミスタ素体の下面を除く他の5面に絶縁性被膜を形成すれば、より一層イオン移動が生じにくくなるとともに、サーミスタに不測の外力が加わっても素体が欠けず、また導電性物質が絶縁層を設けていないサーミスタ素体の側面に付着しても特性が変化しない利点もある。
【0017】
【実施例】
次に本発明の具体的態様を示すために、本発明を実施例に基づいて説明する。以下に述べる実施例は本発明の技術的範囲を限定するものではない。
<実施例1>
次の方法により図1〜図3に示すチップ型サーミスタを作製した。
先ず市販のマンガン化合物、ニッケル化合物、コバルト化合物を出発原料とし、これらをMnO2:NiO:CoOに換算して金属原子比3:1:2の割合でそれぞれ秤量した。秤量物をボールミルで16時間均一に混合した後に脱水乾燥した。次いでこの混合物を900℃で2時間仮焼し、この仮焼物を再びボールミルで粉砕して脱水乾燥した。粉砕物に有機結合材を加え、均一に混合した後、混合物を直方体に圧縮成形した。この圧縮成形物を大気圧下、1200℃で4時間焼成し、たて約35mm、よこ約50mm、厚さ約10mmのセラミック焼結ブロック(図示せず)を作製した。次にこのブロックをバンドソーでウエハ状に切断し、図4に示すたて約35mm、よこ約50mm、厚さ約0.5mmの焼結シート21を得た。
【0018】
次に、図5及び図6に示すように、焼結シート21の片面に貴金属粉末と無機結合材を含む導電性ペーストを印刷法により縞状に塗布した。導電性ペーストは市販の銀ペーストであって、 Ag粉末とガラス微粒子と有機ビヒクルとからなる。導電性ペーストを塗布したサーミスタ素体を大気圧下、乾燥した後、30℃/分の速度で、820℃まで昇温しそこで10分間保持し、30℃/分の速度で室温まで降温してAgからなる焼付け電極層の下地電極16を得た。電極16の幅はすべて同一であり、電極間は等間隔であった。1つの電極の幅は約0.7mmであり、電極と電極の間隔は約0.4mmであった。焼結シート21の一方の端縁に多数列の下地電極16すべてに接続するめっき用電極層16aを形成した。
【0019】
図7に示すように、焼結シート21の両面にそれぞれ同一の結晶化ガラスを含むペーストを印刷法により塗布した。下地電極16間を埋めてガラスペーストを塗布するときには下地電極16の互いに対向する端縁を覆うように塗布した。塗布後、焼結シート21を焼成して、厚さ約15μmのガラス層13,14を形成した。これらのガラス層13,14の熱膨張係数は実施例1と同じ68×10 −7 /℃であって、焼結シート21の熱膨張係数85×10 −7 /℃より小さい。
めっき用電極層16aにめっき用電極を接続して、電解めっき法により下地電極16の表面に厚さ1〜2μmのNiめっき層17aを形成し、続いてその上に、同様に厚さ3〜6μmのSnめっき層17bを形成した(図1及び図3)。
【0020】
図8〜図10に示すように、矢印Mの箇所でめっき層17を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するようにダイヤモンドブレード付き切断機で短冊状に切断し、短冊状サーミスタ素体22を得た後、同一の切断機を用いて矢印Nの箇所で短冊状サーミスタ素体22の切断面と垂直な方向でチップ状に切断して、図10に示す幅W=約0.5mm、長さL=約1.0mm、厚さT=約0.5mmのチップ型サーミスタ20を得た。このチップ型サーミスタ20は裏返して、図3に示すようにその端子電極12,12がはんだ23によりプリント回路基板24に取付けられる。
【0021】
<比較例1>
Niめっき層とSnめっき層を設けずに、Ag80%とPd20%を含む導電性ペーストを850℃で焼付けて銀−パラジウムからなる焼付け電極層のみで端子電極を構成した。それ以外は上記実施例1と同様に、下面ガラス層13及び上面ガラス層14を有するチップ型サーミスタを作製した。
【0022】
<比較試験と結果>
・はんだ付着性
実施例1のサーミスタと比較例1のサーミスタを300個ずつ用意し、230℃の温度で溶融させたAg入りの共晶はんだ(H60−A)浴中にピンセットで試料を挟んで4秒間浸漬し、端子電極のはんだ付着面積を光学顕微鏡で調べた。その結果を表1に示す。
・はんだ耐熱性
実施例1のサーミスタと比較例1のサーミスタを300個ずつ用意し、350℃の温度で溶融させたAg入りの共晶はんだ(H60−A)浴中にピンセットで試料を挟んで30秒間浸漬し、端子電極の消失状態を光学顕微鏡で調べた。その結果を表1に示す。
【表1】
表1から明らかなように比較例1と比べて実施例1のサーミスタははんだ付着性及びはんだ耐熱性に優れていた。
【図面の簡単な説明】
【図1】 本発明のチップ型サーミスタの外観斜視図。
【図2】その底面図。
【図3】図2のA’−A’線断面図。
【図4】本発明のチップ型サーミスタのサーミスタ素体となるセラミック焼結シートの外観斜視図。
【図5】チップ型サーミスタ用にその焼結シートの片面に多数列の下地電極が形成された斜視図。
【図6】図5のF部拡大斜視図。
【図7】図6の焼結シートの一方の面の下地電極間及び他方の面全体に絶縁層が形成された斜視図。
【図8】図7の露出した下地電極の表面にめっき層が形成された斜視図。
【図9】図8の焼結シートを短冊状に切断した斜視図。
【図10】図9の短冊状サーミスタ素体をチップ状に切断した斜視図。
【図11】チップ型サーミスタ用サーミスタ素体の端子電極形成面以外の5面に絶縁性被膜を形成する状況を示す図。
【図12】その絶縁性被膜が形成されたチップ型サーミスタの図3に対応する断面図。
【符号の説明】
20 チップ型サーミスタ
11 サーミスタ素体
12 端子電極
13 下面絶縁層
14 上面絶縁層
16 下地電極
17 めっき層
17a Niめっき層
17b Sn又はSn/Pbめっき層
21 セラミック焼結シート
22 短冊状サーミスタ素体
Claims (5)
- 6面体からなるチップ状サーミスタ素体(11)と、前記サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて設けられ貴金属を含む一対の下地電極(16)とこれらの下地電極(16)の表面に形成されためっき層(17)とからなる一対の端子電極(12,12)と、前記サーミスタ素体(11)の上面全体に設けられた上面絶縁層(14)とを備えたチップ型サーミスタにおいて、
前記一対の下地電極(16)の相対向する各端縁が前記めっき層(17)により被覆されずに形成され、
前記サーミスタ素体(11)の下面の一対の端子電極(12,12)間に前記一対の下地電極(16)の相対向する各端縁及び前記サーミスタ素体 (11) の下面を被覆するように下面絶縁層(13)が設けられた
ことを特徴とするチップ型サーミスタ。 - めっき層(17)が、下地電極(16)の表面に形成されたNiめっき層(17a)と、このNiめっき層(17a)の表面に形成されたSn又はSn/Pbめっき層(17b)とを備えた請求項1記載のチップ型サーミスタ。
- 上面絶縁層(14)又は下面絶縁層(13)はガラス層である請求項1又は2記載のチップ型サーミスタ。
- ガラス層はその熱膨張係数がサーミスタ素体(11)の熱膨張係数の40%以上100%以下である請求項3記載のチップ型サーミスタ。
- (a) サーミスタ素体用セラミック焼結シート(21)の片面に下地電極(16)を縞状に形成する工程と、
(b) 一対の前記下地電極 (16) の相対向する各端縁を被覆しかつこれらの電極 (16) 間を埋めるように焼結シート (21) の片面に下面絶縁層 (13) を縞状に形成するとともに、前記焼結シート(21)の別の片面全体に上面絶縁層 (14) を形成する工程と、
(c) 露出した前記下地電極(16)の表面にNiめっき層(17a)及びSn又はSn/Pbめっき層(17b)をこの順に形成して多数列の電極を前記焼結シート(21)の片面に形成する工程と、
(d) 前記多数列の電極を形成した焼結シート(21)を各電極の中央で切断し、切断された各電極が端縁に位置する短冊状サーミスタ素体 (22) を得る工程と、
(e) 前記短冊状サーミスタ素体(22)をその切断面と垂直な方向でチップ状に切断してチップ状サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極(12,12)を有するチップ型サーミスタ(20)を得る工程と
を含むチップ型サーミスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000344683A JP3625053B2 (ja) | 1992-11-30 | 2000-11-13 | チップ型サーミスタ及びその製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-343474 | 1992-11-30 | ||
JP4-343472 | 1992-11-30 | ||
JP34347492 | 1992-11-30 | ||
JP34347292 | 1992-11-30 | ||
JP2000344683A JP3625053B2 (ja) | 1992-11-30 | 2000-11-13 | チップ型サーミスタ及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14168293A Division JP3147134B2 (ja) | 1992-11-30 | 1993-06-14 | チップ型サーミスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001167907A JP2001167907A (ja) | 2001-06-22 |
JP3625053B2 true JP3625053B2 (ja) | 2005-03-02 |
Family
ID=27341086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000344683A Expired - Fee Related JP3625053B2 (ja) | 1992-11-30 | 2000-11-13 | チップ型サーミスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3625053B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7303854B2 (en) | 2003-02-14 | 2007-12-04 | E.I. Du Pont De Nemours And Company | Electrode-forming composition for field emission type of display device, and method using such a composition |
JP4047760B2 (ja) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | チップ抵抗器およびその製造方法 |
CN103222015B (zh) * | 2010-11-22 | 2016-03-09 | Tdk株式会社 | 片状热敏电阻和热敏电阻集合基板 |
CN113715223B (zh) * | 2021-08-18 | 2023-08-15 | 厦门赛尔特电子有限公司 | 一种改善插件型pptc成品阻值下降的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6233401A (ja) * | 1985-08-07 | 1987-02-13 | 株式会社村田製作所 | 負特性サ−ミスタの製造方法 |
JP2591205B2 (ja) * | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
-
2000
- 2000-11-13 JP JP2000344683A patent/JP3625053B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001167907A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100204345B1 (ko) | 더어미스터 | |
US20060145401A1 (en) | Laminate type ceramic electronic components and method of producing the same | |
JP2591205B2 (ja) | サーミスタ | |
JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
JPH06295803A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH06124807A (ja) | 積層型チップ部品 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3622851B2 (ja) | チップ型サーミスタの製造方法 | |
JP3284873B2 (ja) | チップ型サーミスタの製造方法 | |
JP3622853B2 (ja) | サーミスタ | |
JPH1092606A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JP3148026B2 (ja) | サーミスタ及びその製造方法 | |
JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
TWI585786B (zh) | Electronic parts manufacturing methods and electronic components | |
JP3528972B2 (ja) | Ntcサーミスタ | |
JP2001135501A (ja) | チップ型サーミスタ | |
JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JP2000068109A (ja) | チップ型サーミスタとその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |